JP2023049739A - 積層デバイスの製造方法、および、積層デバイス - Google Patents

積層デバイスの製造方法、および、積層デバイス Download PDF

Info

Publication number
JP2023049739A
JP2023049739A JP2021159670A JP2021159670A JP2023049739A JP 2023049739 A JP2023049739 A JP 2023049739A JP 2021159670 A JP2021159670 A JP 2021159670A JP 2021159670 A JP2021159670 A JP 2021159670A JP 2023049739 A JP2023049739 A JP 2023049739A
Authority
JP
Japan
Prior art keywords
circuit
laminated device
conductive
formation
circuit portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021159670A
Other languages
English (en)
Inventor
慎二 菅谷
Shinji Sugaya
隆之 大場
Takayuki Oba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Tokyo Institute of Technology NUC
Original Assignee
Advantest Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Tokyo Institute of Technology NUC filed Critical Advantest Corp
Priority to JP2021159670A priority Critical patent/JP2023049739A/ja
Priority to US17/838,295 priority patent/US20230098533A1/en
Publication of JP2023049739A publication Critical patent/JP2023049739A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Abstract

Figure 2023049739000001
【課題】製造途中で複数の回路部分の少なくとも一部に対する試験を行う積層デバイスの製造方法及び積層デバイスを提供する。
【解決手段】積層デバイス１は、それぞれ回路部分２０＿１、２０＿４を有する複数の回路層２＿１、２＿４と、複数の回路層のうち一部の回路層に含まれる複数の回路部分を覆う絶縁層３＿２、３＿３と、絶縁層に設けられ複数の回路部分に電気的に接続された複数の導通ビア４＿２、４＿３と、を備える。複数の回路部分のうち一部の回路部分に電気的に接続された導通ビアは、複数の回路部分とは反対側の端面において電気的に絶縁され、一部の回路部分は、少なくとも一部で積層方向に沿って破壊された残骸である。
【選択図】図１

Description

本発明は、積層デバイスの製造方法、および、積層デバイスに関する。
特許文献１～４には、「電極パッド２００の形成工程において…ボンディングワイヤ４００（後述）と接続する電極パッド２００の表面の少なくとも一部を保護絶縁膜３００から突出させて、突出部２０１を形成する。…半導体素子の動作テスト工程の後に、電極パッド２００の研磨工程を行っている…」と記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１２－５４４８号公報
［特許文献２］ 国際公開第２０１２／１１２０７号公報
［特許文献３］ 特開平１１－１６９７１号公報
［特許文献４］ 特許第５６３２５８４号
本発明の第１の態様においては、積層デバイスの製造方法が提供される。積層デバイスの製造方法は、複数の回路層を有する積層デバイスにおける一部の回路層まで形成された形成物の複数の回路部分と電気的に接続する導電経路を形成物に積層する積層段階を備えてよい。積層デバイスの製造方法は、導電経路を用いて複数の回路部分の少なくとも一部に対する試験を行う試験段階を備えてよい。積層デバイスの製造方法は、導電経路を破壊除去する除去段階を備えてよい。
積層デバイスの製造方法は、除去段階の後に、形成物に対し、複数の回路層のうち一部の回路層とは異なる他の回路層を積層する段階をさらに備えてよい。
複数の回路部分は、積層デバイスの回路を構成する第１回路部分を有してよい。複数の回路部分は、第１回路部分の試験に利用される第２回路部分を有してよい。
第２回路部分は、試験段階で生じる静電気放電から第１回路部分を保護するＥＳＤ保護回路と、第１回路部分の試験を行うＢＩＳＴ回路と、第１回路部分の物理特性を監視するプロセスモニタ回路と、複数の第１回路部分との間で接続を切り替える切り替え回路と、のうち少なくとも１つを有してよい。
積層デバイスの製造方法は、試験段階の後に、第２回路部分の少なくとも一部を積層デバイスの積層方向に沿って破壊する段階をさらに備えてよい。
導電経路は、形成物の表面に沿って電流を流す領域を有してよい。
導電経路は、積層デバイス内に形成される導電経路のうち、形成物に含まれない導電経路の少なくとも一部を有してよい。
導電経路は、試験段階で用いられるプローブと電気的に接続される電極パッドを有してよい。
積層段階では、複数の回路部分から放熱を行う放熱構造を導電経路とともに形成物に積層してよい。除去段階では、放熱構造をさらに除去してよい。
形成物は、複数の回路部分を覆う絶縁層を有してよい。形成物は、複数の回路部分に電気的に接続されて絶縁層の表面に露出する複数の導通ビアを有してよい。積層段階では、複数の導通ビアを介して複数の回路部分と電気的に接続する導電経路を、絶縁層の表面に形成してよい。
本発明の第２の態様においては、積層デバイスが提供される。積層デバイスは、それぞれ回路部分を有する複数の回路層を備えてよい。積層デバイスは、複数の回路層のうち一部の回路層に含まれる複数の回路部分を覆う絶縁層を備えてよい。積層デバイスは、絶縁層に設けられ複数の回路部分に電気的に接続された複数の導通ビアを備えてよい。複数の回路部分のうち一部の回路部分に電気的に接続された導通ビアは、複数の回路部分とは反対側の端面において電気的に絶縁されてよい。
一部の回路部分は、少なくとも一部で積層方向に沿って破壊されていてよい。
一部の回路部分は、ＥＳＤ保護回路と、ＢＩＳＴ回路と、プロセスモニタ回路と、接続先を切り替える切り替え回路と、これらの回路の何れかを少なくとも一部で積層方向に沿って破壊した残骸とのうち少なくとも１つを有してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
第１実施形態に係る積層デバイス１を示す。 形成段階を説明する図である。 第１の積層段階を説明する図である。 試験段階を説明する図である。 除去段階を説明する図である。 除去段階が行われた後の形成物１０を示す。 第２の積層段階を説明する図である。 第２実施形態に係る積層デバイス１ｃを示す。 第１の形成段階後の形成物１０ｃを示す。 除去段階後の形成物１０ｃを示す。 第２の積層段階を説明する図である。 第３実施形態に係る積層デバイス１ｄを示す。 形成段階を説明する図である。 第１の積層段階を説明する図である。 試験段階を説明する図である。 除去段階を説明する図である。 除去段階が行われた後の形成物１０ｄを示す。 第２の積層段階を説明する図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
［１．第１実施形態］
［１．１．積層デバイス１］
図１は、本実施形態に係る積層デバイス１を示す。積層デバイス１は、複数の回路層２（本実施形態では一例として２つの回路層２＿１，２＿４）と、複数の絶縁層３（本実施形態では一例として２つの絶縁層３＿２，３＿３）と、複数の導通ビア４とを備える。なお、図１では、積層デバイス１の積層方向Ｘを図中の上下方向として、積層デバイス１の断面を示している。積層デバイス１は、下層側から順に回路層２＿１、絶縁層３＿２、絶縁層３＿３および回路層２＿４を備えてよい。
［１．１－１．回路層２］
各回路層２は、１または複数の回路部分２０を有する。各回路部分２０は、回路の一部を構成する部分であってもよいし、電気的に接続されることで回路の一部を構成し得る部分であってもよい。各回路部分２０は、導電経路を含んでもよいし、抵抗やコイル、コンデンサなどの受動素子を含んでもよいし、トランジスタやダイオードなどの能動素子を含んでもよい。
本実施形態においては一例として、回路層２＿１は複数の回路部分２０＿１を有し、回路層２＿４は複数の回路部分２０＿４を有する。回路層２＿４に具備される各回路部分２０＿４は、積層デバイス１の回路を構成してよい。
回路層２＿１に具備される複数の回路部分２０＿１のうち、一部の回路部分２０＿１（回路部分２０ａ＿１とも称する）は、第１回路部分の一例であってよく、積層デバイス１の回路を構成してよい。また、複数の回路部分２０＿１のうち、回路部分２０ａ＿１とは異なる他の回路部分２０＿１（回路部分２０ｂ＿１とも称する）は、第２回路部分の一例であってよく、積層デバイス１の回路を構成していなくてよい。回路部分２０ｂ＿１は、回路層２＿１内で回路部分２０ａ＿１と電気的に接続されていなくてよい。回路部分２０ｂ＿１は、積層デバイス１の製造中に回路部分２０ａ＿１の試験に利用された部分であってよい。
例えば、回路部分２０ｂ＿１は、ＥＳＤ保護回路と、ＢＩＳＴ回路と、プロセスモニタ回路と、切り替え回路とのうち少なくとも１つを有してよい。ＥＳＤ保護回路は、積層デバイス１の製造中に回路層２＿１上で回路部分２０ａ＿１と仮接続されることで、製造中の試験で生じる静電気放電から回路部分２０ａ＿１を保護する回路であってよい。
ＢＩＳＴ回路は、積層デバイス１の製造中に回路層２＿１上で回路部分２０ａ＿１と仮接続されることで回路部分２０ａ＿１の試験を行う回路であってよい。例えばＢＩＳＴ回路は、１または複数の回路部分２０＿１の動作を試験してもよいし、各回路部分２０＿１の導通、断線や特性上の不良、容量などを試験してよい。
プロセスモニタ回路は、積層デバイス１の製造中に回路層２＿１上で回路部分２０ａ＿１と仮接続されることで、回路部分２０ａ＿１の物理特性を監視する回路であってよく、例えば回路部分２０ａ＿１の導通、断線や特性上の不良、容量などを監視してよい。プロセスモニタ回路は、トランジスタや抵抗、リング発信器などを有してよい。
切り替え回路は、積層デバイス１の製造中に回路層２＿１上で回路部分２０ａ＿１と仮接続されることで複数の回路部分２０ａ＿１との間で接続を切り替える切り替え回路であってよい。例えば、切り替え回路は、Ｉ／Ｏセレクタであってよい。
［１．１－２．絶縁層３］
各絶縁層３は、酸化シリコン（ＳｉＯ２）や酸炭化シリコン（ＳｉＯＣ）などの絶縁材料で形成される。各絶縁層３は、積層方向Ｘにおいて回路層２に隣接して設けられてよい。本実施形態においては一例として、絶縁層３＿３は回路層２＿４の下面に隣接して設けられ、絶縁層３＿２は回路層２＿１の上面に隣接して設けられる。絶縁層３＿２は、複数の回路層２のうち一部の回路層２に含まれる複数の回路部分２０（本実施形態においては一例として回路層２＿１に含まれる回路部分２０＿１）を覆ってよい。
［１．１－３．導通ビア４］
各導通ビア４は、タングステンや銅、アルミニウムなどの導電材料で形成される。各導通ビア４は、絶縁層３に設けられて、何れかの回路部分２０に電気的に接続されてよい。
複数の導通ビア４のうち、絶縁層３＿３に設けられた１または複数の導通ビア４（導通ビア４＿３とも称する）は、回路層２＿４に含まれる１または複数の回路部分２０＿４に電気的に接続されてよい。
複数の導通ビア４のうち、絶縁層３＿２に設けられた複数の導通ビア４（導通ビア４＿２とも称する）は、回路層２＿１に含まれる複数の回路部分２０＿１に電気的に接続されてよい。これらの複数の導通ビア４＿２のうち、回路部分２０ａ＿１に電気的に接続された導通ビア４＿２（導通ビア４ａ＿２とも称する）は導通ビア４＿３と電気的に接続されてよい。これにより、回路層２＿１の何れかの回路部分２０＿１と、回路層２＿４の何れかの回路部分２０＿４とが電気的に接続される。
また、複数の導通ビア４＿２のうち、回路部分２０ｂ＿１に電気的に接続された導通ビア４＿２（導通ビア４ｂ＿２とも称する）は、回路部分２０＿１とは反対側の端面（本実施形態においては絶縁層３＿３側の端面）において電気的に絶縁されてよい。本実施形態においては一例として、導通ビア４ｂ＿２は、絶縁層３＿３によって端面が覆われてよい。
これにより、回路部分２０ｂ＿１は、積層デバイス１内に埋設されて他の回路部分２０と電気的に分離された状態となっていてよい。但し、回路層２＿４および絶縁層３＿３が積層デバイス１から除去されて、複数の導通ビア４＿２のそれぞれを介して複数の回路部分２０＿１と電気的に接続する導電経路が形成される場合には、回路部分２０ｂ＿１は回路部分２０ａ＿１の試験に利用可能であってよい。
以上の積層デバイス１によれば、複数の導通ビア４＿２が絶縁層３＿２に設けられ複数の回路部分２０＿１に電気的に接続されるので、積層デバイス１の製造段階において当該導通ビア４＿２を介して複数の回路部分２０＿１の少なくとも一部（本実施形態においては一例として回路部分２０ａ＿１）に対して試験が行われ得る。従って、製造途中で良否を判断して積層デバイス１を製造することで、積層デバイス１の品質を確実に高めることができる。
また、複数の回路部分２０＿１のうち一部の回路部分２０ｂ＿１に電気的に接続された導通ビア４ｂ＿２は、回路部分２０＿１とは反対側の端面において電気的に絶縁されているので、当該一部の回路部分２０ｂ＿１が導通ビア４＿２を介して他の回路部分２０と接続されて積層デバイス１内で余計な容量成分となることがない。従って、積層デバイス１の品質をより確実に高めることができる。
また、回路層２＿１に含まれる回路部分２０ｂ＿１がＥＳＤ保護回路を有するので、積層デバイス１の製造途中で回路部分２０ａ＿１を静電気放電から保護しつつ回路部分２０ａ＿１の試験を行うことができる。また、回路部分２０ｂ＿１がＢＩＳＴ回路を有するので、積層デバイス１の製造途中で回路部分２０ａ＿１を回路部分２０ｂ＿１によって試験することができる。また、回路部分２０ｂ＿１がプロセスモニタ回路を有するので、積層デバイス１の製造途中で回路部分２０ａ＿１の物理特性の試験を行うことができる。また、回路部分２０ｂ＿１が切り替え回路を有するので、積層デバイス１の製造途中で回路部分２０ａ＿１との間で接続を切り替えつつ試験を行うことができる。
［１．２．積層デバイス１の製造方法］
本実施形態に係る積層デバイス１の製造方法は、形成段階と、第１の積層段階と、試験段階と、除去段階と、第２の積層段階とを備えてよい。なお、本実施形態においては一例として、形成段階から第２の積層段階によって複数の積層デバイス１の集合体をシリコンなどの半導体基板に形成してよく、積層デバイスの製造方法は、集合体に含まれる個々の積層デバイス１を個片化する細断段階をさらに備えてよい。
［１．２－１．形成段階］
図２は、形成段階を説明する図である。
形成段階では、積層デバイス１における一部の回路層２まで形成された形成物１０を形成してよい。本実施形態においては一例として、半導体基板に複数の形成物１０の集合体をまとめて形成してよい。
各形成物１０は、積層デバイス１の一部の回路層２まで形成されている限りにおいて、絶縁層３を表面に有してよい。本実施形態においては一例として、各形成物１０は、複数の回路部分２０ａ＿１，２０ｂ＿１を有する回路層２＿１と、複数の回路部分２０ａ＿１，２０ｂ＿１を覆う絶縁層３＿２と、複数の回路部分２０ａ＿１，２０ｂ＿１に電気的に接続されて絶縁層３＿２の表面に露出する複数の導通ビア４＿２とを有してよい。
なお、形成段階で形成される形成物１０の絶縁層３＿２および導通ビア４＿２は、積層デバイス１における絶縁層３＿２および導通ビア４＿２よりも肉厚に形成されてよい。このように積層デバイス１よりも厚く形成された絶縁層３＿２および導通ビア４＿２の表面側の部分（余剰部分１００とも称する）は、後述の除去段階でオーバーポリッシュにより除去される部分であってよい。導通ビア４＿２の余剰部分１００は、導通ビア４＿２の他の部分と同じ材料で形成されてもよいし、異なる材料で形成されてもよい。
回路層２は、従来より公知の手法により半導体基板上に回路素子や導電経路を設けることで形成されてよい。また、絶縁層３および導通ビア４は、従来より公知の手法により形成されてよい。一例として、絶縁層３はＣＶＤ法によって形成されてよい。
［１．２－２．第１の積層段階］
図３は、第１の積層段階を説明する図である。第１の積層段階では、形成物１０内の複数の回路部分２０と電気的に接続する導電経路５を形成物１０に積層してよい。本実施形態においては一例として、複数の導通ビア４＿２を介して複数の回路部分２０＿１と電気的に接続する導電経路５を、絶縁層３＿２の表面に形成してよい。また、複数の形成物１０の集合体に対して複数の導電経路５をいっぺんに積層してよい。なお、各形成物１０に形成する導電経路５は１つであってもよいし、複数であってもよい。複数の導電経路５を形成する場合には、各導電経路５を１または複数の回路部分２０＿１に電気的に接続してよい。
形成される導電経路５は、形成物１０の表面に沿って電流を流す領域、別言すれば形成物１０の表面の面内方向に電流を流す領域を有してよい。また、導電経路５は、製造途中の試験で用いられるプローブ５００（図４参照）と電気的に接続される電極パッド５０を有してよい。
導電経路５の積層は、パターニングにより行ってよく、例えば、絶縁層３＿２の表面に有機導電膜を形成した後、リソグラフィ法およびエッチング法を行って導電経路５を積層してよい。また、導電経路５の積層は、導電性のインクを用いたインクジェット印刷やオフセット印刷により行ってもよい。導電経路５に電極パッド５０を形成する場合には、電極パッド５０はアルミニウムやＡｌ－Ｓｉ系合金を用いてスパッタリングや蒸着により形成してよい。
なお、第１の積層段階では、複数の回路部分２０＿１から放熱を行う放熱構造（図示せず）を導電経路５とともに形成物１０に積層してもよい。放熱構造は、絶縁層３＿２の表面のうち、試験段階で試験が行われる場合に形成物１０内で高温になる位置（ホットスポットとも称する）の対応領域から、当該表面の縁部まで延在して設けられてよい。放熱構造は、完成品の積層デバイス１に含まれる放熱経路を模して形成されてよい。放熱構造は、熱伝導性の高い材料（一例として銅やアルミニウムなどの金属）によって形成されてよい。
［１．２－３．試験段階］
図４は、試験段階を説明する図である。試験段階では、導電経路５を用いて複数の回路部分２０ａ＿１の少なくとも一部に対する試験を行ってよい。本実施形態においては一例として、導電経路５の電極パッド５０に試験装置（図示せず）のプローブ５００を接触させ、プローブ５００から回路部分２０に電気信号を流すことで試験を行ってよく、回路部分２０ｂ＿１を利用して回路部分２０ａ＿１の試験を行ってよい。なお、本図では、導通状態の回路部分２０を二重枠線で図示している。
本実施形態においては一例として、集合体に含まれる複数の形成物１０の各回路部分２０ａ＿１について試験を行ってよい。集合体に含まれる形成物１０のうち、試験結果が良好であった形成物１０の割合または数量が基準以上であった集合体に対しては、次の除去段階以降を行って積層デバイス１を製造してよい。集合体に含まれる形成物１０のうち、試験結果が不良であった形成物１０の割合または数量が基準未満であった集合体は廃棄してよい。
［１．２－４．除去段階］
図５は、除去段階を説明する図である。除去段階では、導電経路５を破壊除去してよい。第１の積層段階で放熱構造を形成している場合には、除去段階において放熱構造をさらに除去してよい。導電経路５および放熱構造の除去は、研磨（一例としてＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、エッチングおよび洗浄により行ってよい。導電経路５を破壊除去する限りにおいて、導電経路５よりも下層の絶縁層３＿２や、絶縁層３＿２に形成された導通ビア４＿２の少なくとも一部（本実施形態においては上述の余剰部分１００）をさらに破壊除去してもよく、一例として過剰に研磨を行うオーバーポリッシュを行ってもよい。なお、本図では一例として、研磨パッド５０１により形成物１０がオーバーポリッシュされる状態を図示している。
図６は、除去段階が行われた後の形成物１０を示す。除去段階後の形成物１０においては、形成段階において形成された絶縁層３＿２や導通ビア４＿２の余剰部分１００が除去されてよい。
［１．２－５．第２の積層段階］
図７は、第２の積層段階を説明する図である。第２の積層段階では、形成物１０に対し、少なくとも１つの他の回路層２を積層してよい。本実施形態においては一例として、形成物１０に対して絶縁層３＿３および回路層２＿４を積層してよい。他の回路層２の積層は、１つ以上の回路層２を有する基板（一例としてＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）を形成物１０に貼り合わせることで行ってもよい。除去段階によって各導通ビア４＿２の端面が露出している場合には、１または複数の導通ビア４＿２を回路層２＿４の回路部分２０＿４に電気的に接続してよい。これにより、積層デバイス１の集合体が形成されてよい。
［１．２－６．細断段階］
細断段階では、半導体基板に形成された積層デバイス１の集合体を細断して各積層デバイス１を個片化してよい。一例として、予め設定されたスクライブラインに沿って半導体基板を切断してよい。これにより、完成品の積層デバイス１が製造される。
以上の製造方法によれば、回路層２＿１まで形成された形成物１０に含まれる回路部分２０＿１と電気的に接続する導電経路５を当該形成物１０に積層して回路部分２０ａ＿１に対して試験を行うので、製造途中の積層デバイス１の良否を判断することができる。また、試験後に導電経路５を破壊除去するので、試験用の導電経路５が完成品の積層デバイス１に残されて積層デバイス１が大型化するのを防止することができる。また、試験の痕跡（一例として導電経路５に形成されるプローブ痕や、プロービングにより電極パッド５０などから生じるパーティクル）が完成品の積層デバイス１に残されて品質へ悪影響を及ぼすのを防止することができる。
また、形成物１０の複数の回路部分２０には、積層デバイス１の回路を構成する回路部分２０ａ＿１と、回路部分２０ａ＿１の試験に利用される回路部分２０ｂ＿１とが含まれるので、回路部分２０ｂ＿１を利用して回路部分２０ａ＿１の試験を行うことができる。
また、第１の積層段階では、複数の導通ビア４を介して複数の回路部分２０＿１と電気的に接続する導電経路５を絶縁層３＿２の表面に形成するので、意図しない回路部分２０＿１と導電経路５とが電気的に接続されてしまうのを防止し、導電経路５の形成を容易化することができる。
また、導電経路５は形成物１０の表面に沿って電流を流す領域を有するので、形成物１０内の回路部分２０同士を容易に接続して試験を行うことができる。
また、導電経路５はプローブ５００と電気的に接続される電極パッド５０を有するので、電極パッド５０にプローブ５００を接触させて試験を行うことができる。
また、第１の積層段階では、複数の回路部分２０から放熱を行う放熱構造を導電経路５とともに形成物１０に積層するので、回路部分２０から放熱させつつ試験を行うことができる。また、完成品の積層デバイス１を模して放熱構造を形成することにより、形成物１０を完成品の積層デバイス１と同様の放熱状態にして試験を行うことができる。また、除去段階では放熱構造を除去するので、試験用に仮設した放熱構造が完成品の積層デバイス１に残されて積層デバイス１が大型化するのを防止することができる。
また、導電経路５の破壊除去の後に形成物１０に回路層２＿４を積層するので、回路層２＿４を形成して積層デバイス１を完成させることができる。
なお、上記の第１実施形態においては回路層２＿１内の回路部分２０ｂ＿１によって回路層２＿１内の回路部分２０ａ＿１を試験することとして説明したが、回路層２＿１内の回路部分２０ａ＿１に加えて／代えて、形成済みの他の回路層２内の回路部分２０を試験してもよい。
［２．第２実施形態］
［２．１．積層デバイス］
図８は、本実施形態に係る積層デバイス１ｃを示す。なお、本実施形態に係る積層デバイス１ｃにおいて、図１に示された積層デバイス１の構成と略同一のものには同一の符号を付け、説明を省略する。
積層デバイス１ｃは、複数の回路層２（本実施形態では一例として２つの回路層２＿１２，２＿１３）と、複数の絶縁層３（本実施形態では一例として２つの絶縁層３＿１１，３＿１４）と、複数の導通ビア４とを備える。積層デバイス１ｃは、下層側から順に絶縁層３＿１１、回路層２＿１２、回路層２＿１３および絶縁層３＿１４を備えてよい。
［２．１－１．回路層２＿１２，２＿１３］
回路層２＿１２は複数の回路部分２０＿１２を有し、回路層２＿１３は複数の回路部分２０＿１３を有する。回路層２＿１２に具備される各回路部分２０＿１２は、積層デバイス１ｃの回路を構成してよい。回路層２＿１３に具備される複数の回路部分２０＿１３のうち、一部の回路部分２０＿１３（回路部分２０ａ＿１３とも称する）は、第１回路部分の一例であってよく、積層デバイス１ｃの回路を構成してよい。
また、複数の回路部分２０＿１３のうち、回路部分２０ａ＿１３とは異なる他の回路部分２０＿１３（回路部分２０ｂ＿１３とも称する）は、第２回路部分の一例であってよく、積層デバイス１ｃの回路を構成していなくてよい。回路部分２０ｂ＿１３は、回路層２＿１３内で回路部分２０ａ＿１３と電気的に接続されていなくてよい。回路部分２０ｂ＿１３は、上述の第１実施形態における回路部分２０ｂ＿１と同様に、積層デバイス１ｃの製造中に回路部分２０ａ＿１３の試験に利用された部分であってよい。
但し、回路部分２０ｂ＿１３は、回路部分２０ｂ＿１とは異なり、積層デバイス１ｃの製造途中で破壊されていてよい。例えば、回路部分２０ｂ＿１３は、ＥＳＤ保護回路と、ＢＩＳＴ回路と、プロセスモニタ回路と、切り替え回路との何れかを少なくとも一部で積層方向Ｘに沿って破壊した残骸であってよい。回路部分２０ｂ＿１３は、一般の半導体材料（一例としてＳｉ，ＳｉＯ２，ＳｉＮなど）やドーパント（Ｂ，Ｐ，Ａｓなどの）、絶縁物、および導電材料（一例としてＷ，Ｔｉ，Ｍｏ，Ｒｕ，Ｔａ，Ｃｕなど）を含んで形成されてよい。
［２．１－２．絶縁層３＿１１，３＿１４］
絶縁層３＿１１は回路層２＿１２の下面に隣接して設けられ、絶縁層３＿１４は回路層２＿１３の上面に隣接して設けられる。絶縁層３＿１４は、回路層２＿１３に含まれる複数の回路部分２０＿１３を覆ってよい。
［２．１－３．導通ビア４］
複数の導通ビア４のうち、絶縁層３＿１４に設けられた１または複数の導通ビア４（導通ビア４＿１４とも称する）は、回路層２＿１３に含まれる複数の回路部分２０＿１３に電気的に接続されてよい。これらの複数の導通ビア４＿１４のうち、回路部分２０ｂ＿１３に電気的に接続された導通ビア４＿１４（導通ビア４ｂ＿１４とも称する）は、回路部分２０ｂ＿１３とは反対側の端面（本実施形態においては上端面）において電気的に絶縁されてよい。本実施形態においては一例として、導通ビア４ｂ＿１４は、図示しない絶縁膜によって端面が覆われてよい。これにより、回路部分２０ｂ＿１３は、積層デバイス１ｃ内に埋設されて他の回路部分２０と電気的に分離された状態となっていてよい。
また、複数の導通ビア４のうち、絶縁層３＿１４に設けられた他の１または複数の導通ビア４（導通ビア４＿１４－１３とも称する）は、回路層２＿１３を貫通して設けられ、回路層２＿１２に含まれる複数の回路部分２０＿１２に電気的に接続されてよい。少なくとも１つの導通ビア４＿１４－１３は、回路部分２０ｂ＿１３の位置で回路層２＿１３を貫通してよい。これにより、回路部分２０ｂ＿１３は、少なくとも一部で積層方向Ｘに沿って破壊されていてよい。積層方向Ｘに沿って破壊されているとは、積層方向Ｘに延在する破壊面（本実施形態においては一例として導通ビア４＿１４－１３の内周面）を有することであってもよいし、積層方向Ｘに切断されていることであってもよい。１または複数の導通ビア４＿１４と、１または複数の導通ビア４＿１４－１３とは絶縁層３＿１４の表面などで互いに電気的に接続されてもよい。
以上の積層デバイス１によれば、回路部分２０ｂ＿１３は少なくとも一部で積層方向Ｘに沿って破壊されているので、製造途中で回路部分２０ｂ＿１３を試験に利用して他の回路部分２０ａ＿１３の試験が行われる場合に、当該試験用の回路部分２０ｂ＿１３が完成品の積層デバイス１ｃ内で導通して余計な容量成分となることを確実に防止し、積層デバイス１ｃの品質を高めることができる。また、試験用の回路部分２０ｂ＿１３の形成位置を導通ビア４の形成位置として利用することができるため、積層デバイス１ｃを小型化することができる。
［２．２．積層デバイス１ｃの製造方法］
本実施形態に係る積層デバイス１ｃは、第１の形成段階と、第１の積層段階と、試験段階と、除去段階と、第２の形成段階と、第２の積層段階と、細断段階とによって製造されてよい。第１の形成段階から除去段階までは、上記の第１実施形態における形成段階から除去段階までと同様にして行われてよい。
図９は、第１の形成段階後の形成物１０ｃを示す。図１０は、除去段階後の形成物１０ｃを示す。本実施形態に係る形成物１０ｃは、絶縁層３＿１４および回路層２＿１３を有してよい。絶縁層３＿１４に設けられる導通ビア４ｂ＿１４は、形成段階や除去段階の後では上端面で絶縁されていなくてよい。
第２の形成段階では、試験用の回路部分２０ｂ＿１３を貫通する貫通孔を絶縁層３＿１３に設け、貫通孔の内周面を絶縁した後、貫通孔の内部に導通ビア４＿１４－１３を設けてよい。これにより、回路部分２０ｂ＿１３の少なくとも一部が積層デバイス１ｃの積層方向Ｘに沿って破壊される。
図１１は、第２の積層段階を説明する図である。第２の積層段階では、上記の第１実施形態と同様にして、形成物１０ｃに対し少なくとも１つの他の回路層２を積層してよい。本実施形態においては一例として、形成物１０ｃの下面、つまり回路層２＿１３の下面に回路層２＿１２を積層し、回路層２＿１３の下面に露出する各導通ビア４＿１４－１３を回路層２＿１２の回路部分２０＿１２に電気的に接続してよい。これにより、積層デバイス１ｃの集合体が形成されてよい。なお、第２の積層段階においては、絶縁層３＿１４に設けられた導通ビア４ｂ＿１４を上端面において絶縁してもよい。
そして、細断段階では、上述の第１実施形態と同様にして、半導体基板に形成された積層デバイス１ｃの集合体を細断して各積層デバイス１ｃを個片化してよい。これにより、完成品の積層デバイス１ｃが製造される。
以上の製造方法によれば、試験後に回路部分２０ｂ＿１３の少なくとも一部を積層デバイス１ｃの積層方向Ｘに沿って破壊するので、試験で利用された回路部分２０ｂ＿１３の位置を利用して導通ビア４＿１４－１３の形成を行うことができる。従って、製造途中で試験用の回路部分２０ｂ＿１３を設けることによる積層デバイス１ｃの大型化を防止することができる。
なお、上記の第２実施形態においては導通ビア４＿１４－１３を形成する第２の形成段階によって回路部分２０ｂ＿１３が少なくとも一部で破壊されることとして説明したが、積層デバイス１ｃの集合体を個片化する細断段階によって破壊されてもよい。この場合には、導通ビア４＿１４－１３を積層デバイス１ｃのスクライブライン上に予め形成してよい。
［３．第３実施形態］
［３．１．積層デバイス］
図１２は、本実施形態に係る積層デバイス１ｄを示す。なお、本実施形態に係る積層デバイス１ｄにおいて、図１，図８に示された積層デバイス１，１ｃの構成と略同一のものには同一の符号を付け、説明を省略する。
積層デバイス１ｄは、複数の回路層２（本実施形態では一例として２つの回路層２＿２１，２＿２４）と、複数の絶縁層３（本実施形態では一例として２つの絶縁層３＿２２，３＿２３）と、複数の導通ビア４とを備える。積層デバイス１ｄは、下層側から順に回路層２＿２１、絶縁層３＿２２、絶縁層３＿２３および回路層２＿２４を備えてよい。
［３．１－１．回路層２＿２１，２＿２４］
回路層２＿２１は複数の回路部分２０＿２１を有し、回路層２＿２４は複数の回路部分２０＿２４を有する。各回路部分２０＿２１，２２＿２４は、積層デバイス１ｄの回路を構成してよい。
［３．１－２．絶縁層３＿２２，３＿２３］
絶縁層３＿２２は回路層２＿２１の上面に隣接して設けられ、絶縁層３＿２３は回路層２＿２４の下面に隣接して設けられる。絶縁層３＿２２は、回路層２＿２１に含まれる複数の回路部分２０＿２１を覆ってよい。
［３．１－３．導通ビア４］
複数の導通ビア４のうち、絶縁層３＿２２に設けられた導通ビア４（導通ビア４＿２２とも称する）は、回路層２＿２１に含まれる複数の回路部分２０＿２１に電気的に接続されてよい。複数の導通ビア４のうち、絶縁層３＿２３に設けられた導通ビア４（導通ビア４＿２３とも称する）は、回路層２＿２４に含まれる複数の回路部分２０＿２４に電気的に接続されてよい。導通ビア４＿２２と、導通ビア４＿２３とは１対１で対応して互いに電気的に接続されてよい。これにより、回路層２＿２１の何れかの回路部分２０＿２１と、回路層２＿２４の何れかの回路部分２０＿２４とが電気的に接続される。
［３．２．積層デバイス１ｄの製造方法］
本実施形態に係る積層デバイス１ｄは、形成段階と、第１の積層段階と、試験段階と、除去段階と、第２の積層段階と、細断段階とによって製造されてよい。
［３．２－１．形成段階］
図１３は、形成段階を説明する図である。本実施形態の形成段階では、上述の第１実施形態と同様にして、積層デバイス１ｄにおける一部の回路層２まで形成された形成物１０ｄを形成してよい。形成物１０ｄは、複数の回路部分２０＿２１を有する回路層２＿２１と、複数の回路部分２０＿２１を覆う絶縁層３＿２２と、複数の回路部分２０＿２１に電気的に接続されて絶縁層３＿２２の表面に露出する複数の導通ビア４＿２２とを有してよい。
［３．２－２．第１の積層段階］
図１４は、第１の積層段階を説明する図である。本実施形態の第１の積層段階では、上述の第１実施形態と同様にして、形成物１０ｄ内の複数の回路部分２０＿２１と電気的に接続する導電経路５ｄを形成物１０ｄに積層してよい。導電経路５ｄは、完成品の積層デバイス１ｄ内に形成される導電経路のうち、形成物１０ｄに含まれない導電経路の少なくとも一部を有してよい。導電経路５ｄは、回路層２＿２４における複数の回路部分２０＿２４の少なくとも一部を模した導電経路であってよい。
本実施形態の第１の積層段階では、上述の第１実施形態と同様にして、複数の回路部分２０＿２１から放熱を行う放熱構造（図示せず）を導電経路５ｄとともに形成物１０ｄに積層してもよい。
［３．２－３．試験段階］
図１５は、試験段階を説明する図である。本実施形態の試験段階では、上述の第１実施形態と同様にして、導電経路５ｄを用いて複数の回路部分２０＿２１の少なくとも一部に対する試験を行ってよい。本実施形態においては一例として、複数の回路部分２０＿２１のそれぞれに対する試験を行ってよい。
［３．２－４．除去段階］
図１６は、除去段階を説明する図である。本実施形態の除去段階では、上述の第１実施形態と同様にして、導電経路５ｄを破壊除去してよい。
図１７は、除去段階が行われた後の形成物１０ｄを示す。除去段階後の形成物１０ｄにおいては、形成段階において形成された絶縁層３＿２２や導通ビア４＿２２における表面側（図中の上面側）の余剰部分１００が除去されていてよい。
［３．２－５．第２の積層段階］
図１８は、第２の積層段階を説明する図である。本実施形態の第２の積層段階では、上述の第１実施形態と同様にして、形成物１０ｄに対し、少なくとも１つの他の回路層２を積層してよい。本実施形態においては一例として、形成物１０ｄに対して絶縁層３＿２３および回路層２＿２４を積層してよい。これにより、積層デバイス１ｄの集合体が形成されてよい。
［３．２－６．細断段階］
そして、細断段階では、上述の第１実施形態と同様にして、半導体基板に形成された積層デバイス１ｄの集合体を細断して各積層デバイス１ｄを個片化してよい。これにより、完成品の積層デバイス１ｄが製造される。
以上の製造方法によれば、導電経路５ｄは積層デバイス１ｄ内で回路部分２０により形成される導電経路のうち、形成物１０ｄに含まれない導電経路の少なくとも一部を有するので、形成物１０ｄ内の回路部分２０＿２１を完成品の積層デバイス１ｄ内と同様の電気的な接続状態にして試験を行うことができる。別言すれば、完成品の積層デバイス１ｄの電気的な接続状態を模して試験を行うことができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１ 積層デバイス
２ 回路層
３ 絶縁層
４ 導通ビア
５ 導電経路
１０ 形成物
２０ 回路部分
５０ 電極パッド
５００ プローブ

Claims (13)

  1. 複数の回路層を有する積層デバイスにおける一部の回路層まで形成された形成物の複数の回路部分と電気的に接続する導電経路を前記形成物に積層する積層段階と、
    前記導電経路を用いて前記複数の回路部分の少なくとも一部に対する試験を行う試験段階と、
    前記導電経路を破壊除去する除去段階と、
    を備える積層デバイスの製造方法。
  2. 前記除去段階の後に、前記形成物に対し、前記複数の回路層のうち前記一部の回路層とは異なる他の回路層を積層する段階をさらに備える、請求項１に記載の積層デバイスの製造方法。
  3. 前記複数の回路部分は、
    前記積層デバイスの回路を構成する第１回路部分と、
    前記第１回路部分の試験に利用される第２回路部分と、
    を有する、請求項１または２に記載の積層デバイスの製造方法。
  4. 前記第２回路部分は、
    前記試験段階で生じる静電気放電から前記第１回路部分を保護するＥＳＤ保護回路と、
    前記第１回路部分の試験を行うＢＩＳＴ回路と、
    前記第１回路部分の物理特性を監視するプロセスモニタ回路と、
    複数の前記第１回路部分との間で接続を切り替える切り替え回路と、
    のうち少なくとも１つを有する、請求項３に記載の積層デバイスの製造方法。
  5. 前記試験段階の後に、前記第２回路部分の少なくとも一部を前記積層デバイスの積層方向に沿って破壊する段階をさらに備える、請求項３または４に記載の積層デバイスの製造方法。
  6. 前記導電経路は、前記形成物の表面に沿って電流を流す領域を有する、請求項１から５の何れか一項に記載の積層デバイスの製造方法。
  7. 前記導電経路は、前記積層デバイス内に形成される導電経路のうち、前記形成物に含まれない導電経路の少なくとも一部を有する、請求項１から６の何れか一項に記載の積層デバイスの製造方法。
  8. 前記導電経路は、前記試験段階で用いられるプローブと電気的に接続される電極パッドを有する、請求項１から７の何れか一項に記載の積層デバイスの製造方法。
  9. 前記積層段階では、前記複数の回路部分から放熱を行う放熱構造を前記導電経路とともに前記形成物に積層し、
    前記除去段階では、前記放熱構造をさらに除去する、請求項１から８の何れか一項に記載の積層デバイスの製造方法。
  10. 前記形成物は、
    前記複数の回路部分を覆う絶縁層と、
    前記複数の回路部分に電気的に接続されて前記絶縁層の表面に露出する複数の導通ビアと、
    を有し、
    前記積層段階では、前記複数の導通ビアを介して前記複数の回路部分と電気的に接続する前記導電経路を、前記絶縁層の表面に形成する、請求項１から９の何れか一項に記載の積層デバイスの製造方法。
  11. それぞれ回路部分を有する複数の回路層と、
    前記複数の回路層のうち一部の回路層に含まれる複数の回路部分を覆う絶縁層と、
    前記絶縁層に設けられ前記複数の回路部分に電気的に接続された複数の導通ビアと、
    を備え、
    前記複数の回路部分のうち一部の回路部分に電気的に接続された導通ビアは、前記複数の回路部分とは反対側の端面において電気的に絶縁されている、積層デバイス。
  12. 前記一部の回路部分は、少なくとも一部で積層方向に沿って破壊されている、請求項１１に記載の積層デバイス。
  13. 前記一部の回路部分は、ＥＳＤ保護回路と、ＢＩＳＴ回路と、プロセスモニタ回路と、接続先を切り替える切り替え回路と、これらの回路の何れかを少なくとも一部で積層方向に沿って破壊した残骸とのうち少なくとも１つを有する、請求項１１または１２に記載の積層デバイス。
JP2021159670A 2021-09-29 2021-09-29 積層デバイスの製造方法、および、積層デバイス Pending JP2023049739A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021159670A JP2023049739A (ja) 2021-09-29 2021-09-29 積層デバイスの製造方法、および、積層デバイス
US17/838,295 US20230098533A1 (en) 2021-09-29 2022-06-13 Fabrication method of stacked device and stacked device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021159670A JP2023049739A (ja) 2021-09-29 2021-09-29 積層デバイスの製造方法、および、積層デバイス

Publications (1)

Publication Number Publication Date
JP2023049739A true JP2023049739A (ja) 2023-04-10

Family

ID=85718535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021159670A Pending JP2023049739A (ja) 2021-09-29 2021-09-29 積層デバイスの製造方法、および、積層デバイス

Country Status (2)

Country Link
US (1) US20230098533A1 (ja)
JP (1) JP2023049739A (ja)

Also Published As

Publication number Publication date
US20230098533A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US7148575B2 (en) Semiconductor device having bonding pad above low-k dielectric film
JP3142801B2 (ja) 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
CN111106092A (zh) 包括测试焊盘的半导体封装及其形成方法
JP2002110799A (ja) 半導体装置及びその製造方法
US9318313B2 (en) Semiconductor structure with low-melting-temperature conductive regions, and method of repairing a semiconductor structure
US9875964B2 (en) Semiconductor device components and methods
JP2009105247A (ja) 半導体装置の製造方法
JP6652443B2 (ja) 多層配線基板及びこれを用いたプローブカード
US7737547B2 (en) Dummy buried contacts and vias for improving contact via resistance in a semiconductor device
JP3685722B2 (ja) 半導体装置及びその製造方法
JP5976055B2 (ja) 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法
JP5103493B2 (ja) 半導体装置およびその製造方法
JP2023049739A (ja) 積層デバイスの製造方法、および、積層デバイス
US9257369B2 (en) Semiconductor device having a base film and manufacturing method for same
JP3347057B2 (ja) 半導体装置
JP2002190456A (ja) 半導体装置
CN1988144A (zh) 半导体器件
CN109326569A (zh) 封装元件及其制作方法
JP2006041236A (ja) 半導体装置及びその製造方法
US7091613B1 (en) Elongated bonding pad for wire bonding and sort probing
JP2009124060A (ja) 半導体装置の製造方法
KR100871389B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법