TW201926498A - 電子元件及其電測試方法 - Google Patents

電子元件及其電測試方法 Download PDF

Info

Publication number
TW201926498A
TW201926498A TW107128947A TW107128947A TW201926498A TW 201926498 A TW201926498 A TW 201926498A TW 107128947 A TW107128947 A TW 107128947A TW 107128947 A TW107128947 A TW 107128947A TW 201926498 A TW201926498 A TW 201926498A
Authority
TW
Taiwan
Prior art keywords
electronic component
electrically connected
fuse structure
electrode
bottom plate
Prior art date
Application number
TW107128947A
Other languages
English (en)
Other versions
TWI680519B (zh
Inventor
張智盈
饒瑞修
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW201926498A publication Critical patent/TW201926498A/zh
Application granted granted Critical
Publication of TWI680519B publication Critical patent/TWI680519B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/74—Testing of fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本揭露提供一種電子元件，包括：一基底；設置在該基底上方的一電子構件；以及設置在該基底上方的一電測試構件。該電子構件包括該基底上方的一底板和該底板上方的一頂板。該電測試構件包括一第一反熔絲結構及一第二反熔絲結構，其中該第一反熔絲結構及該第二反熔絲結構電連接至該底板。

Description

電子元件及其電測試方法
本申請案主張2017年11月30日申請之美國臨時申請案第62/592,901號及2018年3月12日申請之美國正式申請案第15/918,321號的優先權及益處，該美國臨時申請案及美國正式申請案之內容以全文引用之方式併入本文中。
本揭露涉及一種電子元件及其電測試方法，特別是關於一種使用反熔絲結構作為電測試構件的電子元件及其電測試方法。
在積體電路的製造中，數以百萬或更多的電子構件形成在晶圓上。在某些情況下，晶圓中的一些電子構件可能會失效，因此其功能無法正常地運作。在傳統的積體電路製造中，這些電子構件在製造後段（Back End Of Line，BEOL）佈線完成後，才能被電子測試。由於在錯誤被檢測到之前需執行額外的處理程序，這必須中止整個晶圓或晶片的製造，因此導致較高的浪費。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露提供一種電子元件。該電子元件包括一基底；設置在該基底上方的一電子構件；以及設置在該基底上方的一電測試構件。該電子構件包括該基底上方的一底板和該底板上方的一頂板；其中該電測試構件是可熔的，經配置以選擇性電連接到電子構件的底板。
在一些實施例中，該電測試構件包括一第一反熔絲結構及一第二反熔絲結構，該第一反熔絲結構及該第二反熔絲結構電連接至該底板。
在一些實施例中，該電子構件更包括一介電層以及複數個電容器電極，該介電層設置於該底板與該頂板之間，該複數個電容器電極設置於該介電層中，其中該複數個電容器電極電連接到該底板和該頂板。
在一些實施例中，該第一反熔絲結構包括：一第一底部電極，設置在該基底上方並電連接到該底板；一第一頂部電極，穿透該介電層；以及一第一接觸墊，設置在該介電層上方並電連接到該第一頂部電極。
在一些實施例中，該第二反熔絲結構包括：一第二底部電極，設置在該基底上方並電連接到該底板；一第二頂部電極，穿透該介電層；以及一第二接觸墊，設置在該介電層上方並電連接到該第二頂部電極。
在一些實施例中，該第一反熔絲結構的該第一底部電極、該第二反熔絲結構的該第二底部電極、以及該電子構件的該底板是由一第一導電層所形成。
在一些實施例中，該第一反熔絲結構的該第一頂部電極、該第二反熔絲結構的該第二頂部電極、以及該電子構件的該電容器電極是由一第二導電層所形成。
在一些實施例中，該第一反熔絲結構的該第一接觸墊、該第二反熔絲結構的該第二接觸墊、以及該電子構件的該頂板是由一第三導電層所形成。
在一些實施例中，該電子元件更包括一介電膜，設置在該底板和該介電層之間。
在一些實施例中，該介電膜被斷裂，使得該第一上電極電連接到該第一下電極且該第二上電極電連接到該第二下電極。
本揭露提供一種電測試方法，包括：提供一電子元件，其中該電子元件包括一電子構件和一電測試元件，該電子構件包括一底板和在該底板上方的一頂板，該電測試構件包括第一反熔絲結構和一第二反熔絲結構；施加一第一電壓到第一反熔絲結構且施加一第二電壓到第二反熔絲結構，以將第一反熔絲結構和第二反熔絲結構電連接到底板；以及測試電子構件，包含施加一第三電壓到第一反熔絲結構和第二反熔絲結構其中之一；以及施加一第四電壓到頂板。
在一些實施例中，該電測試構件經配置以選擇性地啟用，以建立一個到電子構件的底板下方的電連接。在一些實施例中，該電測試構件允許在BEOL製程形成通孔之前，預先測試該電子構件。因此，如果檢測到該電子構件有缺陷，則可以執行修復過程來修復該電子構件。或者，該電子構件可以被報廢，不執行後續的BEOL製程和封裝製程，以節省製造成本。無論哪種情況，都能夠降低電子元件1的製造成本。
相對地，使用傳統積體電路製造方法，只有在BEOL製程形成通孔時才能測試電子構件。在BEOL製程完成後，修復電子構件變困難。因此，製造成本將增加。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。
圖1是根據本揭露的一些實施例之電子元件的示意圖，圖2是根據本揭露的一些實施例之電子元件的剖視圖。如圖1及圖2所示，電子元件1包括一基底10、一電子構件20及一電測試構件30。在一些實施例中，基底10包括例如矽基底的一半導體基底。在一些實施例中，在基底10之中或在基底10上方形成例如電晶體的半導體元件。電子構件20設置在基底10上方。電子構件20包括設置在基底10上方的一底板22和在底板22上方的一頂板24。電測試構件30設置在基底10上方。電測試構件30是可熔的，經配置以選擇性電連接到電子構件20的底板22。電測試構件30包括一第一反熔絲結構32和一第二反熔絲結構34。第一反熔絲結構32和第二反熔絲結構34是可熔的，用以電連接到底板22。在一些實施例中，第一反熔絲結構32和第二反熔絲結構34包括一電容反熔絲結構，但本揭露不限於此。例如，第一反熔絲結構32和第二反熔絲結構34可以包括閘極氧化物（Gate Oxide，GOX）反熔絲結構或其他類型的反熔絲結構。
在一些實施例中，電子構件20包括一記憶胞，但本公開不限於此。在一些實施例中，電子構件20更進一步包括一介電層26和複數個電容器28。在一些實施例中，介電層26設置在底板22和頂板24之間。在一些實施例中，電容器28至少部分地設置在介電層26中並電連接到底板22和頂板24。在一些實施例中，每一個電容器28包含一介電材料和二個導體；例如一底部電極28A、一頂部電極28B及一介電材料28C，介電材料28C隔離底部電極28A及頂部電極28B；其中一個導體(底部電極28A)電連接底板22，另一個導體(頂部電極28B)連接頂板24。在一些實施例中，電子構件20更包括連接到頂板24的一接觸墊203。
在一些實施例中，電子元件1更包括設置在底板22和介電層26之間的一介電膜12。在一些實施例中，電容器28的底部電極28A穿透介電膜12，並電連接到底板22。
在一些實施例中，第一反熔絲結構32包括一第一底部電極321、一第一頂部電極322、一介電材料324以及一第一接觸墊323。在一些示例性實施例中，第一底部電極321設置在基底10上方，並電連接到電子構件20的底板22。在一些示例性實施例中，介電材料324隔離第一底部電極321及第一頂部電極322。在一些示例性實施例中，第一接觸墊323電連接到第一頂部電極322。
在一些實施例中，第二反熔絲結構34包括一第二底部電極341、一第二頂部電極342、一介電材料344和一第二接觸墊343。在一些示例性實施例中，第二底部電極341設置在基底10上方，並電連接到電子構件20的底板22。在一些示例性實施例中，介電材料344隔離第二底部電極341及第二頂部電極342。在一些示例性實施例中，第二接觸墊343設置在介電層26上方，並電連接到第二頂部電極342。
在一些實施例中，電子構件20、電測試構件30及電容器28可以整體地形成。藉由此例示，第一反熔絲結構32的第一底部電極321、第二反熔絲結構34的第二底部電極341以及電容器28的底部電極28A可以由相同的導電層，例如第一導電層來形成。第一反熔絲結構32的第一頂部電極322、第二反熔絲結構34的第二頂部電極342以及電容器28的頂部電極28B可以由相同的導電層，例如第二導電層來形成。第一反熔絲結構32的第一接觸墊323、第二反熔絲結構34的第二接觸墊343、電子構件20的觸墊203及頂板24可以由相同的導電層，例如一第三導電層來形成。
電子元件1更包括在電子構件20上方的一製造後段（Back End Of Line，BEOL）佈線結構(未顯示出)。在BEOL佈線之前可以執行一電測試。
圖3是根據本揭露的一些實施例之電測試方法的流程圖。如圖3所示，電測試方法100開始於步驟110，其中提供如圖1和圖2所示，包括一電子構件和一電測試構件的一電子元件。電測試方法100進行至步驟120，其中施加一第一電壓到第一反熔絲結構，且施加一第二電壓到第二反熔絲結構，以將第一反熔絲結構和第二反熔絲結構電連接到底板。電測試方法100進行至步驟130，其中測試電子構件，施加一第三電壓到第一反熔絲結構和第二反熔絲結構其中之一，且施加一第四電壓到一頂板。
電測試方法100為本揭露之一實施例，應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
圖4、圖5和圖6是根據本揭露的一些實施例之電測試方法的步驟的示意圖。如圖4所示，電子元件1包括如圖1和圖2中之電子構件20及電測試構件30。在一些實施例中，第一反熔絲結構32和第二反熔絲結構34未熔合，第一接觸墊323和第二接觸墊343並未施加電壓。第一反熔絲結構32的第一底部電極321和第一頂部電極322由介電材料324隔離。第二反熔絲結構34的第二底部電極341和第二頂部電極342由介電材料344隔離。
如圖5所示，透過一第一接觸墊323施加一第一電壓V1到第一反熔絲結構32，且透過一第二接觸墊343施加一第二電壓V2到第二反熔絲結構34。第一電壓V1和第二電壓V2之間的電壓差大於程式化電壓準位。結果，斷裂介電材料324及介電材料344，第一頂部電極322電連接到第一底部電極321，且第二頂部電極342電連接到第二底部電極341。如虛線所示，電流可以從第一接觸墊323流到第二接觸墊343。因此，第一反熔絲結構32與第二反熔絲結構34可以電連接至電子構件20的底板22。
如圖6所示，透過施加一第三電壓V3到第一反熔絲結構32和第二反熔絲結構34其中之一，並施加一第四電壓V4到頂板24來測試電子構件20。在一些實施例中，電測試包括一晶圖可接受測試（wafer acceptable test，WAT）以獲得必要的WAT數據，例如用於陣列結構學習的資料線（data line，DL）和字線（word line，WL）的電阻和單元電容。如果電子構件20檢測結果為可接受的，則可以執行後續的BEOL製程和封裝製程。如果檢測到電子構件20有缺陷，則可以執行修復過程來修復電子構件20。或者，電子構件20可以被報廢，不執行後續的BEOL製程和封裝製程，以節省製造成本。
在本揭露的一些實施例中，電測試構件30經配置以選擇性地啟用，以建立一個到電子構件20的底板22下方的電連接。電測試構件30允許在BEOL製程形成一通孔之前，預先測試電子構件20。因此，如果檢測到電子構件20有缺陷，則可以執行修復過程來修復電子構件20。或者，電子構件20可以被報廢，不執行後續的BEOL製程和封裝製程，以節省製造成本。無論哪種情況，都能夠降低電子元件1的製造成本。
相對地，使用傳統積體電路製造方法，只有在BEOL製程形成通孔時才能測試電子構件。在BEOL製程完成後，修復電子構件變困難。因此，製造成本將增加。
本揭露提供一種電子元件。該電子元件包括一基底；設置在該基底上方的一電子構件；以及設置在該基底上方的一電測試構件。該電子構件包括該基底上方的一底板和該底板上方的一頂板；其中該電測試構件是可熔的，經配置以選擇性電連接到電子構件的底板。
本揭露提供一種電測試方法，包括：提供一電子元件，其中該電子元件包括一電子構件和一電測試元件，該電子構件包括一底板和在該底板上方的一頂板，該電測試構件包括第一反熔絲結構和一第二反熔絲結構；施加一第一電壓到第一反熔絲結構且施加一第二電壓到第二反熔絲結構，以將第一反熔絲結構和第二反熔絲結構電連接到底板；以及測試電子構件，包含施加一第三電壓到第一反熔絲結構和第二反熔絲結構其中之一；以及施加一第四電壓到頂板。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
1‧‧‧電子元件
10‧‧‧基底
12‧‧‧介電膜
20‧‧‧電子構件
22‧‧‧底板
24‧‧‧頂板
26‧‧‧介電層
28‧‧‧電容器電極
30‧‧‧電測試構件
32‧‧‧第一反熔絲結構
34‧‧‧第二反熔絲結構
100‧‧‧電測試方法
110‧‧‧步驟
120‧‧‧步驟
130‧‧‧步驟
203‧‧‧接觸墊
321‧‧‧第一底部電極
322‧‧‧第一頂部電極
323‧‧‧第一接觸墊
341‧‧‧第二底部電極
342‧‧‧第二接觸墊
343‧‧‧第二接觸墊
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
V4‧‧‧第四電壓
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1是根據本揭露的一些實施例之電子元件的示意圖； 圖2是根據本揭露的一些實施例之電子元件的剖視圖； 圖3是根據本揭露的一些實施例之電測試方法的流程圖；以及 圖4、圖5和圖6是根據本揭露的一些實施例之電測試方法的的步驟的示意圖。

Claims (10)

  1. 一種電子元件，包括： 一基底； 一電子構件，設置在該基底上方，包括： 一底板，設置在該基底上方； 一頂板，設置在該底板上方；以及 一電測試構件，設置在該基底上方； 其中該電測試構件是可熔的，經配置以選擇性電連接到該電子構件的該底板。
  2. 如請求項1所述的電子元件，其中該電測試構件包括一第一反熔絲結構及一第二反熔絲結構，該第一反熔絲結構及該第二反熔絲結構電連接至該底板。
  3. 如請求項1所述的電子元件，其中該電子構件更包括一介電層以及複數個電容器，該介電層設置於該底板與該頂板之間，該複數個電容器設置於該介電層中，其中該複數個電容器電連接到該底板和該頂板。
  4. 如請求項3所述的電子元件，其中 該第一反熔絲結構，包括： 一第一底部電極，設置在該基底上方並電連接到該底板； 一第一頂部電極，穿透該介電層；及 一第一接觸墊，設置在介電層上方並電連接到該第一頂部電極； 該第二反熔絲結構，包括： 一第二底部電極，設置在基底上方並電連接到該底板； 一第二頂部電極，穿透該介電層；及 一第二接觸墊，設置在介電層上方並電連接到該第二頂部電極。
  5. 如請求項4所述的電子元件，其中該第一反熔絲結構的該第一底部電極、該第二反熔絲結構的該第二底部電極、以及該電子構件的該底板是由一第一導電層所形成。
  6. 如請求項4所述的電子元件，其中該第一反熔絲結構的該第一頂部電極、該第二反熔絲結構的該第二頂部電極、以及該電子構件的該電容器電極是由一第二導電層所形成。
  7. 如請求項4所述的電子元件，其中該第一反熔絲結構的該第一接觸墊、該第二反熔絲結構的該第二接觸墊、以及該電子構件的該頂板是由一第三導電層所形成。
  8. 如請求項2所述的電子元件，其中該電子元件更包括一介電膜，設置在該底板和該介電層之間。
  9. 如請求項8所述的電子元件，其中該介電膜被斷裂，使得該第一頂部電極電連接到該第一底部電極且該第二頂部電極電連接到該第二底部電極。
  10. 一種電測試方法，包括： 提供一電子元件，包括： 一電子構件，其中該電子構件包括： 一底板；及 一頂板，設置在該底板上方； 一電測試構件，包括： 一第一反熔絲結構；及 一第二反熔絲結構； 施加一第一電壓到該第一反熔絲結構，且施加一第二電壓到該第二反熔絲結構，以將該第一反熔絲結構和該第二反熔絲結構電連接到該底板；以及 測試該電子構件，包括： 施加一第三電壓到該第一反熔絲結構和該第二反熔絲結構其中之一；及 施加一第四電壓到該頂板。
TW107128947A 2017-11-30 2018-08-20 電子元件及其電測試方法 TWI680519B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592901P 2017-11-30 2017-11-30
US62/592,901 2017-11-30
US15/918,321 US10566253B2 (en) 2017-11-30 2018-03-12 Electronic device and electrical testing method thereof
US15/918,321 2018-03-12

Publications (2)

Publication Number Publication Date
TW201926498A true TW201926498A (zh) 2019-07-01
TWI680519B TWI680519B (zh) 2019-12-21

Family

ID=66632644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107128947A TWI680519B (zh) 2017-11-30 2018-08-20 電子元件及其電測試方法

Country Status (3)

Country Link
US (1) US10566253B2 (zh)
CN (1) CN109860149B (zh)
TW (1) TWI680519B (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679974A (en) * 1994-09-29 1997-10-21 Kawasaki Steel Corporation Antifuse element and semiconductor device having antifuse elements
JP2000011684A (ja) * 1998-06-18 2000-01-14 Mitsubishi Electric Corp 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置
US6570207B2 (en) * 2000-12-13 2003-05-27 International Business Machines Corporation Structure and method for creating vertical capacitor and anti-fuse in DRAM process employing vertical array device cell complex
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6927474B1 (en) * 2003-05-01 2005-08-09 National Semiconductor Corporation Method of programming an antifuse
US7534722B2 (en) 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7206247B2 (en) * 2005-06-28 2007-04-17 Cypress Semiconductor Corporation Antifuse circuit with dynamic current limiter
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US8022503B2 (en) * 2008-06-03 2011-09-20 United Microelectronics Corp. Anti-fusse structure and method of fabricating the same
US7977766B2 (en) * 2009-03-10 2011-07-12 International Business Machines Corporation Trench anti-fuse structures for a programmable integrated circuit
CN102473674B (zh) * 2009-07-09 2015-08-12 株式会社村田制作所 反熔丝元件
WO2011010701A1 (ja) * 2009-07-22 2011-01-27 株式会社村田製作所 アンチヒューズ素子
TWI534432B (zh) 2010-09-07 2016-05-21 瓊斯科技國際公司 用於微電路測試器之電氣傳導針腳
TWI490862B (zh) 2011-01-19 2015-07-01 Macronix Int Co Ltd 改良位元線電容單一性之３ｄ陣列記憶體結構
US9502424B2 (en) * 2012-06-29 2016-11-22 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same
US9685958B2 (en) * 2013-11-14 2017-06-20 Case Western Reserve University Defense against counterfeiting using antifuses
US10199357B2 (en) 2014-03-24 2019-02-05 SK Hynix Inc. Semiconductor package
CA2887223C (en) 2014-04-03 2016-02-09 Sidense Corp. Anti-fuse memory cell
KR102192569B1 (ko) * 2015-11-06 2020-12-17 삼성전자주식회사 전자 부품 패키지 및 그 제조방법

Also Published As

Publication number Publication date
TWI680519B (zh) 2019-12-21
CN109860149B (zh) 2021-03-09
CN109860149A (zh) 2019-06-07
US20190164849A1 (en) 2019-05-30
US10566253B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
CN203398105U (zh) 半导体器件
KR20100075360A (ko) 3차원 칩 스택의 실리콘 삽입기 시험
KR20130055504A (ko) 퓨즈 소자를 이용한 집적회로장치의 테스트 방법
US8648592B2 (en) Semiconductor device components and methods
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
CN103811467A (zh) 电迁移测试结构及测试方法
KR20150078008A (ko) 반도체 장치, 이의 제조 방법 및 이의 테스트 방법
TWI680519B (zh) 電子元件及其電測試方法
JP4995512B2 (ja) 半導体装置
KR100362024B1 (ko) 특성평가용 반도체장치 및 특성평가방법
US9048150B1 (en) Testing of semiconductor components and circuit layouts therefor
US9859177B2 (en) Test method and structure for integrated circuits before complete metalization
JP2016009840A (ja) 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法
EP2385551A1 (en) Silicon substrate wafer and test method
JP5764897B2 (ja) 半導体パッケージ基板の検査方法
JP5492929B2 (ja) 半導体装置の製造方法
KR100728963B1 (ko) 반도체 소자의 안티퓨즈 형성방법
KR20090069714A (ko) 반도체 소자의 ｔｄｄｂ 테스트 패턴 및 이를 이용한ｔｄｄｂ 테스트 방법
KR20190114218A (ko) 테스트 소자 그룹 및 이를 포함하는 반도체 웨이퍼
US10228412B2 (en) Semiconductor device and method for testing same
JP2016009512A (ja) 半導体装置
JP5683403B2 (ja) 半導体装置
JP2006210539A (ja) 半導体装置
JP6277010B2 (ja) 絶縁膜の検査方法
KR100689557B1 (ko) 반도체 소자의 제조방법