JP2021174782A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2021174782A
JP2021174782A JP2020074238A JP2020074238A JP2021174782A JP 2021174782 A JP2021174782 A JP 2021174782A JP 2020074238 A JP2020074238 A JP 2020074238A JP 2020074238 A JP2020074238 A JP 2020074238A JP 2021174782 A JP2021174782 A JP 2021174782A
Authority
JP
Japan
Prior art keywords
trimming
semiconductor device
insulating film
wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020074238A
Other languages
English (en)
Inventor
翔 中川
Sho Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020074238A priority Critical patent/JP2021174782A/ja
Priority to US17/182,447 priority patent/US20210327810A1/en
Priority to CN202110227106.5A priority patent/CN113540022A/zh
Publication of JP2021174782A publication Critical patent/JP2021174782A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】トリミングの際にトリミング素子の周辺に損傷を受けた場合に製造工程中の試験で排除することができ、品質を向上させることができる半導体装置の製造方法を提供する。【解決手段】半導体基板１の内部又は上方にヒューズ抵抗３を形成する工程と、ヒューズ抵抗３上に絶縁膜４を形成する工程と、絶縁膜４上に、ヒューズ抵抗３の一端に絶縁膜４を貫通する第１コンタクト領域５ａを介して接続された第１配線６ａを形成する工程と、絶縁膜４上に、ヒューズ抵抗３の他端に絶縁膜４を貫通する第２コンタクト領域５ｂを介して接続された第２配線６ｂを形成する工程と、ヒューズ抵抗３をトリミングする工程と、トリミングする工程の後に、半導体基板１と、第１配線６ａ又は第２配線６ｂとの間の絶縁状態を試験する工程とを含む。【選択図】図５

Description

本発明は、トリミング回路を有する半導体装置及びその製造方法に関する。
半導体集積回路（ＩＣ）の機能の切り替えや特性の調整においてトリミング回路が用いられている（特許文献１〜４参照）。トリミングの際には、トリミング回路中のトリミング素子に外部から電気的ストレスをかけ、トリミング素子を論理反転させる。例えば、トリミング素子がヒューズ抵抗の場合には、ヒューズ抵抗を溶断してヒューズ抵抗の端子間を短絡（ショート）状態から開放（オープン）状態に変化させる。トリミング素子がツェナーザップダイオードの場合には、ｐｎ接合にアバランシェ電流で短絡破壊を起こさせて、ツェナーザップダイオードの端子間を開放状態から短絡状態に変化させる。
特開２０１３−１１０３２６号公報 国際公開第２００９／１０４３４３号 特開２０１１−２２２６９１号公報 特開２００８−２８８２８０号公報
トリミングの際にはトリミング素子に電気的ストレスをかけるため、トリミング素子の周辺が損傷を受ける可能性がある。直ちにＩＣが非動作になるレベルの損傷の場合には、その後の製造工程中の試験で検出して不良品を排除することが可能である。しかしながら、ＩＣの動作としては正常であるような潜在的なレベルの損傷の場合には、その後の製造工程中の試験では検出することができない。このようなトリミング素子の周辺の潜在的な損傷は、市場などで使用中に顕在化する恐れがあり、品質が低下する。
上記問題に鑑み、本発明は、トリミングの際にトリミング素子の周辺に損傷を受けた場合に製造工程中の試験で排除することができ、品質を向上させることができる半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様は、（ａ）半導体基板の内部又は上方に設けられたトリミング素子と、（ｂ）トリミング素子上に配置された絶縁膜と、（ｃ）絶縁膜上に配置され、トリミング素子の一端に絶縁膜を貫通する第１コンタクト領域を介して接続された第１配線と、（ｄ）絶縁膜上に配置され、トリミング素子の他端に絶縁膜を貫通する第２コンタクト領域を介して接続された第２配線と、（ｅ）絶縁膜上のトリミング素子の中央部に重なる位置に配置された補助配線と、を備える半導体装置であることを要旨とする。
本発明の他の態様は、（ａ）半導体基板の内部又は上方に設けられたトリミング素子と、（ｂ）トリミング素子上に配置された絶縁膜と、（ｃ）絶縁膜上に配置され、トリミング素子の一端に絶縁膜を貫通する第１コンタクト領域を介して接続された第１配線と、（ｄ）絶縁膜上に配置され、トリミング素子の他端に絶縁膜を貫通する第２コンタクト領域を介して接続された第２配線と、（ｅ）半導体基板に接続された検査用パッドと、を備える半導体装置であることを要旨とする。
本発明の更に他の態様は、（ａ）半導体基板の内部又は上方にトリミング素子を形成する工程と、（ｂ）トリミング素子上に絶縁膜を形成する工程と、（ｃ）絶縁膜上に、トリミング素子の一端に絶縁膜を貫通する第１コンタクト領域を介して接続された第１配線を形成する工程と、（ｄ）絶縁膜上に、トリミング素子の他端に絶縁膜を貫通する第２コンタクト領域を介して接続された第２配線を形成する工程と、（ｅ）トリミング素子をトリミングする工程と、（ｆ）トリミングする工程の後に、半導体基板と、第１配線又は第２配線との間の絶縁状態を試験する工程と、を含む半導体装置の製造方法であることを要旨とする。
本発明によれば、トリミングの際にトリミング素子の周辺に損傷を受けた場合に製造工程中の試験で排除することができ、品質を向上させることができる半導体装置及びその製造方法を提供することができる。
本発明の第１実施形態に係る半導体装置の平面図である。 第１実施形態に係るトリミング回路の回路図である。 第１実施形態に係る半導体装置のトリミング前の平面図である。 第１実施形態に係る半導体装置のトリミング前の断面図である。 第１実施形態に係る半導体装置のトリミング後の断面図である。 第１実施形態に係る半導体装置のトリミング後のトリミング素子周辺に損傷が無い場合の断面画像である。 第１実施形態に係る半導体装置のトリミング後のトリミング素子周辺に損傷が有る場合の断面画像である。 第１実施形態に係る半導体装置のトリミング異常判定時の断面図である。 第１実施形態に係る半導体装置のトリミング異常判定時の他の断面図である。 第１実施形態に係る半導体装置の製造方法のトリミング工程のフローチャートである。 第１実施形態に係る半導体装置の製造方法のトリミング異常判定工程のフローチャートである。 第２実施形態に係る半導体装置のトリミング前の断面図である。 第２実施形態に係る半導体装置のトリミング異常判定時の断面図である。 第２実施形態に係る半導体装置のトリミング異常判定時の他の断面図である。 第３実施形態に係る半導体装置のトリミング前の断面図である。 第３実施形態に係る半導体装置のトリミング異常判定時の断面図である。 第３実施形態に係る半導体装置のトリミング異常判定時の他の断面図である。 第４実施形態に係る半導体装置のトリミング回路の回路図である。 第４実施形態に係る半導体装置のトリミング前の断面図である。 第４実施形態に係る半導体装置のトリミング後の断面図である。 第４実施形態に係る半導体装置のトリミング異常判定時の断面図である。 第４実施形態に係る半導体装置のトリミング異常判定時の他の断面図である。 第５実施形態に係る半導体装置のトリミング前の断面図である。 第５実施形態に係る半導体装置のトリミング異常判定時の断面図である。 第５実施形態に係る半導体装置のトリミング異常判定時の他の断面図である。 第６実施形態に係る半導体装置のトリミング前の断面図である。 第６実施形態に係る半導体装置のトリミング異常判定時の断面図である。 第６実施形態に係る半導体装置のトリミング異常判定時の他の断面図である。
以下、図面を参照して、本発明の第１〜第６実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１〜第６実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
また、以下の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。また「ｎ」や「ｐ」に付す「＋」や「−」は、「＋」及び「−」が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じ「ｎ」と「ｎ」とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。更に、以下の説明で「第１導電型」及び「第２導電型」の限定を加えた部材や領域は、特に明示の限定がなくても半導体材料からなる部材や領域を意味していることは、技術的にも論理的にも自明である。
（第１実施形態）
＜半導体装置＞
第１実施形態に係る半導体装置１０１は、図１に示すように、内部回路１０２と、内部回路１０２に接続されたトリミング回路１０３とを同一基板上に有する。内部回路１０２は、例えば絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等である縦型トランジスタと、縦型トランジスタを制御する制御回路とを有していてもよい。トリミング回路１０３は、内部回路１０２の回路特性の変動を調整する。
トリミング回路１０３は、図２に示すように、トリミング素子を構成するヒューズ抵抗３を有する。ヒューズ抵抗３としては、例えばポリシリコン膜からなるポリシリコン抵抗が使用可能である。ヒューズ抵抗３の一端には、トリミング用パッド２００、保護抵抗Ｒ１の一端及び保護抵抗Ｒ２の一端のそれぞれが接続されている。
保護抵抗Ｒ１の他端は、電源端子２０１に接続されている。電源端子２０１には内部電源等から第１電位（電源電位）ＶＤＤが印加される。保護抵抗Ｒ１の抵抗値は、保護抵抗Ｒ２の抵抗値よりも高い。保護抵抗Ｒ１の代わりに、デプレッション型（ノーマリ・オン型）のＭＯＳトランジスタを使用してもよい。
ヒューズ抵抗３の他端は保護ダイオードＤ１のアノード側及び接地端子２０３に接続されている。接地端子２０３には第２電位（接地電位）ＧＮＤが印加される。保護ダイオードＤ１はツェナーダイオードで構成されている。保護ダイオードＤ１の降伏電圧Ｖｚは例えば５Ｖ程度である。保護ダイオードＤ１のカソード側には、保護抵抗Ｒ２の他端及び出力端子２０２が接続されている。出力端子２０２から出力値ＯＵＴが外部へ出力される。
ヒューズ抵抗３のトリミング前は、ヒューズ抵抗３の端子間は短絡状態であり、トリミング回路１０３の出力値ＯＵＴとして、ロー（Ｌ）レベル（例えば０Ｖ）が出力される。トリミングの際には、外部電源等からトリミング用パッド２００にトリミング用の電位が印加されて、ジュール熱によりヒューズ抵抗３を溶断する。ヒューズ抵抗３のトリミング後は、ヒューズ抵抗３の端子間は短絡状態から開放状態に変化する。トリミング回路１０３の出力値ＯＵＴは、論理反転し、ハイ（Ｈ）レベル（例えば５Ｖ）が出力される。
図２に示したヒューズ抵抗３の周辺部の平面図を図３に示し、図３のＡ−Ａ方向から見た断面図を図４に示す。図３及び図４に示すように、第１実施形態に係る半導体装置は、第１導電型（ｎ型）の半導体基板１と、半導体基板１上に配置された絶縁膜（フィールド絶縁膜）２と、フィールド絶縁膜２上に配置されたヒューズ抵抗３を備える。
半導体基板１には、第３電位（基準電位）Ｖｃｃ（例えば１３Ｖ程度）が印加される基板端子２０５が接続されている。半導体基板１としては、例えばシリコン（Ｓｉ）からなる半導体ウェハ等が母材として採用可能である。なお、図示を省略するが、半導体基板１の内部及び上方には、ヒューズ抵抗３の他にも、図１に示した内部回路１０２及びトリミング回路１０３を構成するＩＧＢＴ、ＭＯＳトランジスタ、ダイオード等の各種の素子が形成されている。
図３に示すように、ヒューズ抵抗３の中央部は、ヒューズ抵抗３の両端部よりも細い幅を有し、トリミング時に溶断される部分である。ヒューズ抵抗３は、図３では左右対称の平面パターンを有するが、左右非対称の平面パターンを有していてもよく、ヒューズ抵抗３の平面パターンは特に限定されない。
図３及び図４に示すように、ヒューズ抵抗３上には、絶縁膜（層間絶縁膜）４が配置されている。層間絶縁膜４上には、ヒューズ抵抗３の一端に重なるように第１配線６ａが配置されている。第１配線６ａは、層間絶縁膜４を貫通する第１コンタクト領域５ａを介してヒューズ抵抗３の一端に電気的に接続されている。第１配線６ａは、パッド端子２０４に接続されている。パッド端子２０４には、図２に示したトリミング用パッド２００に接続され、トリミング用パッド２００を介して電圧ＰＡＤが印加される。
層間絶縁膜４上には、ヒューズ抵抗３の他端に重なるように第２配線６ｂが配置されている。第２配線６ｂは、層間絶縁膜４を貫通する第２コンタクト領域５ｂを介してヒューズ抵抗３の他端に電気的に接続されている。第２配線６ｂは、接地電位ＧＮＤが印加される接地端子２０３に接続されている。第１配線６ａ及び第２配線６ｂ上には、絶縁膜（保護絶縁膜）７が配置されている。なお、図３に示す保護絶縁膜７の図示を図４では省略している。
ヒューズ抵抗３の材料としては、例えば、不純物を高濃度に添加したポリシリコン、ポリサイド又は金属が使用可能である。ポリサイドを構成するシリサイド膜としては、チタンシリサイド（ＴｉＳｉ２）、コバルトシリサイド（ＣｏＳｉ２）、タングステンシリサイド（ＷＳｉ２）等を含む構造が挙げられる。更に、ポリサイドには、タンタルシリサイド（ＴａＳｉ２）、モリブデンシリサイド（ＭｏＳｉ）、ニッケルシリサイド（ＮｉＳｉ）等を使用してもよい。金属としては、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）の他、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）等の高融点金属等が挙げられる。
第１配線６ａ、第２配線６ｂ、第１コンタクト領域５ａ及び第２コンタクト領域５ｂの材料としては、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）等の金属が使用可能である。第１配線６ａ及び第２配線６ｂの材料と、第１コンタクト領域５ａ及び第２コンタクト領域５ｂの材料とは互いに同一であってもよく、異なっていてもよい。第１コンタクト領域５ａ及び第２コンタクト領域５ｂの数や配置位置は特に限定されない。
フィールド絶縁膜２、層間絶縁膜４及び保護絶縁膜７の材料としては、例えば、シリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（Ｓｉ３Ｎ４膜）、有機ケイ素系化合物のテトラエトキシシラン（ＴＥＯＳ）ガスを用いた化学気相成長（ＣＶＤ）法等による絶縁膜（ＴＥＯＳ膜）、所謂「ＮＳＧ膜」と称される燐（Ｐ）やホウ素（Ｂ）を含まないシリコン酸化膜（ＳｉＯ２膜）、燐を添加したシリコン酸化膜（ＰＳＧ膜）、ホウ素を添加したシリコン酸化膜（ＢＳＧ膜）、燐及びホウ素を添加したシリコン酸化膜（ＢＰＳＧ膜）等の単層膜又はこれらのうちの複数種を選択して組み合わせた複合膜が使用可能である。
図５に示すように、ヒューズ抵抗３のトリミング時には、外部電源等からトリミング用パッド２００及びパッド端子２０４を介して電圧ＰＡＤとしてトリミング用電圧が印加され、ジュール熱によりヒューズ抵抗３の中央部が溶断し、ヒューズ抵抗３の中央部には空隙３ａが形成される。ヒューズ抵抗３の端子間は、短絡状態から開放状態に変化する。
ヒューズ抵抗３のトリミング後には、ヒューズ抵抗３の端子間が開放状態となっていることを確認する。具体的には、トリミング用パッド２００及びパッド端子２０４を介して電位ＰＡＤとしてトリミング用電圧よりも低い検査用電圧が印加され、パッド端子２０４と接地端子２０５の間で電流が流れないことを確認することで、ヒューズ抵抗３の端子間が開放状態となっていることを確認する。
しかしながら、ヒューズ抵抗３の端子間が開放状態となっていることが確認できた場合でも、ヒューズ抵抗３の周辺に潜在的な損傷を受けている場合がある。例えば、ヒューズ抵抗３を構成するポリシリコンの一部が層間絶縁膜４の上面に露出したり、フィールド絶縁膜２に亀裂（クラック）が入り、ヒューズ抵抗３と半導体基板１とが短絡したりする場合がある。
図６は、第１実施形態に係る半導体装置のトリミング後のヒューズ抵抗３の周辺に損傷が無い場合の断面画像である。一方、図７は、第１実施形態に係る半導体装置のトリミング後のヒューズ抵抗３の周辺に損傷が有る場合の断面画像である。図７に示すようにヒューズ抵抗３の周辺に損傷が有る場合には、ヒューズ抵抗３を構成するポリシリコンの一部が層間絶縁膜の上面から露出したり、半導体基板１と短絡したりする場合がある。
ヒューズ抵抗３の周辺の潜在的な損傷は、その後の動作や耐久性等に影響を及ぼす恐れがあり、長期的な信頼性を低下させる。そこで、第１実施形態では、ヒューズ抵抗３の周辺の潜在的な損傷を検出する。
ヒューズ抵抗３の周辺の潜在的な損傷の検出方法として、図８に示すように、基板端子２０５とパッド端子２０４間に電圧を印加し、図示を省略した電流計等により基板端子２０５とパッド端子２０４間のリーク電流を測定することにより、基板端子２０５とパッド端子２０４間の絶縁状態を試験する。基板端子２０５とパッド端子２０４間で電流が流れない場合には、半導体装置は良品（正常）と判定される。一方、基板端子２０５とパッド端子２０４間で電流が流れた場合には、基板端子２０５側のフィールド絶縁膜２に亀裂が入るなどの損傷により、基板端子２０５側のヒューズ抵抗３の一端と半導体基板１とが短絡しているため、半導体装置が不良（異常）と判定される。
更に、図９に示すように、基板端子２０５と接地端子２０３間に電圧を印加し、基板端子２０５と接地端子２０３間のリーク電流を測定することにより、基板端子２０５と接地端子２０３間の絶縁状態を試験する。基板端子２０５と接地端子２０３間で電流が流れない場合には、半導体装置は良品（正常）と判定される。一方、基板端子２０５と接地端子２０３間で電流が流れた場合には、接地端子２０３側のフィールド絶縁膜２に亀裂が入るなどの損傷により、接地端子２０３側のヒューズ抵抗３の他端と半導体基板１とが短絡しているため、半導体装置が不良（異常）と判定される。
＜半導体装置の製造方法＞
次に、第１実施形態に係る半導体装置の製造方法の一例を説明する。まず、通常の半導体プロセスを用いて、図１に示した内部回路１０２及びトリミング回路１０３を形成する。トリミング回路１０３を形成する際には、熱酸化法又は化学気相成長（ＣＶＤ）法等により、図４に示すように、半導体基板１上にフィールド絶縁膜２を形成する。次に、ＣＶＤ法等により、ポリシリコン膜を堆積し、フォトリソグラフィ技術及びエッチング技術等を用いてポリシリコン膜の一部を選択的に除去することにより、フィールド絶縁膜２上にヒューズ抵抗３を形成する。
次に、ＣＶＤ法等により、ヒューズ抵抗３上に層間絶縁膜４を形成し、フォトリソグラフィ技術及びエッチング技術等を用いて層間絶縁膜４に貫通孔を形成する。次に、スパッタ法又は蒸着法等により、層間絶縁膜４の貫通孔を金属膜で埋め込む。そして、フォトリソグラフィ技術及びエッチング技術等を用いて金属膜の一部を除去することにより、層間絶縁膜４の貫通孔に埋め込まれた第１コンタクト領域５ａ及び第２コンタクト領域５ｂを形成すると共に、層間絶縁膜４上に第１配線６ａ及び第２配線６ｂを形成する。この際、金属膜の一部からなる図２に示したトリミング用パッド２００も形成してもよい。その後、ＣＶＤ法等により、第１配線６ａ及び第２配線６ｂ上に保護絶縁膜７を堆積する。これにより、図３及び図４に示した第１実施形態に係る半導体装置のトリミング前の構造が完成する。
次に、トリミング工程を実施する。ここで、図１０のフローチャートを参照しながら、トリミング工程の詳細を説明する。ステップＳ１において、内部回路１０２の初期特性が所定の閾値を満たすか確認する。ステップＳ２において、内部回路１０２の初期特性の確認結果に基づき、トリミングの要否を決定する。内部回路１０２の初期特性が所定の閾値を満たし、トリミングが不要と決定した場合には、ステップＳ８に移行して次工程へ進む。一方、ステップＳ２において、内部回路１０２の初期特性が所定の閾値を満たさず、トリミングが必要と決定した場合には、ステップＳ３に移行する。
ステップＳ３において、ヒューズ抵抗３のトリミングを実施する。例えば、外部電源等からトリミング用パッド２００及びパッド端子２０４を介して電圧ＰＡＤとしてトリミング用電圧が印加され、ジュール熱によりヒューズ抵抗３の中央部が溶断して空隙３ａが形成される。ヒューズ抵抗３の端子間は、短絡状態から開放状態に変化する。
ステップＳ４において、ヒューズ抵抗３をトリミング後の内部回路１０２の特性値を確認する。ステップＳ５において、内部回路１０２の特性値が閾値を満たさない場合には不良品と判定され、ステップＳ６に移行して排除する。一方、ステップＳ５において、内部回路１０２の特性値が閾値を満たす場合には良品と判定され、ステップＳ７に移行し、トリミング異常の有無を判定する。
ステップＳ７のトリミング異常の有無の判定の詳細を、図１１のフローチャートを参照して説明する。まず、ステップＳ７１において、外部電源等からトリミング用パッド２００及びパッド端子２０４を介して、電圧ＰＡＤとしてトリミング時よりも低い検査用電圧が印加され、パッド端子２０４と接地端子２０３の間の電流を測定し、ヒューズ抵抗３の端子間が開放状態であるか否かを判定する。パッド端子２０４と接地端子２０３の間で電流が流れ、ヒューズ抵抗３の端子間が開放状態でないと判定された場合、不良品と判定され、ステップＳ６に移行して排除する。一方、ステップＳ７１において、パッド端子２０４と接地端子２０３の間で電流が流れず、ヒューズ抵抗３の端子間が開放状態であると判定された場合、ステップＳ７２に移行する。
ステップＳ７２において、ヒューズ抵抗３の周辺の潜在的な損傷を検出する。具体的には、図８に示すように、基板端子２０５とパッド端子２０４間にトリミング用電圧よりも低い検査用電圧を印加し、基板端子２０５とパッド端子２０４間のリーク電流を測定することにより、基板端子２０５とパッド端子２０４間の絶縁状態を試験する。更に、図９に示すように、基板端子２０５と接地端子２０３間に電圧を印加し、基板端子２０５と接地端子２０３間のリーク電流を測定することにより、基板端子２０５と接地端子２０３間の絶縁状態を試験する。基板端子２０５とパッド端子２０４間、及び基板端子２０５と接地端子２０３間でいずれも電流が流れない場合には、半導体装置は良品（正常）と判定され、ステップＳ８へ移行し、次工程へ進む。
一方、ステップＳ７２において、基板端子２０５とパッド端子２０４間、及び基板端子２０５と接地端子２０３間の少なくとも一方で電流が流れた場合には、フィールド絶縁膜２に亀裂が入るなどの損傷により、ヒューズ抵抗３と半導体基板１とが短絡しているため、半導体装置が不良（異常）と判定され、ステップＳ６へ移行して排除される。
第１実施形態によれば、ヒューズ抵抗３のトリミング後に、図８に示した基板端子２０５とパッド端子２０４間の絶縁状態の試験と、図９に示した基板端子２０５と接地端子２０３間の絶縁状態を試験することにより、トリミングによりヒューズ抵抗３の周辺に潜在的な損傷を受けた場合に製造工程中の試験で排除することができ、品質を向上させることができる。
なお、図８に示した基板端子２０５とパッド端子２０４間の絶縁状態の試験と、図９に示した基板端子２０５と接地端子２０３間の絶縁状態の試験の両方を実施する場合を説明したが、図８に示した基板端子２０５とパッド端子２０４間の絶縁状態の試験と、図９に示した基板端子２０５と接地端子２０３間の絶縁状態の試験の一方のみを実施してもよい。
（第２実施形態）
＜半導体装置＞
第２実施形態に係る半導体装置は、図１２に示すように、層間絶縁膜４上に、ヒューズ抵抗３の中央部に重なるように設けられた補助配線６ｃを更に備える点が、図４に示した第１実施形態に係る半導体装置と異なる。
補助配線６ｃは、半導体基板１上に設けられた検査用パッド２０６に接続されている。検査用パッド２０６には、トリミング後の試験の際に検査用の電位Ｖ１が印加される。補助配線６ｃは、第１配線６ａ及び第２配線６ｂと同一材料で構成されていてもよく、異なる材料で構成されていてもよい。第３実施形態に係る半導体装置の他の構成は、図４に示した第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
第２実施形態に係る半導体装置は、ヒューズ抵抗３のトリミング後に、図８に示した第１実施形態に係る半導体装置の試験と同様に、基板端子２０５とパッド端子２０４間に電圧を印加し、基板端子２０５とパッド端子２０４間の絶縁状態の試験を実施可能である。更に、図９に示した第１実施形態に係る半導体装置の試験と同様に、基板端子２０５と接地端子２０３間に電圧を印加し、基板端子２０５と接地端子２０３間の絶縁状態の試験を実施可能である。
更に、第２実施形態に係る半導体装置においては、ヒューズ抵抗３のトリミング後に、図１３に示すように、接地端子２０３と検査用パッド２０６間に電圧を印加し、接地端子２０３と検査用パッド２０６間の絶縁状態を試験する。接地端子２０３と検査用パッド２０６間で電流が流れない場合には、第２実施形態に係る半導体装置は良品（正常）と判定される。一方、接地端子２０３と検査用パッド２０６間で電流が流れた場合には、接地端子２０３側の層間絶縁膜４に亀裂が入るなどの損傷により、補助配線６ｃとヒューズ抵抗３が短絡しているため、第２実施形態に係る半導体装置は不良品（異常）と判定される。
更に、図１４に示すように、パッド端子２０４と検査用パッド２０６間に電圧を印加し、パッド端子２０４と検査用パッド２０６間の絶縁状態を試験する。パッド端子２０４と検査用パッド２０６間で電流が流れない場合には、第２実施形態に係る半導体装置は良品（正常）と判定される。一方、パッド端子２０４と検査用パッド２０６間で電流が流れた場合には、パッド端子２０４側の層間絶縁膜４に亀裂が入るなどの損傷により、補助配線６ｃとヒューズ抵抗３が短絡しているため、第２実施形態に係る半導体装置は不良品（異常）と判定される。
第２実施形態に係る半導体装置の製造方法は、図１２に示した補助配線６ａ，６ｂを形成するのと同時に補助配線６ｃも形成し、補助配線６ｃを検査用パッド２０６に接続する。そして、図１１に示したトリミング異常判定のステップＳ７２において、基板端子２０５とパッド端子２０４間の絶縁状態の試験と、基板端子２０５と接地端子２０３間の絶縁状態の試験に加えて、図１３に示した検査用パッド２０６とパッド端子２０４間の絶縁状態の試験と、図１４に示した検査用パッド２０６と接地端子２０３間の絶縁状態の試験も更に実施すればよい。
なお、ステップＳ７２において、図１３に示した検査用パッド２０６とパッド端子２０４間の絶縁状態の試験と、図１４に示した検査用パッド２０６と接地端子２０３間の絶縁状態の試験の両方を実施せずに、図１３に示した検査用パッド２０６とパッド端子２０４間の絶縁状態の試験と、図１４に示した検査用パッド２０６と接地端子２０３間の絶縁状態の試験の一方のみを実施してもよい。また、基板端子２０５とパッド端子２０４間の絶縁状態の試験と、基板端子２０５と接地端子２０３間の絶縁状態の試験の一方又は両方を実施しなくてもよい。
第２実施形態によれば、ヒューズ抵抗３のトリミング後に、図１３に示した検査用パッド２０６とパッド端子２０４間の絶縁状態の試験と、図１４に示した検査用パッド２０６と接地端子２０３間の絶縁状態を試験することにより、トリミングによりヒューズ抵抗３の周辺に損傷を受けた場合に製造工程中の試験で排除することができ、品質を向上させることができる。
（第３実施形態）
＜半導体装置＞
第３実施形態に係る半導体装置は、図１５に示すように、第２導電型（ｐ型）の半導体基板１１を使用する点が、図４に示した第１実施形態に係る半導体装置と異なる。半導体基板１１には、第３電位（接地電位）ＧＮＤが印加される基板端子２０５が接続されている。半導体基板１１の上部には、第１導電型（ｎ型）の半導体領域１２が設けられている。ｎ型の半導体領域１２は、ヒューズ抵抗３の直下の位置を含むように設けられている。
半導体領域１２には、半導体基板１上に設けられた検査用パッド２０７が接続されている。検査用パッド２０７には、トリミング後の試験の際に検査用の電位Ｖ２が印加される。第３実施形態に係る半導体装置の他の構成は、図４に示した第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
第３実施形態に係る半導体装置では、図１６に示すように、ヒューズ抵抗３のトリミング後に、検査用パッド２０７と接地端子２０３間に電圧を印加し、検査用パッド２０７と接地端子２０３間の絶縁状態を試験する。検査用パッド２０７と接地端子２０３間で電流が流れない場合には、第３実施形態に係る半導体装置は良品（正常）と判定される。一方、検査用パッド２０７と接地端子２０３間で電流が流れた場合には、接地端子２０３側のフィールド絶縁膜２に亀裂が入るなどの損傷により、ヒューズ抵抗３と半導体領域２２とが短絡したため、第３実施形態に係る半導体装置は不良品（異常）と判定される。
更に、図１７に示すように、パッド端子２０４と検査用パッド２０７間に電圧を印加し、パッド端子２０４と検査用パッド２０７間の絶縁状態を試験する。パッド端子２０４と検査用パッド２０７間で電流が流れない場合には、第３実施形態に係る半導体装置は良品（正常）と判定される。一方、パッド端子２０４と検査用パッド２０７間で電流が流れた場合には、パッド端子２０４側のフィールド絶縁膜２に亀裂が入るなどの損傷により、ヒューズ抵抗３と半導体領域１２とが短絡したため、第３実施形態に係る半導体装置は不良品（異常）と判定される。
第３実施形態に係る半導体装置の製造方法は、図１１に示したステップＳ７２において、図１６に示した検査用パッド２０７と接地端子２０３間の絶縁状態の試験と、図１７に示したパッド端子２０４と検査用パッド２０７間の絶縁状態の試験を実施すればよい。
第３実施形態によれば、ヒューズ抵抗３のトリミング後に、図１６に示した検査用パッド２０７と接地端子２０３間の絶縁状態の試験と、図１７に示したパッド端子２０４と検査用パッド２０７間の絶縁状態を試験することにより、トリミングによりヒューズ抵抗３の周辺に損傷を受けた場合に製造工程中の試験で排除することができ、品質を向上させることができる。
なお、第３実施形態では、図１６に示した検査用パッド２０７と接地端子２０３間の絶縁状態の試験と、図１７に示したパッド端子２０４と検査用パッド２０７間の絶縁状態の試験の両方を実施する場合を説明したが、図１６に示した検査用パッド２０７と接地端子２０３間の絶縁状態の試験と、図１７に示したパッド端子２０４と検査用パッド２０７間の絶縁状態の試験の一方のみを実施してもよい。
（第４実施形態）
＜半導体装置＞
第４実施形態に係る半導体装置は、図１８に示すように、トリミング回路１０３が、ツェナーザップトリミング回路である点が、図２に示した第１実施形態に係る半導体装置と異なる。
トリミング回路１０３は、ツェナーザップダイオードＤ０で構成されるトリミング素子を有する。ツェナーザップダイオードＤ０のカソード側には、トリミング用パッド２００、保護抵抗Ｒ１の一端のそれぞれが接続されている。保護抵抗Ｒ１の他端には、保護抵抗Ｒ２の一端、出力端子２０２及び保護ダイオードＤ１のカソード側が接続されている。
保護抵抗Ｒ２の他端には、第１電位（電源電位）ＶＤＤが印加される電源端子２０１が接続されている。保護抵抗Ｒ２の抵抗値は、保護抵抗Ｒ１の抵抗値よりも高い。保護抵抗Ｒ２の代わりに、デプレッション型（ノーマリ・オン型）のＭＯＳトランジスタを使用してもよい。
ツェナーザップダイオードＤ０のアノード側には、保護ダイオードＤ１のアノード側及び接地端子２０３が接続されている。接地端子２０３には第２電位（接地電位）ＧＮＤが印加される。保護ダイオードＤ１はツェナーダイオードで構成されている。保護ダイオードＤ１の降伏電圧Ｖｚは例えば５Ｖ程度である。
ツェナーザップダイオードＤ０のトリミング前は、ツェナーザップダイオードＤ０のカソード及びアノード間が開放状態である。トリミング回路１０３の出力端子２０２からは出力値ＯＵＴとしてＬレベル（例えば０Ｖ）が出力される。トリミングの際には、トリミング用パッド２００からトリミング用の電圧を印加することにより、ツェナーザップダイオードＤ０のｐｎ接合にアバランシェ電流で短絡破壊を起こさせ、ツェナーザップダイオードＤ０のカソード及びアノード間を開放状態から短絡状態に変化させる。トリミング回路１０３の出力端子２０２からは出力値ＯＵＴは論理反転し、Ｈレベル（例えば５Ｖ）が出力される。
図１８に示したツェナーザップダイオードＤ０の周辺部の断面図を図１９に示す。図１９に示すように、第４実施形態に係る半導体装置は、第１導電型（ｎ型）の半導体基板２１と、半導体基板２１の上部に設けられた第２導電型（ｐ型）の第１半導体領域２２と、第１半導体領域２２の上部に設けられた第１導電型（ｎ＋型）の第２半導体領域２３とを備える。ｐ型の第１半導体領域２２と、ｎ＋型の第２半導体領域２３とにより、ツェナーザップダイオードＤ０が構成されている。
半導体基板２１には、第３電位（基準電位）Ｖｃｃ（例えば１３Ｖ程度）が印加される基板端子２０５が接続されている。半導体基板２１上には、絶縁膜（フィールド絶縁膜）２４が配置されている。フィールド絶縁膜２４上には、第２半導体領域２３と重なるように第１配線２６ａが配置されている。第１配線２６ａは、フィールド絶縁膜２４を貫通する第１コンタクト領域２５ａを介して第２半導体領域２３に電気的に接続されている。第１配線２６ａはパッド端子２０４に接続されている。パッド端子２０４は、図１８に示したトリミング用パッド２００に接続され、電位ＰＡＤが印加される。
フィールド絶縁膜２４上には、第１半導体領域２２と重なるように第２配線２６ｂが配置されている。第２配線２６ｂは、フィールド絶縁膜２４を貫通する第２コンタクト領域２５ｂを介して第１半導体領域２２に電気的に接続されている。第２配線２６ｂには、接地電位ＧＮＤが印加される接地端子２０３が接続されている。第１配線２６ａ及び第２配線２６ｂ上には絶縁膜（層間絶縁膜）２７が配置されている。第４実施形態に係る半導体装置の他の構成は、図４に示した第１実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
図２０に示すように、ツェナーザップダイオードＤ０のトリミング時には、パッド端子２０４から接地端子２０３へトリミング用電圧ＰＡＤが印加されて、ツェナーザップダイオードＤ０のｐｎ接合がアバランシェ電流で短絡破壊を起こし、第１コンタクト領域２５ａ及び第２コンタクト領域２５ｂ等の配線を構成する金属２８が溶融して半導体基板２１の表層部に入り込み、ツェナーザップダイオードＤ０のアノード及びカソード間が開放状態から短絡状態に変化する。ツェナーザップダイオードＤ０のトリミング後は、パッド端子２０４から接地端子２０３へ電圧ＰＡＤとしてトリミング用電圧よりも低い検査用電圧が印加され、ツェナーザップダイオードＤ０のアノード及びカソード間が短絡状態となっていることを確認する。
しかしながら、ツェナーザップダイオードＤ０のアノード及びカソード間が短絡状態となっていることが確認できたとしても、ツェナーザップダイオードＤ０の周辺が潜在的な損傷を受けている場合がある。そこで、第４実施形態では、ツェナーザップダイオードＤ０の周辺の潜在的な損傷を検出する。
図２１に示すように、ツェナーザップダイオードＤ０のトリミング後に、基板端子２０５とパッド端子２０４間に電圧を印加し、基板端子２０５とパッド端子２０４間の絶縁状態を試験する。基板端子２０５とパッド端子２０４間で電流が流れない場合には、第４実施形態に係る半導体装置は良品（正常）と判定される。一方、基板端子２０５とパッド端子２０４間で電流が流れた場合には、ツェナーザップダイオードＤ０が損傷を受けて基板端子２０５とパッド端子２０４間で短絡したため、第３実施形態に係る半導体装置は不良品（異常）と判定される。
更に、図２２に示すように、ツェナーザップダイオードＤ０のトリミング後に、基板端子２０５と接地端子２０３間に電圧を印加し、基板端子２０５と接地端子２０３間の絶縁状態を試験する。基板端子２０５と接地端子２０３間で電流が流れない場合には、第４実施形態に係る半導体装置は良品（正常）と判定される。一方、基板端子２０５と接地端子２０３間で電流が流れた場合には、ツェナーザップダイオードＤ０が損傷を受けて基板端子２０５と接地端子２０３間で短絡したため、第４実施形態に係る半導体装置は不良品（異常）と判定される。
第４実施形態に係る半導体装置の製造方法としては、図１９に示したｎ型の半導体基板２１を用意する。そして、イオン注入及び熱処理等により、半導体基板２１にｐ型の第１半導体領域２２及びｎ＋型の半導体領域２３を形成することにより、ツェナーザップダイオードＤ０を形成する。
その後は、第１実施形態と同様に、半導体基板２１上にフィールド絶縁膜２４を形成する。そして、フィールド絶縁膜２４の貫通孔に第１コンタクト領域２５ａ及び第２コンタクト領域２５ｂを埋め込むと共に、フィールド絶縁膜２４上に第１配線２６ａ及び第２配線２６ｂを形成する。その後、第１配線２６ａ及び第２配線２６ｂ上に層間絶縁膜２７を形成する。
そして、図１１に示したトリミング異常判定のステップＳ７２において、図２１に示した基板端子２０５とパッド端子２０４間の絶縁状態の試験と、図２２に示した基板端子２０５と接地端子２０３間の絶縁状態の試験を実施すればよい。第４実施形態に係る半導体装置の製造方法の他の手順は、図１０及び図１１に示した第１実施形態に係る半導体装置の製造方法の手順と同様である。
第４実施形態によれば、ツェナーザップダイオードＤ０のトリミング後に、図２１に示した基板端子２０５とパッド端子２０４間の絶縁状態の試験と、図２２に示した基板端子２０５と接地端子２０３間の絶縁状態を試験することにより、トリミングによりツェナーザップダイオードＤ０周辺に損傷を受けた場合に製造工程中の試験で排除することができ、品質を向上させることができる。
なお、図２１に示した基板端子２０５とパッド端子２０４間の絶縁状態の試験と、図２２に示した基板端子２０５と接地端子２０３間の絶縁状態の試験の両方を実施する場合を説明したが、図２１に示した基板端子２０５とパッド端子２０４間の絶縁状態の試験と、図２２に示した基板端子２０５と接地端子２０３間の絶縁状態の試験の一方のみを実施してもよい。
（第５実施形態）
＜半導体装置＞
第５実施形態に係る半導体装置は、図２３に示すように、フィールド絶縁膜２４上に設けられた補助配線２６ｃを更に備える点が、図１９に示した第４実施形態に係る半導体装置と異なる。
補助配線２６ｃは、第１半導体領域２２及び第２半導体領域２３のｐｎ接合付近と重なるように設けられている。補助配線２６ｃは、検査用パッド２０６に接続されている。検査用パッド２０６には、トリミング後の試験時に検査用電位Ｖ１が印加される。補助配線２６ｃは、第１配線２６ａ及び第２配線２６ｂと同一材料で構成されていてもよく、異なる材料で構成されていてもよい。第５実施形態に係る半導体装置の他の構成は、図１９に示した第４実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
第５実施形態に係る半導体装置は、ツェナーザップダイオードＤ０のトリミング後に、図２１に示した第４実施形態に係る半導体装置の試験と同様に、基板端子２０５とパッド端子２０４間に電圧を印加し、基板端子２０５とパッド端子２０４間の絶縁状態の試験を実施可能である。更に、図２２に示した第４実施形態に係る半導体装置の試験と同様に、基板端子２０５と接地端子２０３間に電圧を印加し、基板端子２０５と接地端子２０３間の絶縁状態の試験を実施可能である。
更に、第５実施形態に係る半導体装置においては、ツェナーザップダイオードＤ０のトリミング後に、図２４に示すように、接地端子２０３と検査用パッド２０６間に電圧を印加し、接地端子２０３と検査用パッド２０６間の絶縁状態を試験する。接地端子２０３と検査用パッド２０６間で電流が流れない場合には、第５実施形態に係る半導体装置は良品（正常）と判定される。一方、接地端子２０３と検査用パッド２０６間で電流が流れた場合には、フィールド絶縁膜２４が損傷を受けて補助配線２６ｃとツェナーザップダイオードＤ０が短絡しているため、第５実施形態に係る半導体装置は不良品（異常）と判定される。
更に、図２５に示すように、パッド端子２０４と検査用パッド２０６間に電圧を印加し、パッド端子２０４と検査用パッド２０６間の絶縁状態を試験する。パッド端子２０４と検査用パッド２０６間で電流が流れない場合には、第５実施形態に係る半導体装置は良品（正常）と判定される。一方、パッド端子２０４と検査用パッド２０６間で電流が流れた場合には、フィールド絶縁膜２４が損傷を受けて補助配線２６ｃとツェナーザップダイオードＤ０が短絡しているため、第５実施形態に係る半導体装置は不良品（異常）と判定される。
第５実施形態に係る半導体装置の製造方法は、図１１に示したステップＳ７２において、図２４に示した検査用パッド２０６とパッド端子２０４間の絶縁状態の試験と、図２５に示した検査用パッド２０６と接地端子２０３間の絶縁状態の試験も更に実施すればよい。第５実施形態に係る半導体装置の製造方法の他の手順は、第４実施形態に係る半導体装置の製造方法の手順と同様である。
第５実施形態によれば、ツェナーザップダイオードＤ０のトリミング後に、図２４に示した検査用パッド２０６とパッド端子２０４間の絶縁状態の試験と、図２５に示した検査用パッド２０６と接地端子２０３間の絶縁状態を試験することにより、トリミングによりツェナーザップダイオードＤ０の周辺に損傷を受けた場合に製造工程中の試験で排除することができ、品質を向上させることができる。
なお、第５実施形態では、図２４に示した検査用パッド２０６とパッド端子２０４間の絶縁状態の試験と、図２５に示した検査用パッド２０６と接地端子２０３間の絶縁状態の試験の両方を実施する場合を説明したが、図２４に示した検査用パッド２０６とパッド端子２０４間の絶縁状態の試験と、図２５に示した検査用パッド２０６と接地端子２０３間の絶縁状態の試験の一方のみを実施してもよい。更に、基板端子２０５とパッド端子２０４間の絶縁状態の試験と、基板端子２０５と接地端子２０３間の絶縁状態の試験の一方又は両方を実施しなくてもよい。
（第６実施形態）
＜半導体装置＞
第６実施形態に係る半導体装置は、図２６に示すように、第２導電型（ｐ型）の半導体基板３１を使用する点が、図１９に示した第４実施形態に係る半導体装置と異なる。半導体基板３１の上部には、第１導電型（ｎ型）の第１半導体領域３２と、第１半導体領域３２の上部に設けられた第２導電型（ｐ＋型）の第２半導体領域３３とを備える。ｎ型の第１半導体領域３２と、ｐ＋型の第２半導体領域３３とにより、ツェナーザップダイオードＤ０が構成されている。
第１配線２６ａは、第１コンタクト領域２５ａを介して、第１半導体領域３２に電気的に接続されている。第２配線２６ｂは、第２コンタクト領域２５ｂを介して、第２半導体領域３３に電気的に接続されている。第１半導体領域３２には、半導体基板３１上に設けられた検査用パッド２０７が接続されている。検査用パッド２０７には、トリミング後の試験時に検査用電位Ｖ１が印加される。第６実施形態に係る半導体装置の他の構成は、図１９に示した第４実施形態に係る半導体装置と同様であるので、重複した説明を省略する。
第６実施形態に係る半導体装置では、図２７に示すように、ツェナーザップダイオードＤ０のトリミング後に、検査用パッド２０７と接地端子２０３間に電圧を印加し、検査用パッド２０７と接地端子２０３間の絶縁状態を試験する。検査用パッド２０７と接地端子２０３間で電流が流れない場合には、第６実施形態に係る半導体装置は良品（正常）と判定される。一方、検査用パッド２０７と接地端子２０３間で電流が流れた場合には、ツェナーザップダイオードＤ０の周辺が損傷を受けてツェナーザップダイオードＤ０と半導体領域２２とが短絡したため、第６実施形態に係る半導体装置は不良品（異常）と判定される。
更に、図２８に示すように、パッド端子２０４と検査用パッド２０７間に電圧を印加し、パッド端子２０４と検査用パッド２０７間の絶縁状態を試験する。パッド端子２０４と検査用パッド２０７間で電流が流れない場合には、第６実施形態に係る半導体装置は良品（正常）と判定される。一方、パッド端子２０４と検査用パッド２０７間で電流が流れた場合には、ツェナーザップダイオードＤ０の周辺が損傷を受けてツェナーザップダイオードＤ０と半導体領域２２とが短絡したため、第６実施形態に係る半導体装置は不良品（異常）と判定される。
第６実施形態に係る半導体装置の製造方法は、図１１に示したステップＳ７２において、図２７に示した検査用パッド２０７と接地端子２０３間の絶縁状態の試験と、図２８に示したパッド端子２０４と検査用パッド２０７間の絶縁状態の試験を実施すればよい。第６実施形態に係る半導体装置の製造方法の他の手順は、第４実施形態に係る半導体装置の製造方法の手順と同様である。
第６実施形態によれば、ツェナーザップダイオードＤ０のトリミング後に、図２７に示した検査用パッド２０７と接地端子２０３間の絶縁状態の試験と、図２８に示したパッド端子２０４と検査用パッド２０７間の絶縁状態を試験することにより、トリミングによりツェナーザップダイオードＤ０の周辺に損傷を受けた場合に製造工程中の試験で排除することができ、品質を向上させることができる。
なお、第６実施形態では、図２７に示した検査用パッド２０７と接地端子２０３間の絶縁状態の試験と、図２８に示したパッド端子２０４と検査用パッド２０７間の絶縁状態の試験の両方を実施する場合を説明したが、図２７に示した検査用パッド２０７と接地端子２０３間の絶縁状態の試験と、図２８に示したパッド端子２０４と検査用パッド２０７間の絶縁状態の試験の一方のみを実施してもよい。
（その他の実施形態）
上記のように、本発明は第１〜第６実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、第１〜第６実施形態を適宜組み合わせてもよい。例えば、図１５に示した第３実施形態において、図１２に示した第２実施形態と同様に、層間絶縁膜４上に補助配線を設けて、補助配線に検査用パッドを接続してもよい。この場合、検査用パッドとパッド端子２０４間の絶縁状態の試験と、検査用パッドと接地端子２０３間の絶縁状態を試験することができる。
また、図２６に示した第６実施形態において、図２３に示した第５実施形態と同様に、フィールド絶縁膜２４上に補助配線を設けて、補助配線に検査用パッドを接続してもよい。この場合、検査用パッドとパッド端子２０４間の絶縁状態の試験と、検査用パッドと接地端子２０３間の絶縁状態を試験することができる。
また、第１〜第３実施形態において、トリミング素子を構成するヒューズ抵抗３のトリミング方法として、ヒューズ抵抗３の端子間に電圧を印加することによりジュール熱で溶断する場合を例示したが、レーザ照射によりヒューズ抵抗を切断するレーザトリミングを採用してもよい。
このように、上記実施形態が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本発明に含まれ得ることが明らかとなろう。また、上記の実施形態及び各変形例において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の例示的説明から妥当な、特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…半導体基板
２…絶縁膜（フィールド絶縁膜）
３…トリミング素子（ヒューズ抵抗）
３ａ…空隙
４…絶縁膜（層間絶縁膜）
５ａ…第１コンタクト領域
５ｂ…第２コンタクト領域
６ａ…第１配線
６ｂ…第２配線
６ｃ…補助配線
７…絶縁膜（保護絶縁膜）
１１…半導体基板
１２…半導体領域
２１…半導体基板
２２…第１半導体領域
２３…第２半導体領域
２４…絶縁膜（フィールド絶縁膜）
２５ａ…第１コンタクト領域
２５ｂ…第２コンタクト領域
２６ａ…第１配線
２６ｂ…第２配線
２６ｃ…補助配線
２８…金属
３１…半導体基板
３２…第１半導体領域
３３…第２半導体領域
１０１…半導体装置
１０２…内部回路
１０３…トリミング回路
２００…トリミング用パッド
２０１…電源端子
２０２…出力端子
２０３…接地端子
２０４…パッド端子
２０５…基板端子
Ｒ１…保護抵抗
Ｒ２…保護抵抗
Ｄ０…トリミング素子（ツェナーザップダイオード）
Ｄ１…保護ダイオード

Claims (14)

  1. 半導体基板の内部又は上方に設けられたトリミング素子と、
    前記トリミング素子上に配置された絶縁膜と、
    前記絶縁膜上に配置され、前記トリミング素子の一端に前記絶縁膜を貫通する第１コンタクト領域を介して接続された第１配線と、
    前記絶縁膜上に配置され、前記トリミング素子の他端に前記絶縁膜を貫通する第２コンタクト領域を介して接続された第２配線と、
    前記絶縁膜上の前記トリミング素子の中央部に重なる位置に配置された補助配線と、
    を備えることを特徴とする半導体装置。
  2. 前記トリミング素子のトリミング後に、前記補助配線と、前記第１配線又は前記第２配線との間の絶縁状態を試験することを特徴とする請求項１に記載の半導体装置。
  3. 前記トリミング素子が、前記半導体基板の上方に前記絶縁膜を介して設けられたヒューズ抵抗からなることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記トリミング素子が、前記半導体基板の内部に設けられたツェナーダイオードからなることを特徴とする請求項１又は２に記載の半導体装置。
  5. 半導体基板の内部又は上方に設けられたトリミング素子と、
    前記トリミング素子上に配置された絶縁膜と、
    前記絶縁膜上に配置され、前記トリミング素子の一端に前記絶縁膜を貫通する第１コンタクト領域を介して接続された第１配線と、
    前記絶縁膜上に配置され、前記トリミング素子の他端に前記絶縁膜を貫通する第２コンタクト領域を介して接続された第２配線と、
    前記半導体基板に接続された検査用パッドと、
    を備えることを特徴とする半導体装置。
  6. 前記トリミング素子のトリミング後に、前記検査用パッドと、前記第１配線又は前記第２配線との間の絶縁状態を試験することを特徴とする請求項５に記載の半導体装置。
  7. 前記トリミング素子が、前記半導体基板の上方に前記絶縁膜を介して設けられたヒューズ抵抗からなることを特徴とする請求項５又は６に記載の半導体装置。
  8. 前記トリミング素子が、前記半導体基板の内部に設けられたツェナーダイオードからなることを特徴とする請求項５又は６に記載の半導体装置。
  9. 半導体基板の内部又は上方にトリミング素子を形成する工程と、
    前記トリミング素子上に絶縁膜を形成する工程と、
    前記絶縁膜上に、前記トリミング素子の一端に前記絶縁膜を貫通する第１コンタクト領域を介して接続された第１配線を形成する工程と、
    前記絶縁膜上に、前記トリミング素子の他端に前記絶縁膜を貫通する第２コンタクト領域を介して接続された第２配線を形成する工程と、
    前記トリミング素子をトリミングする工程と、
    前記トリミングする工程の後に、前記半導体基板と、前記第１配線又は前記第２配線との間の絶縁状態を試験する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  10. 前記絶縁状態を試験する工程は、
    前記半導体基板の下面に接続された基板端子と、前記第１配線又は前記第２配線との間の前記絶縁状態を試験することを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記絶縁状態を試験する工程は、
    前記半導体基板の上面に接続された検査用パッドと、前記第１配線又は前記第２配線との間の絶縁状態を試験することを特徴とする請求項９に記載の半導体装置の製造方法。
  12. 前記絶縁膜上の前記トリミング素子の中央部と重なる位置に補助配線を形成する工程と、
    前記トリミングする工程の後に、前記補助配線と、前記第１配線又は前記第２配線との間の絶縁状態を試験する工程と、
    を更に含むことを特徴とする請求項９〜１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記トリミング素子が、前記半導体基板の上方に前記絶縁膜を介して設けられたヒューズ抵抗からなることを特徴とする請求項９〜１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記トリミング素子が、前記半導体基板の内部に設けられたツェナーダイオードからなることを特徴とする請求項９〜１２のいずれか１項に記載の半導体装置の製造方法。
JP2020074238A 2020-04-17 2020-04-17 半導体装置及びその製造方法 Pending JP2021174782A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020074238A JP2021174782A (ja) 2020-04-17 2020-04-17 半導体装置及びその製造方法
US17/182,447 US20210327810A1 (en) 2020-04-17 2021-02-23 Semiconductor device and manufacturing method for the same
CN202110227106.5A CN113540022A (zh) 2020-04-17 2021-03-01 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020074238A JP2021174782A (ja) 2020-04-17 2020-04-17 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2021174782A true JP2021174782A (ja) 2021-11-01

Family

ID=78080940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020074238A Pending JP2021174782A (ja) 2020-04-17 2020-04-17 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20210327810A1 (ja)
JP (1) JP2021174782A (ja)
CN (1) CN113540022A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4284242B2 (ja) * 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20210327810A1 (en) 2021-10-21
CN113540022A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
US7256475B2 (en) On-chip test circuit for assessing chip integrity
JP4480649B2 (ja) ヒューズ素子及びその切断方法
KR100731270B1 (ko) 테스트 가능한 정전기 방전 보호 회로
US7825679B2 (en) Dielectric film and layer testing
US8323990B2 (en) Reliability test structure for multilevel interconnect
US9966318B1 (en) System for electrical testing of through silicon vias (TSVs)
US20110074459A1 (en) Structure and method for semiconductor testing
JP2002217258A (ja) 半導体装置およびその測定方法、ならびに半導体装置の製造方法
US7989914B2 (en) Anti-fuse cell and its manufacturing process
JP2007158346A (ja) プローブセンシング用パッド及びプローブ針接触位置検査方法
US5846848A (en) Polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures with improved sensitivity
US20110019494A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2007165577A (ja) 半導体ウエハならびに半導体装置およびその製造方法
US6147361A (en) Polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures with improved sensitivity
US20060071284A1 (en) Easily crack checkable semiconductor device
JP2021174782A (ja) 半導体装置及びその製造方法
US7804317B1 (en) Test device for determining charge damage to a transistor
KR20070081640A (ko) 반도체 소자 및 그 제조 방법
JP2006253363A (ja) 半導体装置
US7781861B2 (en) Semiconductor device
US9548178B2 (en) Fuse structure and monitoring method thereof
JP2009094212A (ja) 試験回路、半導体ウエハ装置、及び試験方法
TW202318520A (zh) 半導體裝置之製造方法及半導體晶圓
US20100187638A1 (en) Anti-fuse cell and its manufacturing process
JP5604992B2 (ja) 半導体ウェハ、および半導体装置、および当該半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604