JP2571785B2 - プログラマブル低インピーダンス・アンチ・ヒューズ素子 - Google Patents
プログラマブル低インピーダンス・アンチ・ヒューズ素子Info
- Publication number
- JP2571785B2 JP2571785B2 JP11222787A JP11222787A JP2571785B2 JP 2571785 B2 JP2571785 B2 JP 2571785B2 JP 11222787 A JP11222787 A JP 11222787A JP 11222787 A JP11222787 A JP 11222787A JP 2571785 B2 JP2571785 B2 JP 2571785B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- electrode
- low impedance
- electrically programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 239000012212 insulator Substances 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 22
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 230000008569 process Effects 0.000 abstract description 19
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 62
- 239000000463 material Substances 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 239000002131 composite material Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000036039 immunity Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000012768 molten material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002051 biphasic effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Networks Using Active Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 発明の分野 本発明は集積電子回路技術の分野に関する。殊に本発
明は、集積回路内に使用される信頼性の高い製作可能な
コンデンサ類似の電気的にプログラマブルなアンチ・ヒ
ューズ素子に関する。
明は、集積回路内に使用される信頼性の高い製作可能な
コンデンサ類似の電気的にプログラマブルなアンチ・ヒ
ューズ素子に関する。
従来の技術 集積電子回路は普通、内部接続部を製造工程中に全て
セットして作られる。しかしながら、かかる回路は開発
費が高く、導入までの時間が長く、しかも製作用諸器材
費が高いために、ユーザは本分野において構成可能もし
くはプログラム可能な回路を希望することが多い。かか
る回路はプログラマブル回路と呼ばれていて、プログラ
マブルなリンクを内蔵しているのが普通である。プログ
ラマブルなリンクとは、集積素子が製作され実装され終
った後に選択された電子ノードを丁重に不活性化もしく
は活性化するためにユーザによって選択された電子ノー
ドにおいて破壊もしくはつくりだされる電気相互接続部
のことである。
セットして作られる。しかしながら、かかる回路は開発
費が高く、導入までの時間が長く、しかも製作用諸器材
費が高いために、ユーザは本分野において構成可能もし
くはプログラム可能な回路を希望することが多い。かか
る回路はプログラマブル回路と呼ばれていて、プログラ
マブルなリンクを内蔵しているのが普通である。プログ
ラマブルなリンクとは、集積素子が製作され実装され終
った後に選択された電子ノードを丁重に不活性化もしく
は活性化するためにユーザによって選択された電子ノー
ドにおいて破壊もしくはつくりだされる電気相互接続部
のことである。
プログラマブルリンクは、従来よりプログラマブル読
出し専用メモリ素子（PROM）において広範に使用されて
きた。プログラマブルリンクの最も一般的な形式は、恐
らく可融リンクであろう。ユーザがメーカよりPROM素子
を受けとったとき、それは導体もしくは半導体より構成
されたＸ−Ｙマトリックスもしくは格子よりなるのが普
通である。格子のそれぞれのクロスオーバ点において、
可融リンクと呼ばれる導電性のリンクはトランジスタそ
の他の電子ノードをこの格子網へ接続する。PROMは可融
リンクを選択されたノードへブロー（blow）して開回路
をつくりだすことによってプログラムされる。ブローお
よびブローされないリンクの組合わせは、ユーザがPROM
中に記憶させたいと欲するデータを意味する１と０のデ
ィジタルビットパターンを表わす。
出し専用メモリ素子（PROM）において広範に使用されて
きた。プログラマブルリンクの最も一般的な形式は、恐
らく可融リンクであろう。ユーザがメーカよりPROM素子
を受けとったとき、それは導体もしくは半導体より構成
されたＸ−Ｙマトリックスもしくは格子よりなるのが普
通である。格子のそれぞれのクロスオーバ点において、
可融リンクと呼ばれる導電性のリンクはトランジスタそ
の他の電子ノードをこの格子網へ接続する。PROMは可融
リンクを選択されたノードへブロー（blow）して開回路
をつくりだすことによってプログラムされる。ブローお
よびブローされないリンクの組合わせは、ユーザがPROM
中に記憶させたいと欲するデータを意味する１と０のデ
ィジタルビットパターンを表わす。
しかしながら、かかる可融リンクPROM方式はある種の
不利益を有している。例えば、リンク内の導電材料の性
質のために、可融リンクを完全にブローするためにはプ
ログラミング中に比較的高い電圧と電流レベルが必要と
なる。リンクは通常導電性であるために、それはそれを
ブローするために大量のワット損を必要とすることにな
る。同様にして、可融リンクの形状と寸法は、それがブ
ローされない場合にはリンクは導体として有効に動作
し、ブローされた場合には完全な開回路となる如く正確
なものでなければならない。そのため、可融リンクPROM
を製作するプロセスにおいては、すこぶる厳密なホトリ
ソグラフィ工程と制御されたエッチング技術が必要とさ
れる。最後に、リンク内の大きなギャップは、後にそれ
がブローされたギャップ附近に導電材料が累積すること
によって閉鎖されることがないようにブローされなけれ
ばならない。可融リンクのメモリセルはリンクとその関
連した選択トランジスタに格納するために比較的大きい
ため、可融PROM方式は高い製作費と材料費がかかり、大
量のチップスペースをとることになる。
不利益を有している。例えば、リンク内の導電材料の性
質のために、可融リンクを完全にブローするためにはプ
ログラミング中に比較的高い電圧と電流レベルが必要と
なる。リンクは通常導電性であるために、それはそれを
ブローするために大量のワット損を必要とすることにな
る。同様にして、可融リンクの形状と寸法は、それがブ
ローされない場合にはリンクは導体として有効に動作
し、ブローされた場合には完全な開回路となる如く正確
なものでなければならない。そのため、可融リンクPROM
を製作するプロセスにおいては、すこぶる厳密なホトリ
ソグラフィ工程と制御されたエッチング技術が必要とさ
れる。最後に、リンク内の大きなギャップは、後にそれ
がブローされたギャップ附近に導電材料が累積すること
によって閉鎖されることがないようにブローされなけれ
ばならない。可融リンクのメモリセルはリンクとその関
連した選択トランジスタに格納するために比較的大きい
ため、可融PROM方式は高い製作費と材料費がかかり、大
量のチップスペースをとることになる。
近年、耐融リンクと呼ばれる第二の型のプログラマブ
ルリンクが集積回路分野において使用するために開発さ
れている。可融リンクの場合に見られる開回路をつくり
だすプログラミング機構の代わりに、アンチ・ヒューズ
回路におけるプログラミング機構は、短絡もしくは比較
的低い抵抗リンクをつくりだす。アンチヒューズリンク
は、その間にある種の誘電体もしくは絶縁体材料を有す
る２個の導体および／または半導体材料から構成され
る。プログラミング中に、導電性材料どうしの間の選択
地点における誘電体が所定の印加電圧によってブレーク
ダウンすることによって導電性材料を半導体材料を共に
電気的に接続する。
ルリンクが集積回路分野において使用するために開発さ
れている。可融リンクの場合に見られる開回路をつくり
だすプログラミング機構の代わりに、アンチ・ヒューズ
回路におけるプログラミング機構は、短絡もしくは比較
的低い抵抗リンクをつくりだす。アンチヒューズリンク
は、その間にある種の誘電体もしくは絶縁体材料を有す
る２個の導体および／または半導体材料から構成され
る。プログラミング中に、導電性材料どうしの間の選択
地点における誘電体が所定の印加電圧によってブレーク
ダウンすることによって導電性材料を半導体材料を共に
電気的に接続する。
誘電層や絶縁層の材料としては従来より種々のものが
提案されてきている。これらの提案された誘電材料のう
ちにはプログラミング中に比較的高い電流と電圧とを必
要とし複合的な製造技術を要し、当該材料の結晶構造の
性質のために導電状態の再現性を制御することが困難で
あるためにプログラミング中において低い信頼性しか示
さないものがある。更にプログラミング工程は、数百な
いし数千オームオーダの有限な抵抗をもったリンクを作
りだす。
提案されてきている。これらの提案された誘電材料のう
ちにはプログラミング中に比較的高い電流と電圧とを必
要とし複合的な製造技術を要し、当該材料の結晶構造の
性質のために導電状態の再現性を制御することが困難で
あるためにプログラミング中において低い信頼性しか示
さないものがある。更にプログラミング工程は、数百な
いし数千オームオーダの有限な抵抗をもったリンクを作
りだす。
公知のアンチヒューズ素子のこの特性は、それらを高
速回路内に使用するには比較的不向きなものにしてい
る。
速回路内に使用するには比較的不向きなものにしてい
る。
提案されているその他の誘電性絶縁体としては、ドー
プされたアモルファスシリコン合金，多結晶抵抗体，酸
化物，遷移金属のチタネート，酸化シリコン，酸化アル
ミニウム，および硫化カドミウムが存在する。これらの
アプローチの場合の問題点は、プログラムするために高
い電流と電圧が必要とされ、かつ製作上オン・オフの両
方の状態においてそれらの信頼性を制御することが困難
であるという点である。硫化カドミウム，酸化アルミニ
ウム，チタネートの如き材料は、標準的な半導体処理法
によって製作することが困難な複雑な技術による。誘電
体として酸化シリコンを使用したコンデンサは、プログ
ラミング後に十分な低さのインピーダンスをつくりださ
ない。
プされたアモルファスシリコン合金，多結晶抵抗体，酸
化物，遷移金属のチタネート，酸化シリコン，酸化アル
ミニウム，および硫化カドミウムが存在する。これらの
アプローチの場合の問題点は、プログラムするために高
い電流と電圧が必要とされ、かつ製作上オン・オフの両
方の状態においてそれらの信頼性を制御することが困難
であるという点である。硫化カドミウム，酸化アルミニ
ウム，チタネートの如き材料は、標準的な半導体処理法
によって製作することが困難な複雑な技術による。誘電
体として酸化シリコンを使用したコンデンサは、プログ
ラミング後に十分な低さのインピーダンスをつくりださ
ない。
公知のアンチ・ヒューズ素子の例は従来技術において
見ることができる。U.S.特許3,423,646号は酸化アルミ
ニウムと硫化カドミウムを使用している。U.S.特許3,63
4,929号はAl2O3,SiO2,Si3N4の単一膜を使用している。
U.S.特許4,322,822号はSiO2を使用している。U.S.特許
4,488,262号は遷移金属の酸化物もしくはチタネートを
使用している。U.S.特許4,499,557号はドープされたア
モルファスシリコン合金を使用している。U.S.特許4,50
2,208号はSiO2を使用している。U.S.特許4,507,757号は
SiO2を使用、U.S.特許4,543,594号はSiO2を使用してい
る。
見ることができる。U.S.特許3,423,646号は酸化アルミ
ニウムと硫化カドミウムを使用している。U.S.特許3,63
4,929号はAl2O3,SiO2,Si3N4の単一膜を使用している。
U.S.特許4,322,822号はSiO2を使用している。U.S.特許
4,488,262号は遷移金属の酸化物もしくはチタネートを
使用している。U.S.特許4,499,557号はドープされたア
モルファスシリコン合金を使用している。U.S.特許4,50
2,208号はSiO2を使用している。U.S.特許4,507,757号は
SiO2を使用、U.S.特許4,543,594号はSiO2を使用してい
る。
上記特許はその大低が複雑な技術について記述してい
るか、高い絶縁破壊電圧と電流を必要とするか、製作困
難でオン・オフの両方の状態において今日の集積回路の
信頼性に対する要求を満たしていないかの何れかであ
る。これらの特許はプログラミング後に低抵抗の制御可
能な導電性フィラメントをつくりだす方法について開示
してはいない。
るか、高い絶縁破壊電圧と電流を必要とするか、製作困
難でオン・オフの両方の状態において今日の集積回路の
信頼性に対する要求を満たしていないかの何れかであ
る。これらの特許はプログラミング後に低抵抗の制御可
能な導電性フィラメントをつくりだす方法について開示
してはいない。
アンチ・ヒューズリンクにおける現存の誘電性材料に
関連するその他の問題点は、メモリセルが大きくかつブ
ローイングされない耐融素子の製作プロセスが複雑なこ
とである。
関連するその他の問題点は、メモリセルが大きくかつブ
ローイングされない耐融素子の製作プロセスが複雑なこ
とである。
発明が解決しようとする問題点 本発明の目的は、電気的にプログラマブルな低インピ
ーダンス・アンチ・ヒューズ素子を提供することであ
る。
ーダンス・アンチ・ヒューズ素子を提供することであ
る。
本発明の目的は、更に今日のMOS技術に代わり得る十
分に低い電圧と電流のもとでプログラムでき、オン状態
で低いインピーダンスが可能になるような電気的にプロ
グラマブルなアンチ・ヒューズ素子を提供することであ
る。
分に低い電圧と電流のもとでプログラムでき、オン状態
で低いインピーダンスが可能になるような電気的にプロ
グラマブルなアンチ・ヒューズ素子を提供することであ
る。
本発明の目的は更に、標準的な半導体処理法を使用し
て製造可能であって、オン・オフの両方の状態において
高い信頼性を有する電気的にプログラマブルなアンチ・
ヒューズ素子を提供することである。
て製造可能であって、オン・オフの両方の状態において
高い信頼性を有する電気的にプログラマブルなアンチ・
ヒューズ素子を提供することである。
その実施例について本発明に関連した利点は、アンチ
・ヒューズ素子が標準的な半導体製造技術によって作る
ことが可能で、寸法が小さく、プログラミング後の読取
り電流が高く、製造プロセスの工程数が僅かで製作でき
ることであり、誘電体を貫く相互接続フィラメントの半
径が制御されるためプログラミング後に繰返して製作可
能な制御された低抵抗リンクが得られる点である。
・ヒューズ素子が標準的な半導体製造技術によって作る
ことが可能で、寸法が小さく、プログラミング後の読取
り電流が高く、製造プロセスの工程数が僅かで製作でき
ることであり、誘電体を貫く相互接続フィラメントの半
径が制御されるためプログラミング後に繰返して製作可
能な制御された低抵抗リンクが得られる点である。
更に、本発明は、プログラムされた状態とプログラム
されない状態の双方において高い信頼性を有する特徴を
もつ。本発明のその他の利点は以下に明らかになろう。
されない状態の双方において高い信頼性を有する特徴を
もつ。本発明のその他の利点は以下に明らかになろう。
発明の要約 プログラミング後は低インピーダンスとなる電気的に
プログラマブルなアンチ・ヒューズについて説明する。
該アンチ・ヒューズはプログラミング前には非常に小さ
いリーク電流を有し、プログラミング後には低い抵抗を
有するコンデンサ類似の構造から成る。
プログラマブルなアンチ・ヒューズについて説明する。
該アンチ・ヒューズはプログラミング前には非常に小さ
いリーク電流を有し、プログラミング後には低い抵抗を
有するコンデンサ類似の構造から成る。
この低インピーダンス・アンチ・ヒューズ素子は２個
の導電電極間に１個の誘電体を有することによって形成
される。望ましい実施例においては、上記２個の導電電
極の一方もしくは双方ともエレクトロマイグレーション
に対し大きい耐性のある材料により形成し、大量にドー
プされたポリシリコン，大量にドープされた単結晶シリ
コンか、あるいはタングステン，モリブデン，プラチ
ナ，チタニウム，タンタルの如き耐火金属もしくはそれ
らのけい化物もしくはポリシリコンと金属とのサンドイ
ッチにより形成することができる。当業者は当該金属は
集積回路内の相互接続部を提供するために使用され、ま
たは拡散障壁として使用されるものであればどんな物質
であってもよいという点を理解するはずである。更に本
発明においては、上記材料を組合わせたものも使用でき
ると考えられる。その他の実施例においては、プログラ
ミング後に低インピーダンス・アンチ・ヒューズを通過
する電流が適当な寿命を確保するように適度に制限され
ている限りでは、エレクトロマイグレーションに対して
多少低い免疫性の材料を使用してもよい。
の導電電極間に１個の誘電体を有することによって形成
される。望ましい実施例においては、上記２個の導電電
極の一方もしくは双方ともエレクトロマイグレーション
に対し大きい耐性のある材料により形成し、大量にドー
プされたポリシリコン，大量にドープされた単結晶シリ
コンか、あるいはタングステン，モリブデン，プラチ
ナ，チタニウム，タンタルの如き耐火金属もしくはそれ
らのけい化物もしくはポリシリコンと金属とのサンドイ
ッチにより形成することができる。当業者は当該金属は
集積回路内の相互接続部を提供するために使用され、ま
たは拡散障壁として使用されるものであればどんな物質
であってもよいという点を理解するはずである。更に本
発明においては、上記材料を組合わせたものも使用でき
ると考えられる。その他の実施例においては、プログラ
ミング後に低インピーダンス・アンチ・ヒューズを通過
する電流が適当な寿命を確保するように適度に制限され
ている限りでは、エレクトロマイグレーションに対して
多少低い免疫性の材料を使用してもよい。
２個の電極間の誘電層は、単一のものであれ複合的な
ものであれ、それが高電界により破壊されるときはそれ
が２個の電極の一つを流動させ、その絶縁破壊中に制御
された半径の導電フィラメントを作りだし易いようにな
っている。それは集積回路中に実際上に使用される電圧
と電流をもってすると同様に、高いプログラミング電圧
でもブレークダウンに対する小量の電荷影響しか要しな
い。それは同時にそのオフ状態で動作中に、信頼性の高
い回路素子となるために正常な動作電圧の下でブレーク
ダウンに対する十分に大きな電荷影響も有している。
ものであれ、それが高電界により破壊されるときはそれ
が２個の電極の一つを流動させ、その絶縁破壊中に制御
された半径の導電フィラメントを作りだし易いようにな
っている。それは集積回路中に実際上に使用される電圧
と電流をもってすると同様に、高いプログラミング電圧
でもブレークダウンに対する小量の電荷影響しか要しな
い。それは同時にそのオフ状態で動作中に、信頼性の高
い回路素子となるために正常な動作電圧の下でブレーク
ダウンに対する十分に大きな電荷影響も有している。
プログラミング中に印加電圧が絶縁破壊に達すると、
誘電体内部の局在したウィークスポットがリーク電流の
大半を運びはじめて昇温し、今度はその温度上昇自体が
リーク電流が大きくすることになる。熱暴走状態が発展
する結果、局部加熱が生じて誘電体と隣接電極材料が溶
融する。導電材料は２個の電極のうちの一方から流れ、
両電極をショートさせる導電フィラメントを形成する。
この電極の厚さはフィラメント形成中に断続やピットを
生じさせないほどの厚さでなければならない。フィラメ
ントの最終半径は誘電体の組成と厚さと、電極導電材料
溶融温度と、プログラミング中に消散するエネルギーと
に依存する。プログラミング後のこの素子の低い方の最
終抵抗は、半径が大きく成形フィラメントの抵抗率が低
く、かつ両電極の広がり抵抗が低い場合に得ることがで
きる。フィラメント半径がより大きく、フィラメントを
形成するために流れる導電電極材料のエレクトロマイグ
レーションに対する免疫性が高い結果として、エレクト
ロマイグレーションによる膨張開口がなくプログラミン
グされた素子の電流搬送能力が大きくなる。
誘電体内部の局在したウィークスポットがリーク電流の
大半を運びはじめて昇温し、今度はその温度上昇自体が
リーク電流が大きくすることになる。熱暴走状態が発展
する結果、局部加熱が生じて誘電体と隣接電極材料が溶
融する。導電材料は２個の電極のうちの一方から流れ、
両電極をショートさせる導電フィラメントを形成する。
この電極の厚さはフィラメント形成中に断続やピットを
生じさせないほどの厚さでなければならない。フィラメ
ントの最終半径は誘電体の組成と厚さと、電極導電材料
溶融温度と、プログラミング中に消散するエネルギーと
に依存する。プログラミング後のこの素子の低い方の最
終抵抗は、半径が大きく成形フィラメントの抵抗率が低
く、かつ両電極の広がり抵抗が低い場合に得ることがで
きる。フィラメント半径がより大きく、フィラメントを
形成するために流れる導電電極材料のエレクトロマイグ
レーションに対する免疫性が高い結果として、エレクト
ロマイグレーションによる膨張開口がなくプログラミン
グされた素子の電流搬送能力が大きくなる。
望ましい実施例の場合、導体の一つである頂部電極は
n+（p+）の大量にドープしたポリシリコンにより形成さ
れるか、該ポリシリコンとその上部の金属および他の導
電体とのサンドイッチの何れかであり、一方他方の導体
である下部電極は、基板に大量にドープした等極性n
+（p+）拡散領域または逆極性ｐ（ｎ）の井戸から形成
される。本実施例における誘電体は、20オングストロー
ム−50オングストロームの底部酸化層と40オングストロ
ーム−100オングストロームの中心シリコン窒化層と、
０〜50オングストロームの頂部酸化層より成る三層サン
ドイッチである。
n+（p+）の大量にドープしたポリシリコンにより形成さ
れるか、該ポリシリコンとその上部の金属および他の導
電体とのサンドイッチの何れかであり、一方他方の導体
である下部電極は、基板に大量にドープした等極性n
+（p+）拡散領域または逆極性ｐ（ｎ）の井戸から形成
される。本実施例における誘電体は、20オングストロー
ム−50オングストロームの底部酸化層と40オングストロ
ーム−100オングストロームの中心シリコン窒化層と、
０〜50オングストロームの頂部酸化層より成る三層サン
ドイッチである。
第１番目の望ましい実施例における低インピーダンス
・アンチ・ヒューズ素子は、電流制御電圧源を２個の導
体（電極）全体に印加することによってプログラミング
される。複合誘電体の組成は、プログラミング後に300
オーム未満のオン抵抗を与え、プログラミング前に100M
オーム以上のオフ抵抗を与えるようになっている。構造
は30ボルト未満の大きさのプログラミングパルスと、10
0ミリ秒未満の持続時間を必要とする一方で、100ミリア
ンペア未満の電流を供給する。導電性フィラメントの大
きさは、プログラミングパルスと複合誘電構造の組成と
の関数であり、その半径は0.02μｍ〜0.2μｍの範囲に
ある。低インピーダンス・アンチ・ヒューズ素子の第2,
第３の実施例の場合、低インピーダンス・アンチ・ヒュ
ーズ素子もしくはコンデンサアンチヒューズは２つの導
体の間（金属線もくしはポリシリコン線）にある。この
ためシリコン基板を通路として使用せず、２つの導体間
の相互接続することが容易になる。それ故に、基板を能
動素子用に使用することができる。
・アンチ・ヒューズ素子は、電流制御電圧源を２個の導
体（電極）全体に印加することによってプログラミング
される。複合誘電体の組成は、プログラミング後に300
オーム未満のオン抵抗を与え、プログラミング前に100M
オーム以上のオフ抵抗を与えるようになっている。構造
は30ボルト未満の大きさのプログラミングパルスと、10
0ミリ秒未満の持続時間を必要とする一方で、100ミリア
ンペア未満の電流を供給する。導電性フィラメントの大
きさは、プログラミングパルスと複合誘電構造の組成と
の関数であり、その半径は0.02μｍ〜0.2μｍの範囲に
ある。低インピーダンス・アンチ・ヒューズ素子の第2,
第３の実施例の場合、低インピーダンス・アンチ・ヒュ
ーズ素子もしくはコンデンサアンチヒューズは２つの導
体の間（金属線もくしはポリシリコン線）にある。この
ためシリコン基板を通路として使用せず、２つの導体間
の相互接続することが容易になる。それ故に、基板を能
動素子用に使用することができる。
当業者は本発明の技術が任意の半導体構造もしくは工
程と両立可能で応用可能であることを理解されるはずで
ある。
程と両立可能で応用可能であることを理解されるはずで
ある。
実施例 まず第１図について述べると、半導体体基板10上に本
発明の望ましい実施例が製作される。当業者は当該基板
10を、事実上CMOS工程において一般的であるような逆導
電タイプ半導体基板内に製作される１つの導電タイプの
井戸領域とすることができることは容易に理解するはず
である。本実施例の場合、底部電極12は基板10内に大量
にドープした拡散領域で、もしＮ形の場合、例えば砒素
もしくは隣の１×1019〜１×1021原子/cm3とすることが
できる。底部電極12は、かかる領域をつくるための公知
方法の何れかによって基板10上に配置することができ
る。底部電極12は、基板10のそれと逆極性の半導体導電
タイプでつくりだすドーパントを使用して大量にドープ
させる点に注意されたい。それ故、もし基板10がＰ形材
料であれば、底部電極12は大量にドープしたＮ形拡散と
すべきであり、逆の場合は上の逆である。
発明の望ましい実施例が製作される。当業者は当該基板
10を、事実上CMOS工程において一般的であるような逆導
電タイプ半導体基板内に製作される１つの導電タイプの
井戸領域とすることができることは容易に理解するはず
である。本実施例の場合、底部電極12は基板10内に大量
にドープした拡散領域で、もしＮ形の場合、例えば砒素
もしくは隣の１×1019〜１×1021原子/cm3とすることが
できる。底部電極12は、かかる領域をつくるための公知
方法の何れかによって基板10上に配置することができ
る。底部電極12は、基板10のそれと逆極性の半導体導電
タイプでつくりだすドーパントを使用して大量にドープ
させる点に注意されたい。それ故、もし基板10がＰ形材
料であれば、底部電極12は大量にドープしたＮ形拡散と
すべきであり、逆の場合は上の逆である。
本実施例の場合は、絶縁誘電層は酸化物層14,窒化シ
リコン層16および頂部酸化物層18より成る複合層であ
る。誘電層はまた高電界により破壊されたとき電極の一
つの流れを容易にし制御可能なフィラメント半径をつく
りだすような単一の絶縁材料により形成することができ
る。
リコン層16および頂部酸化物層18より成る複合層であ
る。誘電層はまた高電界により破壊されたとき電極の一
つの流れを容易にし制御可能なフィラメント半径をつく
りだすような単一の絶縁材料により形成することができ
る。
頂部電極20は底部電極と等しい極性の材料から形成さ
れるため、もし底部電極がＮ形の場合には、頂部電極は
ほぼ10〜100オーム／平方の薄板面積抵抗を有する大量
にドープされたＮ形ポリシリコンにより形成することが
できる。ポリシリコンの厚さは約500〜10,000オングス
トロームとすることができるが、約4500オングストロー
ムとすることが望ましい。
れるため、もし底部電極がＮ形の場合には、頂部電極は
ほぼ10〜100オーム／平方の薄板面積抵抗を有する大量
にドープされたＮ形ポリシリコンにより形成することが
できる。ポリシリコンの厚さは約500〜10,000オングス
トロームとすることができるが、約4500オングストロー
ムとすることが望ましい。
頂部電極20もまた該ポリシリコン層と、その上部の約
5,000〜15,000オングストロームの導電性アルミ金属層
とのサンドイッチとすることができる。
5,000〜15,000オングストロームの導電性アルミ金属層
とのサンドイッチとすることができる。
本実施例の場合、複合誘電体の底部酸化物層14の厚さ
は20〜50オングストロームであり、中心の窒化シリコン
層の厚さは40〜100オングストロームで、頂部酸化物層1
8の厚さは０〜50オングストロームである。これらの層
の厚さの比は本文中で以下更に論ずる如く、信頼性の高
い低インピーダンス・アンチ・ヒューズと、特有の半径
と導電度を有する制御されたフィラメントを製作する上
で重要である。
は20〜50オングストロームであり、中心の窒化シリコン
層の厚さは40〜100オングストロームで、頂部酸化物層1
8の厚さは０〜50オングストロームである。これらの層
の厚さの比は本文中で以下更に論ずる如く、信頼性の高
い低インピーダンス・アンチ・ヒューズと、特有の半径
と導電度を有する制御されたフィラメントを製作する上
で重要である。
本実施例の低インピーダンス・アンチ・ヒューズ素子
は、２個の電極にわたって電流制御電圧源を印加するこ
とによってプログラミングされる。複合誘電体の組成は
構造がプログラミング後に300オーム未満のオン抵抗を
与え、プログラミング前に100メガオーム以上のオフ抵
抗を与えるようなものである。構造は30ボルト未満の大
きさのプログラミングパルスと、10ミリアンペア未満の
電流で100ミリ秒未満の持続時間を必要とする。導電性
フィラメントの大きさはプログラミングパルスと複合誘
電構造の組成との関数であり、その有効半径は0.02〜0.
2μＭの範囲にある。
は、２個の電極にわたって電流制御電圧源を印加するこ
とによってプログラミングされる。複合誘電体の組成は
構造がプログラミング後に300オーム未満のオン抵抗を
与え、プログラミング前に100メガオーム以上のオフ抵
抗を与えるようなものである。構造は30ボルト未満の大
きさのプログラミングパルスと、10ミリアンペア未満の
電流で100ミリ秒未満の持続時間を必要とする。導電性
フィラメントの大きさはプログラミングパルスと複合誘
電構造の組成との関数であり、その有効半径は0.02〜0.
2μＭの範囲にある。
一例として、１×1021原子/cm3のＮ形拡散下部電極
と、18オーム／平方の薄板面積抵抗を有する4500オング
ストロームの高度にドープしたポリシリコン上部電極
と、ほぼ40オングストロームの二酸化シリコン（SiO2）
の第１層と、ほぼ70オングストロームの窒化シリコン
（Si3N4）の第２層と、ほぼ15オングストロームのSiO2
の第３層とから成る誘電体とを有する低インピーダンス
・アンチ・ヒューズ素子は、100m秒の持続時間ほぼ18V
のパルスと1.0mAの電流でプログラムしたときほぼ0.05
ミクロンの有効半径を有するフィラメントをつくりだす
ことになろう。その結果得られるフィラメントの抵抗は
40オーム未満であることが判った。同じ18Vのプログラ
ミング電圧と100m秒のプログラミング時間の場合、0.2m
Aと10mAの電流は有効半径が0.04〜0.2ミクロンのフィラ
メントをつくりだすことになろう。
と、18オーム／平方の薄板面積抵抗を有する4500オング
ストロームの高度にドープしたポリシリコン上部電極
と、ほぼ40オングストロームの二酸化シリコン（SiO2）
の第１層と、ほぼ70オングストロームの窒化シリコン
（Si3N4）の第２層と、ほぼ15オングストロームのSiO2
の第３層とから成る誘電体とを有する低インピーダンス
・アンチ・ヒューズ素子は、100m秒の持続時間ほぼ18V
のパルスと1.0mAの電流でプログラムしたときほぼ0.05
ミクロンの有効半径を有するフィラメントをつくりだす
ことになろう。その結果得られるフィラメントの抵抗は
40オーム未満であることが判った。同じ18Vのプログラ
ミング電圧と100m秒のプログラミング時間の場合、0.2m
Aと10mAの電流は有効半径が0.04〜0.2ミクロンのフィラ
メントをつくりだすことになろう。
当業者は基板10,下部電極12,上部電極20のドーパント
の導電性は逆転できる。即ち基板10をＮ形材料とし、下
部と上部の電極12,20を大量にドープしたＰ形材料とす
ることが可能なことを理解するはずである。
の導電性は逆転できる。即ち基板10をＮ形材料とし、下
部と上部の電極12,20を大量にドープしたＰ形材料とす
ることが可能なことを理解するはずである。
さて今度は第2a図と第2b図について見ると、低インピ
ーダンス・アンチ・ヒューズの代替的実施例で２つの電
気極が基板上部にあるものが開示されている。これら実
施例はシリコン基板を通路として使用することなく、２
個の導体間を相互接続することを容易にする。それ故、
基板は能動素子用に使用することができる。
ーダンス・アンチ・ヒューズの代替的実施例で２つの電
気極が基板上部にあるものが開示されている。これら実
施例はシリコン基板を通路として使用することなく、２
個の導体間を相互接続することを容易にする。それ故、
基板は能動素子用に使用することができる。
まづ第2a図について見ると、低インピーダンス・アン
チ・ヒューズ素子の底部電極40は、約100〜5000オング
ストロームの厚さのけい化物層42により覆われた約500
〜10,000オングストロームの厚さのポリシリコンにより
製作される。けい化物層42もまたフィラメントを誘電体
全体につくりだす溶融物質を提供する働きをする。けい
化物層42はタングステン，モリブテン，チタンもしくは
タンタルのけい化物により形成することができる。第2a
図には絶縁酸化物領域44が描かれており、普通、低イン
ピーダンス・アンチ・ヒューズ素子をシリコン基板上の
他の回路素子から絶縁するために設けられる環境の種類
を示す。
チ・ヒューズ素子の底部電極40は、約100〜5000オング
ストロームの厚さのけい化物層42により覆われた約500
〜10,000オングストロームの厚さのポリシリコンにより
製作される。けい化物層42もまたフィラメントを誘電体
全体につくりだす溶融物質を提供する働きをする。けい
化物層42はタングステン，モリブテン，チタンもしくは
タンタルのけい化物により形成することができる。第2a
図には絶縁酸化物領域44が描かれており、普通、低イン
ピーダンス・アンチ・ヒューズ素子をシリコン基板上の
他の回路素子から絶縁するために設けられる環境の種類
を示す。
けい化物層42上には誘電体層46が配置され、同時に電
界酸化物領域44とも重なり合っている。第2a図の実施例
の誘電体層46は、第１図の実施例に関して開示されたサ
ンドイッチ構造とすることができる。誘電体層46はまた
約100〜2000オングストロームの厚さの単一の窒化シリ
コン層により形成することもできる。
界酸化物領域44とも重なり合っている。第2a図の実施例
の誘電体層46は、第１図の実施例に関して開示されたサ
ンドイッチ構造とすることができる。誘電体層46はまた
約100〜2000オングストロームの厚さの単一の窒化シリ
コン層により形成することもできる。
チタン，タングステン，もしくは窒化チタンの如き障
壁金属層48は、誘電体46と（アルミ製の）頂部電極50と
の間に配置して、頂部電極の材料がプログラミング後に
形成されるフィラメント内へ拡散することを防止する。
障壁金属層48は約50〜5000オングストロームの厚さとす
ることができる。
壁金属層48は、誘電体46と（アルミ製の）頂部電極50と
の間に配置して、頂部電極の材料がプログラミング後に
形成されるフィラメント内へ拡散することを防止する。
障壁金属層48は約50〜5000オングストロームの厚さとす
ることができる。
今度は第2b図について述べると、本実施例の低インピ
ーダンス・アンチ・ヒューズ素子は、第2a図に関して論
じた如きアルミ金属がフィラメント内へ拡散することを
防止するためにタングステン，チタン，もしくは窒化チ
タンの如き障壁金属の層で被覆されたアルミニウムの如
き金属製の下部電極60を有する。絶縁酸化物領域64は、
低インピーダンス・アンチ・ヒューズ素子をシリコン基
板上の他の回路素子から絶縁するための方法として示さ
れている。好ましくはけい化タングステンにより形成し
た層66が、障壁金属層62とそれを通してフィラメントが
形成される誘電体層68との間に介在する。層66は、低イ
ンピーダンス・アンチ・ヒューズ素子がプログラミング
されるときにフィラメントを形成する材料としての溶融
物質を提供するために使用される。誘電体層68と頂部電
極72との間に障壁金属層70が介在するが、電極72は頂部
電極の材質がフィラメント材料中へ拡散する作用を防止
するためにアルミニウムの如き金属とすることができ
る。第2a図と第2b図の実施例における層の厚さは同じく
てもよい。
ーダンス・アンチ・ヒューズ素子は、第2a図に関して論
じた如きアルミ金属がフィラメント内へ拡散することを
防止するためにタングステン，チタン，もしくは窒化チ
タンの如き障壁金属の層で被覆されたアルミニウムの如
き金属製の下部電極60を有する。絶縁酸化物領域64は、
低インピーダンス・アンチ・ヒューズ素子をシリコン基
板上の他の回路素子から絶縁するための方法として示さ
れている。好ましくはけい化タングステンにより形成し
た層66が、障壁金属層62とそれを通してフィラメントが
形成される誘電体層68との間に介在する。層66は、低イ
ンピーダンス・アンチ・ヒューズ素子がプログラミング
されるときにフィラメントを形成する材料としての溶融
物質を提供するために使用される。誘電体層68と頂部電
極72との間に障壁金属層70が介在するが、電極72は頂部
電極の材質がフィラメント材料中へ拡散する作用を防止
するためにアルミニウムの如き金属とすることができ
る。第2a図と第2b図の実施例における層の厚さは同じく
てもよい。
第2a図と第2b図に描いた実施例の低インピーダンス・
アンチ・ヒューズ素子は、誘電体の厚さに応じて約10〜
30ボルトの電圧を２個の電極間に印加することによって
プログラミングできる。プログラミングパルスは、ほぼ
100m秒未満の持続時間でほぼ10mAの電流によるべきであ
る。
アンチ・ヒューズ素子は、誘電体の厚さに応じて約10〜
30ボルトの電圧を２個の電極間に印加することによって
プログラミングできる。プログラミングパルスは、ほぼ
100m秒未満の持続時間でほぼ10mAの電流によるべきであ
る。
さて第３図について述べると、プログラミング後のイ
ンピーダンス・アンチ・ヒューズ素子の簡単化した断面
図、誘電体層84をその間に介在させた下部電極80と上部
電極82を示したものである。制御された半径のフィラメ
ント86は誘電体層内に形成され、電極材料より構成され
る。当業者は容易に理解するであろうが、導電性フィラ
メントの半径はプログラミング後の低インピーダンス・
アンチ・ヒューズ素子のオン抵抗を制御する。エレクト
ロマイグレーションからの免疫度が高い材料と制御され
た半径のフィラメントを使用すると、電流の流れと、フ
ィラメント材料のエレクトロマイグレーションによって
相当期間使用した後に低インピーダンス・アンチ・ヒュ
ズ素子がプログラミングできなくなることに対する免疫
性とに関して十分な信頼性が得られる。既に述べた如
く、動作電流が素子寿命中にフィラメント材料の相当な
エレクトロマイグレーションを惹き起こす値を下廻る限
りは、エレクトロマイグレーションに対する免疫性が低
い材料をも使用することができる。
ンピーダンス・アンチ・ヒューズ素子の簡単化した断面
図、誘電体層84をその間に介在させた下部電極80と上部
電極82を示したものである。制御された半径のフィラメ
ント86は誘電体層内に形成され、電極材料より構成され
る。当業者は容易に理解するであろうが、導電性フィラ
メントの半径はプログラミング後の低インピーダンス・
アンチ・ヒューズ素子のオン抵抗を制御する。エレクト
ロマイグレーションからの免疫度が高い材料と制御され
た半径のフィラメントを使用すると、電流の流れと、フ
ィラメント材料のエレクトロマイグレーションによって
相当期間使用した後に低インピーダンス・アンチ・ヒュ
ズ素子がプログラミングできなくなることに対する免疫
性とに関して十分な信頼性が得られる。既に述べた如
く、動作電流が素子寿命中にフィラメント材料の相当な
エレクトロマイグレーションを惹き起こす値を下廻る限
りは、エレクトロマイグレーションに対する免疫性が低
い材料をも使用することができる。
本文中に低インピーダンス・アンチ・ヒューズ素子の
好適実施例はN+ポリシリコンを頂部電極として、またＰ
形基板もしくはＰ形井戸内のN+拡散を底部電極として使
用する標準的な集積回路技術に組み込むことができる。
本実施例は第４図に関して論ずることにする。
好適実施例はN+ポリシリコンを頂部電極として、またＰ
形基板もしくはＰ形井戸内のN+拡散を底部電極として使
用する標準的な集積回路技術に組み込むことができる。
本実施例は第４図に関して論ずることにする。
さて第４図について述べると、低インピーダンス・ア
ンチ・ヒューズ素子がＰ形基板もしくはＰ形井戸100内
に構成されている。電界酸化物領域102は、低インピー
ダンス・アンチ・ヒューズ素子構造をその他の回路素子
から隔離する。大量にドープしたN+拡散領域104は、低
インピーダンス・アンチ・ヒューズのための底部電極を
形成する。誘電体層106は、大量にドープされたN+ポリ
シリコンの上部電極108から下部電極104を分離する。下
部電極104と上部電極108に対する接続部が、それぞれ11
0と112に概略示されている。第４図の実施例の場合、底
部電極104と頂部電極108の双方とも相互接続抵抗を小さ
くするために金属層に接触させることができる。
ンチ・ヒューズ素子がＰ形基板もしくはＰ形井戸100内
に構成されている。電界酸化物領域102は、低インピー
ダンス・アンチ・ヒューズ素子構造をその他の回路素子
から隔離する。大量にドープしたN+拡散領域104は、低
インピーダンス・アンチ・ヒューズのための底部電極を
形成する。誘電体層106は、大量にドープされたN+ポリ
シリコンの上部電極108から下部電極104を分離する。下
部電極104と上部電極108に対する接続部が、それぞれ11
0と112に概略示されている。第４図の実施例の場合、底
部電極104と頂部電極108の双方とも相互接続抵抗を小さ
くするために金属層に接触させることができる。
第5a図と第5b図は、それぞれプログラミングの前と後
における低インピーダンス・アンチ・ヒューズの等価回
路を略示したものである。第5a図において寄生ダイオー
ド120は本来、第４図における基板100と下部電極を構成
するN+拡散領域104間に存在する。オフコンデンサ122
は、下部電極104と上部電極108とによって形成されたコ
ンデンサを表わしたものである。
における低インピーダンス・アンチ・ヒューズの等価回
路を略示したものである。第5a図において寄生ダイオー
ド120は本来、第４図における基板100と下部電極を構成
するN+拡散領域104間に存在する。オフコンデンサ122
は、下部電極104と上部電極108とによって形成されたコ
ンデンサを表わしたものである。
プログラミング後は、寄生ダイオード120は、抵抗124
に接続されることが分かり、該抵抗は、下部電極104を
上部電極108と頂部ならびに底部電極の広がり抵抗とを
接続するプログラミング中に形成された制御された半径
のフィラメントの固有オン抵抗を表わす。
に接続されることが分かり、該抵抗は、下部電極104を
上部電極108と頂部ならびに底部電極の広がり抵抗とを
接続するプログラミング中に形成された制御された半径
のフィラメントの固有オン抵抗を表わす。
第5a図と第5b図の両図において、等価回路の三つの端
子は端子100,すなわち第４図の基板、および第４図にお
ける等価端子110である端子110,および第４図の等価端
子112である端子112である。
子は端子100,すなわち第４図の基板、および第４図にお
ける等価端子110である端子110,および第４図の等価端
子112である端子112である。
第４図，第5a図および第5b図に関する論述はＰ形基板
とＮ形拡散を想定したが、当業者はＮ形基板もしくは井
戸とＰ形拡散も同様に有効に使用できることを容易に理
解するはずである。その場合には第5a図と第5b図のダイ
オード120は、そのアノードを端子110にそのカトードを
端子100に有することになろう。
とＮ形拡散を想定したが、当業者はＮ形基板もしくは井
戸とＰ形拡散も同様に有効に使用できることを容易に理
解するはずである。その場合には第5a図と第5b図のダイ
オード120は、そのアノードを端子110にそのカトードを
端子100に有することになろう。
第6a図〜第6f図に示されているように、本発明の好適
実施例は標準的なシリコン集積回路製作工程に容易に組
込むことができる。本文中に開示された工程はCMOS工程
に関するものであるが、低インピーダンス・アンチ・ヒ
ューズ形成がどのようにしてNMOS,PMOSその他の工程に
組込むことができるか当業者は容易に理解するはずであ
る。
実施例は標準的なシリコン集積回路製作工程に容易に組
込むことができる。本文中に開示された工程はCMOS工程
に関するものであるが、低インピーダンス・アンチ・ヒ
ューズ形成がどのようにしてNMOS,PMOSその他の工程に
組込むことができるか当業者は容易に理解するはずであ
る。
まず第6a図に示す如く、標準的なCMOSシリコンゲート
工程を使用して、低インピーダンス・アンチ・ヒューズ
が適当な領域に組込まれる地点までシリコンウエハを処
理した。殊に、Ｎ形基板150は従来のCMOS処理技術を用
いてほう素チャネルストップ打込み152、ほう素Ｐ井戸1
54、電界酸化物領域156,および初期ゲート酸化物層158
をつくりだすことによって準備した。ポリシリコン層
は、それぞれＮチャネルとＰチャネル素子のためにゲー
ト160と162を形成するためにつくりだされ規定された。
工程を使用して、低インピーダンス・アンチ・ヒューズ
が適当な領域に組込まれる地点までシリコンウエハを処
理した。殊に、Ｎ形基板150は従来のCMOS処理技術を用
いてほう素チャネルストップ打込み152、ほう素Ｐ井戸1
54、電界酸化物領域156,および初期ゲート酸化物層158
をつくりだすことによって準備した。ポリシリコン層
は、それぞれＮチャネルとＰチャネル素子のためにゲー
ト160と162を形成するためにつくりだされ規定された。
Ｐ井戸154内のＮチャネル素子のソース／ドレイン領
域164の砒素もしくは燐のドーピング工程もまた、低イ
ンピーダンス・アンチ・ヒューズをつくりだすための第
一段階を構成する。それは、ホトレジストマスク166内
の余分のアパーチャが領域168においてＰ井戸154をドー
プするために考慮され、チャネルソース／ドレインドー
ピング工程と同時に低インピーダンス・アンチ・ヒュー
ズの下部電極をつくりだすようになっているためであ
る。
域164の砒素もしくは燐のドーピング工程もまた、低イ
ンピーダンス・アンチ・ヒューズをつくりだすための第
一段階を構成する。それは、ホトレジストマスク166内
の余分のアパーチャが領域168においてＰ井戸154をドー
プするために考慮され、チャネルソース／ドレインドー
ピング工程と同時に低インピーダンス・アンチ・ヒュー
ズの下部電極をつくりだすようになっているためであ
る。
初期ゲート酸化物層156は、その後裸の基板にエッチ
ングされ洗浄され誘電体層170を成長させる態勢にはい
る。
ングされ洗浄され誘電体層170を成長させる態勢にはい
る。
今度は第6b図について述べると、次に低インピーダン
ス・アンチ・ヒューズの誘電体層170が基板表面全体に
形成される。二酸化シリコンの第１番目の層は、デポジ
ットさせるか熱成長させることが望ましい。次に標準的
なLPCVDもしくはCVD技術を用いて窒化シリコン層をデポ
ジットさせる。二酸化シリコンの最後の層は、その後デ
ポジットさせるか熱成長させる。これらの層を形成する
ために使用される工程は、当業者に公知の従来処理工程
でよい。
ス・アンチ・ヒューズの誘電体層170が基板表面全体に
形成される。二酸化シリコンの第１番目の層は、デポジ
ットさせるか熱成長させることが望ましい。次に標準的
なLPCVDもしくはCVD技術を用いて窒化シリコン層をデポ
ジットさせる。二酸化シリコンの最後の層は、その後デ
ポジットさせるか熱成長させる。これらの層を形成する
ために使用される工程は、当業者に公知の従来処理工程
でよい。
第6c図について述べると、その後層状の多結晶領域17
2がウエハ表面全体に形成される。該領域172は標準的な
LPCVDもしくはCVD技術によって形成してもよい。第6c図
について述べると、多結晶シリコン層172の輪郭を描い
て低インピーダンス・アンチ・ヒューズの上部電極を形
成するためにホトマスク174を使用した。かくして形成
された上部電極176は、その後二酸化シリコン／窒化シ
リコン／二酸化シリコンの誘電体サンドイッチ絶縁層を
低インピーダンス・アンチ・ヒューズ構造の外部領域か
ら選択的に除去するためのマスクとして使用する。該構
造はその後第6d図に湿す如く、薄い熱酸化物層178によ
ってシールする。
2がウエハ表面全体に形成される。該領域172は標準的な
LPCVDもしくはCVD技術によって形成してもよい。第6c図
について述べると、多結晶シリコン層172の輪郭を描い
て低インピーダンス・アンチ・ヒューズの上部電極を形
成するためにホトマスク174を使用した。かくして形成
された上部電極176は、その後二酸化シリコン／窒化シ
リコン／二酸化シリコンの誘電体サンドイッチ絶縁層を
低インピーダンス・アンチ・ヒューズ構造の外部領域か
ら選択的に除去するためのマスクとして使用する。該構
造はその後第6d図に湿す如く、薄い熱酸化物層178によ
ってシールする。
CMOS回路の残部を製作する工程は、その後標準的方法
で続行し、第6a図に示すような完成素子を形成すること
ができる。Ｐチャネル素子のためのほう素ソースとドレ
イン領域180,182は、ホトマスク184とポリシリコンゲー
ト層162の一部を用いて打込み、打込み領域外部領域を
保護する。第6f図について述べると、ポリシリコンガラ
スパッシベーション層186をテポジットさせ、流し込
み、接触切り目をつくる。その後金属層188をデポジッ
トさせ、輪郭をつくり接続部をトランジスタ低インピー
ダンス・アンチ・ヒューズノードにつくる。もし二相属
金属を用いる場合には、層間誘電体をデポジットさせ、
第２の金属層をデポジットさせ、輪郭を描き焼きなまし
する（図示せず）。最後にひっかきの危険から保護する
ために、パッシベーション層をテポジッシトさせ金属パ
ッドを開ける。
で続行し、第6a図に示すような完成素子を形成すること
ができる。Ｐチャネル素子のためのほう素ソースとドレ
イン領域180,182は、ホトマスク184とポリシリコンゲー
ト層162の一部を用いて打込み、打込み領域外部領域を
保護する。第6f図について述べると、ポリシリコンガラ
スパッシベーション層186をテポジットさせ、流し込
み、接触切り目をつくる。その後金属層188をデポジッ
トさせ、輪郭をつくり接続部をトランジスタ低インピー
ダンス・アンチ・ヒューズノードにつくる。もし二相属
金属を用いる場合には、層間誘電体をデポジットさせ、
第２の金属層をデポジットさせ、輪郭を描き焼きなまし
する（図示せず）。最後にひっかきの危険から保護する
ために、パッシベーション層をテポジッシトさせ金属パ
ッドを開ける。
低インピーダンス・アンチ・ヒューズ素子はまた、PR
OMセルもしくはプログラマブル論理素子の何れに対して
もバイポーラ工程に使用することができる。望ましい実
施例はCMOSによる実施例と同一であろう。かかる工程は
第７図により開示されている通りである。本工程は従来
のバイポーラ工程として開始され、まず埋込み層を規
定、内部に拡散させ、続いてエピタルキシャルデポジシ
ョンと隔離工程が進行する。隔離と拡散を実行するには
幾つかの方法があるが、その何れも低インピーダンス・
アンチ・ヒューズ素子の場合には有効であろう。その後
ベース領域を規定し拡散する。その後エミッタを形成
し、拡散し、続いて接点カットを入れる。低インピーダ
ンス・アンチ・ヒューズ素子を規定する場合、誘電体を
形成し、次いでポリデポジション，ドーピング，輪郭規
定によって形成することができる場合にはこれは望まし
い点である。その後ポリをマスクとして使用することに
よって下に存在する誘電体を不都合な領域から取除くこ
とになろう。低インピーダンス・アンチ・ヒューズ素子
の規定に次いで通常通りメタリゼーション工程が進行す
ることになろう。単一もしくは二重の何れのメタリゼー
ション工程も使用できる。
OMセルもしくはプログラマブル論理素子の何れに対して
もバイポーラ工程に使用することができる。望ましい実
施例はCMOSによる実施例と同一であろう。かかる工程は
第７図により開示されている通りである。本工程は従来
のバイポーラ工程として開始され、まず埋込み層を規
定、内部に拡散させ、続いてエピタルキシャルデポジシ
ョンと隔離工程が進行する。隔離と拡散を実行するには
幾つかの方法があるが、その何れも低インピーダンス・
アンチ・ヒューズ素子の場合には有効であろう。その後
ベース領域を規定し拡散する。その後エミッタを形成
し、拡散し、続いて接点カットを入れる。低インピーダ
ンス・アンチ・ヒューズ素子を規定する場合、誘電体を
形成し、次いでポリデポジション，ドーピング，輪郭規
定によって形成することができる場合にはこれは望まし
い点である。その後ポリをマスクとして使用することに
よって下に存在する誘電体を不都合な領域から取除くこ
とになろう。低インピーダンス・アンチ・ヒューズ素子
の規定に次いで通常通りメタリゼーション工程が進行す
ることになろう。単一もしくは二重の何れのメタリゼー
ション工程も使用できる。
以上、本発明の実施例と応用を示し解説したが、当業
者には本文中の発明構想から逸脱せずにずっと多くの変
更を施こすことが可能であることは明らかであろう。
者には本文中の発明構想から逸脱せずにずっと多くの変
更を施こすことが可能であることは明らかであろう。
それ故、本発明は特許請求の範囲の主旨に見られるも
のは別として以上の実施例に限定されるものではないと
いうべきである。
のは別として以上の実施例に限定されるものではないと
いうべきである。
第１図は本発明によって半導体基板材料上に製作された
低インピーダンス・アンチ・ヒューズ素子の好適実施例
の断面図、第2a図は１個の金属電極と１個のポリシリコ
ン電極とを有する本発明の低インピーダンス・アンチ・
ヒューズ素子の代替実施例の断面図、第2b図は２個の金
属電極を有する本発明の低インピーダンス・アンチ・ヒ
ューズ素子の代替実施例の断面図、第３図はプログラミ
ング後の低インピーダンス・アンチ・ヒューズ素子の単
純化した断面図、第４図は半導体材料を導電材料として
用いた半導体基板材料に形成される第１図に関して開示
した実施例に類似の低インピーダンス・アンチ・ヒュー
ズ素子の断面図、第5a図と第5b図とはプログラミング前
後の低インピーダンス・アンチ・ヒューズ素子の等価回
路の概略回路図、第6a〜第6f図はシリコンゲートCMOS工
程の一部としての低インピーダンス・アンチ・ヒューズ
素子を製作するための典型的な工程図、第７図は本発明
が如何にして典型的なバイポーラ工程に組込まれるかを
示す断面図である。 10……基板、12……底部電極、14……酸化物層、16……
窒化シリコン層、20……頂部電極、42……けい化物素、
60……下部電極、120……寄生ダイオード、100,110,112
……端子、160,162……ゲート。
低インピーダンス・アンチ・ヒューズ素子の好適実施例
の断面図、第2a図は１個の金属電極と１個のポリシリコ
ン電極とを有する本発明の低インピーダンス・アンチ・
ヒューズ素子の代替実施例の断面図、第2b図は２個の金
属電極を有する本発明の低インピーダンス・アンチ・ヒ
ューズ素子の代替実施例の断面図、第３図はプログラミ
ング後の低インピーダンス・アンチ・ヒューズ素子の単
純化した断面図、第４図は半導体材料を導電材料として
用いた半導体基板材料に形成される第１図に関して開示
した実施例に類似の低インピーダンス・アンチ・ヒュー
ズ素子の断面図、第5a図と第5b図とはプログラミング前
後の低インピーダンス・アンチ・ヒューズ素子の等価回
路の概略回路図、第6a〜第6f図はシリコンゲートCMOS工
程の一部としての低インピーダンス・アンチ・ヒューズ
素子を製作するための典型的な工程図、第７図は本発明
が如何にして典型的なバイポーラ工程に組込まれるかを
示す断面図である。 10……基板、12……底部電極、14……酸化物層、16……
窒化シリコン層、20……頂部電極、42……けい化物素、
60……下部電極、120……寄生ダイオード、100,110,112
……端子、160,162……ゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヨン・エル・マツカラム アメリカ合衆国、カリフオルニア・ 95070、サラトウガ、メリブルツク・ド ライブ・19810 (56)参考文献 特開 昭62−128556（ＪＰ，Ａ)
Claims (28)
- 【請求項１】複数の電気的にプログラマブルな低インピ
ーダンス・アンチ・ヒューズ素子であって、各素子が、 半導体基板と、 前記基板の選択された部分内に設けられた大量にドープ
された領域からなる第１の電極と、 前記大量にドープされた領域を覆い、二酸化シリコンの
第１の層及び該第１の層上の窒化シリコンの第２の層を
有する絶縁体と、 前記絶縁体上の大量にドープされたポリシリコン層から
なる第２の電極とを具備してなり、 少なくとも１つの素子が、前記絶縁体中に、前記第１の
電極と前記第２の電極とを電気的に接続する導電性フィ
ラメントを更に有する、複数の電気的にプログラマブル
な低インピーダンス・アンチ・ヒューズ素子。 - 【請求項２】各素子が、前記絶縁体中の前記第２の層上
の二酸化シリコンの第３の層を備える、特許請求の範囲
第１項に記載の複数の電気的にプログラマブルな低イン
ピーダンス・アンチ・ヒューズ素子。 - 【請求項３】前記基板がＰ形であり、前記大量にドープ
された領域及び前記大量にドープされたポリシリコン層
が砒素によってドープされたＮ形である、特許請求の範
囲第１項に記載の複数の電気的にプログラマブルな低イ
ンピーダンス・アンチ・ヒューズ素子。 - 【請求項４】前記大量にドープされた領域が、１×1019
から１×1021原子/cm3の濃度でドープされ、大量にドー
プされたポリシリコン層が、おおよそ10から100オーム
／平方のシート抵抗を有する、特許請求の範囲第３項に
記載の複数の電気的にプログラマブルな低インピーダン
ス・アンチ・ヒューズ素子。 - 【請求項５】前記第１の層は、20から50Åの範囲の厚み
を有し、前記第２の層は、40から100Åの範囲の厚みを
有し、前記第３の層は、０から50Åの範囲の厚みを有す
る、特許請求の範囲第２項に記載の複数の電気的にプロ
グラマブルな低インピーダンス・アンチ・ヒューズ素
子。 - 【請求項６】前記基板がＰ形であり、前記大量にドープ
された領域及び前記大量にドープされたポリシリコン層
が砒素によってドープされた、特許請求の範囲第５項に
記載の複数の電気的にプログラマブルな低インピーダン
ス・アンチ・ヒューズ素子。 - 【請求項７】前記大量にドープされた領域が、１×1019
から１×1021原子/cm3の濃度でドープされ、大量にドー
プされたポリシリコン領域が、おおよそ10から100オー
ム／平方のシート抵抗を有する、特許請求の範囲第６項
に記載の複数の電気的にプログラマブルな低インピーダ
ンス・アンチ・ヒューズ素子。 - 【請求項８】半導体基板を覆う第１の絶縁体上に設けら
れた複数の電気的にプログラマブルな低インピーダンス
・アンチ・ヒューズ素子であって、各素子が、 前記第１の絶縁体上の大量にドープされたポリシリコン
層及び該ポリシリコン層上の金属ケイ化物層を含む第１
の電極と、 二酸化シリコンの第１の層及び該第１の層上の窒化シリ
コンの第２の層を有する前記金属ケイ化物層上の第２の
絶縁体と、 該第２の絶縁体上の障壁金属層と、 該障壁金属層上の金属からなる第２の電極とを具備して
なり、 少なくとも１つの素子が、前記第２の絶縁体中に、前記
第１の電極を前記第２の電極に電気的に接続する導電性
フィラメントを更に有する、複数の電気的にプログラマ
ブルな低インピーダンス・アンチ・ヒューズ素子。 - 【請求項９】前記ポリシリコン層が、おおよそ10から10
0オーム／平方のシート抵抗を有する、特許請求の範囲
第８項に記載の複数の電気的にプログラマブルな低イン
ピーダンス・アンチ・ヒューズ素子。 - 【請求項１０】各素子が、前記第２の絶縁体中の第２の
層上の二酸化シリコンの第３の層を備える、特許請求の
範囲第８項に記載の複数の電気的にプログラマブルな低
インピーダンス・アンチ・ヒューズ素子。 - 【請求項１１】前記ポリシリコン層が砒素によってドー
プされた、特許請求の範囲第10項に記載の複数の電気的
にプログラマブルな低インピーダンス・アンチ・ヒュー
ズ素子。 - 【請求項１２】二酸化シリコンの前記第１の層は、10か
ら50Åの範囲の厚みを有し、窒化シリコンの前記第２の
層は、40から100Åの範囲の厚みを有し、二酸化シリコ
ンの前記第３の層は、０から50Åの範囲の厚みを有す
る、特許請求の範囲第11項に記載の複数の電気的にプロ
グラマブルな低インピーダンス・アンチ・ヒューズ素
子。 - 【請求項１３】前記ポリシリコン層は、500から10000Å
の間の厚みを有し、前記ケイ化物層は、100から5000Å
の厚みを有し、前記障壁金属は、50から5000Åの厚みを
有する、特許請求の範囲第12項に記載の複数の電気的に
プログラマブルな低インピーダンス・アンチ・ヒューズ
素子。 - 【請求項１４】半導体基板を覆う第１の絶縁体上に設け
られた複数の電気的にプログラマブルな低インピーダン
ス・アンチ・ヒューズ素子であって、各素子が、 前記第１の絶縁体上の金属層及び該金属層上の障壁金属
の層からなる第１の電極と、 該第１の電極上の金属ケイ化物層と、 二酸化シリコンの第１の層及び該第１の層上の窒化シリ
コンの第２の層を有する前記金属ケイ化物層上の第２の
絶縁体と、 該第２の絶縁体を覆う障壁金属層と、 該障壁金属層を覆う金属からなる第２の電極とを具備し
てなり、 少なくとも１つの素子が、前記第２の絶縁体中に、前記
第１の電極と前記第２の電極とを電気的に接続する導電
性フィラメントを更に有する、複数の電気的にプログラ
マブルな低インピーダンス・アンチ・ヒューズ素子。 - 【請求項１５】前記第１の電極は、5000から15000Åの
厚さの金属層と、50から5000Åの厚さの障壁金属層と、
前記第１の電極を覆う100から5000Åの厚さのケイ化物
層とを有する、特許請求の範囲第14項に記載の複数の電
気的にプログラマブルな低インピーダンス・アンチ・ヒ
ューズ素子。 - 【請求項１６】各素子が、前記第２の絶縁体中の第２の
層上の二酸化シリコンの第３の層を備える、特許請求の
範囲第14項に記載の複数の電気的にプログラマブルな低
インピーダンス・アンチ・ヒューズ素子。 - 【請求項１７】二酸化シリコンの前記第１の層は、20か
ら50Åの範囲の厚みを有し、窒化シリコンの前記第２の
層は、40から100Åの範囲の厚みを有し、二酸化シリコ
ンの前記第３の層は、０から50Åの範囲の厚みを有す
る、特許請求の範囲第16項に記載の複数の電気的にプロ
グラマブルな低インピーダンス・アンチ・ヒューズ素
子。 - 【請求項１８】前記第２の電極は、50から5000Åの間の
厚みの障壁金属と、5000から15000Åの厚みの金属層と
を有する特許請求の範囲第17項に記載の複数の電気的に
プログラマブルな低インピーダンス・アンチ・ヒューズ
素子。 - 【請求項１９】複数の電気的にプログラマブルな低イン
ピーダンス・アンチ・ヒューズ素子であって、各素子
が、 半導体基板と、 前記基板の選択された部分内に設けられた大量にドープ
された領域からなる第１の電極と、 前記大量にドープされた領域を覆い、おおよそ20から45
Åの範囲の厚みを有する二酸化シリコンの第１の層、該
第１の層上のおおよそ45から80Åの範囲の厚みを有する
窒化シリコンの第２の層、及びおおよそ１から20Åの範
囲の厚みを有する二酸化シリコンの第３の層を有する絶
縁体と、 前記絶縁体上の大量にドープされたポリシリコン層から
なる第２の電極とを具備してなり、 少なくとも１つの素子が、前記絶縁体中に、前記第１の
電極を前記第２の電極にオーミック接続する導電性フィ
ラメントを更に有する、複数の電気的にプログラマブル
な低インピーダンス・アンチ・ヒューズ素子。 - 【請求項２０】前記基板がＰ形であり、前記大量にドー
プされた領域及び前記大量にドープされたポリシリコン
領域が砒素によってドープされたＮ形である、特許請求
の範囲第19項に記載の複数の電気的にプログラマブルな
低インピーダンス・アンチ・ヒューズ素子。 - 【請求項２１】前記大量にドープされた領域が、１×10
19から１×1021原子/cm3の濃度でドープされ、大量にド
ープされたポリシリコン層が、おおよそ10から100オー
ム／平方のシート抵抗を有する、特許請求の範囲第20項
に記載の複数の電気的にプログラマブルな低インピーダ
ンス・アンチ・ヒューズ素子。 - 【請求項２２】半導体基板を覆う第１の絶縁体上に設け
られた複数の電気的にプログラマブルな低インピーダン
ス・アンチ・ヒューズ素子であって、各素子が、 前記第１の絶縁体上の大量にドープされたポリシリコン
層及び該ポリシリコン層上の金属ケイ化物層からなる第
１の電極と、 おおよそ20から45Åの範囲の厚みを有する二酸化シリコ
ンの第１の層、該第１の層上のおおよそ45から80Åの範
囲の厚みを有する窒化シリコンの第２の層、及びおおよ
そ１から20Åの範囲の厚みを有する二酸化シリコンの第
３の層を有する前記金属ケイ化物層上の第２の絶縁体
と、 該第２の絶縁体上の障壁金属層と、 該障壁金属層上の金属からなる第２の電極とを具備して
なり、 少なくとも１つの素子が、前記第２の絶縁体中に、前記
第１の電極と前記第２の電極とを電気的に接続する導電
性フィラメントを更に有する、複数の電気的にプログラ
マブルな低インピーダンス・アンチ・ヒューズ素子。 - 【請求項２３】前記ポリシリコン層が、おおよそ10から
100オーム／平方のシート抵抗を有する、特許請求の範
囲第22項に記載の複数の電気的にプログラマブルな低イ
ンピーダンス・アンチ・ヒューズ素子。 - 【請求項２４】前記ポリシリコン層が砒素によってドー
プされた、特許請求の範囲第２項に記載の複数の電気的
にプログラマブルな低インピーダンス・アンチ・ヒュー
ズ素子。 - 【請求項２５】前記ポリシリコン層は、おおよそ500か
ら10000Åの範囲の厚みを有し、前記ケイ化物層は、お
およそ100から5000Åの範囲の厚みを有し、前記障壁金
属は、おおよそ50から5000Åの範囲の厚みを有する、特
許請求の範囲第24項に記載の複数の電気的にプログラマ
ブルな低インピーダンス・アンチ・ヒューズ素子。 - 【請求項２６】半導体基板を覆う第１の絶縁体上に設け
られた複数の電気的にプログラマブルな低インピーダン
ス・アンチ・ヒューズ素子であって、各素子が、 前記第１の絶縁体上の金属層及び該金属層上の障壁金属
の層からなる第１の電極と、 該第１の電極上の金属ケイ化物層と、 おおよそ20から45Åの範囲の厚みを有する二酸化シリコ
ンの第１の層、該第１の層上のおおよそ45から80Åの範
囲の厚みを有する窒化シリコンの第２の層、及びおおよ
そ１から20Åの範囲の厚みを有する二酸化シリコンの第
３の層を有する前記金属ケイ化物層上の第２の絶縁体
と、 該第２の絶縁体上の障壁金属層と、 該障壁金属層上の金属からなる第２の電極とを具備して
なり、 少なくとも１つの素子が、前記第２の絶縁体中に、前記
第１の電極と前記第２の電極とを電気的に接続する導電
性フィラメントを更に有する、複数の電気的にプログラ
マブルな低インピーダンス・アンチ・ヒューズ素子。 - 【請求項２７】前記第１の電極は、おおよそ5000から15
000Åの範囲の厚さの金属層と、おおよそ50から5000Å
の範囲の厚さの障壁金属層と、前記第１の電極を覆うお
およそ100から5000Åの範囲の厚さのケイ化物層とを有
する、特許請求の範囲第26項に記載の複数の電気的にプ
ログラマブルな低インピーダンス・アンチ・ヒューズ素
子。 - 【請求項２８】前記第２の電極は、おおよそ50から5000
Åの範囲の厚みの障壁金属と、おおよそ5000から15000
Åの範囲の厚みの金属層とを有する特許請求の範囲第26
項に記載の複数の電気的にプログラマブルな低インピー
ダンス・アンチ・ヒューズ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/861,519 US4823181A (en) | 1986-05-09 | 1986-05-09 | Programmable low impedance anti-fuse element |
| US861519 | 1986-05-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62281365A JPS62281365A (ja) | 1987-12-07 |
| JP2571785B2 true JP2571785B2 (ja) | 1997-01-16 |
Family
ID=25336027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11222787A Expired - Lifetime JP2571785B2 (ja) | 1986-05-09 | 1987-05-08 | プログラマブル低インピーダンス・アンチ・ヒューズ素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4823181A (ja) |
| EP (1) | EP0250078B1 (ja) |
| JP (1) | JP2571785B2 (ja) |
| KR (1) | KR0162073B1 (ja) |
| AT (1) | ATE80499T1 (ja) |
| DE (1) | DE3781597T2 (ja) |
Families Citing this family (197)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4899205A (en) * | 1986-05-09 | 1990-02-06 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
| US5266829A (en) * | 1986-05-09 | 1993-11-30 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
| US5477165A (en) * | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
| US5451887A (en) * | 1986-09-19 | 1995-09-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
| US5528072A (en) * | 1987-07-02 | 1996-06-18 | Bull, S.A. | Integrated circuit having a laser connection of a conductor to a doped region of the integrated circuit |
| US5165166A (en) * | 1987-09-29 | 1992-11-24 | Microelectronics And Computer Technology Corporation | Method of making a customizable circuitry |
| US4926237A (en) * | 1988-04-04 | 1990-05-15 | Motorola, Inc. | Device metallization, device and method |
| JPH0727980B2 (ja) * | 1988-07-19 | 1995-03-29 | 三菱電機株式会社 | 高抵抗層を有する半導体装置 |
| US4882611A (en) * | 1988-07-21 | 1989-11-21 | Zoran Corporation | Double layer voltage-programmable device and method of manufacturing same |
| GB2222024B (en) * | 1988-08-18 | 1992-02-19 | Stc Plc | Improvements in integrated circuits |
| US5093711A (en) * | 1988-10-14 | 1992-03-03 | Seiko Epson Corporation | Semiconductor device |
| US5299150A (en) * | 1989-01-10 | 1994-03-29 | Actel Corporation | Circuit for preventing false programming of anti-fuse elements |
| JP2778977B2 (ja) * | 1989-03-14 | 1998-07-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH02285638A (ja) * | 1989-04-27 | 1990-11-22 | Toshiba Corp | 半導体装置 |
| US4931897A (en) * | 1989-08-07 | 1990-06-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor capacitive element |
| US5989943A (en) * | 1989-09-07 | 1999-11-23 | Quicklogic Corporation | Method for fabrication of programmable interconnect structure |
| US5502315A (en) * | 1989-09-07 | 1996-03-26 | Quicklogic Corporation | Electrically programmable interconnect structure having a PECVD amorphous silicon element |
| US5019532A (en) * | 1989-12-27 | 1991-05-28 | Texas Instruments Incorporated | Method for forming a fuse and fuse made thereby |
| US5146307A (en) * | 1989-12-27 | 1992-09-08 | Texas Instruments Incorporated | Fuse having a dielectric layer between sloped insulator sidewalls |
| JP2535084B2 (ja) * | 1990-02-19 | 1996-09-18 | シャープ株式会社 | 半導体装置の製造方法 |
| US5057451A (en) * | 1990-04-12 | 1991-10-15 | Actel Corporation | Method of forming an antifuse element with substantially reduced capacitance using the locos technique |
| US5404029A (en) * | 1990-04-12 | 1995-04-04 | Actel Corporation | Electrically programmable antifuse element |
| US5614756A (en) * | 1990-04-12 | 1997-03-25 | Actel Corporation | Metal-to-metal antifuse with conductive |
| US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
| US5181096A (en) * | 1990-04-12 | 1993-01-19 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer |
| US5070384A (en) * | 1990-04-12 | 1991-12-03 | Actel Corporation | Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer |
| US5126282A (en) * | 1990-05-16 | 1992-06-30 | Actel Corporation | Methods of reducing anti-fuse resistance during programming |
| US5194759A (en) * | 1990-05-18 | 1993-03-16 | Actel Corporation | Methods for preventing disturbance of antifuses during programming |
| JP2597741B2 (ja) * | 1990-08-30 | 1997-04-09 | シャープ株式会社 | 不揮発性メモリ素子 |
| US5106773A (en) * | 1990-10-09 | 1992-04-21 | Texas Instruments Incorporated | Programmable gate array and methods for its fabrication |
| US5291496A (en) * | 1990-10-18 | 1994-03-01 | The United States Of America As Represented By The United States Department Of Energy | Fault-tolerant corrector/detector chip for high-speed data processing |
| JPH06505368A (ja) * | 1991-01-17 | 1994-06-16 | クロスポイント・ソルーションズ・インコーポレイテッド | フィールドプログラム可能なゲートアレイに使用するための改良されたアンチヒューズ回路構造およびその製造方法 |
| US5163180A (en) * | 1991-01-18 | 1992-11-10 | Actel Corporation | Low voltage programming antifuse and transistor breakdown method for making same |
| US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
| US5365105A (en) * | 1991-02-19 | 1994-11-15 | Texas Instruments Incorporated | Sidewall anti-fuse structure and method for making |
| EP0500034B1 (en) * | 1991-02-19 | 2001-06-06 | Texas Instruments Incorporated | Sidewall anti-fuse structure and method for making |
| US5625220A (en) * | 1991-02-19 | 1997-04-29 | Texas Instruments Incorporated | Sublithographic antifuse |
| US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
| EP0509631A1 (en) * | 1991-04-18 | 1992-10-21 | Actel Corporation | Antifuses having minimum areas |
| US5701027A (en) * | 1991-04-26 | 1997-12-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| US5557136A (en) * | 1991-04-26 | 1996-09-17 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| US5196724A (en) * | 1991-04-26 | 1993-03-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| US5242851A (en) * | 1991-07-16 | 1993-09-07 | Samsung Semiconductor, Inc. | Programmable interconnect device and method of manufacturing same |
| WO1993002473A1 (en) * | 1991-07-25 | 1993-02-04 | Massachusetts Institute Of Technology | Voltage programmable links for integrated circuits |
| US5641703A (en) * | 1991-07-25 | 1997-06-24 | Massachusetts Institute Of Technology | Voltage programmable links for integrated circuits |
| US5258643A (en) * | 1991-07-25 | 1993-11-02 | Massachusetts Institute Of Technology | Electrically programmable link structures and methods of making same |
| US5327024A (en) * | 1992-07-02 | 1994-07-05 | Quicklogic Corporation | Field programmable antifuse device and programming method therefor |
| US5544070A (en) * | 1991-07-31 | 1996-08-06 | Quicklogic Corporation | Programmed programmable device and method for programming antifuses of a programmable device |
| WO1993003497A1 (en) * | 1991-07-31 | 1993-02-18 | Quicklogic Corporation | Programming of antifuses |
| US5243226A (en) * | 1991-07-31 | 1993-09-07 | Quicklogic Corporation | Programming of antifuses |
| US5302546A (en) * | 1991-07-31 | 1994-04-12 | Quicklogic Corporation | Programming of antifuses |
| US5241496A (en) * | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
| US5341267A (en) * | 1991-09-23 | 1994-08-23 | Aptix Corporation | Structures for electrostatic discharge protection of electrical and other components |
| US5110754A (en) * | 1991-10-04 | 1992-05-05 | Micron Technology, Inc. | Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM |
| US5451811A (en) * | 1991-10-08 | 1995-09-19 | Aptix Corporation | Electrically programmable interconnect element for integrated circuits |
| US5321322A (en) * | 1991-11-27 | 1994-06-14 | Aptix Corporation | Programmable interconnect architecture without active devices |
| EP0558176A1 (en) * | 1992-02-26 | 1993-09-01 | Actel Corporation | Metal-to-metal antifuse with improved diffusion barrier layer |
| EP0564138A1 (en) * | 1992-03-31 | 1993-10-06 | STMicroelectronics, Inc. | Field programmable device |
| USRE40790E1 (en) * | 1992-06-23 | 2009-06-23 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
| US5229326A (en) * | 1992-06-23 | 1993-07-20 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
| DE69327824T2 (de) * | 1992-07-31 | 2000-07-06 | Stmicroelectronics, Inc. | Programmierbare Kontaktstruktur |
| US5294846A (en) * | 1992-08-17 | 1994-03-15 | Paivinen John O | Method and apparatus for programming anti-fuse devices |
| US5293133A (en) * | 1992-08-27 | 1994-03-08 | Quicklogic Corporation | Method of determining an electrical characteristic of an antifuse and apparatus therefor |
| WO1994007266A1 (en) * | 1992-09-23 | 1994-03-31 | Massachusetts Institute Of Technology | A voltage programmable link having reduced capacitance |
| US5264725A (en) * | 1992-12-07 | 1993-11-23 | Micron Semiconductor, Inc. | Low-current polysilicon fuse |
| US5314840A (en) * | 1992-12-18 | 1994-05-24 | International Business Machines Corporation | Method for forming an antifuse element with electrical or optical programming |
| US5447880A (en) * | 1992-12-22 | 1995-09-05 | At&T Global Information Solutions Company | Method for forming an amorphous silicon programmable element |
| US5270251A (en) * | 1993-02-25 | 1993-12-14 | Massachusetts Institute Of Technology | Incoherent radiation regulated voltage programmable link |
| EP0620586B1 (en) * | 1993-04-05 | 2001-06-20 | Denso Corporation | Semiconductor device having thin film resistor |
| US5498895A (en) * | 1993-07-07 | 1996-03-12 | Actel Corporation | Process ESD protection devices for use with antifuses |
| US5449947A (en) * | 1993-07-07 | 1995-09-12 | Actel Corporation | Read-disturb tolerant metal-to-metal antifuse and fabrication method |
| US5390141A (en) * | 1993-07-07 | 1995-02-14 | Massachusetts Institute Of Technology | Voltage programmable links programmed with low current transistors |
| US5572061A (en) * | 1993-07-07 | 1996-11-05 | Actel Corporation | ESD protection device for antifuses with top polysilicon electrode |
| US5619063A (en) * | 1993-07-07 | 1997-04-08 | Actel Corporation | Edgeless, self-aligned, differential oxidation enhanced and difusion-controlled minimum-geometry antifuse and method of fabrication |
| US5369054A (en) * | 1993-07-07 | 1994-11-29 | Actel Corporation | Circuits for ESD protection of metal-to-metal antifuses during processing |
| US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
| US5856234A (en) * | 1993-09-14 | 1999-01-05 | Actel Corporation | Method of fabricating an antifuse |
| US5485031A (en) * | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| JPH07211873A (ja) * | 1994-01-24 | 1995-08-11 | Toshiba Corp | アンチフュ−ズ素子 |
| US5537108A (en) * | 1994-02-08 | 1996-07-16 | Prolinx Labs Corporation | Method and structure for programming fuses |
| US5726482A (en) * | 1994-02-08 | 1998-03-10 | Prolinx Labs Corporation | Device-under-test card for a burn-in board |
| US5813881A (en) * | 1994-02-08 | 1998-09-29 | Prolinx Labs Corporation | Programmable cable and cable adapter using fuses and antifuses |
| US5572409A (en) * | 1994-02-08 | 1996-11-05 | Prolinx Labs Corporation | Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board |
| US5834824A (en) * | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
| US5808351A (en) * | 1994-02-08 | 1998-09-15 | Prolinx Labs Corporation | Programmable/reprogramable structure using fuses and antifuses |
| US5917229A (en) * | 1994-02-08 | 1999-06-29 | Prolinx Labs Corporation | Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect |
| US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
| US6159836A (en) * | 1994-09-16 | 2000-12-12 | Stmicroelectronics, Inc. | Method for forming programmable contact structure |
| US5962815A (en) * | 1995-01-18 | 1999-10-05 | Prolinx Labs Corporation | Antifuse interconnect between two conducting layers of a printed circuit board |
| US5753947A (en) * | 1995-01-20 | 1998-05-19 | Micron Technology, Inc. | Very high-density DRAM cell structure and method for fabricating it |
| US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US5751012A (en) * | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
| US5879955A (en) * | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
| KR100253029B1 (ko) * | 1995-06-07 | 2000-04-15 | 로데릭 더블류 루이스 | 불휘발성 메모리 셀내에서 다중 상태의 물질을 이용하는 스택·트랜치형 다이오드 |
| US5789758A (en) * | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
| US6420725B1 (en) * | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| US5869843A (en) * | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
| US5906042A (en) * | 1995-10-04 | 1999-05-25 | Prolinx Labs Corporation | Method and structure to interconnect traces of two conductive layers in a printed circuit board |
| US5767575A (en) * | 1995-10-17 | 1998-06-16 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US5837564A (en) * | 1995-11-01 | 1998-11-17 | Micron Technology, Inc. | Method for optimal crystallization to obtain high electrical performance from chalcogenides |
| US5744980A (en) * | 1996-02-16 | 1998-04-28 | Actel Corporation | Flexible, high-performance static RAM architecture for field-programmable gate arrays |
| US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US5872338A (en) * | 1996-04-10 | 1999-02-16 | Prolinx Labs Corporation | Multilayer board having insulating isolation rings |
| US6025220A (en) * | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
| US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
| US6337266B1 (en) * | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| US5985698A (en) * | 1996-07-22 | 1999-11-16 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US5789277A (en) | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
| US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
| US5812441A (en) * | 1996-10-21 | 1998-09-22 | Micron Technology, Inc. | MOS diode for use in a non-volatile memory cell |
| US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| KR100337658B1 (ko) * | 1997-04-03 | 2002-05-24 | 사토 요시하루 | 회로 기판 및 검출기 그리고 이의 제조 방법 |
| US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| US6087689A (en) | 1997-06-16 | 2000-07-11 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
| US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| US6034427A (en) * | 1998-01-28 | 2000-03-07 | Prolinx Labs Corporation | Ball grid array structure and method for packaging an integrated circuit chip |
| US5955751A (en) * | 1998-08-13 | 1999-09-21 | Quicklogic Corporation | Programmable device having antifuses without programmable material edges and/or corners underneath metal |
| US6107165A (en) | 1998-08-13 | 2000-08-22 | Quicklogic Corporation | Metal-to-metal antifuse having improved barrier layer |
| US7157314B2 (en) * | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| US6034882A (en) | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| US6385074B1 (en) | 1998-11-16 | 2002-05-07 | Matrix Semiconductor, Inc. | Integrated circuit structure including three-dimensional memory array |
| US6351406B1 (en) | 1998-11-16 | 2002-02-26 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| GB9922572D0 (en) * | 1999-09-24 | 1999-11-24 | Koninkl Philips Electronics Nv | Capacitive sensing array devices |
| US6836000B1 (en) * | 2000-03-01 | 2004-12-28 | Micron Technology, Inc. | Antifuse structure and method of use |
| US6631085B2 (en) | 2000-04-28 | 2003-10-07 | Matrix Semiconductor, Inc. | Three-dimensional memory array incorporating serial chain diode stack |
| US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
| US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
| US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
| US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| US6624011B1 (en) | 2000-08-14 | 2003-09-23 | Matrix Semiconductor, Inc. | Thermal processing for three dimensional circuits |
| CN101179079B (zh) | 2000-08-14 | 2010-11-03 | 矩阵半导体公司 | 密集阵列和电荷存储器件及其制造方法 |
| US6580124B1 (en) | 2000-08-14 | 2003-06-17 | Matrix Semiconductor Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
| US6777773B2 (en) * | 2000-08-14 | 2004-08-17 | Matrix Semiconductor, Inc. | Memory cell with antifuse layer formed at diode junction |
| US6492706B1 (en) * | 2000-12-13 | 2002-12-10 | Cypress Semiconductor Corp. | Programmable pin flag |
| US6678848B1 (en) | 2000-12-21 | 2004-01-13 | Actel Corporation | Programming circuitry for configurable FPGA I/O |
| US6627530B2 (en) | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
| US6661730B1 (en) | 2000-12-22 | 2003-12-09 | Matrix Semiconductor, Inc. | Partial selection of passive element memory cell sub-arrays for write operation |
| US6545898B1 (en) | 2001-03-21 | 2003-04-08 | Silicon Valley Bank | Method and apparatus for writing memory arrays using external source of high programming voltage |
| US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
| US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
| US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
| US6525953B1 (en) | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
| EP1436815B1 (en) * | 2001-09-18 | 2010-03-03 | Kilopass Technology, Inc. | Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric |
| US6798693B2 (en) * | 2001-09-18 | 2004-09-28 | Kilopass Technologies, Inc. | Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric |
| US6965156B1 (en) | 2002-12-27 | 2005-11-15 | Actel Corporation | Amorphous carbon metal-to-metal antifuse with adhesion promoting layers |
| US7459763B1 (en) | 2001-10-02 | 2008-12-02 | Actel Corporation | Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material |
| US20030062596A1 (en) | 2001-10-02 | 2003-04-03 | Actel Corporation | Metal-to-metal antifuse employing carbon-containing antifuse material |
| US6728126B1 (en) | 2002-12-20 | 2004-04-27 | Actel Corporation | Programming methods for an amorphous carbon metal-to-metal antifuse |
| US7390726B1 (en) | 2001-10-02 | 2008-06-24 | Actel Corporation | Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer |
| US6766960B2 (en) * | 2001-10-17 | 2004-07-27 | Kilopass Technologies, Inc. | Smart card having memory using a breakdown phenomena in an ultra-thin dielectric |
| US6700151B2 (en) * | 2001-10-17 | 2004-03-02 | Kilopass Technologies, Inc. | Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric |
| US6624485B2 (en) | 2001-11-05 | 2003-09-23 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
| US6853049B2 (en) * | 2002-03-13 | 2005-02-08 | Matrix Semiconductor, Inc. | Silicide-silicon oxide-semiconductor antifuse device and method of making |
| US6777757B2 (en) * | 2002-04-26 | 2004-08-17 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor |
| US6992925B2 (en) * | 2002-04-26 | 2006-01-31 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline |
| US6898116B2 (en) * | 2002-04-26 | 2005-05-24 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection |
| US6940751B2 (en) * | 2002-04-26 | 2005-09-06 | Kilopass Technologies, Inc. | High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown |
| US6611165B1 (en) | 2002-06-25 | 2003-08-26 | Micron Technology, Inc. | Antifuse circuit with improved gate oxide reliabilty |
| US6737675B2 (en) | 2002-06-27 | 2004-05-18 | Matrix Semiconductor, Inc. | High density 3D rail stack arrays |
| US6650143B1 (en) | 2002-07-08 | 2003-11-18 | Kilopass Technologies, Inc. | Field programmable gate array based upon transistor gate oxide breakdown |
| US7031209B2 (en) * | 2002-09-26 | 2006-04-18 | Kilopass Technology, Inc. | Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric |
| US7042772B2 (en) * | 2002-09-26 | 2006-05-09 | Kilopass Technology, Inc. | Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric |
| US20060249753A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes |
| US6791891B1 (en) | 2003-04-02 | 2004-09-14 | Kilopass Technologies, Inc. | Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage |
| US6956278B2 (en) * | 2003-06-30 | 2005-10-18 | Matrix Semiconductor, Inc. | Low-density, high-resistivity titanium nitride layer for use as a contact for low-leakage dielectric layers |
| US6924664B2 (en) * | 2003-08-15 | 2005-08-02 | Kilopass Technologies, Inc. | Field programmable gate array |
| US7177183B2 (en) | 2003-09-30 | 2007-02-13 | Sandisk 3D Llc | Multiple twin cell non-volatile memory array and logic block structure and method therefor |
| US6972986B2 (en) * | 2004-02-03 | 2005-12-06 | Kilopass Technologies, Inc. | Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown |
| US7064973B2 (en) * | 2004-02-03 | 2006-06-20 | Klp International, Ltd. | Combination field programmable gate array allowing dynamic reprogrammability |
| US20050218929A1 (en) * | 2004-04-02 | 2005-10-06 | Man Wang | Field programmable gate array logic cell and its derivatives |
| US7755162B2 (en) | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
| CA2520140C (en) * | 2004-05-06 | 2007-05-15 | Sidense Corp. | Split-channel antifuse array architecture |
| US8767433B2 (en) | 2004-05-06 | 2014-07-01 | Sidense Corp. | Methods for testing unprogrammed OTP memory |
| US8735297B2 (en) | 2004-05-06 | 2014-05-27 | Sidense Corporation | Reverse optical proximity correction method |
| US9123572B2 (en) | 2004-05-06 | 2015-09-01 | Sidense Corporation | Anti-fuse memory cell |
| US7511982B2 (en) * | 2004-05-06 | 2009-03-31 | Sidense Corp. | High speed OTP sensing scheme |
| US7164290B2 (en) * | 2004-06-10 | 2007-01-16 | Klp International, Ltd. | Field programmable gate array logic unit and its cluster |
| US20050275427A1 (en) * | 2004-06-10 | 2005-12-15 | Man Wang | Field programmable gate array logic unit and its cluster |
| US7135886B2 (en) * | 2004-09-20 | 2006-11-14 | Klp International, Ltd. | Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control |
| US7193436B2 (en) * | 2005-04-18 | 2007-03-20 | Klp International Ltd. | Fast processing path using field programmable gate array logic units |
| US20060268593A1 (en) * | 2005-05-25 | 2006-11-30 | Spansion Llc | Read-only memory array with dielectric breakdown programmability |
| US20090135640A1 (en) * | 2007-11-28 | 2009-05-28 | International Business Machines Corporation | Electromigration-programmable semiconductor device with bidirectional resistance change |
| WO2010100995A1 (ja) * | 2009-03-02 | 2010-09-10 | 株式会社 村田製作所 | アンチヒューズ素子 |
| US20100283053A1 (en) * | 2009-05-11 | 2010-11-11 | Sandisk 3D Llc | Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature |
| CN102473674B (zh) * | 2009-07-09 | 2015-08-12 | 株式会社村田制作所 | 反熔丝元件 |
| JP5467537B2 (ja) * | 2009-07-22 | 2014-04-09 | 株式会社村田製作所 | アンチヒューズ素子 |
| US8975724B2 (en) | 2012-09-13 | 2015-03-10 | Qualcomm Incorporated | Anti-fuse device |
| US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
| US10127993B2 (en) | 2015-07-29 | 2018-11-13 | National Chiao Tung University | Dielectric fuse memory circuit and operation method thereof |
| US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
| CN108470676A (zh) * | 2018-04-04 | 2018-08-31 | 睿力集成电路有限公司 | 击穿式电熔丝结构及其形成方法、半导体器件 |
| US11074985B1 (en) | 2020-02-25 | 2021-07-27 | HeFeChip Corporation Limited | One-time programmable memory device and method for operating the same |
| US11152381B1 (en) | 2020-04-13 | 2021-10-19 | HeFeChip Corporation Limited | MOS transistor having lower gate-to-source/drain breakdown voltage and one-time programmable memory device using the same |
| US11114140B1 (en) | 2020-04-23 | 2021-09-07 | HeFeChip Corporation Limited | One time programmable (OTP) bits for physically unclonable functions |
| US11437082B2 (en) | 2020-05-17 | 2022-09-06 | HeFeChip Corporation Limited | Physically unclonable function circuit having lower gate-to-source/drain breakdown voltage |
| CN115623778A (zh) * | 2021-07-14 | 2023-01-17 | 联华电子股份有限公司 | 一次性可编程存储单元及其制造方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2784389A (en) * | 1954-12-31 | 1957-03-05 | Ibm | Information storage unit |
| US3423646A (en) * | 1965-02-01 | 1969-01-21 | Sperry Rand Corp | Computer logic device consisting of an array of tunneling diodes,isolators and short circuits |
| US3634929A (en) * | 1968-11-02 | 1972-01-18 | Tokyo Shibaura Electric Co | Method of manufacturing semiconductor integrated circuits |
| US3576549A (en) * | 1969-04-14 | 1971-04-27 | Cogar Corp | Semiconductor device, method, and memory array |
| US3838442A (en) * | 1970-04-15 | 1974-09-24 | Ibm | Semiconductor structure having metallization inlaid in insulating layers and method for making same |
| US3742592A (en) * | 1970-07-13 | 1973-07-03 | Intersil Inc | Electrically alterable integrated circuit read only memory unit and process of manufacturing |
| GB1311178A (en) * | 1970-09-19 | 1973-03-21 | Ferranti Ltd | Semiconductor devices |
| FR2134172B1 (ja) * | 1971-04-23 | 1977-03-18 | Radiotechnique Compelec | |
| US4127900A (en) * | 1976-10-29 | 1978-11-28 | Massachusetts Institute Of Technology | Reading capacitor memories with a variable voltage ramp |
| CA1135854A (en) * | 1977-09-30 | 1982-11-16 | Michel Moussie | Programmable read only memory cell |
| EP0072603B1 (en) * | 1978-06-14 | 1986-10-01 | Fujitsu Limited | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
| DE2832388C2 (de) * | 1978-07-24 | 1986-08-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat |
| US4322822A (en) * | 1979-01-02 | 1982-03-30 | Mcpherson Roger K | High density VMOS electrically programmable ROM |
| JPS5656677A (en) * | 1979-10-13 | 1981-05-18 | Toshiba Corp | Semiconductor memory device |
| US4499557A (en) * | 1980-10-28 | 1985-02-12 | Energy Conversion Devices, Inc. | Programmable cell for use in programmable electronic arrays |
| US4445134A (en) * | 1980-12-08 | 1984-04-24 | Ibm Corporation | Conductivity WSi2 films by Pt preanneal layering |
| US4398335A (en) * | 1980-12-09 | 1983-08-16 | Fairchild Camera & Instrument Corporation | Multilayer metal silicide interconnections for integrated circuits |
| JPS57118668A (en) * | 1981-01-14 | 1982-07-23 | Toshiba Corp | Fuse rom structure for semiconductor device |
| DE3175263D1 (en) * | 1981-06-25 | 1986-10-09 | Ibm | Electrically programmable read-only memory |
| US4455568A (en) * | 1981-08-27 | 1984-06-19 | American Microsystems, Inc. | Insulation process for integrated circuits |
| US4507756A (en) * | 1982-03-23 | 1985-03-26 | Texas Instruments Incorporated | Avalanche fuse element as programmable device |
| US4562639A (en) * | 1982-03-23 | 1986-01-07 | Texas Instruments Incorporated | Process for making avalanche fuse element with isolated emitter |
| US4507757A (en) * | 1982-03-23 | 1985-03-26 | Texas Instruments Incorporated | Avalanche fuse element in programmable memory |
| US4507851A (en) * | 1982-04-30 | 1985-04-02 | Texas Instruments Incorporated | Process for forming an electrical interconnection system on a semiconductor |
| US4543594A (en) * | 1982-09-07 | 1985-09-24 | Intel Corporation | Fusible link employing capacitor structure |
| US4505026A (en) * | 1983-07-14 | 1985-03-19 | Intel Corporation | CMOS Process for fabricating integrated circuits, particularly dynamic memory cells |
| JPS62128556A (ja) * | 1985-11-29 | 1987-06-10 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-05-09 US US06/861,519 patent/US4823181A/en not_active Expired - Lifetime
-
1987
- 1987-05-01 EP EP87303971A patent/EP0250078B1/en not_active Expired - Lifetime
- 1987-05-01 AT AT87303971T patent/ATE80499T1/de not_active IP Right Cessation
- 1987-05-01 DE DE8787303971T patent/DE3781597T2/de not_active Expired - Lifetime
- 1987-05-08 JP JP11222787A patent/JP2571785B2/ja not_active Expired - Lifetime
- 1987-05-09 KR KR1019870004581A patent/KR0162073B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4823181A (en) | 1989-04-18 |
| EP0250078B1 (en) | 1992-09-09 |
| DE3781597D1 (de) | 1992-10-15 |
| EP0250078A3 (en) | 1988-09-07 |
| JPS62281365A (ja) | 1987-12-07 |
| KR870011683A (ko) | 1987-12-26 |
| KR0162073B1 (ko) | 1998-12-01 |
| ATE80499T1 (de) | 1992-09-15 |
| DE3781597T2 (de) | 1993-01-07 |
| EP0250078A2 (en) | 1987-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2571785B2 (ja) | プログラマブル低インピーダンス・アンチ・ヒューズ素子 | |
| US4943538A (en) | Programmable low impedance anti-fuse element | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| EP0323078B1 (en) | Electrically-programmable low-impedance anti-fuse element | |
| US5412244A (en) | Electrically-programmable low-impedance anti-fuse element | |
| US5134457A (en) | Programmable low-impedance anti-fuse element | |
| US5485031A (en) | Antifuse structure suitable for VLSI application | |
| US5989943A (en) | Method for fabrication of programmable interconnect structure | |
| US8952487B2 (en) | Electronic circuit arrangement | |
| US5717230A (en) | Field programmable gate array having reproducible metal-to-metal amorphous silicon antifuses | |
| TW228036B (ja) | ||
| US4876220A (en) | Method of making programmable low impedance interconnect diode element | |
| US5298784A (en) | Electrically programmable antifuse using metal penetration of a junction | |
| US5163180A (en) | Low voltage programming antifuse and transistor breakdown method for making same | |
| US7242072B2 (en) | Electrically programmable fuse for silicon-on-insulator (SOI) technology | |
| EP0455414A1 (en) | Integrated circuits having antifuses | |
| US6913954B2 (en) | Programmable fuse device | |
| JPH0722513A (ja) | 半導体装置及びその製造方法 | |
| JP2007073576A (ja) | ヒューズ素子及びその切断方法 | |
| US5789796A (en) | Programmable anti-fuse device and method for manufacturing the same | |
| JPH06510634A (ja) | アモルファスシリコンアンチヒューズ及びその製造方法 | |
| JPS6249651A (ja) | アンチヒユ−ズ、その製法、電気的にプログラム可能なメモリ・セル、メモリ・セルをプログラムする方法 | |
| EP0618620A1 (en) | Semiconductor fuse structures | |
| JPH0574947A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |