KR20090098287A - 반도체 소자의 퓨즈 및 그 제조 방법 - Google Patents

반도체 소자의 퓨즈 및 그 제조 방법 Download PDF

Info

Publication number
KR20090098287A
KR20090098287A KR1020080023553A KR20080023553A KR20090098287A KR 20090098287 A KR20090098287 A KR 20090098287A KR 1020080023553 A KR1020080023553 A KR 1020080023553A KR 20080023553 A KR20080023553 A KR 20080023553A KR 20090098287 A KR20090098287 A KR 20090098287A
Authority
KR
South Korea
Prior art keywords
fuse
film
phase change
interlayer insulating
change material
Prior art date
Application number
KR1020080023553A
Other languages
English (en)
Other versions
KR100979348B1 (ko
Inventor
김석민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080023553A priority Critical patent/KR100979348B1/ko
Publication of KR20090098287A publication Critical patent/KR20090098287A/ko
Application granted granted Critical
Publication of KR100979348B1 publication Critical patent/KR100979348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 퓨즈 및 그 제조 방법에 관한 것으로, 상변화 물질로 퓨즈를 형성함으로써, 전기적 에너지의 크기에 따라 임의로 비정질과 결정질의 상을 가변시킬 수 있기 때문에, 리페어 오류로 인한 수율 저하를 원천적으로 방지할 수 있으며, 퓨즈 상부의 층간 절연막을 오픈시키는 리페어 식각 공정을 생략할 수 있으므로 공정이 단순화되는 기술을 개시한다.

Description

반도체 소자의 퓨즈 및 그 제조 방법{FUSE OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자의 퓨즈 및 그 제조 방법에 관한 것이다. 특히, 상변화 물질로 형성된 퓨즈 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화 되어감에 따라 디램(DRAM) 소자의 경우 메모리 용량이 증가되면서 칩(chip)의 크기도 증가되는데, 이러한 반도체 소자 제조시에 수많은 미세 셀 중에서 한 개의 셀에서라도 결함이 발생되면 소자 전체를 불량품으로 처리하여 폐기하므로 소자 수율(yield)이 낮다.
따라서, 현재는 메모리 내에 미리 형성해둔 여분의 리던던시(redundancy) 셀을 제조 과정 중 불량이 발생된 셀과 교체 사용하여 전체 메모리를 되살려 주는 방법으로 칩의 수율 향상을 이루고 있다.
이러한 리던던시 셀을 이용한 리페어 작업은 웨이퍼 가공 완료 후 테스트를 통해 불량 메모리 셀을 골라내면, 그에 해당하는 어드레스(address)를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다.
따라서, 실제 사용 시에 불량 라인에 해당하는 어드레스 신호가 입력되면 불 량 셀 대신 예비 라인으로 선택이 바뀌게 되는 것이다.
상기와 같은 리페어 작업을 수행하기 위해선 반도체 소자를 완성한 다음, 불량이 발생된 회로를 리페어 시키기 위하여 퓨즈 라인 상부의 산화막을 제거하여 퓨즈 박스를 오픈(open) 시키고, 해당되는 퓨즈 라인을 레이저(laser)를 투과하여 절단해야 한다.
이때, 상기 레이저의 조사에 의해 끊어지는 배선을 퓨즈 라인이라 하고, 그 끊어진 부위와 이를 둘러싼 영역을 퓨즈 박스라 한다.
도 1은 종래 기술에 따른 반도체 소자의 퓨즈를 도시한 단면도이다.
도 1을 참조하면, 하부 구조물이 구비된 반도체 기판(100) 상부에 제 1 금속 배선(110)을 형성한다. 여기서, 제 1 금속 배선(110) 형성 시 퓨즈 영역에 퓨즈(120)를 형성한다.
이때, 퓨즈(120)는 구리, 알루미늄과 같은 금속 물질 또는 폴리실리콘층으로 형성하는 것이 바람직하다.
그리고, 제 1 금속 배선(110) 상에 층간 절연막(130)을 형성한다.
이때, 제 1 층간 절연막(130) 내에 제 1 금속 배선(110)에 접속되는 금속 콘택(140)이 구비된다.
다음에, 금속 콘택(110)에 접속되는 제 2 금속 배선(150)을 형성하고, 제 2 금속 배선(150) 상에 제 2 층간 절연막(160) 및 보호막(미도시)을 형성한다.
그 다음, 리페어 식각을 진행하여 퓨즈(120) 상부의 상기 보호막(미도시), 제 2 층간 절연막(160), 제 1 층간 절연막(130)을 식각하여 퓨즈 박스(170)를 형성 한다. 이때, 퓨즈(120) 상부에 제 1 층간 절연막(130)이 잔류되도록 하여야 한다.
그 다음, 레이저를 이용한 리페어 공정으로 해당 퓨즈(120)를 이용하여 컷팅(Cutting)한다. 이때, 상기 리페어 공정은 설정된 레이저 빔의 크기로 퓨즈(120)에 레이저를 주사하여 해당 퓨즈(120)를 컷팅하게 된다.
상술한 종래 기술에 따른 반도체 소자의 제조 방법에서, 상기 리페어 공정은 퓨즈 상부의 보호막 및 층간 절연막을 식각하는 공정이 필요하고, 퓨즈 상부에 잔존하는 층간 절연막의 두께에 따라 퓨즈 컷팅 성공률이 달라지기 때문에 그 공정이 어렵다.
또한, 상기 퓨즈를 컷팅하는 공정은 레이저의 열 에너지를 이용하여 진행되는데, 소자가 집적화됨에 따라 퓨즈 간의 간격이 줄어들고, 이에 따라 해당 퓨즈가 아닌 주변의 퓨즈가 원치않게 컷팅되거나, 해당 퓨즈가 완전하게 컷팅되지 않는 문제점이 있다.
이를 극복하기 위해 레이저의 열 에너지를 대신하여 전기적 에너지를 이용한 리페어 공정을 진행하는 E-퓨즈가 제안되었다. 상기 E-퓨즈는 퓨즈 양단에 전기 에너지를 인가하여 퓨즈 물질에 EM(Elecro Migration) 현상이 일어나고, 이런 현상으로 인해 퓨즈의 저항이 변하게 되면서 퓨즈 컷팅의 효과를 얻을 수 있으나, 한번 리페어 공정을 진행하게 되면 컷팅된 퓨즈를 재생할 수 없으므로, 리페어 공정 시 발생한 오류에 의해 수율 저하를 야기시키는 문제점이 있다.
본 발명은 상변화 물질로 형성된 퓨즈를 형성함으로써, 전기적 에너지의 크기에 따라 임의로 비정질과 결정질의 상을 가변시킬 수 있기 때문에, 리페어 오류로 인한 수율 저하를 원천적으로 방지하고, 레이저 리페어 공정 시 퓨즈 상부의 층간 절연막을 오픈시키는 리페어 식각 공정을 생략할 수 있으므로 공정이 단순화되는 반도체 소자의 퓨즈 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 퓨즈는
반도체 기판 상부에 구비된 제 1 금속 배선과,
상기 제 1 금속 배선 상부에 구비된 층간 절연막과,
상기 층간 절연막 상부에 구비된 제 2 금속 배선과,
상기 제 1 금속 배선과 제 2 금속 배선을 연결시키며, 상기 층간 절연막을 관통하는 수직 구조의 퓨즈를 포함하되, 상기 퓨즈는 상변화 물질로 형성된 것을 특징으로 하고,
상기 상변화 물질은 GST막인 것과,
상기 GST막은 GeSb2Te4막 및 Ge2Sb2Te5막 중 선택된 어느 하나로 형성하는 것과,
상기 제 1 및 제 2 금속 배선에 전기적 에너지를 가하여 상기 상변화 물질의 상을 변화시키는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 퓨즈 제조 방법은
하부 구조물이 구비된 반도체 기판 상부에 제 1 금속 배선을 형성하는 단계와,
상기 제 1 금속 배선 상부에 층간 절연막을 형성하는 단계와,
상기 층간 절연막을 식각하여 상기 제 1 금속 배선을 노출시키는 콘택홀을 형성하는 단계와,
상기 콘택홀에 상변화 물질을 매립하여 수직 구조의 퓨즈를 형성하는 단계와,
상기 층간 절연막 상부에 상기 퓨즈와 접속하는 제 2 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하고,
상기 상변화막은 GST막인 것과,
상기 GST막은 GeSb2Te4막 및 Ge2Sb2Te5막 중 선택된 어느 하나로 형성하는 것과,
상기 금속 배선에 전기 에너지를 인가하여 상기 상변화 물질의 상을 변화시키는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 반도체 소자의 퓨즈는
반도체 기판 상부에 구비된 수평 구조의 퓨즈와,
상기 퓨즈 양끝단에 구비된 금속 배선과,
상기 퓨즈 상부에 구비된 층간 절연막을 포함하되, 상기 수평 구조의 퓨즈는 상변화 물질로 형성된 것을 특징으로 하고,
상기 상변화 물질은 GST막인 것과,
상기 GST막은 GeSb2Te4막 및 Ge2Sb2Te5막 중 선택된 어느 하나로 형성하는 것과,
상기 금속 배선에 전기적 에너지를 인가하여 상기 상변화 물질의 상을 변화시키는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 퓨즈 및 그 제조 방법은 상변화 물질로 형성된 퓨즈를 형성함으로써, 전기적 에너지의 크기에 따라 임의로 비정질과 결정질의 상을 가변시킬 수 있기 때문에, 리페어 오류로 인한 수율 저하를 원천적으로 방지하고, 레이저 리페어 공정 시 퓨즈 상부의 층간 절연막을 오픈시키는 리페어 식각 공정을 생략할 수 있으므로 공정이 단순화되는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명에 따른 반도체 소자의 퓨즈를 도시한 단면도이다.
도 2를 참조하면, 하부 구조물이 구비된 반도체 기판(200) 상부에 제 1 금속 배선(210)이 형성되고, 제 1 금속 배선(210)을 포함하는 전체 상부에 층간 절연막(220)이 구비된다.
그리고, 층간 절연막(220)을 관통하여 제 1 금속 배선(210)과 연결되는 콘택이 구비되는데, 상기 콘택이 수직 구조의 퓨즈(230)로 사용된다. 여기서, 퓨즈(230)는 상변화 물질로 형성하는 것이 바람직하다.
이때, 상기 상변화 물질은 GST 물질로 형성하며, 상기 GST 물질은 GeSb2Te4막 및 Ge2Sb2Te5막 중 선택된 어느 하나인 것이 바람직하다.
그 다음, 층간 절연막(220) 상부에 퓨즈(230)와 접속되는 제 2 금속 배선(230)이 구비된다. 그리고, 제 2 금속 배선(230)을 포함하는 전체 상부에 보호막(240)이 구비된다.
여기서, 제 1 및 제 2 금속 배선(210, 230)에 전기 에너지를 인가하여 상기 상변화 물질의 상을 변화시키면, 변화된 상에 따라 저항의 크기가 달라지고, 저항 크기에 따라 전류의 흐름 여부가 결정되어 기존의 퓨즈의 방식과 동일한 효과를 얻을 수 있다. 또한, 수직 구조로 퓨즈를 형성함에 따라 퓨즈 영역의 면적을 감소시킬 수 있는 효과가 있다.
도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 퓨즈 형성 방법을 도시한 것이다.
도 3a를 참조하면, 셀 영역(Ⅰ) 및 퓨즈 영역(Ⅱ)의 반도체 기판(300) 상부에 제 1 금속 배선(310)을 형성한다. 다음에, 제 1 금속 배선(310)을 포함하는 전체 상부에 제 1 층간 절연막(320)을 형성한다.
도 3b를 참조하면, 제 1 층간 절연막(320)을 식각하여 상기 셀 영역(Ⅰ) 및 퓨즈 영역(Ⅱ)의 제 1 금속 배선(310)을 각각 노출시키는 콘택홀(미도시)을 형성한다. 다음에, 상기 셀 영역(Ⅰ)의 콘택홀(미도시)은 도전물질로 매립하여 금속 콘택(330)을 형성하고, 상기 퓨즈 영역(Ⅱ)의 콘택홀(미도시)은 상변화 물질로 매립하여 수직 구조의 퓨즈(335)를 형성한다.
여기서, 상기 상변화 물질은 전기적, 열적 에너지 조건에 따라 결정질과 비정질을 가변적으로 상전이(Phase Change) 가능한 물질을 말한다.
상기 상변화 물질(GST)로는 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)로 이루어진 화합물막이며, 예를 들면, GeSb2Te4막 및 Ge2Sb2Te5막이 있다.
도 3c를 참조하면, 제 1 층간 절연막(320) 상부에 상기 셀 영역(Ⅰ)의 금속 콘택(330) 및 상기 퓨즈 영역(Ⅱ)의 수직 구조의 퓨즈(335)와 각각 접속되는 제 2 금속 배선(340)을 형성한다.
여기서, 제 1 금속 배선(310) 및 제 2 금속 배선(340)은 게이트, 비트라인 및 메탈 라인 등의 기존 배선을 포함한다.
도 3d를 참조하면, 제 2 금속 배선(340)을 포함하는 전체 상부에 보호막(350)을 형성한다.
이때, 상기 상변화 물질을 이용하여 형성한 퓨즈는 금속 배선에 인가된 전기 에너지를 이용하여 상기 상변화 물질의 상을 가변적으로 변화시키게 되고, 이때 변화된 상에 따라 저항의 크기가 달라진다. 결국 퓨즈의 저항 크기의 정도에 따라 전 류 흐름 여부가 결정되게 된다. 따라서, 퓨즈 상부의 층간 절연막 및 보호막을 식각하여 퓨즈 영역을 오픈시키는 리페어 식각 공정을 수행하지 않아도 된다.
예를 들어, 결정질 상태의 상변화 물질을 이용하여 수직 구조의 퓨즈를 형성하는 경우, 후속 리페어 공정 시 임의의 퓨즈를 비정질 상태로 변화시켜 전류가 흐르지 않도록 하는 방법이 있으며, 이는 기존의 레이저 리페어 방식과 동일하다.
또한, 비정질 상태의 상변화 물질을 이용하여 수직 구조의 퓨즈를 형성하는 경우, 후속 리페어 공정 시 결정질로 변화시켜 전류를 흐르게 하는 방법이 있으며, 이는 기존의 안티 퓨즈(Anti-Fuse) 방식과 동일하다.
도 4는 본 발명의 다른 실시예에 따른 반도체 소자의 퓨즈를 도시한 단면도이다.
도 4를 참조하면, 하부 구조물이 구비된 반도체 기판(400) 상부에 수평 구조의 퓨즈(410)가 구비되어 있다. 여기서, 퓨즈(410)는 상변화 물질을 이용하여 형성하는 것이 바람직하다.
그리고, 퓨즈(410) 양단에는 금속 배선(420)이 접속되어 구비되며, 퓨즈(410) 상부에 층간 절연막(430) 및 보호막(440)이 구비된다. 상기 '도 4'에 도시된 반도체 소자는 전기적 에너지를 이용하여 상변화 물질의 상을 변화시켜 퓨즈 컷팅과 동일한 효과를 얻을 수 있으며, 퓨즈 상부에 형성된 층간 절연막을 식각하는 리페어 식각 공정을 수행하지 않아도 되므로 리페어 공정의 수율이 향상된다.
이와 같이, 상변화 물질로 퓨즈를 형성함으로써, 전기적 에너지의 크기에 따라 임의로 비정질과 결정질의 상을 가변시킬 수 있기 때문에, 리페어 오류로 인한 수율 저하를 원천적으로 방지할 수 있다.
도 1은 종래 기술에 따른 반도체 소자의 퓨즈를 도시한 단면도.
도 2는 본 발명에 따른 반도체 소자의 퓨즈를 도시한 단면도.
도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 퓨즈 제조 방법을 도시한 단면도들.
도 4는 본 발명의 다른 실시예에 따른 반도체 소자의 퓨즈를 도시한 단면도.
< 도면의 주요 부분에 대한 부호 설명 >
300 : 반도체 기판 310 : 제 1 금속 배선
320 : 제 1 층간 절연막 330 : 금속 콘택
335 : 퓨즈 340 : 제 2 금속 배선
350 : 제 2 층간 절연막

Claims (12)

  1. 반도체 기판 상부에 구비된 제 1 금속 배선;
    상기 제 1 금속 배선 상부에 구비된 층간 절연막;
    상기 층간 절연막 상부에 구비된 제 2 금속 배선; 및
    상기 제 1 금속 배선과 제 2 금속 배선을 연결시키며 상기 층간 절연막을 관통하는 수직 구조의 퓨즈를 포함하되, 상기 퓨즈는 상변화 물질로 형성된 것을 특징으로 하는 반도체 소자의 퓨즈.
  2. 제 1 항에 있어서,
    상기 상변화 물질은 GST막인 것을 특징으로 하는 반도체 소자의 퓨즈.
  3. 제 2 항에 있어서,
    상기 GST막은 GeSb2Te4막 및 Ge2Sb2Te5막 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 퓨즈.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 금속 배선에 전기적 에너지를 가하여 상기 상변화 물질의 상을 변화시키는 것을 특징으로 하는 반도체 소자의 퓨즈.
  5. 하부 구조물이 구비된 반도체 기판 상부에 제 1 금속 배선을 형성하는 단계;
    상기 제 1 금속 배선 상부에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 식각하여 상기 제 1 금속 배선을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀에 상변화 물질을 매립하여 수직 구조의 퓨즈를 형성하는 단계; 및
    상기 층간 절연막 상부에 상기 퓨즈와 접속하는 제 2 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 제조 방법.
  6. 제 5 항에 있어서,
    상기 상변화막은 GST막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 GST막은 GeSb2Te4막 및 Ge2Sb2Te5막 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 5 항에 있어서,
    상기 금속 배선에 전기 에너지를 인가하여 상기 상변화 물질의 상을 변화시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 반도체 기판 상부에 구비된 수평 구조의 퓨즈;
    상기 퓨즈 양끝단에 구비된 금속 배선; 및
    상기 퓨즈 상부에 구비된 층간 절연막을 포함하되, 상기 수평 구조의 퓨즈는 상변화 물질로 형성된 것을 특징으로 하는 반도체 소자의 퓨즈.
  10. 제 9 항에 있어서,
    상기 상변화 물질은 GST막인 것을 특징으로 하는 반도체 소자의 퓨즈.
  11. 제 10 항에 있어서,
    상기 GST막은 GeSb2Te4막 및 Ge2Sb2Te5막 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 퓨즈.
  12. 제 9 항에 있어서,
    상기 금속 배선에 전기적 에너지를 인가하여 상기 상변화 물질의 상을 변화시키는 것을 특징으로 하는 반도체 소자의 퓨즈.
KR1020080023553A 2008-03-13 2008-03-13 반도체 소자의 퓨즈 및 그 제조 방법 KR100979348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080023553A KR100979348B1 (ko) 2008-03-13 2008-03-13 반도체 소자의 퓨즈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080023553A KR100979348B1 (ko) 2008-03-13 2008-03-13 반도체 소자의 퓨즈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090098287A true KR20090098287A (ko) 2009-09-17
KR100979348B1 KR100979348B1 (ko) 2010-08-31

Family

ID=41357388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023553A KR100979348B1 (ko) 2008-03-13 2008-03-13 반도체 소자의 퓨즈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100979348B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416637B2 (en) 2009-12-24 2013-04-09 SK Hynix Inc. Semiconductor memory apparatus, and circuit and method for controlling faulty address therein

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103604A (ja) 2002-09-04 2004-04-02 Toshiba Corp ヒューズ装置
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US7317200B2 (en) * 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7923813B2 (en) * 2005-05-24 2011-04-12 Nxp B.V. Anti-fuse memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416637B2 (en) 2009-12-24 2013-04-09 SK Hynix Inc. Semiconductor memory apparatus, and circuit and method for controlling faulty address therein

Also Published As

Publication number Publication date
KR100979348B1 (ko) 2010-08-31

Similar Documents

Publication Publication Date Title
JP4480649B2 (ja) ヒューズ素子及びその切断方法
US7888772B2 (en) Electronic fuse having heat spreading structure
KR102086466B1 (ko) 반도체 장치 및 그 제조 방법
JP5430879B2 (ja) 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
JP4995512B2 (ja) 半導体装置
US20100327400A1 (en) Fuse structure and fabrication method thereof
KR100979348B1 (ko) 반도체 소자의 퓨즈 및 그 제조 방법
KR20060112117A (ko) 반도체소자의 퓨즈 구조 및 그 형성방법
US20100224955A1 (en) Fuses of semiconductor device and method of forming the same
KR101119161B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
JP5492929B2 (ja) 半導体装置の製造方法
US9196527B2 (en) Fuse structure for high integrated semiconductor device
CN101364589A (zh) 熔丝盒及其制造方法及修补半导体器件中该熔丝盒的方法
KR20140007191A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
US8164156B2 (en) Fuse structure for high integrated semiconductor device
WO2021180124A1 (zh) 半导体结构及其形成方法、熔丝阵列
KR100853460B1 (ko) 반도체 장치 제조방법
KR101087796B1 (ko) 반도체 소자의 퓨즈
KR100954417B1 (ko) 반도체 소자의 퓨즈 형성 방법
KR20080098893A (ko) 반도체 메모리 장치, 그의 제조방법 및 반도체 퓨즈프로그래밍 회로
KR100334865B1 (ko) 반도체소자의퓨즈형성방법
KR20090088678A (ko) 퓨즈 및 그 제조 방법
KR101051176B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조
KR100966975B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR101095054B1 (ko) 고집적 반도체 장치를 위한 퓨즈 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee