CN105977237A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105977237A
CN105977237A CN201610135934.5A CN201610135934A CN105977237A CN 105977237 A CN105977237 A CN 105977237A CN 201610135934 A CN201610135934 A CN 201610135934A CN 105977237 A CN105977237 A CN 105977237A
Authority
CN
China
Prior art keywords
fuse element
semiconductor device
film
porous
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610135934.5A
Other languages
English (en)
Other versions
CN105977237B (zh
Inventor
井村行宏
木村吉孝
秋野胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN105977237A publication Critical patent/CN105977237A/zh
Application granted granted Critical
Publication of CN105977237B publication Critical patent/CN105977237B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本发明为半导体装置及其制造方法。所述半导体装置具有能够通过激光进行切断的熔断元件且具有耐腐蚀性,在该半导体装置中,从半导体衬底的背面照射的激光被聚光于熔断元件上,以熔断元件能够发热、膨胀、破裂的方式使用多孔质的绝缘膜覆盖熔断元件的上部。为了防止水分的侵入,在半导体装置的正面配置相同厚度的氮化硅膜。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置,尤其涉及能够通过切断来变更电路结构的具有熔断(fuse)元件的半导体装置及其制造方法。
背景技术
在半导体装置的制造中,在也被称为前期工序的晶片制造工序结束后,具有通过使用例如激光来切断使用了例如多晶硅或金属的熔断元件而进行电路结构的变更的工序,其占据了后期工序的一部分。在本工序中,在测定了半导体装置的电气特性后,能够通过校正电阻的值得到所期望的特性,成为在重视模拟特性的半导体装置中特别有效的制造工序。
在该工序中,要求能够在激光中稳定地切断熔断元件并且要求熔断元件的耐腐蚀性较高。以往,在半导体装置的上部形成绝缘性的保护膜,出于防止水分从外部侵入等目的而使用例如氮化硅膜。但是,关于熔断元件,由于设定是之后利用激光照射而对熔断元件进行切断,因此,不能配置足够厚的氮化硅膜。这是因为:氮化硅膜机械性能上也很坚固,借助激光照射不容易与熔断元件同时被破坏。因此,一般情况下对熔断元件上方的保护膜进行去除,因此,成为保护膜在熔断元件上开口的状态。而且,保护膜之下的绝缘膜也以成为适合熔断元件的切断的所期望的厚度的方式被去除,因此,在熔断元件之上仅留有以用于分离金属布线层的氧化膜为主的绝缘膜。熔断元件成为容易受到水分侵入的影响的状态,需要提高耐腐蚀性。
在专利文献1中,公开有如下提高耐腐蚀性的方法:在熔断元件上至少侧面或者侧面和上部形成氮化硅膜或氮氧化硅膜等耐湿性绝缘膜,其中,耐湿性绝缘膜在上部比侧面薄。
但是,在上述的现有技术中,举出了以下的课题。针对水分基本上从熔断元件上的保护膜被去除了的部分侵入这一情况,有如下方法:不在熔断元件上部配置耐湿性绝缘膜或者在熔断元件上较薄地形成耐湿性绝缘膜。因此,上部的保护变得不充分。而且,由于使用氮化硅膜或氮氧化硅膜作为耐湿性绝缘膜,因此,吸收照射的激光以切断熔断元件的条件变得严苛。在该方法中,耐湿性提高和借助激光切断熔断元件的稳定性处于权衡的关系,很难得到满足两者的条件。因此,本技术着眼于未切断的熔断元件是由于进行了基于激光的切断的熔断元件效果小。在被切断的熔断元件中,熔断元件在断面处露出,从而发生腐蚀。熔断元件的腐蚀从切断面产生,由于熔断元件膨胀导致裂纹进入熔断元件上的绝缘膜。而且,出现如下问题:裂纹成为水分的侵入路径,腐蚀向半导体装置的内部深入。
专利文献1:日本特开2011-49252号公报
发明内容
本发明是鉴于上述课题而完成的,提供一种腐蚀不会从切断了熔断元件的部分开始发生的具有熔断元件的半导体装置。
为了解决上述课题,本发明的半导体装置采用如下结构:不在熔断元件之上设置开口区域,使用相同厚度的氮化硅膜覆盖半导体装置的正面,在氮化硅膜之下配置多孔质的绝缘膜。而且,能够从构成半导体装置的半导体衬底的背面照射激光,并将激光聚光于熔断元件处来切断熔断元件,该熔断元件形成于半导体衬底的正面上设置的氧化膜上。
发明效果
根据本发明,能够提供如下具有熔断元件的半导体装置:熔断元件在切断后也会被氮化硅膜的保护膜覆盖,因此,熔断元件没有露出部分,几乎没有被腐蚀的可能性。并且,能够抑制新的水分侵入的路径的产生,不会产生由于水分侵入半导体装置内部而导致的腐蚀。
附图说明
图1是示出本发明的半导体装置的第一实施方式的图,其中,(a)是俯视图,(b)是沿(a)的切断面A-A的剖视图。
图2是示出本发明的半导体装置的第二实施方式的剖视图。
图3是示出本发明的半导体装置的第三实施方式的俯视图。
图4是示出本发明的半导体装置的第四实施方式的俯视图。
标号说明
1:半导体衬底;2:场氧化膜;3:熔断元件;3A、3B:熔断元件的端子;4:中间绝缘膜;5:格子;5A:排列体;6:氮化硅膜;7:层间绝缘膜;8:多孔质的绝缘膜;9:多孔质区域;10:格子的窗;10A:排列体的遮光部;11:激光;12:金属布线。
具体实施方式
以下,参照附图对本发明的各种实施方式进行说明。
【实施例1】
图1是示出本发明的半导体装置的第一实施方式的图。图1的(a)是俯视图,图1的(b)沿图1的(a)的切断面A-A的剖视图。
如图1的(a)所示,多个熔断元件3在场氧化膜2之上并列地配置,熔断元件3的两端为端子3A、3B。各个熔断元件从该端子处与电路连接。电路对电流是否在端子3A和3B之间流通进行判断。将与熔断元件3中流动的电流的方向垂直的方向上的熔断元件的尺寸称为熔断元件的宽度。在图1的(a)中,与连结端子3A、3B的方向垂直的方向为熔断元件的宽度。在本实施例中,以多晶硅为例说明熔断元件。当然,在使用金属作为熔断元件的材料的情况下也能够几乎同样地实施本发明。
在熔断元件3之上隔着中间绝缘膜配置有由金属构成的格子5。格子5例如能够使用构成最下层的金属布线的金属来形成。当然,也可以使用构成其他层的金属布线的金属。在本实施例中,格子是正方格子,具有一边的长度为L的正方形的窗10。这里,使窗的一边的长度L比用于切断熔断元件3的激光的波长短。这是为了阻隔(閉じ込める)从半导体衬底1的背面朝向熔断元件3照射的激光。不覆盖整面地形成格子是为了留出熔断元件的被激光切断的部分的发热导致的剧烈的膨胀的空间(余地)。而且,格子5作为塑性的网,通过变形来承受切断部位的膨胀、破裂。
在格子5之上配置有由多孔质的绝缘膜构成的多孔质区域9,为了保护半导体装置的正面,在包含多孔质区域9之上的半导体装置的整面上形成有相同厚度的氮化硅膜6。氮化硅膜6还形成于层间膜7之上。在熔断元件3的周围不存在氮化硅膜6开口的区域。像之后说明那样,由于用于切断熔断元件3的激光从半导体装置的背面照射,因此,能够将氮化硅膜6形成于包含熔断元件3的区域整面。
而且,如图1的(b)所示,形成有多个熔断元件3的场氧化膜2设置在半导体衬底1的正面上。熔断元件3被中间绝缘膜4覆盖了侧面和上表面。而且,格子5被多孔质的绝缘膜8覆盖了侧面和上表面。在本实施例中,多孔质的绝缘膜8选择性地配置于多孔质区域9。
多孔质的绝缘膜8是例如low-k(低介电常数)的材料,能够作为层间膜7使用。在多孔质的绝缘膜8和层间膜7是相同的材料的情况下,用于在格子5之上设置多孔质的绝缘膜8的工序不用另设工序,因此,无需设置多孔质区域9,半导体装置的制造变得容易。还能够在熔断元件之上配置金属布线。
在多孔质的绝缘膜8之上和层间膜7之上以遍及包含配置有熔断元件3的区域在内的半导体装置整面的方式形成有氮化硅膜6。没有被氮化硅膜覆盖的区域通常仅是半导体装置与外部连接的焊盘区域。氮化硅膜6在层间膜7之上和在多孔质区域9都具有相同的厚度,其中,在该多孔质区域9具有配置有熔断元件3的多孔质的绝缘膜8。
格子5不仅阻隔激光,还是通过蚀刻去除层间膜7而留下所期望的量时的监视器(monitor)。在通过蚀刻来形成多孔质区域9时,如果监视形成格子5的金属,则能够通过实施适当的过度蚀刻(overetching)来去除层间膜7。这样,能够将形成于熔断元件3之上的多孔质的绝缘膜8的厚度控制得均一,能够均一地保持基于激光的切断条件。
接着,对借助激光来切断熔断元件3的方法进行说明。
为了切断熔断元件3,以如下方式控制激光11:从形成有半导体装置的半导体衬底的背面照射用于切断熔断元件3的激光11,对激光11聚光使聚光点到达熔断元件。如果设激光的频率为ν,则当光子的能量hν比半导体衬底的带隙小时,该光不被吸收,因此,激光能够通过半导体衬底中。但是,当激光的强度较强时,光子的能量为hν的整数倍,能够使半导体衬底吸收。这是聚光的作用。在聚光点处激光的强度变强,在该种情况下,被熔断元件3吸收。吸收了激光11的熔断元件3的切断部分发热,急速地膨胀、破裂。由此,熔断元件3被切断。伴随着膨胀和破裂的体积变化被格子5和多孔质的绝缘膜8吸收。因此,膨胀和破裂几乎不会对氮化硅膜6带来影响。
在半导体衬底1为硅的情况下,如果激光的波长在1100nm前后,则能够通过500μm左右厚度的硅衬底。另外,虽然在半导体衬底1和熔断元件3之间存在场氧化膜2,但通常来说氧化膜相对于红外光和可见光是透明的,只会稍微吸收一些该范围的光,因此不会成为问题。
并且,格子5采用窗10为正方形的正方格子,但窗的形状不限于正方形,也可以是纵横的长度分别与激光的波长相同或比激光的波长短的矩形。
根据以上的结构,能够提供下述的半导体装置:通过从半导体衬底1的背面照射激光来切断熔断元件,在熔断元件被激光切断后,熔断元件不会从切断面露出。
【实施例2】
接着,参照附图对本发明的半导体装置的第二实施方式进行说明。
图2是本发明的第二实施方式的半导体装置的剖视图。与图1的(b)的剖视图共同的部分用相同的标号表示。不同之处在于没有配置格子5。在来自半导体衬底背面的激光11的聚光被充分控制,不需要使用金属的格子覆盖熔断元件3的上部的情况下,也可以不配置金属的格子。
能够在熔断元件3之上能够自由地配置金属布线12来代替金属的格子。也能够根据需要将金属布线设为完全覆盖熔断元件3的上部的屏蔽物(shield)。熔断元件3的基于激光的切断方法与实施例1相同。
在多孔质的绝缘膜8和层间膜7不同的情况下,如果不配置格子,则难以准确地对层间膜7进行蚀刻以形成多孔质区域9,因此,优选在其他区域设置能够监视蚀刻的结构。在多孔质的绝缘膜8和层间膜7是相同的材料的情况下,由于没有必要在熔断元件3上的中间绝缘膜4之上设置多孔质区域9,因此,无需设置另外的工序,制造变得容易。在熔断元件之上配置金属布线也容易。
多孔质的绝缘膜8是例如low-k的材料,与层间膜7或其他金属布线的亲和性良好,因此,即使堆积在半导体装置的整面上也没有关系。而且,为了防止水分的侵入,使用氮化硅膜覆盖多孔质的绝缘膜8和层间膜7的上方。
【实施例3】
图3是示出本发明的半导体装置的第三实施方式的俯视图。在本实施方式中,再次使用格子5。与实施例1的格子相比,本实施例的格子5有如下不同之处:窗10集中地配置在各个熔断元件3之上。这样一来,相对地减小相邻的窗10和窗10之间的距离即窗间隔M。窗是矩形,长边的长度L比用于切断熔断元件3的激光的波长短。通过将窗间隔M的长度设为窗的长边的长度L的1/2至1/10,窗间隔M相对地变小,在切断熔断元件时,格子5能够塑性变形而不会限制或抑制熔断元件在激光照射部的膨胀和破裂。
能够在保持窗间隔M的状态下将窗10配置在格子5的整面。塑性变形变得更容易发生。
【实施例4】
图4是示出本发明的半导体装置的第四实施方式的俯视图。在本实施方式中,格子没有采用一体化的方式而是形成排列体5A。其他结构与实施例1相同。排列体5A由与格子相同的材料构成。排列体5A是将独立的多个遮光部10A平面地配置而成的。在本实施例中,遮光部10A是长边的长度为P的矩形,以与相邻的遮光部10A具有间隔Q的方式纵横排列。间隔Q的大小比用于切断熔断元件3的激光的波长短。因此,从半导体衬底的背面照射的激光不能透过排列体5A,从而对存在于半导体装置的正面侧的金属布线等没有影响。
而且,由于各遮光部10A彼此独立,因此,由于切断熔断元件时的熔断元件在激光照射部的膨胀和破裂,各遮光部10A能够容易地塑性变形。
另外,在本实施例中,配置了相同形状的遮光部10A,但为了不形成缝隙状的间隙,遮光部可以采用三角形或六边形,或采用能够将不同形状的遮光部组合并平面地重复配置的形状,效果更好。
通过以上的方法,能够提供熔断元件3的上部被氮化硅膜均等地覆盖的半导体装置。

Claims (9)

1.一种半导体装置,其具有熔断元件,该半导体装置具有:
半导体衬底;
场绝缘膜,其设置于所述半导体衬底的正面;
熔断元件,其设置于所述场绝缘膜之上;
中间绝缘膜,其覆盖所述熔断元件的侧面和上表面;
金属的格子,其设置于所述中间绝缘膜之上并覆盖所述熔断元件;
多孔质的绝缘膜,其设置于所述格子的周围;以及
氮化硅膜,其覆盖所述多孔质的绝缘膜的正面。
2.根据权利要求1所述的半导体装置,其特征在于,
所述格子具有矩形的窗,所述矩形的窗的长边的长度比用于切断所述熔断元件的激光的波长短。
3.根据权利要求2所述的半导体装置,其特征在于,
所述窗集中地配置在所述熔断元件之上。
4.一种半导体装置,其具有熔断元件,该半导体装置具有:
半导体衬底;
场绝缘膜,其设置于所述半导体衬底的正面;
熔断元件,其设置于所述场绝缘膜之上;
中间绝缘膜,其覆盖所述熔断元件的侧面和上表面;
金属的排列体,其设置于所述中间绝缘膜之上并覆盖所述熔断元件;
多孔质的绝缘膜,其设置于所述排列体的周围;以及
氮化硅膜,其覆盖所述多孔质的绝缘膜的正面。
5.根据权利要求4所述的半导体装置,其特征在于,
所述排列体是平面地配置独立的多个遮光部而成的,所述多个遮光部以彼此隔开比用于切断所述熔断元件的激光的波长短的间隔的方式分别配置。
6.根据权利要求5所述的半导体装置,其特征在于,
所述多个遮光部是能够分别平面地重复配置的形状。
7.根据权利要求5所述的半导体装置,其特征在于,
所述多个遮光部构成能够通过将规定数量的遮光部组合而平面地重复配置的形状。
8.一种半导体装置,其具有熔断元件,该半导体装置具有:
半导体衬底;
场绝缘膜,其设置于所述半导体衬底的正面;
熔断元件,其设置于所述场绝缘膜之上;
中间绝缘膜,其覆盖所述熔断元件的侧面和上表面;
多孔质的绝缘膜,其隔着所述中间绝缘膜设置于所述熔断元件之上;
金属布线,其在所述熔断元件之上且设置于所述多孔质的绝缘膜中;以及
氮化硅膜,其覆盖所述多孔质的绝缘膜的正面。
9.一种半导体装置的制造方法,其中,该半导体装置具有设置于场氧化膜之上的熔断元件和设置于所述熔断元件的周围的多孔质的绝缘膜,所述场氧化膜设置于半导体衬底的正面,该半导体装置的制造方法包括以下工序:
从所述半导体衬底的背面照射激光的工序;
以聚光点到达所述熔断元件的方式控制所述激光的工序;以及
通过使所述熔断元件发热、膨胀、破裂来切断所述熔断元件的工序。
CN201610135934.5A 2015-03-12 2016-03-10 半导体装置及其制造方法 Expired - Fee Related CN105977237B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-049781 2015-03-12
JP2015049781 2015-03-12
JP2016007337A JP6620023B2 (ja) 2015-03-12 2016-01-18 半導体装置およびその製造方法
JP2016-007337 2016-01-18

Publications (2)

Publication Number Publication Date
CN105977237A true CN105977237A (zh) 2016-09-28
CN105977237B CN105977237B (zh) 2020-09-18

Family

ID=56982581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610135934.5A Expired - Fee Related CN105977237B (zh) 2015-03-12 2016-03-10 半导体装置及其制造方法

Country Status (4)

Country Link
JP (1) JP6620023B2 (zh)
KR (1) KR20160110212A (zh)
CN (1) CN105977237B (zh)
TW (1) TWI672792B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116745899A (zh) * 2021-01-06 2023-09-12 株式会社村田制作所 电子电路装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
CN1214549A (zh) * 1997-09-12 1999-04-21 西门子公司 改进的激光熔丝连接及其制造方法
EP1673809A2 (en) * 2003-10-14 2006-06-28 International Business Machines Corporation Wiring protection element for laser deleted tungsten fuse
US20100140630A1 (en) * 2009-05-01 2010-06-10 Bridgelux, Inc. Method And Apparatus For Manufacturing LED Devices Using Laser Scribing
CN103632990A (zh) * 2012-08-27 2014-03-12 英飞凌科技股份有限公司 用于熔化激光熔丝的方法以及用于加工晶片的方法
CN103972211A (zh) * 2013-01-25 2014-08-06 精工电子有限公司 半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321726A (ja) * 1997-05-21 1998-12-04 Nkk Corp フューズ遮断素子
JP2004289131A (ja) * 2003-03-05 2004-10-14 Ricoh Co Ltd 半導体装置及びその製造方法
JP2004281612A (ja) * 2003-03-14 2004-10-07 Renesas Technology Corp 半導体装置
JP2007019264A (ja) * 2005-07-07 2007-01-25 Toshiba Corp 半導体集積回路装置
JP2009004565A (ja) * 2007-06-21 2009-01-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011049252A (ja) * 2009-08-25 2011-03-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP5507178B2 (ja) * 2009-09-25 2014-05-28 セイコーインスツル株式会社 半導体集積回路装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
CN1214549A (zh) * 1997-09-12 1999-04-21 西门子公司 改进的激光熔丝连接及其制造方法
EP1673809A2 (en) * 2003-10-14 2006-06-28 International Business Machines Corporation Wiring protection element for laser deleted tungsten fuse
US20100140630A1 (en) * 2009-05-01 2010-06-10 Bridgelux, Inc. Method And Apparatus For Manufacturing LED Devices Using Laser Scribing
CN103632990A (zh) * 2012-08-27 2014-03-12 英飞凌科技股份有限公司 用于熔化激光熔丝的方法以及用于加工晶片的方法
CN103972211A (zh) * 2013-01-25 2014-08-06 精工电子有限公司 半导体装置

Also Published As

Publication number Publication date
JP2016171304A (ja) 2016-09-23
KR20160110212A (ko) 2016-09-21
TWI672792B (zh) 2019-09-21
TW201701449A (zh) 2017-01-01
CN105977237B (zh) 2020-09-18
JP6620023B2 (ja) 2019-12-11

Similar Documents

Publication Publication Date Title
US6521971B2 (en) Metal fuse in copper dual damascene
KR100364587B1 (ko) 퓨즈를 에워싸는 보호막을 구비한 반도체 장치 및 그 제조방법
US9184012B2 (en) Integrated circuit fuse and method of fabricating the integrated circuit fuse
KR100405027B1 (ko) 집적회로장치의퓨즈구조물및그의제조방법
CN105977238A (zh) 半导体装置及其制造方法
CN105977237A (zh) 半导体装置及其制造方法
KR102320296B1 (ko) 반도체 장치
KR100618891B1 (ko) 퓨즈 보호용 패턴부를 구비한 반도체 장치
KR101043732B1 (ko) 반도체 장치의 퓨즈 배치 구조
KR20100044571A (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR20170100432A (ko) 반도체 장치 및 퓨즈의 절단 방법
US9818691B2 (en) Semiconductor device having a fuse element
US8963269B2 (en) Light-transmissive member, optical device, and manufacturing methods thereof
JP2576335B2 (ja) 半導体ヒューズ素子
KR20170091532A (ko) 반도체 장치
CN106098685A (zh) 半导体集成电路装置
KR100228774B1 (ko) 퓨즈박스가 구비된 반도체소자
JP2000349155A (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
US20030038338A1 (en) Semiconductor device incorporating a fuse
KR20070019245A (ko) 반도체 소자의 퓨즈 박스 및 그 형성 방법
KR20050104086A (ko) 퓨즈를 구비한 반도체장치 및 그 제조 방법
JP2014017436A (ja) 半導体装置
KR20070019246A (ko) 반도체 소자의 퓨즈 박스 및 그 형성 방법
KR20120121729A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Chiba County, Japan

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: DynaFine Semiconductor Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200918