TWI540685B - 積體電路熔絲及其製造方法 - Google Patents

Description

積體電路熔絲及其製造方法

此發明大致有關使用於積體電路中之熔絲，且更特別地，有關使得更可靠地且以較少重新連接之機會燒斷的積體電路熔絲。

使用於積體電路中的熔絲係已知的。若干習知之整合式熔絲使用導體於積體電路的金屬層之內。

習知之積體電路熔絲容易遭遇種種類型的故障。在一類型的故障中，當積體電路熔絲被燒斷時，在例如，其中形成積體電路熔絲的金屬層間之層間電介質(ILD)隔離中之裂紋及層間電介質(ILD)結構有時候會破碎。該ILD之破碎/破裂係極非所欲的，且在整個積體電路中將導致短路及所不想要的漏洩。

在另一類型的故障中，當使積體電路熔絲熔化時，來自該熔化的碎片有時候仍與熔絲之所熔化的部分電性接觸，且該熔絲並未被完全燒斷。此類型的故障偶爾被稱作 熔絲之重新成長或重新連接。

提供具有降低之故障特徵的積體電路熔絲係所欲的，例如，積體電路熔絲之熔化造成層間電介質(ILD)結構的破碎之降低的可能性，以及積體電路熔絲之熔化導致該熔絲的重新成長之降低的可能性。

本發明提供具有降低之故障特徵的積體電路熔絲，例如，積體電路熔絲之熔化造成層間電介質(ILD)結構的破碎之降低的可能性，以及積體電路熔絲之熔化導致該熔絲的重新成長之降低的可能性。

依據本發明之一觀點，設置在積體電路的基板上之熔絲包含導電軌跡於該積體電路的熔絲位準金屬層中，其中導電軌跡包含易熔部，該易熔部具有比導電軌跡之其他部分更高的電阻。該熔絲進一步包含電介質結構，設置在易熔部上且以與基板之主平面平行的方向超出易熔部。熔絲進一步包含第一空腔，直至電介質結構內。第一空腔係鄰近易熔部且藉由第一分隔壁而與易熔部分開。第一空腔具有深度為至少具有基板方向中的較深方向之熔絲位準金屬層的深度。整個第一空腔係以與基板之主表面平行的方向被設置至易熔部的第一側，使得在易熔部上並不具有第一空腔的任何部分。第一分隔壁具有厚度，該厚度係選擇以造成第一分隔壁的成品及當熔化易熔部時取自易熔部之碎片。

依據本發明之另一觀點，在積體電路基板上之熔絲的製造方法包含形成導電軌跡於積體電路的熔絲位準金屬層中，其中熔絲位準金屬層係設置在積體電路的基板上，且其中導電軌跡包含易熔部，易熔部具有比導電軌跡之其他部分更高的電阻。方法亦包含形成電介質結構於易熔部上，以與基板之主表面平行的方向超出易熔部。方法亦包含蝕刻第一空腔至電介質結構內。第一空腔係鄰近易熔部且藉由第一分隔壁而與易熔部分開。第一空腔具有深度為至少具有基板方向中的較深方向之熔絲位準金屬層的深度。整個第一空腔係以與基板之主表面平行的方向被設置至易熔部的第一側，使得在易熔部上並不具有第一空腔的任何部分。第一分隔壁具有厚度，該厚度係選擇以造成第一分隔壁的成品及當熔化易熔部時取自易熔部之碎片。

10‧‧‧熔絲結構

12‧‧‧熔絲導體

12a‧‧‧寬部分

12b‧‧‧易熔部

14、16‧‧‧空腔

18‧‧‧尺寸

22、24‧‧‧間隔

26、30‧‧‧寬度

28、32‧‧‧長度

34、36‧‧‧敷層

200、300、400、500、600、700‧‧‧積體電路結構

M1、M2、M3‧‧‧金屬層

ILD‧‧‧層間電介質

202、204、302、304‧‧‧區域

402、404、502、504‧‧‧區域

602、604、702、704‧‧‧區域

本發明之上述特性及本發明之本身可自圖式的詳細說明而予以更完全地瞭解，其中：第1圖係顯示使用於積體電路中且具有易熔部及鄰近易熔部且至易熔部側邊之至少一空腔的熔絲結構之頂部視圖的圖式；第2圖係顯示第1圖之熔絲結構的代表性實施例之側視圖的方塊圖；第3圖係顯示第1圖之熔絲結構的另一代表性實施例之側視圖的方塊圖； 第4圖係顯示第1圖之熔絲結構的另一代表性實施例之側視圖的方塊圖；第5圖係顯示第1圖之熔絲結構的另一代表性實施例之側視圖的方塊圖；第6圖係顯示第1圖之熔絲結構的另一代表性實施例之側視圖的方塊圖；以及第7圖係顯示第1圖之熔絲結構的另一代表性實施例之側視圖的方塊圖。

在敘述本發明之前，應注意的是，具有具備尺寸及具備特殊形狀(例如，矩形的)之整合式熔絲組合偶爾被引用於本文。惟，熟習本項技藝之人士將理解到，在此所敘述之技術係可應用至各式各樣的尺寸及形狀。

請參閱第1圖，可將熔絲結構10形成於積體電路的基板上，且特別地，在積體電路的金屬層內。熔絲結構10可包含熔絲導體12，熔絲導體12具有寬部分12a及在此亦被稱作易熔部12b的較窄部分12b。易熔部12b具有尺寸、形狀、及電阻，該電阻係選擇以當施加大於或等於穿過熔絲導體12的熔化電流之電流時導致易熔部12b的破碎，亦即，熔化。

熔絲結構10亦可包含至少一空腔，例如，被設置至易熔部12b的側邊之空腔14。空腔14具有距離易熔部12b的間隔22，且空腔14亦具有尺寸、形狀、及深度， 其均係選擇以當使易熔部12b熔化時自易熔部12b取得碎片。

在若干實施例中，熔絲結構10包含第二空腔16，在若干實施例中，其可具有距離易熔部12b的間隔24，且空腔16亦具有尺寸、形狀、及深度，其均係選擇以當使易熔部12b熔化時自易熔部12b取得碎片。惟，將被瞭解的是，當使易熔部12b熔化時，來自熔化之大多數的或所有的碎片將易於移動至該兩空腔14、16之一者內。間隔24可與間隔22相同或相似。

該等空腔14、16以直至頁面內之方向延伸至將從下文連結第2至7圖之討論而呈明顯的深度。

在若干實施例中，熔化操作係使用於積體電路中，用以在熔絲結構12的一側上提供例如，高壓至低壓，或低壓至高壓之狀態的永久改變。在若干實施例中，熔絲結構10係使用於可程式唯讀記憶體(PROM)中之複數個該等熔絲結構的其中一者。

空腔14可具有寬度26及長度28。空腔16可具有寬度30及長度32，其可與空腔14的寬度26及長度28相同或相似。

在空腔14的下面係顯示所謂“敷層”34。敷層34可包含金屬層之部分。同樣地，在空腔16的下面係顯示另一敷層36。將從下文連結第2至7圖之討論而呈明顯的是，敷層34、36可在與熔絲導體12相同的金屬層上，或敷層34、36可在與熔絲導體12不同的金屬層上。

在一代表性實施例中，尺寸18係大約1.0微米，尺寸22、24係大約1.2微米，尺寸28、32係大約6.0微米，尺寸26、30係大約4.0微米，以及尺寸20係大約3.4微米。

然而，在其他實施例中，尺寸18係在大約0.5至大約1.5微米的範圍中，尺寸22、24係在大約1.0至大約1.5微米的範圍中，尺寸28、32係在大約3.0至大約12.0微米的範圍中，尺寸26、30係在大約3.0至大約10.0微米的範圍中，以及尺寸20係在大約2.0至大約5.0微米的範圍中。

在若干實施例中，敷層34、36係在所顯示之平面中的所有方向中，比空腔14、16更大0.25微米左右。惟，在其他實施例中，敷層34、36可在比空腔14、16更大約0.1至大約0.5微米的範圍內。

將被瞭解的是，若干尺寸，尤其，尺寸22、24，係對於熔絲結構10的合適操作特別重要。將予以瞭解的是，當使易熔部12b熔化時，由尺寸22、24所顯示的區域必須被切開或必須裂開，亦即，斷開。再者，在下面的基板之破碎無需發生。

請參閱第2至7圖，第1圖之積體電路熔絲結構10的各式各樣代表性實施例以其中與第1圖之元件相似的各者顯示具有相同的參考符號予以顯示。第2至7圖的實施例假定有三個金屬層於相關聯的積體電路中。然而，在其他實施例中，可具有超過三個或小於三個的金屬層。該三 個金屬層係使用以顯示被形成在中間金屬層上、最外部或頂部金屬層上、及最內部或底部金屬層上的積體電路熔絲。將從下文討論而被瞭解的是，形成在頂部或底部金屬層上的熔絲係比形成於積體電路之中間金屬層中，例如三個金屬層積體電路之金屬二層中或四個金屬層積體電路之金屬二或金屬三層中的熔絲較非所欲的。惟，形成於頂部金屬層上或底部金屬層上的熔絲係可能的。

在第2至7圖的各者中，金屬係顯示為陰影區。除了所顯示的金屬之外，可將其他金屬層上之金屬實質地清除。在其他金屬層上之金屬的該清除可降低其中易熔部12b之熔化及由其所造成之碎片將導致對另一金屬層之所不想要的導電之可能性。然而，雖然並未被顯示出，但在包含熔絲位準金屬層之金屬層的其他區域中，可具有被使用於積體電路內之互連的其他導體。

在第2至7圖的各者中，層標識符係在該等圖式的各側上顯示為矩形。通常，可使主動半導體結構及金屬層二者與第1至7圖之易熔部12b及空腔14、16間隔開，其中，該等易熔部12b及空腔14、16可藉由層間電介質(ILD)而加以圍繞。ILD可以以複數個步驟予以形成，亦即，累進地成長，例如，當使該等層的其他者沉積或成長時。ILD可包含各式各樣的材料，包含二氧化矽、氮化物、及例如，聚亞醯胺之聚合物，但並未受到限制。

現請參閱第2圖，第1圖之熔絲結構10的代表性實施例係顯示於積體電路結構200中。積體電路結構200係 顯示以包含三個金屬層M1、M2、M3。然而，應被認可的是，積體電路可具有超過三個或小於三個的金屬層。

其他層亦被顯示，其可係任何種類之主動層或被動層。

熔絲導體12的易熔部12b係顯示於與敷層34、36相同的金屬層M2上。空腔14、16延伸自積體電路結構200之外部表面，亦即，鈍化層的上面，且通過包含其他金屬層之各式各樣的層。空腔14、16延伸至敷層34、36，且係藉由敷層34、36而予以實質地蓋帽或終止。敷層34、36係藉由與易熔部12b相同的金屬層中之金屬所組成，且可以以與易熔部12b相同的製造步驟予以製造。

層間電介質(ILD)包圍易熔部12b，敷層34、36，及空腔14、16；且該等空腔14、16延伸至ILD內。如上述，該ILD可以以複數個製造步驟予以形成。在此，ILD係稱作電介質結構。

透過尺寸的合適選擇，一旦使易熔部12b熔化時，來自易熔部12b的碎片將使易熔部12b與空腔14、16間之區域202、204(亦即，分隔壁)的至少一者中之ILD破碎，且該碎片將移動穿過區域202、204之個別的至少一者，而變成被補捉於空腔14、16之個別的至少一者中。ILD層必須在對積體電路之更大規模的損壞繼續發生，包含，但未受限於其他區域中的ILD破碎之前，產生於該等區域202、204的至少一者中。

現請參閱第3圖，第1圖之熔絲結構10的另一代表 性實施例係顯示於積體電路結構300中。積體電路結構300係顯示以包含三個金屬層M1、M2、M3。然而，應被認可的是，積體電路可具有超過三個或小於三個的金屬層。

其他層亦被顯示，其可係任何種類之主動層或被動層。

熔絲導體12的易熔部12b係顯示於金屬層M2上，以及敷層34、36係顯示於金屬層M1上。空腔14、16延伸自積體電路結構300之外部表面，亦即，鈍化層的上面，且通過包含其他金屬層之各式各樣的層。空腔14、16延伸至敷層34、36，且係藉由敷層34、36而予以實質地蓋帽或終止。敷層34、36係藉由與易熔部12b不同的金屬層上之金屬所組成，且因此，係以與易熔部12b不同的製造步驟予以製造。

層間電介質(ILD)包圍易熔部12b，敷層34、36，及空腔14、16；且該等空腔14、16延伸至ILD結構內。

透過尺寸的合適選擇，一旦使易熔部12b熔化時，來自易熔部12b的碎片將使易熔部12b與空腔14、16間之區域302、304(亦即，分隔壁)的至少一者中之ILD破碎，且該碎片將移動穿過區域302、304之個別的至少一者，而變成被捕捉於空腔14、16之個別的至少一者中。ILD層必須在對積體電路之更大規模的損壞繼續發生，包含，但未受限於其他區域中的ILD破碎之前，產生於該等區域302、304的至少一者中。

現請參閱第4圖，第1圖之熔絲結構10的另一代表性實施例係顯示於積體電路結構400中。積體電路結構400係顯示以包含三個金屬層M1、M2、M3。然而，應被認可的是，積體電路可具有超過三個或小於三個的金屬層。

其他層亦被顯示，其可係任何種類之主動層或被動層。

熔絲導體12的易熔部12b係顯示於金屬層M1上，以及敷層34、36亦係顯示於金屬層M1上。空腔14、16延伸自積體電路結構400之外部表面，亦即，鈍化層的上面，且通過包含其他金屬層之各式各樣的層。空腔14、16延伸至敷層34、36，且係藉由敷層34、36而予以實質地蓋帽或終止。敷層34、36係藉由與易熔部12b相同的金屬層上之金屬所組成，且可以以與易熔部12b相同的製造步驟予以製造。

層間電介質(ILD)包圍易熔部12b，敷層34、36，及空腔14、16；且該等空腔14、16延伸至ILD結構內。

區域402、404將從第2圖之區域202、204的上述討論予以瞭解。

如上述，此並非特別所欲之配置，但其係可能的。該易熔部12b係靠近基板，且可造成基板的破碎。

現請參閱第5圖，第1圖之熔絲結構10的另一代表性實施例係顯示於積體電路結構500中。積體電路結構500係顯示以包含三個金屬層M1、M2、M3。然而，應被 認可的是，積體電路可具有超過三個或小於三個的金屬層。

其他層亦被顯示，其可係任何種類之主動層或被動層。

熔絲導體12的易熔部12b係顯示於金屬層M1上，以及積體電路結構500不具有敷層。空腔14、16延伸自積體電路結構500之外部表面，亦即，鈍化層的上面，且通過包含其他金屬層之各式各樣的層。空腔14、16延伸至矽基板，且係藉由矽基板而予以實質地蓋帽或終止。不具金屬敷層。

層間電介質(ILD)包圍易熔部12b及空腔14、16，且空腔14、16延伸至ILD結構內。

區域502、504將從第2圖之區域202、204的上述討論予以瞭解。

如上述，此並非特別所欲之配置，但其係可能的。該易熔部12b係靠近基板，且可造成基板的破碎，尤其，其中並不使用敷層。

現請參閱第6圖，第1圖之熔絲結構10的另一代表性實施例係顯示於積體電路結構600中。積體電路結構600係顯示以包含三個金屬層M1、M2、M3。然而，應被認可的是，積體電路可具有超過三個或小於三個的金屬層。

其他層亦被顯示，其可係任何種類之主動層或被動層。

熔絲導體12的易熔部12b係顯示於頂部金屬層M3上，以及敷層34、36亦係顯示於金屬層M3上。空腔14、16延伸自積體電路結構600之外部表面，亦即，鈍化層的上面，且通過各式各樣的的層。空腔14、16延伸至敷層34、36，且係藉由敷層34、36而予以實質地蓋帽或終止。敷層34、36係藉由與易熔部12b相同的金屬層中之金屬所組成，且可以以與易熔部12b相同的製造步驟予以製造。

層間電介質(ILD)包圍易熔部12b，敷層34、36，及空腔14、16；且空腔14、16延伸至ILD結構內。

區域602、604將從第2圖之區域202、204的上述討論予以瞭解。

如上述，此並非特別所欲之配置，但其係可能的。概括而言，其中M3層係代表性的頂部金屬層係經常比其他金屬層更厚。積體電路設計規則亦可要求較大的特徵尺寸於頂部金屬層中。因此，若被形成於頂部金屬層之中時，則易熔部12b可能比所欲的更厚及更寬，且因而，會需要較高功率以燒斷熔絲，而可造成對積體電路的損壞。

現請參閱第7圖，第1圖之熔絲結構10的另一代表性實施例係顯示於積體電路結構700中。積體電路結構700係顯示以包含三個金屬層M1、M2、M3。然而，應被認可的是，積體電路可具有超過三個或小於三個的金屬層。

其他層亦被顯示，其可係任何種類之主動層或被動 層。

熔絲導體12的易熔部12b係顯示於頂部金屬層M3上，以及敷層34、36係顯示於金屬層M2上。空腔14、16延伸自外部表面，亦即，鈍化層的上面，且通過包含其他金屬層之積體電路結構700的種種層。空腔14、16延伸至敷層34、36，且係藉由敷層34、36而予以實質地蓋帽或終止。敷層34、36係藉由與易熔部12b不同的金屬層上之金屬所組成，且可以以與易熔部12b不同的製造步驟予以製造。

雖然該等空腔係顯示以延伸至M2層處之敷層34、36，但在其他實施例中，該等空腔可係更深且延伸至M1層處之敷層。在仍其他的實施例中，該等空腔可延伸至基板，且將不具有金屬敷層。

層間電介質(ILD)包圍易熔部12b，敷層34、36，及空腔14、16；且該等空腔14、16延伸至ILD結構內。

區域702、704將從第2圖之區域202、204的上述討論予以瞭解。

如上述，此並非特別所欲之配置，但其係可能的。

由上述討論應被瞭解的是，對於具有許多金屬層之半導體結構，易熔部12b及敷層可在相同的金屬層處，或該等金屬敷層可在比易熔部12b更深的任一金屬層處。在若干實施例中，該等空腔可各式各樣地延伸至基板。

在此所引例的所有參考資料係全部結合於本文，以供參考。

雖然已敘述本發明之較佳實施例，但熟習本項技藝之一般人士將呈明顯的是，可使用結合其概念之其他實施例。因此，可意識到該等實施例不應受限於所揭示之實施例，而是應僅藉由附錄申請專利範圍的精神及範疇來加以限制。

10‧‧‧熔絲結構

12‧‧‧熔絲導體

12a‧‧‧寬部分

12b‧‧‧易熔部

14、16‧‧‧空腔

18‧‧‧尺寸

20‧‧‧尺寸

22、24‧‧‧間隔

26、30‧‧‧寬度

28、32‧‧‧長度

34、36‧‧‧敷層

Claims (24)

1. 一種熔絲，係設置在積體電路的基板上，包含：導電軌跡，在該積體電路的熔絲位準金屬層中，其中該導電軌跡包含易熔部，該易熔部具有比該導電軌跡之其他部分更高的電阻，且其中該易熔部包含長度尺寸；電介質結構，係設置在該易熔部上，且以與該基板之主表面平行的方向超出該易熔部；以及第一空腔，係直至該電介質結構內，該第一空腔組態以當該易熔部熔化時捕獲來自該易熔部之碎片，其中該第一空腔係鄰近該易熔部且藉由第一分隔壁而與該易熔部分開，其中該第一空腔具有深度為至少具有朝向該基板的方向中的較深方向之該熔絲位準金屬層的深度，其中整個該第一空腔係被設置至該易熔部的第一側且具有寬度尺寸為與該基板的主表面平行且與該易熔部的該長度尺寸垂直，使得在該易熔部上並不具有該第一空腔的任何部分，其中該第一分隔壁具有厚度，該厚度係選擇以當該易熔部熔化時造成斷裂，該斷裂導致該第一分隔壁中的斷裂開口且在該第一空腔內補獲來自該易熔部之碎片。
2. 如申請專利範圍第1項之熔絲，其中該第一分隔壁之所選擇的該厚度係在大約1.2微米之+/-10%內。
3. 如申請專利範圍第2項之熔絲，其中該易熔部具有在大約1.0微米之+/-10%內的寬度。
4. 如申請專利範圍第1項之熔絲，其中該第一空腔延伸至該熔絲位準金屬層或低於該熔絲位準金屬層的深 度。
5. 如申請專利範圍第1項之熔絲，其中該第一空腔延伸至該熔絲位準金屬層的該深度，其中該第一空腔具有最靠近該基板之最深末端，且其中該最深末端係藉由該熔絲位準金屬層的金屬邊框部而予以定界限。
6. 如申請專利範圍第1項之熔絲，其中該第一空腔延伸至低於該熔絲位準金屬層的深度，且其中該第一空腔具有最靠近該基板之最深末端，且其中該最深末端係藉由比該熔絲位準金屬層更深之另一金屬層的金屬邊框部而予以定界限。
7. 如申請專利範圍第1項之熔絲，其中該第一空腔延伸至低於該熔絲位準金屬層的深度，且其中該第一空腔具有最靠近該基板之最深末端，且其中該最深末端係藉由該基板而予以定界限。
8. 如申請專利範圍第1項之熔絲，進一步包含第二空腔，該第二空腔組態以當該易熔部熔化時捕獲來自該易熔部之碎片，係直至該電介質結構內，其中該第二空腔係鄰近該易熔部且藉由第二分隔壁而與該易熔部分開，其中該第二空腔具有深度為至少該熔絲位準金屬層的深度，其中整個該第二空腔被設置至與該第一側不同之該易熔部的第二側且具有寬度尺寸為與該基板的該主表面平行且與該易熔部的該長度尺寸垂直，使得在該易熔部上並不具有該第二空腔的任何部分，其中該第一分隔壁和該第二分隔壁具有厚度，該厚度係選擇以當該易熔部熔化時造成斷裂， 該斷裂導致該第一分隔壁和該第二分隔壁之至少一者中的斷裂開口且在該第一空腔或該第二空腔之至少一者內捕獲來自該易熔部之碎片。
9. 如申請專利範圍第8項之熔絲，其中該第一及第二分隔壁之所選擇的該厚度係在大約1.2微米之+/-10%之內。
10. 如申請專利範圍第8項之熔絲，其中該第一及第二空腔延伸至該熔絲位準金屬層的該深度，其中該第一及第二空腔具有最靠近該基板之個別的最深末端，且其中該等最深末端係藉由該熔絲位準金屬層之個別的邊框金屬部而予以定界限。
11. 如申請專利範圍第8項之熔絲，其中該第一及第二空腔延伸至低於該熔絲位準金屬層的該深度，其中該第一及第二空腔具有最靠近該基板之個別的最深末端，且其中該等最深末端係藉由比該熔絲位準金屬層更深之另一金屬層之個別的邊框金屬部而予以定界限。
12. 如申請專利範圍第8項之熔絲，其中該第一及第二空腔延伸至低於該熔絲位準金屬層的該深度，其中該第一及第二空腔具有最靠近該基板之個別的最深末端，且其中該等最深末端係藉由該基板而予以定界限。
13. 一種熔絲之製造方法，該熔絲係在積體電路的基板上，包含：形成導電軌跡於該積體電路的熔絲位準金屬層中，其中該熔絲位準金屬層係設置在該積體電路的基板上，且其 中該導電軌跡包含易熔部，該易熔部具有比該導電軌跡之其他部分更高的電阻，且其中該易熔部包含長度尺寸；形成電介質結構於該易熔部上，以與該基板之主表面平行的方向超出該易熔部；以及形成第一空腔至該電介質結構內，該第一空腔組態以當該易熔部熔化時捕獲來自該易熔部之碎片，其中該第一空腔係鄰近該易熔部且藉由第一分隔壁而與該易熔部分開，其中該第一空腔具有深度為至少具有朝向該基板的方向中的較深方向之該熔絲位準金屬層的深度，其中整個該第一空腔被設置至該易熔部的第一側且具有寬度尺寸為與該基板的該主表面平行且與該易熔部的該長度尺寸垂直，使得在該易熔部上並不具有該第一空腔的任何部分，其中該第一分隔壁具有厚度，該厚度係選擇以當該易熔部熔化時造成斷裂，該斷裂導致該第一分隔壁中的斷裂開口且在該第一空腔內捕獲來自該易熔部之碎片。
14. 如申請專利範圍第13項之方法，其中該第一分隔壁之所選擇的該厚度係在大約1.2微米之+/-10%內。
15. 如申請專利範圍第14項之方法，其中該易熔部具有在大約1.0微米之+/-10%內的寬度。
16. 如申請專利範圍第13項之方法，其中該第一空腔延伸至該熔絲位準金屬層或低於該熔絲位準金屬層的深度。
17. 如申請專利範圍第13項之方法，其中該第一空腔延伸至該熔絲位準金屬層的該深度，其中該第一空腔具 有最靠近該基板之最深末端，且其中該最深末端係藉由該熔絲位準金屬層的邊框金屬部而予以定界限。
18. 如申請專利範圍第13項之方法，其中該第一空腔延伸至低於該熔絲位準金屬層的深度，且其中該第一空腔具有最靠近該基板之最深末端，且其中該最深末端係藉由比該熔絲位準金屬層更深之另一金屬層的邊框金屬部而予以定界限。
19. 如申請專利範圍第13項之方法，其中該第一空腔延伸至低於該熔絲位準金屬層的深度，且其中該第一空腔具有最靠近該基板之最深末端，且其中該最深末端係藉由該基板而予以定界限。
20. 如申請專利範圍第13項之方法，進一步包含：形成第二空腔至該電介質結構內，該第二空腔組態以當該易熔部熔化時捕獲來自該易熔部之碎片，其中該第二空腔係鄰近該易熔部且藉由第二分隔壁而與該易熔部分開，其中該第二空腔具有深度為至少該易熔部的深度，其中整個該第二空腔被設置至與該第一側不同之該易熔部的第二側且具有寬度尺寸為與該基板的該主表面平行且與該易熔部的該長度尺寸垂直，使得在該易熔部上並不具有該第二空腔的任何部分，其中該第一分隔壁和該第二分隔壁具有厚度，該厚度係選擇以當該易熔部熔化時造成斷裂，該斷裂導致該第一分隔壁和該第二分隔壁之至少一者中的斷裂開口且在該第一空腔或該第二空腔的至少一者內捕獲來自該該易熔部之碎片。
21. 如申請專利範圍第13項之方法，其中該第一及第二分隔壁之所選擇的該厚度係在大約1.2微米之+/-10%內。
22. 如申請專利範圍第13項之方法，其中該第一及第二空腔延伸至該熔絲位準金屬層的該深度，其中該第一及第二空腔具有最靠近該基板之個別的最深末端，且其中該等最深末端係藉由該熔絲位準金屬層之個別的邊框金屬部而予以定界限。
23. 如申請專利範圍第15項之方法，其中該第一及第二空腔延伸至低於該熔絲位準金屬層的該深度，其中該第一及第二空腔具有最靠近該基板之個別的最深末端，且其中該等最深末端係藉由比該熔絲位準金屬層更深之另一金屬層之個別的邊框金屬部而予以定界限。
24. 如申請專利範圍第15項之方法，其中該第一及第二空腔延伸至低於該熔絲位準金屬層的該深度，其中該第一及第二空腔具有最靠近該基板之個別的最深末端，且其中該等最深末端係藉由該基板而予以定界限。