CN104659184A - 用于防止毛刺生成的衬底 - Google Patents

用于防止毛刺生成的衬底 Download PDF

Info

Publication number
CN104659184A
CN104659184A CN201410670009.3A CN201410670009A CN104659184A CN 104659184 A CN104659184 A CN 104659184A CN 201410670009 A CN201410670009 A CN 201410670009A CN 104659184 A CN104659184 A CN 104659184A
Authority
CN
China
Prior art keywords
substrate
optical device
optics
insulator
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410670009.3A
Other languages
English (en)
Other versions
CN104659184B (zh
Inventor
安范模
南基明
俞京秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pu Yinte Engineering Co Ltd
Point Engineering Co Ltd
Original Assignee
Pu Yinte Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pu Yinte Engineering Co Ltd filed Critical Pu Yinte Engineering Co Ltd
Publication of CN104659184A publication Critical patent/CN104659184A/zh
Application granted granted Critical
Publication of CN104659184B publication Critical patent/CN104659184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/08—Mirrors
    • G02B5/0816—Multilayer mirrors, i.e. having two or more reflecting layers
    • G02B5/085—Multilayer mirrors, i.e. having two or more reflecting layers at least one of the reflecting layers comprising metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/263—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer having non-uniform thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2551/00—Optical elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Abstract

一种用于光学器件的衬底，包括光学器件衬底，该光学器件衬底包括沿长度方向延伸的多个导电板，其中导电板的侧表面相互结合且绝缘体插入其间，绝缘体分别形成在该侧表面上。当沿长度方向和垂直方向切割光学器件衬底时，在光学器件衬底的下表面中在切割线与绝缘体中的一个交叉的每个点处形成用于防止毛刺的具有预定深度的凹槽，所述凹槽以所述绝缘体中的一个暴露于所述凹槽的内部的方式形成。

Description

用于防止毛刺生成的衬底
技术领域
本发明涉及一种用于光学器件的衬底，更具体地，涉及一种防止衬底中元件间电气短路的用于光学器件的衬底，该电气短路由在衬底切块过程中生成的毛刺引起。
背景技术
LED正用作液晶显示器(LCD)的背光单元(BLU)的光源，液晶显示器用在例如电视、计算机监视器等等的平板显示器中。
光学器件芯片(例如LED)安装在用于光学器件的衬底上，并且单个光学器件通过分离过程(即，用于光学器件的衬底的锯切或切块)来制造。
然而，根据传统的方法，当锯切或切块由交替堆叠的导电板和绝缘膜(或绝缘层)制成的用于光学器件的衬底时，在切块过程中生成毛刺，并由于导电板和绝缘膜之间的材料硬度的差异而生成的毛刺沿切割方向横越绝缘膜贯穿到导电板中，存在引发电气短路的问题。
发明内容
本发明的一个目的在于解决上述描述的现有技术中的问题，提供一种防止衬底中元件间电气短路的用于光学器件的衬底，该电气短路由光学器件的衬底的切块过程中生成的毛刺引起。
根据本发明的一个方面，提供了一种用于光学器件的衬底，包括光学器件衬底，该光学器件衬底具有沿长度方向延伸的多个导电板，其中导电板的侧表面相互结合且绝缘体插入其间，该绝缘体分别形成在该侧表面上，
其中当沿长度方向和垂直方向切割所述光学器件衬底时，在所述光学器件衬底的下表面中在切割线与绝缘体中的一个交叉的每个点处形成用于防止毛刺的具有预定深度的凹槽，所述凹槽以所述绝缘体中的一个暴露于所述凹槽的内部的方式形成。
优选的是，液体绝缘材料沉积和固化在凹槽内。
优选的是，光敏阻焊剂(PSR)沉积在绝缘体的暴露于光学器件衬底的下表面的区域上和液体绝缘材料的暴露于光学器件衬底的下表面的区域上。
优选的是，形成凹槽使得绝缘体的暴露于光学器件衬底的下表面的至少一部分容纳在凹槽内。
优选的是，凹槽的直径大于每个绝缘体的宽度。
优选的是，阻焊剂沉积在光学器件衬底的上表面和下表面上，以增加光反射率。
优选的是，在光学器件衬底中以绝缘体暴露于腔的底面的方式形成从光学器件衬底上表面向下到达预定深度的腔。
优选的是，用于光学器件的衬底进一步包括安装在光学器件衬底上在腔内部的光学器件芯片。
附图说明
通过参考附图来详细描述其示例性实施例，本发明的上述和其他目标、特点和优势对于本领域技术人员将更明显，其中：
图1a、1b、1c和1d是显示本发明要解决的毛刺生成的问题的示例图。
图2是根据本发明的示例性实施例描述用于光学器件的衬底的制造方法的图。
图3a、3b和3c是根据本发明的示例性实施例描述用于光学器件的衬底制造过程的图。
图4a、4b、5和6是根据本发明的示例性实施例描述在用于光学器件的衬底中形成防止毛刺的凹槽的位置的图。
图7是根据本发明的示例性实施例的在切割光学器件的衬底时的芯片衬底的透视图。
具体实施方式
下面的描述内容仅仅体现本发明的原理。因此，本领域技术人员可以运用本发明的原理，并且创造包括在本发明的概念和范围内的各种装置，即使在说明书中没有清楚地解释或阐明。此外，原则上在本说明书中列举的所有条件项和实施例很清楚是为了理解本发明概念的目的，并且人们应当理解本发明不是限制于这样专门列举的示例性实施例和条件。
上述描述的目标、特点和优势通过下面关于附图的详细的描述将更明显，并且因此本领域技术人员可以容易地运用本发明的技术宗旨。对关于本发明的公知的现有技术的详细描述将被省略，如果认为它可能不必要地模糊了本发明的要点。在下文中，将参考附图详细地描述根据本发明的优选示例性实施例。
图1a、1b和1c是显示本发明要解决的毛刺生成的问题的示例图。图1a是显示由切割用于光学器件的衬底而得到的芯片衬底的透视图。
在示例性实施例中，用于光学器件的衬底是多个芯片衬底的阵列，其具有预定大小并且通过切割为每一个单独的芯片衬底而使用。此时，横截面10形成为具有如图1b所示的顶视图、如图1c所示的侧视图以及如图1d所示的底视图。当根据上述图切割衬底时，在锯切或切块过程中生成了毛刺，并且绝缘体(这是非常薄的层)将损坏，导致绝缘击穿，因此故障问题发生，例如电气短路。
因此，在本发明中，为解决这一问题，提出了一种用于光学器件的衬底结构。下文中，将参考图2描述根据本发明的示例性实施例的制造用于光学器件的衬底的方法以及通过该方法制造的用于光学器件的衬底。
图2显示了根据本发明的示例性实施例的制造用于光学器件的衬底的方法。参考图2，根据该示例性实施例的制造用于光学器件的衬底的方法包括：堆叠步骤S100，防止毛刺的凹槽的形成步骤S200，和腔形成步骤S300。
在堆叠步骤S100中，如图3a所示，多个沿着长度方向延伸的导电板(或衬底)A和使所述导电板电绝缘的绝缘体(或绝缘层)B交替堆叠并结合。以这样的方式，导电板A和绝缘体B交替堆叠且随后加热和加压，从而产生导电材料块，其中绝缘体B以固定的间隙排列。
接着，通过如图3b中的虚线所示垂直切割使用上述方式生产的导电材料块，如图3c所示完成了用于光学器件的衬底的制造过程，其中多个垂直绝缘膜B具有间隙地平行排列。在本发明的示例性实施例中，尽管如图3c所示用于光学器件的衬底是通过交替堆叠导电板A和绝缘膜B来制造的，但是制造方法不限于此，用于光学器件的衬底也可以如图3c所示那样制造。例如，多个沿长度方向延伸的导电板A的侧表面相互结合，其中绝缘体B形成在每一个结合表面上，从而获得如图3c所示的用于光学器件的衬底。
作为参考，图3c中的虚线表示用于获得每个独立芯片衬底的切割线。如果用于光学器件的衬底被沿横越绝缘体B的切割线切断，由于绝缘体的宽度非常薄，在由绝缘体B分离的相邻的导电板A中电气短路的可能性会由于切割过程中生成的毛刺而增加。这个问题可以通过形成如下文描述的用于防止毛刺的凹槽来消除。
下文中，将参考图4a至6描述凹槽的形成步骤S200，该凹槽用于防止在堆叠步骤中产生的用于光学器件的衬底中的毛刺。
首先，在用于防止毛刺的凹槽的形成步骤S200中，如图4a所示，多个沿其长度方向延伸的导电板A的侧表面互相结合，其中当沿长度方向和与长度方向垂直的垂直方向切割在每个结合表面上形成有绝缘膜B的用于光学器件100的衬底时，如图4b所示，在每个切割线CL和所述绝缘体B交叉的点CP处在衬底的下表面中形成用于防止毛刺的具有预定深度的凹槽110，并且所述凹槽110以所述绝缘体B暴露在每个所述的用于防止毛刺的凹槽110的内部的方式形成。
也就是说，光学器件衬底包括沿长度方向延伸的导电板A，其中导电板A的侧表面相互结合并且绝缘体B插入其间，并且绝缘体A分别形成在导电板A的侧表面上。进一步地，当沿长度方向和垂直方向切割光学器件衬底时，在切割线CL与绝缘体B交叉的每个点处在光学器件衬底的下表面中形成用于防止毛刺的具有预定深度的凹槽110。凹槽110以绝缘体B暴露于凹槽110的内部的方式形成。
优选地，如图4b和6所示，凹槽(配合)110的直径大于绝缘体B的宽度，并且如图5的侧视图(横截面图)所示，用于防止毛刺的凹槽110应当形成，以使得暴露于所述衬底100的下表面上的所述绝缘体B的至少一部分容纳在用于防止毛刺的所述凹槽110的内部。
如图5所示在用于防止毛刺的这样的凹槽110的内部，液体绝缘材料130沉积和固化，或者如图5的左侧的底视图中所示额外地沉积光敏阻焊剂(PSR)，从而大大减少由毛刺引起的电气短路的可能性。
以这样的方式，对于绝缘体B形成在其中的用于光学器件100的衬底，当如图6所示，在切割线CL和所述绝缘体B交叉的每个点CP处在衬底的下表面中形成用于防止毛刺的具有预定深度的凹槽110时；即使在切割用于光学器件100的所述衬底过程中生成了毛刺，用于防止毛刺的所述凹槽110阻挡了毛刺贯穿到相邻导电区(板)中；因此，它基本有效地消除了电气短路的可能性。进一步地，当用于防止毛刺的凹槽110的内部沉积有绝缘材料130时，效果可以加倍。此外，当液体绝缘材料130填充到凹槽110中时，光敏阻焊剂(PSR)可以如图5所示沉积在比所述凹槽110的直径更大的区域上，以防止与精度有关的故障，并且凹槽110也可以如图6所示形成为从衬底的一端开始到衬底的另一端的延伸的形状，使得凹槽横越沿长度方向形成的多个绝缘体。
与此同时，如图7所示，在如上述形成用于防止毛刺的凹槽110之后，如果必要，可以额外地形成从衬底的上表面向下延伸到预定深度的腔D(在步骤S300中)。取决于制造过程，所述凹槽110和腔D可以同时形成，或者凹槽110可以形成在腔D形成之后。腔以绝缘体B暴露于腔D的下表面的方式形成，并且具有向下收缩的锥形。
作为参考，在形成用于防止毛刺的凹槽110的步骤S200中，凹槽110可以形成在已经沉积阻焊剂的光学器件的上表面和下表面上。在凹槽110形成之前以这种方式在光学器件衬底100的上表面和下表面上沉积阻焊剂(优选地，白色阻焊剂)的原因在于增强光的反射能力。
如上所述，在图7中示出了在切割用于光学器件的衬底之后的芯片衬底，在用于光学器件的衬底中，形成有用于防止毛刺的凹槽110和腔D。
图7是根据本发明的示例性实施例的从用于光学器件的衬底切割芯片衬底的透视图。
参考图7，根据本发明的示例性实施例，芯片衬底包括：对应于衬底(用于光学器件的)100的导电板，用于使导电板绝缘的绝缘体B，用于防止毛刺的凹槽110和液体绝缘材料130，光敏阻焊剂(PSR)和腔D。在这样的芯片衬底中，光学器件芯片安装在腔D的内部。一旦完成电镀，在腔D的内部安装光学芯片，然后进行引线接合以连接芯片到由绝缘体B分离的任何一个导电板。在这种情况下，光学芯片的剩余电极电连接到另一个没有光学芯片与之结合的导电板。
此外，在根据本发明的示例性实施例的用于光学器件的衬底之下，如图5所示，进一步包括保护部分，其中在衬底下方绝缘体B的暴露区域上沉积有阻焊剂，以防止当沉积用于焊接所制造的芯片衬底的焊膏时由于焊膏浸润到绝缘体中导致的性能退化，从而避免焊膏在其上沉积。
以上的描述仅是本发明的技术宗旨的示例性说明，并且在本发明的范围内而不背离本发明的基本特征时，对于本领域技术人员来说各种修改、变更以及替换是有可能的。因此，本发明的保护范围必须根据附加的权利要求进行解释，并且它必须以这样的方式进行解释，即本发明的权利范围包括所有在与本发明等价范围内的技术宗旨。

Claims (8)

1.一种用于光学器件的衬底，所述光学器件包括光学器件衬底，所述光学器件衬底具有沿长度方向伸长的多个导电板，其中所述导电板的侧表面相互结合且绝缘体插入其间，所述绝缘体分别形成在所述侧表面上，
其中当沿长度方向和垂直方向切割所述光学器件衬底时，在所述光学器件衬底的下表面中在切割线与绝缘体中的一个交叉的每个点处形成用于防止毛刺的具有预定深度的凹槽，所述凹槽以所述绝缘体中的一个暴露于所述凹槽的内部的方式形成。
2.根据权利要求1所述的用于光学器件的衬底，其中液体绝缘材料在所述凹槽内部沉积并固化。
3.根据权利要求2所述的用于光学器件的衬底，其中光敏阻焊剂(PSR)沉积在所述绝缘体的暴露于光学器件衬底的下表面的区域上和所述液体绝缘材料的暴露于光学器件衬底的下表面的区域上。
4.根据权利要求1所述的用于光学器件的衬底，其中所述凹槽形成为使得所述绝缘体的暴露于光学器件衬底的下表面的至少一部分容纳在所述凹槽内部。
5.根据权利要求1所述的用于光学器件的衬底，其中所述凹槽的直径比每个绝缘体的宽度更大。
6.根据权利要求1-5中任何一项所述的用于光学器件的衬底，其中阻焊剂沉积在所述光学器件衬底的上表面和下表面上，以增加光反射率。
7.根据权利要求1-5中任何一项所述的用于光学器件的衬底，其中在所述光学器件衬底中以下述方式形成从所述光学器件衬底的上表面向下到达预定深度的腔：所述绝缘体暴露于所述腔的底面。
8.根据权利要求7所述的用于光学器件的衬底，进一步包括在所述腔内部安装在所述光学器件衬底上的光学器件芯片。
CN201410670009.3A 2013-11-20 2014-11-20 用于防止毛刺生成的衬底 Active CN104659184B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130141255A KR101509650B1 (ko) 2013-11-20 2013-11-20 광 디바이스용 기판 및 그 제조방법
KR10-2013-0141255 2013-11-20

Publications (2)

Publication Number Publication Date
CN104659184A true CN104659184A (zh) 2015-05-27
CN104659184B CN104659184B (zh) 2018-11-23

Family

ID=53032634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410670009.3A Active CN104659184B (zh) 2013-11-20 2014-11-20 用于防止毛刺生成的衬底

Country Status (3)

Country Link
US (1) US9316768B2 (zh)
KR (1) KR101509650B1 (zh)
CN (1) CN104659184B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101827988B1 (ko) * 2016-11-04 2018-02-12 (주)포인트엔지니어링 광 디바이스용 기판 및 그 제조방법 및 광 디바이스
KR101910587B1 (ko) 2017-05-30 2018-10-22 (주)포인트엔지니어링 광디바이스용 단위 기판 및 원판

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288857A (ja) 2003-03-20 2004-10-14 Fuji Xerox Co Ltd 半導体製造方法
JP4600688B2 (ja) * 2007-03-29 2010-12-15 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
JP5447928B2 (ja) * 2009-06-17 2014-03-19 株式会社エレメント電子 実装基板およびそれを用いた薄型発光装置の製造方法
JP5367668B2 (ja) * 2009-11-17 2013-12-11 スタンレー電気株式会社 発光装置およびその製造方法
JP2012227254A (ja) * 2011-04-18 2012-11-15 Toppan Printing Co Ltd Ｌｅｄ素子用リードフレーム基板及びその製造方法
KR101259320B1 (ko) * 2011-08-16 2013-05-06 주식회사 디에스 광소자용 플라스틱 패키지 및 그 제조방법

Also Published As

Publication number Publication date
US9316768B2 (en) 2016-04-19
US20150138659A1 (en) 2015-05-21
KR101509650B1 (ko) 2015-04-07
CN104659184B (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US9913381B2 (en) Base substrate which prevents burrs generated during the cutting process and method for manufacturing the same
CN101802990B (zh) 使用穿透硅通道的半导体封装方法
US8878339B2 (en) Chip-component structure and method of producing same
TWI540685B (zh) 積體電路熔絲及其製造方法
JP5649878B2 (ja) 半導体装置およびその検査方法、並びに電気機器
TW201117653A (en) Zener diode protection network in submount for LEDs connected in series
EP3583667B1 (en) Bonded laser with solder-free laser active stripe in facing relationship with submount
CN104602446A (zh) 基板结构及其制作方法
JP2007095927A (ja) 配線基板およびその製造方法
JPWO2013039227A1 (ja) Ｐｔｃデバイス
CN104659184A (zh) 用于防止毛刺生成的衬底
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
JP5235627B2 (ja) 多数個取り配線基板
CN105489580B (zh) 半导体衬底及半导体封装结构
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
CN103843079A (zh) Ptc装置
US9543247B1 (en) Surface-mount electronic component
TW201405591A (zh) 過電流保護元件
KR102111142B1 (ko) 발광 장치 및 그 제조 방법
TWI648881B (zh) Semiconductor wafer
US20160380167A1 (en) Pre-cut substrate and unit chip substrate comprising hemispherical cavity
CN204634145U (zh) 多层基板
US20220338349A1 (en) Through-interposer grounding using blind vias
JP2021145142A (ja) 貫通電極基板
KR20150114663A (ko) 반도체 칩, 반도체 칩의 실장 기판 및 반도체 웨이퍼의 절단 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant