JP2021145142A

JP2021145142A - 貫通電極基板

Info

Publication number: JP2021145142A
Application number: JP2021095747A
Authority: JP
Inventors: 悟倉持; Satoru Kuramochi
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2017-03-02
Filing date: 2021-06-08
Publication date: 2021-09-24
Also published as: JP2018147972A; JP6897163B2

Abstract

【課題】貫通電極基板における柱状導電体と他の導電部分との接続部分の不具合を防ぐことが可能な貫通電極基板を提供する。【解決手段】貫通電極基板は、第１面と前記第１面に対して反対の側の第２面とを有し、前記第１面と前記第２面と貫通する貫通孔を有する基板と、前記貫通孔に形成された貫通電極と、前記基板上に実装され、前記貫通電極に電気的に接続された半導体チップと、前記貫通電極から連続し、かつ、前記基板から突出した柱状導電体と、を有する。【選択図】図１

Description

本開示は、貫通電極基板に関する。

近年の電子デバイスでは、配線基板に貫通電極基板を介して半導体チップが取り付けられた形態が多く用いられている。特許文献１には、ガラスを基板材料とする貫通電極基板が開示されている。

ＷＯ２００５／０３４５９４号

上述の貫通電極基板と、配線基板や半導体チップ等とを接続するとき、これらの間に介在する部材として導電性のポスト（以下、柱状導電体という）が用いられる場合がある。従来では、貫通電極基板における導電層と柱状導電体とが他の層（例えば、密着層やシード層）を介して接続されていた。

しかし、導電層と柱状導電体との間の接続部分に他の層が介在して境界が形成されているため、当該接続部分の強度が十分でない場合がある。例えば、貫通電極基板の上下に配置される配線基板や半導体チップ等との熱膨張率の差によって柱状導電体に対してせん断方向の応力がかかったとき、この応力によって柱状導電体と導電層との接続部分で破断又はクラック等の不具合が生じるおそれがある。

本開示は、貫通電極基板における柱状導電体と他の導電部分との接続部分の不具合を防ぐことが可能な貫通電極基板を提供する。

本願は上記課題を解決する手段を複数含んでいるが、その一例をあげるならば、第１面と前記第１面に対して反対の側の第２面とを有し、前記第１面と前記第２面と貫通する貫通孔を有する基板と、前記貫通孔に配置された貫通電極と、前記基板上に実装され、前記貫通電極に電気的に接続された半導体チップと、前記貫通電極と連続し、かつ、前記基板から突出した柱状導電体と、を有する貫通電極基板が提供される。

また、他の例によれば、第１面と前記第１面に対して反対の側の第２面とを有し、前記第１面と前記第２面を貫通する貫通孔を有する基板を提供する工程と、前記基板の前記第１面に金属層を形成する工程と、前記基板の前記第２面にレジストを形成する工程と、前記貫通孔の貫通電極と、前記基板の前記第２面から突出する柱状導電体とを一体的に形成する工程と、前記レジストを除去する工程と、前記基板の前記第２面に、接続部を有する半導体チップを配置する工程と、前記基板の前記第２面において前記柱状導電体及び前記半導体チップを覆うように絶縁層を形成する工程と、前記柱状導電体及び前記半導体チップの前記接続部に対応する前記絶縁層の部分を除去する工程と、前記柱状導電体と前記半導体チップの前記接続部とを接続するように導電層を形成する工程と、を含む貫通電極基板の製造方法が提供される。

本開示によれば、貫通電極基板における柱状導電体と他の導電部分との接続部分の不具合を防ぐことができる。本開示に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、上記した以外の、課題、構成および効果は、以下の実施形態の説明により明らかにされる。

本開示の一実施形態に係る貫通電極基板を示す概略断面図である。本開示の一実施形態に係る貫通電極及び柱状導電体を示す概略断面図である。本開示の一実施形態に係る貫通電極及び柱状導電体を示す概略断面図である。本開示の一実施形態に係る貫通電極基板を製造する方法を説明する図である。本開示の一実施形態に係る貫通電極基板を製造する方法においてレジスト層の形成方法を説明する図である。本開示の一実施形態に係る貫通電極基板を示す概略断面図である。本開示の一実施形態に係る貫通電極基板を示す概略断面図である。

以下、図面を参照して本開示の一実施形態について説明する。なお、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物のそれらから変更し誇張してある。

本明細書等において「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値のそれぞれを下限値及び上限値として含む範囲であることを意味する。

図１は、本開示の一実施形態に係る貫通電極基板１０を示す概略断面図である。貫通電極基板１０は、第１面１１ａと第１面１１ａに対して反対の側の第２面１１ｂとを有する基板１１を備える。基板１１は、第１面１１ａと第２面１１ｂとを貫通する貫通孔１２を有する。貫通電極基板１０は、基板１１の第１面１１ａに形成された第１導電層１３と、貫通孔１２に形成された貫通電極１４と、貫通電極１４から連続し、かつ、基板１１の第２面１１ｂから突出した柱状導電体１５とをさらに備える。ここで、「貫通電極１４から連続している」とは、貫通電極１４と柱状導電体１５との間に他の層が実質的に介在していないことをいう。なお、「他の層が実質的に介在していない」とは、貫通電極１４と柱状導電体１５との間に、結晶、ボイド、混入物等が一部存在している場合を含む。すなわち、本実施形態では、貫通電極１４と柱状導電体１５とが一体的に形成されている。

基板１１に形成された貫通孔１２は、図１に示すようにストレート形状であってもよいし、基板１１の第１面１１ａ側の開口が第２面１１ｂ側の開口よりも大きいテーパー形状、基板１１の第１面１１ａ側の開口が第２面１１ｂ側の開口よりも小さいテーパー形状、基板１１の第１面１１ａと第２面１１ｂとの間に幅が最小となる部位を含む形状（鼓状とも称される）であってもよい。

基板１１の第２面１１ｂには半導体チップ２０が配置されている。半導体チップ２０は、接続用のパッド２０ａ（接続部）を有し、半導体チップ２０のパッド２０ａは、基板１１の第２面１１ｂとは反対側に配置されている。例えば、半導体チップ２０は、ダイアタッチ剤等の接着剤により基板１１の第２面１１ｂに固定されている。また、基板１１の第２面１１ｂには第１絶縁層１６が形成されている。第１絶縁層１６は、柱状導電体１５の周囲に配置されており、柱状導電体１５の側面１５ａに接している。また、第１絶縁層１６は、半導体チップ２０の周囲に配置されており、半導体チップ２０のパッド２０ａ以外の部分を覆うように配置されている。なお、別の例として後述するように、第１絶縁層１６は、貫通孔１２の外縁より内側に入り込んで貫通電極１４と接するように配置されてもよい。

貫通電極基板１０は、第１絶縁層１６上に配置された第２導電層１７をさらに備える。柱状導電体１５の下側端部１５ｂと半導体チップ２０のパッド２０ａとは、第２導電層１７を介して接続されている。

例えば、貫通電極基板１０は、第１導電層１３に電気的に接続するように形成されたバンプ２１を介して、上側に配置された配線基板２２に接続されてもよい。また、貫通電極基板１０は、第２導電層１７に形成されたバンプ２３を介して、下側に配置された配線基板２４に接続されてもよい。なお、基板１１の第１面１１ａ側には、図示しないが、さらに絶縁層、導電層等が積層されていてもよい。本実施形態の貫通電極基板１０によれば、半導体チップ２０の配線基板（マザーボードなど）２２、２４への実装が簡便化される。

図１では、貫通電極基板１０の使用の一例として上側及び下側に配線基板２２、２４が配置される様子を示しているが、これに限らない。例えば、上側及び下側の配線基板２２、２４の一方が貫通電極１４と電気的に接続するように存在する態様であってもよい。

基板１１として、ガラス基板、ガラスセラミックス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ（Ａｌ_２Ｏ_３）基板、窒化アルミ（ＡｌＮ）基板、酸化ジリコニア（ＺｒＯ_２）基板など、又は、これらの基板が積層されたもの等を用いることができる。

好ましくは、基板１１は、ガラス基板である。一般に貫通電極基板は、その縁に近い領域ほど熱変形による変位が大きくなる。ガラス基板を用いた貫通電極基板の場合、この領域に対して、貫通電極基板の上下に配置される配線基板等との熱膨張率の差を小さくするように対処できるという利点がある。

より好ましくは、基板１１として無アルカリガラスが用いられる。無アルカリガラスは、ソーダガラスとは異なりＮａ、Ｋなどのアルカリ成分を含まないので、ガラス表面にアルカリ成分が溶出することがない。したがって、この態様では、貫通電極基板１０に接続されるべき半導体チップ２０の端子を腐食させる信頼性劣化要因が原理的に生じない利点がある。また、無アルカリガラスは、熱膨張率がシリコンのそれと同程度の大きさであり、接続される半導体チップ２０との関係で熱膨張率の点で整合性がよい。

第１導電層１３、貫通電極１４、柱状導電体１５、及び第２導電層１７の材料として、Ａｕ、Ａｌ、Ｃｕ等の導電性を有する材料が用いられる。なかでも導電性が高く、かつ材料コストの低いＣｕを用いることが好ましい。導電層の配線パターンについては、金属箔（例えば、Ｃｕ等）のエッチングによるサブトラクティブな形成のほか、導電性ペースト（例えば、金属ナノペースト等）の塗布や、めっきによる形成等のアディティブな形成を採用することもできる。

第１絶縁層１６として、例えば、無機材料や有機材料、又はこれらの積層を用いることができる。第１絶縁層１６として無機材料を用いる場合、より具体的には窒化ケイ素（ＳｉｘＮｙ）、二酸化ケイ素（ＳｉＯ_２）、酸窒化ケイ素（ＳｉＯｘＮｙ）、五酸化タンタル（Ｔａ_２Ｏ_５）、酸化アルミニウム（Ａｌ_２Ｏ_３）、又は、窒化アルミニウム（ＡｌＮ）を用いることができる。第１絶縁層１６として有機材料を用いる場合、より具体的にはポリイミド樹脂、エポキシ樹脂を用いることができる。応力緩和や、後述するガス放出の観点から、第１絶縁層１６は有機材料を含むことが好ましい。

本実施形態では、上述の導電層、電極、導電体、及び絶縁層を形成するプロセスとして、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）（たとえば、スパッタリング又は蒸着）、又は電気めっきなどを使用することができる。また、パターンを形成するために、フォトリソグラフィを使用することができる。また、不要な材料を除去するために、エッチングプロセスを使用することができる。また、導電層及び絶縁層の平坦化プロセスとして、エッチバック、化学的機械的研磨（ＣＭＰ）などを使用することができる。

本実施形態では、貫通電極１４と柱状導電体１５との間に他の層が実質的に介在していないため、貫通電極１４と柱状導電体１５との接続部分の強度を高めることができる。例えば、貫通電極基板１０を構成する材料（基板材料、導電材料、絶縁材料）間の熱膨張率の差によって柱状導電体１５に対してせん断方向の応力がかかった場合でも、貫通電極１４と柱状導電体１５とが一体的に連続的に形成されているので、貫通電極１４と柱状導電体１５との接続部分で破断又はクラック等の不具合が生じるのを防ぐことができる。

図２は、本開示の一実施形態に係る貫通電極１４及び柱状導電体１５を示す概略断面図である。好ましくは、柱状導電体１５の幅Ｗ_１は、貫通孔１２の開口幅Ｗ_２よりも小さい。ここで、貫通孔１２の開口幅とは、貫通孔１２の外縁が形成する図形の任意の２点間の最大距離をいう。なお、外縁が形成する図形が円形である場合、上述の幅とは、円の直径をいう。同様に、柱状導電体１５の幅とは、柱状導電体１５の断面図形（基板１１と平行な面で切った時の断面図形）の外縁の任意の２点間の最大距離をいう。

例えば、貫通孔１２の開口幅Ｗ_２が５０〜８０μｍの場合、当該開口幅Ｗ_２より小さくなるように、柱状導電体１５の幅Ｗ_１は３０〜６０μｍで設定されることが好ましい。

本実施形態では、柱状導電体１５の幅Ｗ_１が貫通孔１２の開口幅Ｗ_２よりも小さいため、柱状導電体１５が撓み易くなる。柱状導電体１５が撓むことで、柱状導電体１５に対するせん断方向の応力を吸収することができるため、貫通電極１４と柱状導電体１５との接続部分の信頼性が向上する。

また、貫通電極１４及び柱状導電体１５を導電性組成物で形成すると、その被貫通層である基板１１は、ガラスなどの無機材料であるため、導電性組成物を発生源とする水分やガスの放出経路として基板は機能しにくい。これに対して、本実施形態では、柱状導電体１５の幅Ｗ_１が貫通孔１２の開口幅Ｗ_２よりも小さいため、第１絶縁層１６が貫通孔１２の外縁よりも内側に入り込むようにして貫通電極１４及び柱状導電体１５の両方に接している。そのため、第１絶縁層（例えば、樹脂）１６を介して導電性組成物を発生源とする水分やガスを放出することができ、それらの滞留を低減できるので信頼性の向上がもたらされる。

図２（ａ）は、柱状導電体１５の幅Ｗ_１が貫通孔１２の開口幅Ｗ_２よりも小さい構成の第１例を示す。本例では、貫通電極１４と柱状導電体１５との接続部分において第１絶縁層１６の角部１６ａが存在し、当該角部１６ａの位置において段差状に柱状導電体１５の幅Ｗ_１が貫通孔１２の開口幅Ｗ_２よりも小さくなっている。

図２（ｂ）は、柱状導電体１５の幅Ｗ_１が貫通孔１２の開口幅Ｗ_２よりも小さい構成の第２例を示す。本例では、第１絶縁層１６が、貫通孔１２内に入り込み、且つ、貫通孔１２の側壁１２ａに接するように配置されている。貫通電極１４の側面１４ａは、基板１１の第２面１１ｂの近傍において、貫通孔１２の側壁１２ａから内側に向かって傾斜する傾斜面１４ｂを有する。これにより、貫通電極１４は、基板１１の第２面１１ｂに向かって徐々に幅が小さくなるように形成されている。貫通電極１４と柱状導電体１５とは傾斜面１４ｂを介して接続されており、柱状導電体１５は、柱状導電体１５の幅Ｗ_１が貫通孔１２の開口幅Ｗ_２よりも小さい状態で第２面１１ｂから下方に延びている。

図２（ｂ）の例では、第１絶縁層１６の角部１６ａ（図２（ａ）参照）がなく、貫通電極１４と柱状導電体１５とが傾斜面１４ｂで接続されている。貫通電極１４と柱状導電体１５との接続部分において破断又はクラックの起点の要因となり得る角部がないため、貫通電極１４と柱状導電体１５との接続部分の信頼性がさらに向上する。

図２（ｃ）は、柱状導電体１５の幅Ｗ_１が貫通孔１２の開口幅Ｗ_２よりも小さい構成の第３例を示す。柱状導電体１５の側面１５ａは、基板１１の第２面１１ｂにおける貫通孔１２の外縁から内側に向かって傾斜する傾斜面１５ｃを有する。この傾斜面１５ｃによって、柱状導電体１５の幅Ｗ_１が基板１１の第２面１１ｂから徐々に小さくなっている。これにより、柱状導電体１５の幅Ｗ_１が貫通孔１２の開口幅Ｗ_２よりも小さくなっている。本例においても、貫通電極１４と柱状導電体１５との接続部分において破断又はクラックの起点の要因となり得る角部がないため、貫通電極１４と柱状導電体１５との接続部分の信頼性がさらに向上する。

図３は、本開示の一実施形態に係る貫通電極１４及び柱状導電体１５を示す概略断面図である。柱状導電体１５の幅Ｗ_１は、貫通孔１２の開口幅Ｗ_２以上であってもよい。図３の例では、柱状導電体１５の幅Ｗ_１は、貫通孔１２の開口幅Ｗ_２よりも大きくなっている。この構成によれば、貫通電極１４と柱状導電体１５との接続部分となる柱状導電体１５の根元の幅が広くなるため、柱状導電体１５の力学的強度が向上する。

例えば、貫通孔１２の開口幅Ｗ_２が５０〜８０μｍの場合、当該開口幅Ｗ_２より大きくなるように、柱状導電体１５の幅Ｗ_１は６０〜１００μｍで設定されることが好ましい。

図１に戻って貫通電極基板１０の構成についてさらに説明する。柱状導電体１５から半導体チップ２０までの距離Ｄ_１は、柱状導電体１５の高さ（基板１１の第２面１１ｂからの高さ）Ｈ_１の１倍以上であることが好ましい。柱状導電体１５と半導体チップ２０との間には第１絶縁層１６が配置されるが、距離Ｄ_１を上述の範囲に設定することで、基板１１の材料、柱状導電体１５の材料、及び半導体チップ２０の材料などの間の熱膨張率の差によって生じる応力を、柱状導電体１５と半導体チップ２０との間の第１絶縁層１６で緩和することができる。これにより、貫通電極１４と柱状導電体１５との接続部分の信頼性がさらに向上する。

また、半導体チップ２０と第２導電層１７との間に第１絶縁層１６が配置されるのが好ましい。半導体チップ２０と第２導電層１７との間の第１絶縁層１６の厚みＴ_１は、好ましくは、８μｍ以上であり、より好ましくは、１０〜２０μｍである。この構成によれば、基板１１の材料、柱状導電体１５の材料、及び半導体チップ２０の材料などの間の熱膨張率の差によって生じる応力を、半導体チップ２０と第２導電層１７との間に配置された第１絶縁層１６によって緩和することができる。これにより、第２導電層１７と半導体チップ２０のパッド２０ａとの接続部分の信頼性が向上する。したがって、柱状導電体１５の高さＨ_１は、半導体チップ２０の高さＨ_２及び半導体チップ２０と第２導電層１７との間に配置される第１絶縁層１６の厚みＴ_１との関係を考慮して、以下の式によって設定されることが好ましい。
Ｈ_１≧Ｈ_２＋８μｍ

図４は、本開示の一実施形態に係る貫通電極基板１０を製造する方法を説明する図である。以下では、貫通電極１４及び柱状導電体１５を一体的に形成する例について説明する。

図４（ａ）に示すように、第１面１１ａと第２面１１ｂを貫通する貫通孔１２を有する基板１１を準備する。貫通孔１２は、反応性イオンエッチング、レーザ加工、レーザ加工とウェットエッチングの組合せ、サンドブラスト加工、放電加工等により形成することができる。次に、図４（ｂ）に示すように、基板１１の第１面１１ａ上に金属層３１を形成する。例えば、金属層３１は、蒸着法やスパッタリング法などの物理成膜法によって形成されてもよい。なお、金属層３１の一部が貫通孔１２内に形成されてもよい。

次に、図４（ｃ）に示すように、基板１１の第２面１１ｂ上にレジスト層３２を形成する。例えば、ドライフィルムレジストを基板１１の第２面１１ｂにラミネートし、露光、現像を行うことにより、レジスト層３２が形成される。レジスト層３２は貫通孔１２の周囲を覆うように形成される。レジスト層３２の形成方法について図５を用いてより詳しく説明する。

図５は、本開示の一実施形態に係る貫通電極基板１０を製造する方法におけるレジスト層３２の形成方法を示す。図５（ａ）の左側に示すように、レジスト層３２が、貫通孔１２の外縁よりも内側に入り込み、且つ、貫通孔１２の側壁１２ａに接するように形成されてもよい。例えば、ドライフィルムレジストを基板１１の第２面１１ｂ側に押圧しながらラミネートすることにより、ドライフィルムレジストの一部が貫通孔１２内に入り込む。図５（ａ）の右側は、次の工程の電解めっきによってめっき成長させたときの図である。この場合、貫通孔１２の内部から基板１１の第２面１１ｂに向かって徐々に幅が小さくなる充填めっき３３が形成される。この方法によれば、図２（ｂ）に示した構成を形成することができる。

また、図５（ｂ）の左側に示すように、レジスト層３２が、貫通孔１２の外縁よりも内側に角部３２ａが配置されるように形成されてもよい。図５（ｂ）の右側は、次の工程の電解めっきによってめっき成長させたときの図である。この場合、レジスト層３２の角部３２ａが下側に向かって押し出されながら充填めっき３３が形成される。これにより、基板１１の第２面１１ｂから外側に向かって徐々に幅が小さくなる部分を有する充填めっき３３が形成される。この方法によれば、図２（ａ）や図２（ｃ）に示した構成を形成することができる。なお、材料又は膜厚などの調整によってレジスト層３２の強度を高めた場合、充填めっき３３によってレジスト層３２の角部３２ａが押し出されにくくなる。この場合、図２（ａ）に示した構成を形成することができる。

また、図５（ｃ）の左側に示すように、レジスト層３２が、貫通孔１２の外縁よりも内側に傾斜した角部３２ａが配置されるように形成されてもよい。例えば、ドライフィルムレジストの現像において、貫通孔１２内に現像液が基板１１の第１面１１ａ側から第２面１１ｂ側に流れるように供給するようにして傾斜した角部３２ａを形成することができる。これにより、図５（ｃ）の右側に示すように、基板１１の第２面１１ｂから外側に向かって徐々に幅が小さくなる部分を有する充填めっき３３が形成される。この方法によれば、図２（ｃ）に示した構成を形成することができる。

次に、図４の説明に戻る。図４（ｄ）に示すように、金属層３１に給電する電解めっきによって、基板１１の第１面１１ａから第２面１１ｂにかけて充填めっき３３を形成する。第１面１１ａのめっき層によって基板１１の第１面１１ａ上の第１導電層１３が形成され、貫通孔１２及びレジスト層３２に囲まれた空間の充填めっき３３によって貫通電極１４及び柱状導電体１５が一体的に形成される。したがって、貫通電極１４と柱状導電体１５の間には、密着層やシード層等の他の層が存在しない。なお、図４（ｄ）の工程の前に、基板１１の第１面１１ａ上の金属層３１上に部分的にレジスト層が形成されてもよく、これにより、第１導電層１３のパターン形成も可能となる。

次に、図４（ｅ）に示すように、基板１１の第２面１１ｂ上のレジスト層３２を除去する。レジスト層３２は、例えば、溶剤による除去、プラズマアッシングによる除去がなされる。次に、図４（ｆ）に示すように、基板１１の第２面１１ｂ上に半導体チップ２０を配置する。例えば、半導体チップ２０を、ダイアタッチ剤等の接着剤を用いて基板１１の第２面１１ｂに固定する。図４（ｆ）では、半導体チップ２０の接続部であるパッド２０ａが基板１１に対面しないように配置されているが、これに限定されない。

次に、図４（ｇ）に示すように、柱状導電体１５及び半導体チップ２０を覆うように第１絶縁層１６を形成する。例えば、真空ラミネート成形により、柱状導電体１５及び半導体チップ２０を覆うように感光性樹脂（例えば、感光性ポリイミド）を形成する。次に、フォトリソグラフィにより、柱状導電体１５の下側端部１５ｂ及び半導体チップ２０のパッド２０ａに対応する第１絶縁層１６の部分を除去する。これにより、柱状導電体１５の下側端部１５ｂの少なくとも一部及び半導体チップ２０のパッド２０ａの少なくとも一部が第１絶縁層１６から露出する。

次に、図４（ｈ）に示すように、柱状導電体１５の下側端部１５ｂと半導体チップ２０のパッド２０ａとを接続するように第２導電層１７を形成する。第２導電層１７は、上述と同様に、蒸着法やスパッタリング法などの物理成膜法、及び、電解めっき法などを用いて形成されてもよい。例えば、Ｔｉのスパッタリング及びＣｕのスパッタリングを行った後に、電解めっきによってＣｕのめっき層が形成されてもよい。当該方法によれば、柱状導電体１５との接続部分の導電層の層構成及び半導体チップ２０のパッド２０ａとの接続部分の導電層の層構成が同じになる。

本実施形態の方法によれば、貫通電極１４と柱状導電体１５との間に他の層が実質的に介在することなく、貫通電極１４と柱状導電体１５とを一体的に形成することができる。また、貫通電極１４と柱状導電体１５とを１つの工程で形成することができるので、工程数が減り、製造方法の簡略化が可能となる。

図６は、本開示の一実施形態に係る貫通電極基板１０を示す概略断面図である。上述の貫通電極１４及び柱状導電体１５の構成は、フリップチップ実装の半導体チップ２０に適用されてもよい。図６の例では、半導体チップ２０が基板１１の第１面１１ａに配置されている。また、半導体チップ２０のパッド２０ａは、第１面１１ａ側に配置されている。貫通電極基板１０は、バンプ２５を介して半導体チップ２０のパッド２０ａと接続する第１貫通電極１４Ａと、基板１１の第２面１１ｂに形成され、第１貫通電極１４Ａに接続された第１導電層１３と、第１導電層１３に接続された第２貫通電極１４Ｂと、第２貫通電極１４Ｂと連続し、かつ、基板１１の第１面１１ａ側に突出した柱状導電体１５と、基板１１の第１面１１ａに形成された第１絶縁層１６とを備える。例えば、柱状導電体１５は、コンタクト用のパッド２６及びバンプ２１を介して上側に配置された配線基板２２に接続されてもよい。このように、半導体チップ２０のパッド２０ａが基板１１と対面するように配置されていてもよい。

図７は、本開示の一実施形態に係る貫通電極基板１０を示す概略断面図である。上述の貫通電極１４及び柱状導電体１５の構成は、ワイヤーボンディング実装の半導体チップ２０に適用されてもよい。図７の例では、半導体チップ２０が基板１１の第１面１１ａに配置されている。また、半導体チップ２０のパッド２０ａは、第１面１１ａと反対側に配置されている。半導体チップ２０のパッド２０ａは、ワイヤ１８によってコンタクト用のパッド２６を介して貫通電極１４に接続されている。貫通電極基板１０は、貫通電極１４と、貫通電極１４から連続して形成され、かつ、基板１１の第２面１１ｂ側に突出した柱状導電体１５と、基板１１の第２面１１ｂに形成された第１絶縁層１６とを備える。なお、柱状導電体１５は、コンタクト用のパッド２６及びバンプ２３を介して下側に配置された配線基板２４に接続されてもよい。

なお、本開示は上述した実施形態に限定されるものではなく、他の様々な変形例が含まれる。例えば、上述した実施形態は本開示を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることがあり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１０ …貫通電極基板
１１ …基板
１２ …貫通孔
１３ …第１導電層
１４、１４Ａ、１４Ｂ …貫通電極
１５ …柱状導電体
１６ …第１絶縁層
１７ …第２導電層
２０ …半導体チップ

Claims

第１面と前記第１面に対して反対の側の第２面とを有し、前記第１面と前記第２面と貫通する貫通孔を有する樹脂基板と、
前記貫通孔に配置された貫通電極と、
前記樹脂基板上に実装され、前記貫通電極に電気的に接続された半導体チップと、
前記貫通電極と連続し、かつ、前記樹脂基板から突出した柱状導電体と、
を有する貫通電極基板。
前記柱状導電体の幅は、前記貫通孔の開口幅よりも大きい、請求項１に記載の貫通電極基板。
前記柱状導電体の周囲に配置された絶縁層をさらに備える、請求項１または２に記載の貫通電極基板。
前記半導体チップ、前記柱状導電体、及び前記絶縁層が前記樹脂基板の同じ面に配置されており、前記半導体チップの接続部が前記樹脂基板とは反対側に位置しており、前記柱状導電体と前記半導体チップの前記接続部とが、前記絶縁層上に配置された導電層を介して接続されている、請求項３に記載の貫通電極基板。
前記柱状導電体から前記半導体チップまでの距離は、前記柱状導電体の高さの１倍以上である、請求項４に記載の貫通電極基板。
前記半導体チップと前記導電層との間に前記絶縁層が配置されており、前記半導体チップと前記導電層との間の前記絶縁層の厚みが８μｍ以上である、請求項４又は５に記載の貫通電極基板。