KR101259320B1 - 광소자용 플라스틱 패키지 및 그 제조방법 - Google Patents

광소자용 플라스틱 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101259320B1
KR101259320B1 KR1020110081358A KR20110081358A KR101259320B1 KR 101259320 B1 KR101259320 B1 KR 101259320B1 KR 1020110081358 A KR1020110081358 A KR 1020110081358A KR 20110081358 A KR20110081358 A KR 20110081358A KR 101259320 B1 KR101259320 B1 KR 101259320B1
Authority
KR
South Korea
Prior art keywords
mold
optical device
package
lead frame
electrode
Prior art date
Application number
KR1020110081358A
Other languages
English (en)
Other versions
KR20130019288A (ko
Inventor
박찬익
유영민
김은선
Original Assignee
주식회사 디에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에스 filed Critical 주식회사 디에스
Priority to KR1020110081358A priority Critical patent/KR101259320B1/ko
Publication of KR20130019288A publication Critical patent/KR20130019288A/ko
Application granted granted Critical
Publication of KR101259320B1 publication Critical patent/KR101259320B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

보다 신뢰성이 확보되는 이엠씨를 적용한 선-선형 리드프레임을 제조 기술을 기반으로, 경제성을 확보하기 위해 그룹 몰딩에 의한 쏘우 절단 패키지방식을 적용하되 과도한 쏘우 공정 공수를 절감하는 띠 몰딩 기법을 도입하고, 쏘우 절단 패키지의 불편한 문제인 리드프레임 상에서 단위체 별 전기적 구동과 쏘우 절단에 의한 단자부의 금속 버가 해결되는 패키지와 그 제조방법을 제시한다. 제시된 제조방법은 칩 본딩부를 포함하여 적어도 두 개의 분리된 전극을 단위체 영역으로 하여, 단위체 영역이 행방향 및 열방향으로 반복 전개되되, 열방향으로 정렬한 단위체 영역의 양측에 형성되어 열방향으로 단위체 영역을 잇는 연결부를 포함하는 리드프레임을 준비하는 단계; 열방향의 단위체 영역을 덮되, 적어도 리드프레임의 저면과 연결부의 상면이 노출되도록 열방향의 단위체 영역을 따라 몰드 성형체를 리드프레임에 형성시키는 몰드 성형 단계; 노출된 연결부를 금형으로 타발시키는 연결부 제거 단계; 및 행렬의 단위체 영역을 행방향으로 쏘우(saw) 커팅하는 개별화 단계;를 포함한다.

Description

광소자용 플라스틱 패키지 및 그 제조방법{Plastic package for optic device and method of manufacturing the same}
본 발명은 광소자용 플라스틱 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 광감응, 수광, 및 발광 기능의 반도체 소자 등이 집적화된 리드프레임 기반의 플라스틱 패키지와 그 제조방법에 관한 것이다.
일반적으로, 광소자용 플라스틱 패키지 대부분은 칩이 본딩되는 칩 실장부를 포함한 칩과의 전기적 연결을 위한 전극을 기본 구성으로 하는 단위체가 일정 간격의 행과 열로 반복 배치된 금속의 리드프레임을 기반으로 한다.
이러한 일반적인 광소자용 플라스틱 패키지는 단위체 영역에 개별하여 칩과 몰드 성형체가 더해지고 금형에 의한 타발로 리드프레임으로부터 개별화된 방식으로 조립된다. 도 1은 종래의 리드프레임형 광소자용 플라스틱 패키지의 단면을 나타내는 도면이다. 종래의 리드프레임형 광소자용 플라스틱 패키지는, 방열패드로서의 역할을 하는 동시에 그 상면에 반도체 칩을 본딩할 수 있는 칩본딩 패드(10a), 칩본딩 패드(10a)의 주변부를 따라 이격되어 있으며 내부단자 및 외부단자로서의 역할을 하는 복수개의 리드(10b)들이 단일의 리드프레임으로부터 형성되어 있다. 칩본딩 패드(10a)상에는 접착제(12)를 개재하여 반도체 칩(14)이 본딩된다. 반도체 칩(14)과 복수개의 리드(10b)들 사이는 본딩 와이어(16)에 의해 전기적으로 연결되어 있다. 또한, 반도체 칩(14)과 칩본딩 패드(10a) 사이에는 접지선(18)이 본딩되어 전기적으로 연결된다. 칩본딩 패드(10a)의 저면 및 리드(10b)들의 저면과 측면을 노출시키면서 반도체 칩(14), 본딩와이어(16) 및 접지선(18)을 매몰하고 이들을 일체화시키는 플라스틱 봉합수지(20)가 몰드 성형되어 있다.
여기서, 칩이 금속만의 리드프레임에 먼저 실장되고 나서 투명한 수지의 몰드 성형체로 보호되거나, 리드프레임에 불투명 플라스틱 반사벽 (Reflector, 리플렉터)을 성형하여 칩 실장 캐비티(cavity)를 형성한 선-성형 리드프레임 (Pre-molded leadframe)에 실장되고 나서 상기 캐비티에 투명수지를 채워 보호되는 방식에 따라, 후-성형 패키지 또는 선-성형 패키지로 구분된다.
또한, 진보된 형태로서, 패키지의 플라스틱 몰드 성형체를 리드프레임의 여러 단위체 영역과 구분하지 않고 하나의 몸체로 성형하여, 금형 타발이 아닌 쏘우(Saw) 절단으로 개별화 되는 방식으로 제조되기도 한다.
이와 같이 광소자의 다양한 플라스틱 성형 패키지 방식은, 용도와 경제적 적합성에 따라 다양하게 선택되며, 가능한 열악한 사용조건에서도 전기광학적 효율과 내열, 내광 및 내습의 신뢰성 요구를 충족시켜야 한다. 특히 발광다이오드 소자의 경우 최근 다양한 형태로 용도와 사용이 급격히 확장되고 있으며, 이에 따른 급격한 성능 진보와 함께 가격 하락은 물론, 발광 다이오드 특유의 높은 에너지 사용과 극심한 발열에 의한 극한의 사용 조건에 대해, 진보된 패키지의 개발 대응이 가장 절실하다.
발광다이오드 패키지는 광반사판 역할의 플라스틱 몰드 성형체가 있는 선-성형 패키지가 다양한 용도로 널리 적용되고 있다. 이에 적용되는 몰드 성형체는 열가소성의 수지로 사출성형된다. 이는 경제적 재료인 동시에 성형 작업성이 탁월하고 칩 본딩부로 레진(resin)이 번져 칩본딩을 방해하는 후래쉬 (flash) 발생 성향이 적어 다양한 패키지 구조의 실현이 용이하다. 또한 광반사율이 높은 순백에 가까운 색채와 황변이 거의 없는 내광성을 가져 발광다이오드 패키지에 대해 지배적으로 사용되어 왔다. 하지만 금속인 리드프레임과는 접착성이 없고, 재료 자체의 함수율이 높아 기밀성과 내습성이 취약하고, 발광다이오드의 높은 동작열에도 지속적으로 분해되어 가스를 방출하는 낮은 내열성 때문에, 패키지 내부의 은도금된 리드프레임 표면의 변색을 유발하는 등 사용상에 많은 주의가 따른다.
최근 급격히 성장하는 발광다이오드의 응용분야인 직접 조명이나 엘시디 백라이트 유닛에서는 여러 개의 발광다이오드 패키지를 조합한 모듈로 사용하여야만 그 기본적인 밝기를 충족하기 때문에, 이의 경제적 대응으로 갈수록 대용량화된 발광다이오드 칩을 수용하여 모듈 전체의 소요되는 패키지 수를 줄이려는 노력이 전개되고 있다. 이점에서 내열성이 낮은 사출 수지는 발광다이오드의 패키지 재료로서 한계에 이르렀고, 이를 부분적으로 대체할 재료로서 열경화성의 에폭시몰딩컴파운드(E.M.C.; 이하 이엠씨라고 함)가 주목되고 있다. 이엠씨는 기본적으로 내재된 내열성, 강한 경도, 그리고 금속과의 강력한 접착력에 의한 내습 기밀성이 탁월하여 높은 신뢰성 확보에 매우 유리함에도 불구하고, 고가의 재료 가격, 상대적으로 낮은 성형작업 효율, 이형제 사용, 레진 후래쉬, 황변, 유백색의 낮은 반사율 등의 고질적 문제로 인해 발광다이오드 패키지 재료로서는 제한적으로 적용되었다. 최근 이엠씨는 내광성과 광반사율이 집중 개선되어 사출 수지와 동등해진 한편, 고용량화된 칩의 방열에 용이한 패키지 구조로서 채용이 확산되고 있는, 리드프레임의 칩 본딩부 배면이 패키지 저면으로 노출되는 패키지 구조는 오히려 레진 후래쉬 억제가 용이하기 구조이기에, 차세대 발광다이오드 패키지로서 새로이 관심이 집중되고 있다. 이엠씨의 경제성에 대해서는 이엠씨의 소모량을 절감되게 하고 작업성을 대폭 개선하는 발전된 몰드 기술과 전술한 쏘우 절단 패키지가 하나의 해소 방편이 되고 있다. 쏘우 절단 패키지는 리드프레임 단위 면적당 단위체 수용 밀도를 높혀 재료의 소모를 줄일 수는 있지만, 쏘우 절단 공정의 낮은 공정 효율과 이에 따른 과도한 쏘우 장비 투자 요구가 아직은 해결과제이다.
통상 쏘우 절단 패키지는 단위체 영역이 행과 열로 반복 배치된 리드프레임의 일정 면적에 대해 그룹화하여 하나의 몸체로 성형되는 면적 몰딩(Area Molding)(도 2 및 도 3 참조) 방식이 적용되어지고, 단위체 영역(단위체로 표기하여도 됨)의 경계를 행과 열 방향 모두로 쏘우 절단하여 개별화 되어지기에, 측부 사면이 모두가 쏘우 절단면으로 정의된다. 도 2는 EMC몰딩을 하기 전의 리드프레임 상태를 보여주고, 도 3은 그룹 몰딩방식에 의해 EMC몰딩을 한 후의 리드프레임 상태를 보여준다. 리드프레임(30)은 단위체 영역(36)간의 배열이 고정되기 위해 단위체 영역(36)간에 별도의 연결부(34)로 또는 단자 자체를 연결부로 단위체 영역(36)간이 이어진다. 따라서 쏘우 절단 과정에서 플라스틱의 몰드 성형체(38)와 함께 단위체 영역(36)간의 금속의 이음도 함께 절단되는데, 금속의 절단부에 길게 커팅 버 (Cutting burr)를 남고 쏘우 브레이드에 손상을 주는 문제로 절단 속도를 낮추거나 가능한 단위체 영역간 금속의 연결을 최소화해야 한다. 따라서 개별화된 패키지는 전극(40a, 40b)이 패키지 저면으로만 노출되고 몰드 성형체(38)의 측면 밖으로 돌출되지 않는 리드레스(Leadless) 형태가 된다. 도 2에서, 미설명 부호 32는 리드프레임 성형과정에서 천공된 구멍이다. 리드레스 패키지는 패키지의 소형화에 강점을 가지지만, 갈수록 대용량화에 따른 발열의 문제가 심각한 발광다이오드 패키지로서는 적합하지 않다. 이에 발광다이오드 소자에 더 적합한 그룹 몰딩의 패키지 방식으로 열 방향으로만 단위체를 서로 연결한 리드프레임에 따라 한 열씩 그룹화 성형한 띠 몰딩 방식이 주목받고 있다. 한 열씩 그룹화 되었기에 행 방향으로만 쏘우 절단하면 되므로, 이의 개별화된 패키지는 두 측면 만이 쏘우 절단면으로 정의되고, 다른 두 측면은 몰드 성형면으로 정의되어 지는 동시에 그 면으로 전극 돌출할 수 있다. 따라서 면 몰딩에 의해 사면이 쏘우 절단으로 정의되는 패키지에 비해, 쏘우 공정 효율이 배가되고 방열을 위한 단자의 표면적을 넓힐 수 있다. 띠 몰딩 방식의 이러한 장점은 면 몰딩에 의한 단위체의 수용 밀도를 높이는 경제적 해법에 대한 약간의 불리함에 비해 더 큰 후속적인 이득 효과를 얻을 수 있다.
한국등록특허공보 10-0369510(2003.01.13)
그러나, 띠 몰딩 역시 그룹 몰딩 방식으로, 발광다이오드 패키지 제조방법으로 적용하는 데는 여전히 몇 가지 단점이 내재되어 있다. 발광다이오드 패키지는 발광다이오드 칩 본래의 파장을 형광체와 같은 파장변환물질과 함께 조립되어 새로운 색상의 빛을 발광할 수 있다. 특히 백색광을 구현하기 위해서는 이러한 방식이 절대적으로 적용되고 있다. 여기서 항상 목표하는 스펙트럼의 빛은 칩의 조그마한 특성차이와 형광체의 극미량 차이에도 민감하게 틀어지기 때문에, 발광다이오드의 패키지 조립과정에는 소위 ‘선진행’이라는 칩과 형광체의 조합을 최적화하는 하는 과정을 거쳐야 되고, 좋은 제조 수율을 유지하기 위해서는 적정 생산 단위로 패키지 조립 중에 리드프레임 상태에서 실시간으로 칩과 형광체의 조합 상태가 확인되어 져야 한다. 하지만 그룹 몰딩방식의 패키지는 여러 단위체 모두가 한 몸체를 이루는 물리적 연결뿐만 아니라, 단위체간의 금속 연결부에 의해 전기적으로도 연결되어 있어 쏘우로 절단하여 개별화하기까지는 칩이 구동되어질 수 없어, 칩과 형광체의 조합과정 중에 실시간으로 검정할 수 없는 문제가 있다.
또한 쏘우 절단 방식 패키지는 금속 단자의 쏘우 절단부에 남는 절단 버에서 비롯되는 여러 가지 문제가 있다. 그 중 단자에 메달려 있는 절단 버는 패키지의 실장면을 안정되게 하지 못하여 인쇄회로기판에 실장시 요구되는 정교한 정렬을 훼손시킨다. 특히 이러한 결과는 도광판을 사용하는 백라이트 유닛에서는 중요한 품질문제로 심각하게 여겨지고 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 광감응, 수광, 발광 소자, 특히 높은 전력이 적용되고 강한 빛과 높은 열을 방출하는 발광다이오드 소자에 대해, 극한의 사용 환경에서도 신뢰성이 극복되는 보다 경제적이고 효율적인 패키지와 그 제조방법을 제시하고자 한다.
특히, 본발명은 보다 신뢰성이 확보되는 이엠씨를 적용한 선-선형 리드프레임을 제조 기술을 기반으로, 경제성을 확보하기 위해 그룹 몰딩에 의한 쏘우 절단 패키지방식을 적용하되 과도한 쏘우 공정 공수를 절감하는 띠 몰딩 기법을 도입하고, 쏘우 절단 패키지의 불편한 문제인 리드프레임 상에서 단위체 별 전기적 구동과 쏘우 절단에 의한 단자부의 금속 버가 해결되는 패키지와 그 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시양태에 따른 광소자용 플라스틱 패키지는, 몰드 성형에 의해 정의되는 마주하는 두 측면과 쏘우 절단면에 의해 정의되는 또 다른 마주하는 두 측면을 포함하는 몰드 성형체; 및 몰드 성형체의 내부에서 몰드 성형에 의해 정의되는 마주하는 두 측면으로 돌출된 돌출부를 포함하고, 쏘우 절단면에 의해 정의되는 또 다른 마주하는 두 측면간의 폭보다 적은 폭을 갖는 전극; 전극의 돌출부의 측부에 금형 타발에 의해 절단된 절단면;을 포함한다.
여기서, 전극의 돌출부 측부의 절단면은 도금막이 없이 고유 금속의 표면이 노출되는 것이 특징이다.
전극은 몰드 성형체의 측면으로 돌출되지 않을 수도 있으며, 이 경우라도 쏘우 절단면으로 정의되는 두 측면의 폭보다 안쪽에 금속의 절단면을 갖는다.
몰드 성형체는 몰드 성형에 의해 정의되는 마주하는 두 측면과 쏘우 절단면에 의해 정의되는 또 다른 마주하는 두 측면이 접하는 부위에 모따기부가 형성된다.
몰드 성형체에는 칩 실장과 와이어 본딩을 전극의 상부면이 노출되게 캐비티가 형성된다.
전극은 하나 이상의 광소자 칩의 실장에 대응하여 갖추어진다. 이 경우, 하나 이상의 광소자 칩은 엘이디 칩으로 구성된다.
본 발명의 바람직한 실시양태에 따른 광소자용 플라스틱 패키지의 제조방법은, 칩 본딩부를 포함하여 적어도 두 개의 분리된 전극을 단위체 영역으로 하여, 단위체 영역이 행방향 및 열방향으로 반복 전개되되, 열방향으로 정렬한 단위체 영역의 양측에 형성되어 열방향으로 단위체 영역을 잇는 연결부를 포함하는 리드프레임을 준비하는 단계; 열방향의 단위체 영역을 덮되, 적어도 리드프레임의 저면과 연결부의 상면이 노출되도록, 열방향의 단위체 영역을 따라 몰드 성형체를 리드프레임에 형성시키는 몰드 성형 단계; 노출된 연결부를 금형으로 타발시키는 연결부 제거 단계; 및 행렬의 단위체 영역을 행방향으로 쏘우(saw) 커팅하는 개별화 단계;를 포함한다.
바람직하게는 선-성형 패키지가 되도록, 몰드 성형단계는 전극 상부에 칩본딩부와 와이어 본딩부를 더 노출하여 칩실장 캐비티가 형성되도록 한다.
또한, 몰드 성형체 양측으로 전극이 돌출되도록, 몰드 성형단계에서 전극의 양단을 더 노출한다.
선-성형 패키지일 경우, 연결부 제거 단계는 칩 실장 전에 이루어 지는 것이 바람직하다.
이러한 구성의 본 발명에 따르면, 단위체 영역 간의 전극은 열방향로만 서로 연결하고 한 열씩을 그룹지어 한 몸체를 형성하는 선 몰딩 방식을 행함으로써 쏘잉 공정을 줄여 단위체 영역의 두 측면만의 쏘잉으로 개별화될 수 있게 한다.
또한, 단위체 영역 간에 열로 연결된 전극의 끝단 및 단위체 영역간의 연결부가 몰딩 성형체의 양단으로 돌출되게 노출할 수 있기 때문에, 노출된 연결부를 펀치로 타발하여 끊으면 개별화되지 않은 리드프레임 상태에서 개별구동을 가능하게 된다.
특히, 금속의 전극은 쏘우(saw)로 절단할 필요가 없어 쏘잉 속도를 높일 수 있고, 금속의 전극에 남는 쏘잉 버(Burr)가 없어 실장면이 안정되고, 전극 돌출에 의해 납땜이 용이하다.
본 발명은 타발에 의한 개별화가 아니라 쏘잉에 의한 개별화를 행함으로써 하나의 리드프레임상에 단위체 영역의 수용 밀도를 보다 높일 수 있게 된다. 이로 인해, 원가 절감의 효과를 얻게 된다.
도 1은 종래의 리드프레임형 반도체 패키지의 단면을 나타내는 도면이다.
도 2는 종래 EMC몰딩을 하기 전의 리드프레임 상태를 보여주는 도면이다.
도 3은 종래 그룹 몰딩방식에 의해 EMC몰딩을 한 후의 리드프레임 상태를 보여주는 도면이다.
도 4 내지 도 6은 본 발명의 실시예에 따른 광소자용 플라스틱 패키지 및 그 제조방법을 설명하기 위한 도면으로서, 도 4는 본 발명의 실시예에 채용되는 리드프레임의 형태를 나타낸 도면이고, 도 5는 도 4의 리드프레임에 몰드 성형체가 형성된 상태를 나타낸 도면이고, 도 6은 쏘우(saw) 커팅에 의한 개별화 과정을 설명하는 도면이다.
도 7은 본 발명의 변형예로서, 두 개의 광소자 칩을 실장할 수 있는 패키지를 보여주는 도면이다.
도 8은 본 발명의 다른 변형예로서, 세 개의 광소자 칩을 실장할 수 있는 패키지를 보여주는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 광소자용 플라스틱 패키지 및 그 제조방법에 대하여 설명하면 다음과 같다. 본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니된다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다. 이하에서 설명되는 본 발명의 실시예에 따른 광소자용 플라스틱 패키지 및 그 제조방법은 후-성형 패키지보다는 선-성형 패키지에 보다 더 적합한 것으로 보면 된다.
도 4 내지 도 6은 본 발명의 실시예에 따른 광소자용 플라스틱 패키지 및 그 제조방법을 설명하기 위한 도면으로서, 도 4는 본 발명의 실시예에 채용되는 리드프레임의 형태를 나타낸 도면이고, 도 5는 도 4의 리드프레임에 몰드 성형체가 형성된 상태를 나타낸 도면이고, 도 6은 쏘우(saw) 커팅에 의한 개별화 과정을 설명하는 도면이다. 도 4에서 도 6까지의 도면을 순서대로 보게 되면 본 발명의 실시예에 따른 광소자용 플라스틱 패키지의 제조방법을 알 수 있다. 그리고, 각각의 도면을 통해 본 발명의 실시예에 따른 광소자용 플라스틱 패키지의 구조를 알 수 있다.
먼저, 본 발명의 실시예에 채용되는 리드프레임에 대하여 설명한다.
도 4에서, 리드프레임(50)은 소정 두께의 금속판으로 형성된다. 리드프레임(50)은 복수의 단위체 영역(54)을 갖는다. 단위체 영역(54)은 행방향 및 열방향으로 형성되되 전극(40a, 40b)을 포함한다. 여기서, 단위체 영역(54)은 미리 금형 설계된 금형틀에 의해 형성되는 구멍(52)을 근거로 정해진다. 본 발명의 명세서에서 단위체 영역이라 함은 하나의 광소자용 플라스틱 패키지를 만들 수 있는 최소한의 영역을 의미한다. 하나의 단위체 영역(54)에 의해 하나의 개별화된 광소자용 플라스틱 패키지가 완성된다고 볼 수 있다. 바람직하게, 광소자용 플라스틱 패키지의 일예로는 칩형태의 엘이디(LED)를 발광소자 칩(광소자 칩이라고 할 수 있음)으로 사용하는 엘이디 패키지를 들 수 있다.
특히, 열방향의 단위체 영역(54)의 양측에는 장공(56)이 형성된다. 장공(56)은 열방향의 단위체 영역에서 첫번째 단위체 영역에서 마지막 단위체 영역까지의 길이 이상으로 형성된다. 여기서, 장공(56)의 길이를 첫번째 단위체 영역에서 마지막 단위체 영역까지의 길이 이상으로 하는 이유는 추후의 쏘우(saw) 커팅시 리드프레임 상태에서 단위체 영역별로의 개별화가 가능하도록 하기 위함이다. 만약, 장공(56)의 길이를 첫번째 단위체 영역에서 마지막 단위체 영역까지의 길이보다 짧게 되면 예를 들어 첫번째 단위체 영역 또는 마지막 단위체 영역은 쏘우 커팅을 하더라도 리드프레임(50)에 물리적으로 연결되어 있게 된다. 따라서, 장공(56)의 길이를 첫번째 단위체 영역에서 마지막 단위체 영역까지의 길이 이상으로 하는 것이 추가 커팅 작업을 없앨 수 있게 된다.
또한, 장공(56)을 열방향으로 형성시킴으로써, 종래와 비교하여 열방향으로의 커팅 작업이 필요없게 되므로 작업 공정수를 줄임과 더불어 작업효율을 높일 수 있게 된다.
도 4에서, 미설명 부호 58은 단위체 영역(54)을 기준으로 하여 볼 때 단위체 영역(54)의 전극(40a, 40b) 사이의 연결부 또는 각각의 단위체 영역(54) 사이의 연결부이다. 물론, 연결부(58)는 단위체 영역(54)과 리드프레임(50)의 몸체와의 연결부라고 할 수도 있다.
도 4에서, 구멍(52)중에서 가로 방향의 구멍이 쏘우(saw) 커팅 라인에 해당하는 것으로 이해하면 된다.
이번에는 도 5를 참조하여 리드프레임상에 형성된 몰드 성형체에 대해 설명한다.
본 발명의 실시예에서는 리드프레임(50)에서 행렬로 형성된 단위체 영역중에서 하나의 열을 기준으로 해당 열에 존재하는 단위체 영역을 그룹지어 하나의 몸체를 이루는 몰드 성형체(60)를 형성시킨다. 다시 말해서, 몰드 성형체(60)는 열방향의 단위체 영역을 덮도록 해당 열방향의 단위체 영역을 따라 몰딩된다. 예를 들어, 몰드 성형체(60)는 에폭시 수지 등과 같은 플라스틱 재질로 이루어진다. 종래와 비교하여 볼때, 종래에는 리드프레임의 모든 단위체 영역을 하나의 봉합수지 몸체로 그룹 몰딩하는 그룹 몰딩 방식이었으나, 본 발명의 실시예에서는 선 몰딩 방식을 취하였다. 즉, 도 5의 각 몰드 성형체(60)가 선(line) 모양으로 길게 형성되어 있으므로, 선 몰딩 방식이라 하였다.
리드프레임(50)에 형성된 각각의 몰드 성형체(60)는 서로 이격되고, 단위체 영역의 전극(40a, 40b)의 상부면이 노출되게 캐비티가 형성된다. 특히, 선-선형 패키지가 되도록 몰드 성형체(60)에는 전극(40a, 40b) 상부에 칩 본딩부와 와이어 본딩부를 노출시킨 칩실장용 캐비티를 형성함이 바람직하다. 이와 같은 캐비티에 대해서는 별도의 참조부호를 표기하지 않았지만, 동종업계에 종사하는 당업자라면 도 5에서 전극(40a, 40b)의 상부면이 노출되게 보여지고 있는 부분이 캐비티임을 누구라도 쉽게 파악할 수 있다.
한편, 복수의 몰드 성형체(60) 각각의 양측면중 적어도 하나의 측면에는 등간격으로 요홈(62)이 형성된다. 바람직하게, 요홈(62)은 복수의 몰드 성형체(60) 각각의 양측면에 형성됨이 좋다. 여기서, 요홈(62)은 연결부(58)가 위치하는 부위에 접하도록 형성된다. 이와 같이 하면, 노출된 연결부(58)를 펀치로 타발하여 끊을 수 있게 된다. 이에 의해, 개별화되지 않은 리드프레임 상태에서 개별 구동을 가능하게 할 뿐만 아니라, 금속의 전극(40a, 40b)을 쏘우로 절단할 필요가 없게 되어 쏘잉 속도를 높일 수 있고 금속의 전극(40a, 40b)에 남는 쏘잉 버(burr)가 없어 실장면이 안정된다.
마지막으로, 도 6을 참조하여 개별화 과정에 대하여 설명한다.
먼저, 개별화되지 않은 리드프레임 상태에서 특성검사를 위해 개별 구동을 시키기 위해서는 도 5의 전극(40a, 40b)의 돌출부(70a, 70b)의 양 측부에서 연결부에 해당되는 부위(64; 도 6 참조)를 펀칭 금형을 이용하여 천공시킨다. 펀칭 금형에 의해 천공되는 부위(64; 도 6에서 실선에 의해 사각형으로 표시된 부위)를 펀칭부라고 한다. 이와 같이 전극(40a, 40b)의 돌출부(70a, 70b)의 측부를 금형 타발에 의해 절단하게 되면 전극(40a, 40b)의 돌출부(7a, 70b)는 절단면을 가지게 된다. 이와 같이 하게 되면 개별화되지 않은 리드프레임 상태에서 각각의 단위체 영역을 개별 구동을 시켜 특성검사를 할 수 있게 된다.
한편, 도 6에서는 전극(40a, 40b)의 돌출부(70a, 70b)가 몰딩 성형체(60)의 양 측면으로 돌출되도록 하였으나, 필요에 따라서는 돌출되지 않게 하여도 무방하다. 즉, 돌출부(70a, 70b)가 없게 하여도 된다. 이 경우라도 쏘우 절단면으로 정의되는 두 측면의 폭보다 적은 금속의 절단면을 갖는다. 다시 말해서, 전극(40a, 40b)은 몰드 성형체(60)의 내부에 위치하되 쏘우 절단면에 의해 정의되는 마주하는 두 측면간의 폭보다 적은 폭을 갖는다. 이 경우, 몰드 성형에 의해 정의되는 마주하는 두 측면에 대향되는 전극(40a, 40b)의 양 측면은 금형 타발에 의해 절단된 절단면을 포함한다고 이해하면 된다.
종래에는 개별화되지 않은 리드프레임 상태에서는 개별 구동이 어려웠다. 그러나, 본 발명의 실시예에 의해서는 개별화되지 않은 리드프레임 상태에서 각각의 단위체 영역에 대한 개별 구동이 가능하다. 그에 따라, 본 발명의 실시예에 의하면 개별화되지 않은 리드프레임 상태에서도 실장된 광소자 칩(예컨대, 발광다이오드 칩)들에 대한 특성검사가 가능하게 된다.
다시 말해서, 종래에는 각각의 광소자용 플라스틱 패키지로 개별화시킨 상태에서 각각의 광소자용 플라스틱 패키지에 대하여 일대일로 특성검사를 하게 되어 매우 번거롭고 이로 인해 작업효율이 저하되는 문제가 있었다. 그러나, 본 발명의 실시예에서는 각각의 광소자용 플라스틱 패키지에 대한 일대일의 특성검사가 아니라 모든 광소자용 플라스틱 패키지를 한꺼번에 특성검사할 수 있어서, 매우 편리하고 이로 인해 작업효율을 향상시키는 이점이 있게 된다.
이와 같이 개별화되지 않은 리드프레임 상태에서 각각의 단위체 영역에 대한 개별 구동을 행하여 특성검사를 완료하게 되면, 행방향 및 열방향의 단위체 영역에 대하여 행방향으로의 쏘우(saw) 커팅을 행하여 개별화시킨다.
쏘우 커팅된 몰드 성형체(60)의 양 절단면 간의 폭은 해당하는 단위체 영역의 전극의 폭보다 크다. 이는 몰딩 성형체(60)의 양 절단면으로는 전극이 노출될 필요가 없기 때문이다.
도 6에 도시된 쏘우 커팅 라인(saw cutting line)(68)을 따라 행방향으로의 커팅을 실시하게 되면 각각의 단위체 영역 내지는 광소자용 플라스틱 패키지에 대한 개별화가 완료된다.
도 6에서, 미설명 부호 66은 모따기부이다. 모따기부(66)는 몰드 성형에 의해 정의되는 마주하는 두 측면과 쏘우 절단면에 의해 정의되는 또 다른 마주하는 두 측면이 접하는 부위에 형성된다. 즉, 모따기부(66)는 도 5의 요홈(62) 상태에서 도 6에서와 같이 쏘우 커팅 라인(68)을 따라 커팅이 실시됨에 따라 개별화된 각각의 광소자용 플라스틱 패키지의 몰딩 성형체(60)에 형성된다. 여기서, 모따기부(66)는 개별화된 광소자용 플라스틱 패키지의 상부를 표시하는 표식으로 사용된다. 이와 같은 표식은 광소자용 플라스틱 패키지의 실장시 작업자가 쉽게 해당 광소자용 플라스틱 패키지의 상부를 알 수 있도록 해준다.
상술한 도 5 및 도 6에서는 광소자 칩(예컨대, 엘이디 칩)을 도시하지 않았다. 특성검사를 위해서는 광소자 칩을 실장시킨 후에 행해야 할 것이지만, 광소자 칩을 실장시켜서 와이어 본딩을 행하는 작업은 통상의 방법에 의해 행할 수 있는 것이어서 별도로 설명하지 않았다.
앞서 설명한 바와 같이, 본 발명의 광소자용 플라스틱 패키지를 제조하기 위해서는 우선적으로 도 4에 도시된 구조의 리드프레임(50)을 준비한 후에, 도 5에서와 같이 리드프레임(50)의 열방향의 단위체 영역을 덮도록 열방향의 단위체 영역을 따라 몰드 성형체(60)를 리드프레임(50)의 일면에 형성시킨다. 이후, 도 6에서와 같이 행방향으로 쏘우(saw) 커팅하게 되면 원하는 복수의 광소자용 플라스틱 패키지를 얻을 수 있게 된다.
이상에서와 같이, 본 발명은 단위체 영역(54) 간의 전극은 열방향로만 서로 연결하고 한 열씩을 그룹지어 하나의 몸체를 형성하는 선 몰딩 방식을 행한다. 이로 인해, 쏘잉 공정 공수를 줄여 단위체 영역의 두 측면만의 쏘잉으로 개별화될 수 있게 한다.
또한, 단위체 영역 간에 열로 연결된 전극의 끝단 및 단위체 영역간의 연결부가 몰딩 성형체(60)의 양단으로 돌출되게 노출할 수 있다. 이로 인해, 노출된 연결부를 펀치로 타발하여 끊으면 개별화되지 않은 리드프레임 상태에서 개별구동을 가능하게 된다. 이와 같이 연결부 제거는 선-선형 패키지의 경우 칩 실장 전에 이루어지는 것이 바람직하다.
특히, 금속의 전극은 쏘우(saw)로 절단할 필요가 없어 쏘잉 속도를 높일 수 있다. 금속의 전극에 남는 쏘잉 버(Burr)가 없어 실장면이 안정된다. 전극이 몰딩 성형체(60)의 양단으로 돌출됨으로 인해 납땜이 용이하다.
또한, 본 발명은 타발에 의한 개별화가 아니라 쏘잉에 의한 개별화를 행함으로써 하나의 리드프레임상에 단위체 영역의 수용 밀도를 보다 높일 수 있게 된다. 이로 인해, 원가 절감의 효과를 얻게 된다.
그리고, 도 7은 본 발명의 변형예로서, 두 개의 광소자 칩을 실장할 수 있는 패키지를 보여주는 도면이다. 즉, 상술한 도 4 내지 도 6에서는 하나의 광소자 칩(예컨대, 엘이디 칩)을 실장하기 위해 상호 이격된 두 개의 전극(40a, 40b)의 상부면이 노출되도록 하였으나, 도 7에서는 두 개의 광소자 칩을 실장할 수 있게 상호 이격된 네 개의 전극의 상부면이 노출되도록 하였다.
도 8은 본 발명의 다른 변형예로서, 세 개의 광소자 칩을 실장할 수 있는 패키지를 보여주는 도면이다. 도 8은 도 4 내지 도 7과는 다르게 세 개의 광소자 칩을 실장할 수 있게 상호 이격된 여섯 개의 전극의 상부면이 노출되도록 하였다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
50 : 리드프레임 52 : 구멍
54 : 단위체 영역 56 : 장공
58 : 연결부 60 : 몰딩 성형체
62 : 요홈 64 : 펀칭부
66 : 모따기부 68 : 쏘우 커팅 라인
70a, 70b : 돌출부

Claims (10)

  1. 몰드 성형에 의해 정의되는 마주하는 두 측면과 쏘우 절단면에 의해 정의되는 또 다른 마주하는 두 측면을 포함하며, 상기 몰드 성형에 의해 정의되는 마주하는 두 측면과 상기 쏘우 절단면에 의해 정의되는 또 다른 마주하는 두 측면이 접하는 부위에 모따기부가 형성된 몰드 성형체; 및
    상기 몰드 성형체의 내부에서 상기 몰드 성형에 의해 정의되는 마주하는 두 측면으로 돌출된 돌출부를 갖추고, 상기 쏘우 절단면에 의해 정의되는 또 다른 마주하는 두 측면간의 폭보다 적은 폭을 갖는 전극;을 포함하고,
    상기 전극의 돌출부는 금형 타발에 의해 절단된 절단면을 포함하는 것을 특징으로 하는 광소자용 플라스틱 패키지.
  2. 청구항 1에 있어서,
    상기 절단면은 도금막이 없이 고유 금속의 표면이 노출되는 것을 특징으로 하는 광소자용 플라스틱 패키지.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 몰드 성형체에는 칩 실장과 와이어 본딩을 위해 상기 전극의 상부면이 노출되게 캐비티가 형성된 것을 특징으로 하는 광소자용 플라스틱 패키지.
  5. 청구항 1 , 청구항 2 및 청구항 4중의 어느 한 항에 있어서,
    상기 전극은 하나 이상의 광소자 칩의 실장에 대응하여 갖추어진 것을 특징으로 하는 광소자용 플라스틱 패키지.
  6. 청구항 5에 있어서,
    상기 하나 이상의 광소자 칩은 엘이디 칩으로 구성되는 것을 특징으로 하는 광소자용 플라스틱 패키지.
  7. 칩 본딩부를 포함하여 적어도 두 개의 분리된 제1 전극 및 제2 전극을 단위체 영역으로 하여, 상기 단위체 영역이 행방향 및 열방향으로 반복 전개되되, 동일한 열에 정렬된 복수개의 단위체 영역의 행방향 양측에 형성되어 동일한 열에 정렬된 복수개의 단위체 영역의 제1 전극들과 제2 전극들을 각각 열방향으로 서로 연결하는 연결부를 포함하는 리드프레임을 준비하는 단계;
    상기 열방향의 단위체 영역을 덮되, 적어도 상기 리드프레임의 저면과 연결부의 상면이 노출되도록 상기 열방향의 단위체 영역을 따라 몰드 성형체를 상기 리드프레임에 형성시키는 몰드 성형 단계;
    상기 노출된 연결부를 금형으로 타발시키는 연결부 제거 단계; 및
    상기 리드프레임을 행방향으로 쏘우(saw) 커팅하여 상기 단위체 영역을 개별화하는 개별화 단계;를 포함하는 것을 특징으로 하는 광소자용 플라스틱 패키지의 제조방법.
  8. 청구항 7에 있어서,
    상기 몰드 성형 단계는 선-성형 패키지가 되도록, 상기 전극의 상부에 와이어 본딩부 및 상기 칩 본딩부를 노출시킨 캐비티를 상기 몰드 성형체에 형성시키는 것을 특징으로 하는 광소자용 플라스틱 패키지의 제조방법.
  9. 청구항 7 또는 청구항 8에 있어서,
    상기 몰드 성형 단계는 상기 몰드 성형체의 양측으로 상기 전극이 돌출되도록 상기 전극의 양단을 노출하는 것을 특징으로 하는 광소자용 플라스틱 패키지의 제조방법.
  10. 청구항 7에 있어서,
    상기 연결부 제거 단계는 선-성형 패키지일 경우 칩 실장 전에 이루어지는 것을 특징으로 하는 광소자용 플라스틱 패키지의 제조방법.
KR1020110081358A 2011-08-16 2011-08-16 광소자용 플라스틱 패키지 및 그 제조방법 KR101259320B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110081358A KR101259320B1 (ko) 2011-08-16 2011-08-16 광소자용 플라스틱 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110081358A KR101259320B1 (ko) 2011-08-16 2011-08-16 광소자용 플라스틱 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130019288A KR20130019288A (ko) 2013-02-26
KR101259320B1 true KR101259320B1 (ko) 2013-05-06

Family

ID=47897481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110081358A KR101259320B1 (ko) 2011-08-16 2011-08-16 광소자용 플라스틱 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101259320B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101509650B1 (ko) * 2013-11-20 2015-04-07 (주)포인트엔지니어링 광 디바이스용 기판 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300553A (ja) * 2007-05-30 2008-12-11 I-Chiun Precision Industry Co Ltd 表面実装型発光ダイオードのフレーム組合せ部材の製造方法及びその構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300553A (ja) * 2007-05-30 2008-12-11 I-Chiun Precision Industry Co Ltd 表面実装型発光ダイオードのフレーム組合せ部材の製造方法及びその構造

Also Published As

Publication number Publication date
KR20130019288A (ko) 2013-02-26

Similar Documents

Publication Publication Date Title
JP5533203B2 (ja) 発光装置および発光装置の製造方法
US8530252B2 (en) Method for manufacturing light emitting diode
CN101188268A (zh) 发光二极管芯片和发光二极管光源模块的制造方法
US9444021B2 (en) Film wiring substrate and light emitting device
US8455274B2 (en) Method for manufacturing light emitting diode
KR20120085085A (ko) 칩 온 보드형 발광 모듈 및 상기 발광 모듈의 제조 방법
US9041022B2 (en) Light emitting diode package and method for manufacturing the same
US20140061697A1 (en) Light emitting diode package and method for manufacturing the same
KR101259320B1 (ko) 광소자용 플라스틱 패키지 및 그 제조방법
TWI412697B (zh) 多發光二極體光源燈件
TW201417357A (zh) 發光二極體及其製造方法
US20140308767A1 (en) Method for manufacturing light emitting diode packages
KR101294714B1 (ko) 발광 장치용 리드 프레임 원판 및 이를 이용한 발광 장치 제조 방법
KR100926931B1 (ko) 패키지 베이스용 리드프레임, 이를 이용한 전기전자소자패키지 및 그 제조방법
US9040321B2 (en) Method for manufacturing light emitting diode packages
KR101293181B1 (ko) 발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임
KR100878398B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
CN112420649B (zh) 芯片封装结构及电子产品
KR101078833B1 (ko) 발광 다이오드 유닛
KR101478759B1 (ko) 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법
US20210376563A1 (en) Semiconductor Side Emitting Laser Leadframe Package and Method of Producing Same
TWI653724B (zh) 具有晶片座的導線架結構
US20040137656A1 (en) Low thermal resistance light emitting diode package and a method of making the same
KR200174808Y1 (ko) 발광다이오드 소자의 어셈블리 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee