KR101509650B1 - 광 디바이스용 기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 광 디바이스용 기판에 관한 것으로, 보다 상세하게는 기판 절단에 따른 버(burr)에 의해 기판 구성요소 간에 전기적 쇼트가 발생되는 것을 막기 위한 광 디바이스용 기판에 관한 것이다. 이러한 본 발명의 실시예에 따른 광 디바이스용 기판은 길이방향으로 연장되어 있는 복수의 도전성 판재 측면이 서로 접합되되, 그 접합면 각각에 절연막이 형성되어 있는 광 디바이스 기판과, 상기 기판을 길이방향과 수직방향으로 절단시 그 절단선과 상기 절연막이 교차하는 각 지점의 기판 하부 면에 소정 깊이의 버(burr) 방지용 홈을 형성하되, 그 버 방지용 홈 각각의 내부에 상기 절연막이 노출되도록 버 방지용 홈;을 형성함을 특징으로 한다.

Description

광 디바이스용 기판 및 그 제조방법{substrate for preventing burr generating}

본 발명은 광 디바이스용 기판에 관한 것으로, 보다 상세하게는 기판 절단에 따른 버(burr)에 의해 기판 구성요소 간에 전기적 쇼트가 발생되는 것을 막기 위한 광 디바이스용 기판에 관한 것이다.

TV나 컴퓨터 모니터 등과 같은 평판 표시기에 사용되는 액정 표시 장치(Liquid Cristal Display; LCD)를 위한 백라이트 유닛(Back Light Unit; BLU)의 광원으로 LED 가 사용되고 있다.

이러한 LED와 같은 광소자 칩은 광 디바이스용 기판에 실장되며, 실장된 광디 바이스용 기판의 분리, 즉 소잉(sawing) 또는 다이싱(dicing)과정을 통해 각각의 단위 광 디바이스가 제조된다.

다만 종래의 방법은 도전성 판재와 절연막(혹은 절연층)이 교호적으로 적층되어 만들어진 광 디바이용 기판을 소잉 또는 다이싱하는 경우, 그 다이싱 과정에서 버(burr)가 발생되며, 도전성 판재와 절연막을 이루는 물질 간의 경도 차이에 의해 발생된 버가 절단 방향에 따라 절연막을 타고 도전성 판재로 침범하여 전기적인 쇼트가 발생하는 문제가 있었다.

본 발명은 상기 종래 기술의 문제를 해결하기 위하여 안출된 것으로서, 광 디바이스용 기판의 절단 과정에서 발생되는 버(burr)에 의해 기판 구성 요소간에 전기적인 쇼트가 발생되는 것을 막기 위한 광 디바이스용 기판의 구성 및 그 제조방법을 제안하는 것을 목적으로 한다.

상기 기술적 과제를 해결하기 위한 본 실시예에 따른 광 디바이스용 기판은,

길이방향으로 연장되어 있는 복수의 도전성 판재 측면이 서로 접합되되, 그 접합면 각각에 절연막이 형성되어 있는 광 디바이스 기판과;

상기 기판을 길이방향과 수직방향으로 절단시 그 절단선과 상기 절연막이 교차하는 각 지점의 기판 하부 면에 소정 깊이의 버(burr) 방지용 홈을 형성하되, 그 버 방지용 홈 각각의 내부에 상기 절연막이 노출되도록 버 방지용 홈;을 형성함을 특징으로 하며,

상기 버 방지용 홈 내부 각각에 액상 절연재를 도포하여 경화시키거나, 상기 버 방지용 홈 내부 각각에 감광성 솔더 레지스트를 도포 처리함을 또 다른 특징으로 한다.

아울러 상기 기판 하부 면에 노출된 상기 절연막의 일부가 적어도 상기 버 방지용 홈 내부에 수용되도록 상기 버 방지용 홈이 형성되도록 할 수도 있으며,

상기 버 방지용 홈의 직경이 상기 절연막 직경 보다 큰 값을 가지는 것이 바람직하다.

상술한 바와 같은 과제 해결 수단에 따르면, 광 디바이스 기판에 위치한 절연막과 수직 방향으로 기판을 절단하는 경우에 그 절단선과 상기 절연막이 교차하는 각 지점의 기판 하부 면에 소정 깊이의 버(burr) 방지용 홈을 형성하되, 그 버 방지용 홈 내부에 상기 절연막이 노출되도록 버 방지용 홈을 형성함으로써, 광 디바이스 기판의 절단 과정에서 버가 발생되더라도 그 버가 버 방지용 홈에 의해 인접 도전성 영역으로 침범하는 것을 막아 전기적인 쇼트 가능성을 원천 차단할 수 있는 효과가 있다.

도 1a, 1b, 1c, 1d는 본 발명에서 해결하고자 하는 버의 발생문제를 나타내는 예시도이다.
도 2는 본 발명의 실시예에 따른 광 디바이스용 기판의 제조 방법을 설명하기 위한 도면.
도 3a, 3b, 3c는 본 발명의 실시예에 따른 광 디바이스 기판의 제조 과정을 설명하기 위한 도면.
도 4a, 4b, 도 5 및 도 6은 본 발명의 실시예에 따른 광 디바이스 기판에 버 방지용 홈(110)이 형성되는 위치를 설명하기 위한 도면.
도 7은 본 발명의 실시예에 따른 광 디바이스용 기판을 절단한 경우의 칩 기판 사시도.

이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와같이 특별히 열거된 실시예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 발명을 설명함에 있어서 발명과 관련된 공지 기술에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.

도 1a, 1b 및 1c는 본 발명에서 해결하고자 하는 광 디바이스용 기판의 절단에 따른 버(burr)의 발생 문제를 예시하기 위한 도면이다. 도 1a는 광 디바이스용 기판의 절단에 따라 형성되는 하나의 칩 기판을 나타내는 사시도이다.

본 실시예에서 광 디바이스용 기판은 미리 결정된 크기의 복수의 칩 기판으로 구성된 칩 기판 어레이로서 광 디바이스용 기판을 각각의 칩 기판으로 절단하여 이용한다. 이때의 절단면(10)은 윗면에서는 도 1b, 옆면은 도 1c, 후면은 도 1d와 같이 형성된다. 상술한 도면과 같은 절단으로, 소잉(sawing) 또는 다이싱(dicing) 과정에서 버(burr)가 발생되어 매우 얇은 층으로 형성된 절연막을 손상시켜 기판의 절연이 파괴됨으로써 쇼트와 같은 불량이 발생하는 문제점이 있다.

따라서 본 발명에서는 이러한 문제를 해결하기 위한 광 디바이스용 기판의 구조를 제안한다. 이하 도 2를 참조하여 본 발명의 실시예에 따른 광 디바이스용 기판의 제조 방법 및 이를 통해 제조된 광 디바이스용 기판에 대하여 설명한다.

도 2는 본 발명의 실시예에 따른 광 디바이스용 기판의 제조 방법을 나타낸 것이다. 도 2를 참조하면, 본 실시예에 따른 광 디바이스용 기판의 제조 방법은 적층단계(S100), 버(burr) 방지용 홈 형성 단계(S200), 캐비티 형성 단계(S300)를 포함한다.

적층단계(S100)는 도 3a에 도시한 바와 같이 길이방향으로 연장되어 있는 복수의 도전성 판재(혹은 기판)(A)와 상기 도전성 판재(A)를 전기적으로 절연시키기 위한 절연막(혹은 절연층)(B)을 교호적으로 적층하여 접합한다. 이와 같이 도전성 판재(A)와 절연막(B)을 교호적으로 적층한 상태에서 가열 및 가압함으로써, 도 3b에 도시한 바와 같이 내부에 복수의 절연막(B)이 일정 간격을 두고 배열되어 있는 전도물질괴(塊)가 제조된다.

다음으로 이렇게 제조된 전도물질 괴를 도 3b에 점선으로 도시한 바와 같이 수직 절단함으로써, 도 3c에 도시한 바와 같이 복수의 절연막(B)이 간격을 두고 평행하게 배열된 광 디바이스 기판의 제조가 완료된다. 본 발명의 실시예에서는 도전성 판재(A)와 절연막(B)을 교호적으로 적층하여 도 3c에 도시한 바와 같은 광 디바이스 기판이 제조되는 것으로 하였으나, 이러한 제조방법에 국한되지 않고 도 3c에 도시한 바와 같은 광 디바이스 기판을 제조할 수 있다. 예를 들면, 길이방향으로 연장되어 있는 복수의 도전성 판재(A) 측면이 서로 접합되되, 그 접합면 각각에 절연막(B)이 형성되도록 하여 도 3c에 도시한 바와 같은 광 디바이스 기판을 얻을 수도 있다.

참고적으로 도 3c에 도시한 점선은 각각의 칩 기판을 얻기 위해 절단해야 하는 절단선을 도시한 것이다. 절연막(B)과 교차하는 절단선을 따라 광 디바이스 기판을 절단하게 되면, 그 절연막(B)의 두께가 매우 작으므로 절단시 발생되는 버에 의해 절연막(B)에 의해 분리되는 인접 도전성 판재(A)가 전기적으로 쇼트될 가능성이 높다. 이러한 문제는 후술하는 버 방지용 홈 형성에 의해 제거될 수 있다.

이하 적층 단계에서 생성된 광 디바이스 기판에 버 방지용 홈을 형성하는 단계(S200)에 대하여 도 4a 내지 도 6을 참조하여 설명하기로 한다.

우선 버 방지용 홈 형성 단계(S200)는 도 4a에 도시한 바와 같이 길이방향으로 연장되어 있는 복수의 도전성 판재(A) 측면이 서로 접합되되, 그 접합면 각각에 절연막(B)이 형성되어 있는 광 디바이스 기판(100)을 길이방향과 수직방향으로 절단시 그 절단선(CL)과 상기 절연막(B)이 교차하는 각 지점(CP)의 기판 하부 면에 도 4b와 같이 소정 깊이의 버(burr) 방지용 홈(110)을 형성하되, 그 버 방지용 홈(110) 각각의 내부에 상기 절연막(B)이 노출되도록 버 방지용 홈(110)을 형성한다.

버 방지용 홈(110)의 직경은 도 4b와 도 6에 도시한 바와 같이 절연막(B) 직경 보다 큰 값을 가지는 것이 바람직하며, 도 5의 측면도(side view)에 도시한 바와 같이 기판(100) 하부 면에 노출된 절연막(B)의 일부가 적어도 버 방지용 홈(120) 내부에 수용되도록 버 방지용 홈(110)이 형성되면 된다.

이러한 버 방지용 홈(110) 내부에는 도 5에 도시한 바와 같이 액상 절연재(130)를 도포하여 경화시키거나 도 5의 좌측에 위치한 저면도에 도시한 바와 같이 감광성 솔더 레지스트(PSR)를 추가 도포 처리하여 버(burr)로 인한 전기 쇼트 발생 가능성을 현저히 낮출 수 있다.

이와 같이 절연막(B)이 형성되어 있는 광 디바이스 기판(100)에 대하여 절단선(CL)과 절연막(B)이 교차하는 각 지점(CP)의 기판 하부 면에 도 4b 혹은 도 5와 도 6과 같이 소정 깊이의 버(burr) 방지용 홈(110)을 형성하면, 광 디바이스 기판(100)의 절단 과정에서 버가 발생되더라도 그 버가 버 방지용 홈(110)에 의해 인접 도전성 영역(판재)으로 침범하는 것을 막아 전기적인 쇼트 가능성을 원천 차단할 수 있는 효과가 있다. 더 나아가 버 방지용 홈(110) 내부를 절연재(130)로 도포하는 경우에는 그 효과를 배가시킬 수 있을 것이다. 아울러 도 5에 도시한 바와 같이 버 방지용 홈(110)에 액상 절연재(130)를 채울 때 정밀도를 고려한 불량방지를 위해 상기 홈(110) 직경 보다 크게 감광성 솔더 레지스트(PSR)를 도포할 수 있으며, 버 방지용 홈(110)은 도 6에 도시한 바와 같이 길이 방향으로 형성되어 있는 복수의 절연막을 교차하도록 기판 일측 끝단에서 타측 끝단까지 연장되는 형태로 홈 형성될 수도 있다.

한편, 상술한 바와 같이 버 방지용 홈(110)을 형성한 후에는 필요에 따라 도 7에 도시한 바와 같이 기판 상부면에서 소정 깊이에 이르는 케비티(cavity)(D)를 더 형성(S300단계)할 수 있다. 제조 공정에 따라서는 케비티(D)와 함께 상기 홈(110)을 형성하거나, 케비티(D) 형성 후 상기 홈(110)을 형성하는 것도 가능하다. 케비티(D) 바닥면에는 절연막(B)이 노출되도록 케비티 형성되며 상광하협의 형상을 갖는다.

참고적으로 버 방지용 홈(110) 형성 단계(S200)는 레지스트가 도포된 상태의 광 디바이스 기판 상면 및 하면에 대하여 홈(110)을 형성할 수도 있다. 이와 같이 홈(110) 형성 이전에 광 디바이스 기판(100)의 상면 및 하면에 각각 솔더 레지스트, 바람직하게는 백색 솔더 레지스트를 도포하는 이유는 광 반사 성능을 향상시키기 위함이다.

상술한 바와 같이 버 방지용 홈(110)과 캐비티(D)가 형성된 광 디바이스 기판을 절단한 칩 기판은 도 7과 같다.

도 7은 본 발명의 실시예에 따른 광 디바이스용 기판을 절단한 경우의 칩 기판 사시도이다.

도 7을 참조하면, 본 발명의 실시예에 따른 칩 기판은 기판(100)에 해당하는 도전성 판재 부분과 그 도전성 판재를 절연시키기 위한 절연막(B), 버 방지용 홈(110) 및 액상 절연재(130), 감광성 솔더 레지스트(PSR), 케비티(D)를 포함한다. 이러한 칩 기판은 케비티(D) 내에 광소자 칩을 실장한다. 도금이 완료되면 개개의 케비티(D) 내에 광소자 칩을 실장한 후에 절연막(B)에 의해 분리된 도전성 판재 중 어느 하나에 접합하기 위하여 와이어 본딩한다. 이러한 경우 광소자 칩의 나머지 일 전극은 광소자 칩이 접합되지 않은 다른 도전성 판재에 전기적으로 연결한다.

부가적으로 본 실시예에 따른 광 디바이스용 기판의 하부에는 제조된 칩 기판의 솔더링을 위한 솔더 페이스트의 도포시, 솔더 페이스트의 절연막 침범에 의한 절연 성능 저하를 방지하기 위하여 도 5에 도시한 바와 같이 기판 하부의 절연막(B)의 노출부분에 대하여 솔더 레지스트가 도포된 레지스트부를 더 포함하여 솔더 페이스트가 도포되는 것을 방지할 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

1. 길이방향으로 연장되어 있는 복수의 도전성 판재 측면이 서로 접합되되, 그 접합면 각각에 절연막이 형성되어 있는 광 디바이스 기판과;
   상기 기판을 길이방향과 수직방향으로 절단시 그 절단선과 상기 절연막이 교차하는 각 지점의 기판 하부 면에 소정 깊이의 버(burr) 방지용 홈을 형성하되, 그 버 방지용 홈 각각의 내부에 상기 절연막이 노출되도록 버 방지용 홈을 형성하며,
   상기 버 방지용 홈 내부 각각에 도포되어 경화된 액상 절연재와;
   상기 광 디바이스 기판 하면에 노출되는 절연막 부위와 상기 액상 절연재 부위에 감광성 솔더 레지스트가 도포 처리됨을 특징으로 하는 광 디바이스용 기판.
2. 삭제
3. 삭제
4. 청구항 1에 있어서, 상기 기판 하부 면에 노출된 상기 절연막의 일부가 적어도 상기 버 방지용 홈 내부에 수용되도록 상기 버 방지용 홈이 형성됨을 특징으로 하는 광 디바이스용 기판.
5. 청구항 1에 있어서, 상기 버 방지용 홈의 직경은 상기 절연막 직경 보다 큰 값을 가짐을 특징으로 하는 광 디바이스용 기판.
6. 청구항 1, 청구항 4, 청구항 5중 어느 한 항에 있어서, 상기 광 디바이스 기판 상면 및 하면에 각각 광 반사 성능 향상을 위해 솔더 레지스트를 도포 처리함을 특징으로 하는 광 디바이스용 기판.
7. 청구항 1, 청구항 4, 청구항 5중 어느 한 항에 있어서, 상기 기판은 상면에서 소정 깊이에 이르는 캐비티가 더 형성되되, 그 캐비티 바닥면에는 상기 절연막이 노출되도록 캐비티 형성됨을 특징으로 하는 광 디바이스용 기판.
8. 길이방향으로 연장되어 있는 복수의 도전성 판재 측면이 서로 접합되되, 그 접합면 각각에 절연막이 형성되어 있는 광 디바이스 기판 하부 면에 소정 깊이의 버 방지용 홈들을 형성하되, 각각의 버 방지용 홈 형성 위치는 상기 광 디바이스 기판을 길이방향과 수직방향으로 절단시 그 절단선과 상기 절연막이 교차하는 각 지점의 기판 하부 면에 상기 버(burr) 방지용 홈을 형성하는 단계와;
   상기 버 방지용 홈 내부 각각에 액상 절연재를 도포하여 경화시키는 단계와;
   상기 광 디바이스 기판 하면에 노출되는 절연막 부위와 상기 액상 절연재 부위에 감광성 솔더 레지스트를 도포 처리하는 단계;를 포함함을 특징으로 하는 광 디바이스용 기판 제조방법.

Images