JP2011003626A - 実装基板およびそれを用いた薄型発光装置の製造方法 - Google Patents

実装基板およびそれを用いた薄型発光装置の製造方法 Download PDF

Info

Publication number
JP2011003626A
JP2011003626A JP2009143835A JP2009143835A JP2011003626A JP 2011003626 A JP2011003626 A JP 2011003626A JP 2009143835 A JP2009143835 A JP 2009143835A JP 2009143835 A JP2009143835 A JP 2009143835A JP 2011003626 A JP2011003626 A JP 2011003626A
Authority
JP
Japan
Prior art keywords
conductive foil
electrode portion
electrode
cells
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009143835A
Other languages
English (en)
Other versions
JP5447928B2 (ja
Inventor
Goro Narita
悟郎 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ELEMENT DENSHI KK
Original Assignee
ELEMENT DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ELEMENT DENSHI KK filed Critical ELEMENT DENSHI KK
Priority to JP2009143835A priority Critical patent/JP5447928B2/ja
Priority to TW099114023A priority patent/TWI403234B/zh
Priority to CN2010102011394A priority patent/CN101930964B/zh
Publication of JP2011003626A publication Critical patent/JP2011003626A/ja
Application granted granted Critical
Publication of JP5447928B2 publication Critical patent/JP5447928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】バリの発生を抑止しつつ、一括して多数の発光装置を製造することを可能とする実装基板およびそれを用いた薄型発光装置の製造方法を提供する。
【解決手段】本発明の実装基板では、セル22同士の境界に於いて導電箔が除去されている。具体的には、実装基板1の上面には、第1電極部11とマウント部17を囲む第2電極部12とからセル22が構成されており、多数個のセル22が列状に配置されている。また、実装基板1の下面には、第1電極部11と接続された第1外部取出電極部24が配置され、第2電極部12と接続された第2外部取出電極部25が配置されている。そして、セル22同士の間には、実装基板1を構成する樹脂材料のみが配置されており、導電箔等の金属材料は存在しない。従って、発光装置の製造工程に於いて、セル22同士の間にて実装基板1を切断しても、金属材料を切断しないのでバリが発生する恐れがない。
【選択図】図1

Description

本発明は、薄い導電箔の1主面に電解メッキで形成した多数個の電極を設けた実装基板とそれを用いて導電箔上のマウント部に発光素子を実装する薄型発光装置の製造方法に関する。
図7に発光素子から発せられる光がベース基板内に吸収されることを防止し、発光損失を抑えて全体の輝度の向上を図る発光装置が示されている。
この発光装置は発光素子100、ベース基板200、基板電極300、接続電極部400、光反射部500、孔部600およびメッキ層700から構成される。発光素子100は三族窒化物系化合物半導体発光素子である。ベース基板200はポリイミド、ガラスエポキシあるいはBTレジン等の樹脂で形成された絶縁性の基板であり、当該表面から裏面にかけて形成される銅箔膜からなる一対の基板電極部300と、発光素子100の載置面と反対側の面に形成される銅箔膜からなる光反射部500と、一対の基板電極部300が対向する絶縁部をベース基板200の厚み方向に開設した孔部600と、この孔部600から露出する光反射部500の露出面と孔部600の内周面とに形成される金または銀によるメッキ層700で作られている。また、ベース基板200の裏面に設けられ、基板電極部300と導通する導電膜からなる電極は、マザーボード等の装置基板に実装する接続電極部400である。
特開2005−175387号公報
上述した発光装置では、以下のような問題点がある。
例えば携帯端末機器などでは小型化、薄型化が進み、発光装置の薄型化は市場要求である。
しかし、図7の如き発光装置では、発光素子100がベース基板200上に配置される構造であるため、実装後の厚みは少なくとも発光素子100厚みとベース基板200の厚みの総和以上は必要である。ベース基板200の材料を改良するなどして薄型化も進んではいるが、支持材としてある程度の強度を確保する必要があり、製造工程における取り扱いの容易さ等も考慮するとこれ以上の大幅な薄型化には限界があった。
また、ベース基板200を用いると、その両面に基板電極300と接続電極部400とが必要となり、両電極を接続するためにスルーホール電極が不可欠であり、1セル当たりの基板面積も小さくできず、スルーホールメッキなど製造工程数も多くなってしまう。
一方、上記した構成の発光装置を一括して多数個製造する製造方法として、1枚の基板に複数個の装置を構成する導電パターンを配置し、この導電パターンに回路素子を接続して樹脂封止した後に、導電パターンおよび封止樹脂をダイシングして切断することで個々の発光装置に分離する方法がある。しかしながら、この方法であると、高速で回転するカットソーにより導電パターンを切断することでバリが発生する恐れがある。この様にバリが発生すると、外観性が損なわれるだけではなく、実装時の安定性が阻害されたり、実装後のショートが発生する恐れがある。
本発明は上記した問題に鑑みて成されたものであり、本発明の目的はバリの発生を抑止しつつ、一括して多数の発光装置を製造することを可能とする実装基板およびそれを用いた薄型発光装置の製造方法を提供することにある。
本発明の実装基板は、導電箔の上面に列状に多数個隣接して配列されると共に、電解メッキで形成された第1電極部とマウント部に近接した第2電極部とを備えたセルと、前記第1電極部と前記第2電極部との間の前記導電箔に付着し且つ前記導電箔を補強する液状樹脂と、隣接する列の前記第1電極部と前記第2電極部との間の前記導電箔を貫通して設けられ、隣接する前記列を分離する分離用スリット孔と、前記第1電極部と前記第2電極部の間に位置し、前記分離用スリット孔に並設して設けられ且つ前記第1電極部と前記第2電極部が電気的に分離される様に前記導電箔を貫通して設けられた絶縁用スリット孔と、前記絶縁用スリット孔を覆い前記導電箔の下面に設けられ、前記液状樹脂に対応する位置を覆い且つ前記導電箔を補強する充填樹脂とを具備し、同じ列に含まれる前記セル同士の境界にて前記導電箔が除去されることにより、隣接する一方の前記セルに含まれる前記導電箔と、隣接する他方の前記セルに含まれる前記導電箔とが分離されていることを特徴とする。
本発明の薄型発光装置の製造方法は、導電箔の上面に、第1電極部とマウント部に近接した第2電極部とから構成されるセルとなる領域が露出するようにメッキレジスト層を形成する工程と、前記メッキレジスト層をマスクとして前記導電箔に選択的に金属メッキを施し、多数個の前記セルを列状に形成する工程と、前記メッキレジスト層を除去して前記第1及び第2電極部と前記マウント部を除いて前記導電箔上に液状樹脂を付着する工程と、前記導電箔を下面から選択的にエッチングして、前記各セルの前記第1及び第2電極部を電気的に分離すように前記導電箔を貫通する絶縁用スリット孔と、隣接した前記列のセルを離間するように前記導電箔を貫通する分離用スリット孔を設けて実装基板を形成する工程と、前記絶縁用スリット孔を前記導電箔の下面から被覆する共に、前記液状樹脂に対応する位置を覆い且つ前記導電箔を補強する充填樹脂を形成する工程と、同じ列に含まれて隣接する前記セル同士を連結する連結部分の前記導電箔を、ウェットエッチングにより除去する工程と、前記マウント部に発光素子を固着し、前記発光素子の電極と前記第1電極部とをボンディングワイヤで接続する工程と、前記各セルに含まれる前記発光素子が列毎に被覆されるように樹脂を形成する工程と、前記連結部分の前記導電箔が除去された箇所にて、前記実装基板および前記樹脂を切断することで、前記セルを個別に分離する工程と、を具備することを特徴とする。
本発明の実装基板によれば、以下の効果が得られる。
本発明によれば、第1電極部と第2電極部とから成るセルを実装基板に列状に設けると共に、セル同士の境界部に於いて各電極部を構成する導電箔を除去している。この様にすることで、各セルの境界にて実装基板を切断しても、切断される領域にはレジスト等の樹脂材料のみが存在しており、金属から成る導電箔は位置していない。このことから、実装基板を切断することによりバリは発生しないので、バリに起因した諸問題が回避される。また、従来に於いては、作業効率を高めるために分離時のカットソーの移動速度を高速にすると、バリの問題が顕在化していたが、本発明ではバリの心配なく高速に分離工程を行うことが可能となる。
更に、各セルの境界にて導電箔が除去された除去領域では、液状樹脂および半田レジストから成る樹脂材料が設けられている。従って、この樹脂材料を介して列状に配置された各セルが一体的に帯状に保持されているので、各セルは最後までバラバラに成らず一枚の板状態を呈しており取り扱いが容易である。
更にまた、本発明によれば、上記したセルを実装基板に列状に配置することで、以下の効果が奏される。
第1に、実装基板は導電箔とその表面に選択的に形成した電解メッキで形成した第1電極部と第2電極部で形成されるので、導電箔が18μm、第1及び第2電極部のメッキ厚を15〜20μmとすれば40μm以下に形成され、極めて薄型の支持基板レスの実装基板を実現できる。
第2に、実装基板に列状に第1電極部と第2電極部とを多数個隣接して配列するので、1列に多数のセルを集積でき、隣接列とは分離用スリット孔で離間をさせているので、隣接列との間隔も従来の1/5の0.2mmを実現して極めて狭くできる。これにより実装基板1枚当たりのセルの数を従来より144.7%に増加でき、生産効率とコストを大幅に向上することができる。
第3に、実装基板のスタート材料である導電箔は最終製品まで残存し、第1及び第2電極部も必要箇所のみ電解メッキで形成するので、製造工程で無駄に捨てる原材料がほとんどなく、環境に優しい生産が実現できる。
第4に、実装基板は導電箔がベースになっており、製造工程中に外部からの力で変形しやすいので、列を複数のブロックに区分をして列を設けない共通の導電箔を残すことで実装基板の補強を行える。
第5に、マウント部にはニッケルメッキ層と、金または銀メッキ層が積層され、反対主面からは充填樹脂で覆われているので、支持基板が存在しないマウント部に発光素子を載置できるように強度を確保できる。
第6に、実装基板は導電箔、第1及び第2電極部を一体に形成されるので、極めて薄い材料にも拘わらずマウント部に固着される発光素子からの発熱を直接的に導電箔全体に広げることができ、放熱性を向上できることができる。
第7に、マウント部、第1及び第2電極部に設けられた金または銀メッキ層は、発光素子の発光素子のリフレクタとして共用することができる。
本発明の製造方法によれば、第1に、実装基板を薄い導電箔から出発して作るので最小限の材料で実現でき、実装基板の厚みを40μm以下と薄く形成することで薄型発光装置の製造方法が実現できる。
第2に、第1電極部及び第2電極部を電解メッキで導電箔上に選択的に形成し、絶縁用スリット孔及び分離用スリット孔は最小限のエッチングに留めているので、導電箔などの原材料を無駄にしないで最小の実装基板及び薄型発光装置が実現できる。
第3に、変形に弱い導電箔を第2電極部、液状樹脂、充填樹脂を用いて補強するので、支持基板レスの実装基板を用いて薄型発光装置の製造方法を実現できる。
第4に、液状樹脂と透明樹脂の樹脂同士の馴染みを利用して発光素子のモールドを行え、大部分が導電箔と電解メッキ層でありながら良好な樹脂封止を実現できる。
第5に、各セルを列状に多数個並べて配置することで、発光装置を大量に製造することが可能であり、分離用スリット孔で隣接の列と離間させるので、ダイシングを1方向で最小限に留めており、ダイシングによる封止への悪影響を防止できる。
第6に、本発明では第1電極部及び第2電極部を電解メッキ工程、液状樹脂の付着工程、分離用スリット孔及び絶縁用スリット孔のエッチング工程、充填樹脂の印刷工程、
導電金属層の電解メッキ工程と極めて少ない工程数で薄型発光装置の製造方法を実現できる。
本発明の実装基板の(A)上面図、(B)表面拡大図、(C)裏面拡大図である。 本発明に用いる実装基板の製造方法を説明する図であり、(A)−(F)は断面図である。 本発明の製造方法を説明する上面図である。 本発明の製造方法を説明する図であり、(A)は上面図であり、(B)は下面図である。 本発明の製造方法を説明する図であり、(A)は上面図であり、(B)は下面図であり、(C)−(E)は断面図である。 本発明の製造方法を説明する断面図であり、(A)および(B)は断面図であり、(C)は平面図である。 従来の発光装置を説明する断面図である。
図1から図6を参照し、本発明の実施形態を説明する。
まず、図1に本発明の実装基板を示す。図1(A)はその上面図であり、図1(B)は表面の拡大図であり、図1(C)は裏面の拡大図である。
本実施形態の実装基板1は、導電箔10と、第1電極部11と、第2電極部12と、液状樹脂13と、分離用スリット孔14と、絶縁用スリット孔15と、半田レジスト層16とで構成される。
導電箔10としてはエッチング可能で電解メッキ可能な金属が選ばれる。本形態では、銅からなる金属箔を採用している。銅箔は9、12、18、35μmの厚みの極薄のものを選んでいるが、これは薄型発光装置の実装基板となるのでできるだけ薄いものが良い。銅箔はあまり薄いと工程中の製造装置内での処理中や、搬送時に力が加わって変形してしわが発生する場合があるので、12〜200μmの範囲で選ばれる。
第1電極部11及び第2電極部12は導電箔10の表面に銅の電解メッキにより選択的に形成され、15〜20μmの範囲の厚みに形成される。第1電極部11と第2電極部12は対向して配置され、第2電極部12は導電箔10より成るマウント部17に近接して配置される。マウント部17は導電箔10のみで変形に弱いため、更にマウント部17を第2電極部12で囲んで額縁状にして補強すると良い。
上述したマウント部17は発光素子などを固着する領域であり、薄型発光装置を作るためにできるだけ薄いほど望ましいが、発光素子を固着できる強度が必要であるので、第2電極部12と後述する導電箔10の裏面に設けた半田レジスト層16で補強する。
本実施の形態では、第1電極部11と第2電極部12とで、1つの発光装置を構成するセル22が構成されている。また、このセル22は、分離用スリット孔14により挟まれる細長の領域に列状に多数個が配置される。
液状樹脂13は導電箔10の表面の第1電極部11、マウント部17を囲む第2電極部12を除いた領域に付着される。液状樹脂13としてはゲル状のシリコーン樹脂、アクリル樹脂とエポキシ樹脂の混合物などアンダーコート用の樹脂が選ばれ、スクリーン印刷により予定の塗布領域に付着され、150℃で4時間程度の熱硬化が行われる。液状樹脂13は20〜40μmに形成され、第1電極部11と第2電極部12の間を埋めて導電箔10の補強を行う。更に、液状樹脂13は各セル22同士の間にも埋設され、このことにより一列に配置された多数の各セル22は液状樹脂13により帯状に連結された状態となる。
分離用スリット孔14は列状に多数個配列された各セル22の第1電極部11と第2電極部12の隣接する列間に設けられ、列毎に各セル22を離間させる。分離用スリット孔14は列に沿って連続して延在され、導電箔10と隣接した列の第1電極部11と第2電極部12を形成する銅の電解メッキ層および導電箔を貫通して形成される。
絶縁用スリット孔15は導電箔10の反対主面の第1電極部11と第2電極部12の間に対応して位置し、導電箔10を分離用スリット孔14に並設して設けられ、導電箔10を貫通して設けられる。この絶縁用スリット孔15により、各セル22に含まれる第1電極部11と第2電極部12が電気的に分離される。
半田レジスト層16は絶縁用スリット孔15を覆い、導電箔10の反対主面に設けられ、液状樹脂13及びマウント部17に対応する位置に設けられ、導電箔10を補強する働きを有する。更にまた、上記した液状樹脂13と同様に、各列に含まれるセル22同士の間にも、半田レジスト層16が埋設される。従って、本形態では、液状樹脂13および半田レジスト層16により、各列に含まれるセル22同士が帯状に保持される。
次に、実装基板のパターンについて説明する。
図1(A)に示す実装基板は具体的に100mm×68mmの大きさに切断されている。周辺は額縁状の枠部2が設けられ、複数のブロック3に区分されており、各ブロック3に列状に各セル22が隣接して配列される。ブロック3間の橋洛部4は両端を枠部2に連結され、不要な力で各セル22が変形することを防止している。
各列には多数のセル22が連続して配列され、列間には分離用スリット孔14で分離離間されている。各列は27mmの長さに30個のセル22が配列され、列は47列設けられる。橋洛部4は2.9mmの幅に形成され、上下のブロック3の補強をする。枠部2の左右辺には2個ずつの位置合わせ孔5が設けられ、右下には切欠き部6を設けて裏表と上下方向の認識に利用する。また両端の列に隣接して枠部2に各セル22の周端に対応するマーク7が設けられ、ダイシング時の位置合わせに用いる。これらは製造工程における各セル22との位置合わせに用いられ極めて精度の高い薄型発光装置の製造を実現する。
次に、図1(B)に実装基板1の表面拡大図を示す。各セル22の大きさは0.8mm×1.60mmと極めて微小である。隣接する分離用スリット孔14間に右側に第1電極部11と左側に第2電極部12が対向して配列され、両者は0.36mm離間されている。
第1電極部11は分離用スリット孔14から0.40mmほどの幅に形成される。
第2電極部12はマウント部17を囲み、マウント部17の導電箔10の補強をしている。マウント部17は載置される発光素子に応じて適宜設計されるが、0.40mm×0.40mmに形成される。なお、第2電極部12は分離用スリット孔14から0.84mmほどの幅に形成される。
本実施の形態では、1つの列に含まれるセル22同士は分離されている。具体的には、図1(B)を参照して、セル22Aに含まれる第1電極部11と、隣接するセル22Bに含まれる第1電極部11とは分離されており連続してない。更に、セル22Aに含まれる第2電極部12と、隣接するセル22Bに含まれる第2電極部12に含まれる第2電極部12も分離されている。換言すると、セル22Aとセル22Bとの間には、各セルを構成する導電箔等の金属材料が存在しない。この様にすることで、発光装置の製造工程に於いて一点鎖線で示される部分にて基板の切断を行っても、金属材料が切断されないので、切断に伴いバリが発生することが防止される。
更にまた、各セル22同士の間にて導電箔が除去される除去領域の幅L1は例えば100μm〜200μm程度である。この幅L1を、実装基板1を切断する工程にて用いられるカットソーの幅よりも長くすることにより、バリの発生をより確実に防止できる。
更に、図1(C)に実装基板1の裏面拡大図を示す。第1外部取出電極部24と第2外部取出電極部25の間に絶縁用スリット孔15が設けられている。絶縁用スリット孔15は、第1外部取出電極部24と第2外部取出電極部25の電気的な絶縁を行い、強度的にはできるだけ導電箔10を残したいので、幅0.15mmと最小にしている。隣接する分離用スリット孔14間に両側から0.40mmの幅に第1外部取出電極部24と第2外部取出電極部25が設けられ、絶縁用スリット孔15を含めて中央部分は半田レジスト層16で被覆されている。この半田レジスト層16は枠部2やブロック3間の橋洛部4にもスクリーン印刷をされ、実装基板1の全体の機械的な強度を上げている。また、半田レジスト層16はマウント部17の導電箔10の裏側にも印刷され、マウント部17の機械的な補強をして発光素子の固着時の機械的な強度を確保している。
第1電極部11と第2電極部12の場合と同様に、実装基板1の下面に於いても、隣接するセル22同士の境界では金属材料が除去されている。具体的には、セル22Aに含まれる第1外部取出電極部24と、セル22Bに含まれる第1外部取出電極部24とは分離されている。同様に、セル22Aに含まれる第2外部取出電極部25と、セル22Bに含まれる第2外部取出電極部25とは、分離されている。セル22Aに含まれる第1外部取出電極部24および第2外部取出電極部25と、セル22Bに含まれる第1外部取出電極部24および第2外部取出電極部25とが離間する距離は、上記したL1と同様でよい。この様にすることで、実装基板1の下面側に関しても、セル22同士の間には各電極を構成する金属材料が存在しないので、セル22同士を切断により分離しても、この切断に伴うバリの発生が防止される。
即ち、紙面上にて一点鎖線で示される位置にて実装基板1を切断しても、切断されるのは液状樹脂13および半田レジスト層16のみであり、金属材料は切断されない。このことにより、高速で回転しつつ一点鎖線に沿って移動するカットソーによる基板切断を高速に行っても、バリは発生せずに切断面が精度良く制御される。
本発明の実装基板1の特徴は絶縁用スリット孔15をエッチングで形成するので、従来のプリント基板では基板に絶縁物を用いるので、スリット孔を機械的にルーターを利用して作成する方法が採用されていた。この場合はルーターのドリルの精度を上げても幅1.0mmが限界であった。本発明では実装基板1を極めて薄い導電箔10で形成するので、エッチング処理が可能になり、従来の半分(0.5mm)以下の0.2mm(200μm)幅が可能となった。これにより100mm×100mmの実装基板で1608LED(16mm×8mmの大きさ)を実例に挙げて計算をすると、以下のようになる。
従来の場合は、列間のピッチが1.6mm(セルの大きさ)+1.0mm(スリット孔の幅)で2.6mmとなり、100mmには38列しか収められない。1列当たりのセル数は125個なので、
38列×125個=4750個
となり、実装基板1枚当たりの収量は4750個である。
これに対して本発明では、列間のピッチが1.6mm(セルの大きさ)+0.2mm(スリット孔の幅)で1.8mmとなり、100mmには55列も収められる。1列当たりのセル数は125個なので、
55列×125個=6875個
となり、実装基板1枚当たりの収量は6875個である。これは従来の場合と単純に面積比で比較しても144.7%ととなり、44.7%の収量アップが実現できる。
続いて、図2〜図6を参照して本発明の実装基板とそれを用いた薄型発光装置の製造方法について説明する。
本発明の製造方法は、導電箔を予定の第1電極部とマウント部に近接した第2電極部とを露出してレジスト層で被覆する工程と、前記レジスト層をマスクとして前記導電箔に選択的に金属メッキを施し、列状に多数個のセルを隣接して配列した前記第1及び第2電極部を形成する工程と、前記レジスト層を除去して前記第1及び第2電極部と前記マウント部を除いて前記導電箔上に液状樹脂を付着する工程と、前記導電箔を前記液状樹脂を付着した反対面より選択的にエッチングして前記各セルの前記第1及び第2電極部を電気的に分離する絶縁用スリット孔と、隣接した前記列のセルを離間する分離用スリット孔を設けて実装基板を形成する工程と、各セル同士の間の領域に存在する導電箔をエッチングして除去する工程と、前記マウント部に発光素子を固着し、前記発光素子の電極と前記第1電極部をボンディングワイヤで接続する工程と、前記発光素子を樹脂で被覆する工程と、基板および樹脂を切断することにより各セルを発光装置として分離する工程と、から構成される。
第1の工程(図2(A)(B))では、導電箔10を予定の第1電極部11とマウント部17に近接した第2電極部12とを露出してレジスト層21で被覆する。
まず、図2(A)に示すように、導電箔10として18μmの厚みの銅箔を用意して、導電箔10が極めて薄く変形し易いのでその裏面に補強用のキャリアシート20を貼り付ける。キャリアシート20としてはポリエステル系フィルムあるいはアクリル系フィルムを基材とする高耐熱性の表面保護用フィルムを用いる。キャリアシート20は透明で、厚み200μm程度で、弱い粘着性を有しており、導電箔10に圧着することで貼り付けられる。従って、導電箔10を巻き取ったロールから供給し、同様にキャリアシート20も巻き取ったロールから供給して、圧着ローラーで両者を貼りあわせることが可能である。キャリアシート20は、導電箔10に液状樹脂13が塗布されるまで導電箔10の変形から保護をする。導電箔10はキャリアシート20を貼り付けた後に、所定の大きさ、例えば100mm×100mmの大きさに裁断をしてバッチ処理をしても良いし、シート状のまま連続的に以降の工程を流しても良い。
次に、図2(B)に示すように、導電箔10の表面にレジスト層21で覆い、露光現像して予定の第1電極部11と第2電極部12の導電箔10を露出して他の部分を残す。レジスト層21はホトレジストをフィルム状にしたドライフィルムを用い、導電箔10の表面に貼り付ける。
第2の工程(図2(C))では、レジスト層21をマスクとして導電箔10に選択的に金属メッキを施し、列状に多数個のセル22を隣接して配列した第1及び第2電極部11、12を形成する。
本工程で、導電箔10の裏面はキャリアシート20で覆われているので、銅の電解メッキ槽に導電箔10を陰極に接続して配置し、露出された導電箔10上に選択的に銅メッキ層を15〜20μmの厚みに析出されて、第1電極部11及び第2電極部12が形成される。従って、導電箔10と第1電極部11及び第2電極部12の重なる部分は約40μmの厚みになり、実装基板としての十分な機械的強度が得られる。電解メッキが終了するとレジスト層21は除去され、マウント部17と第1電極部11と第2電極部12との間の導電箔10が露出される。マウント部17は第2電極部12で額縁状に囲まれるか近接するので、マウント部17の導電箔10は変形から保護できる。
各セル22を構成する第1電極部11及び第2電極部12は前述したように列状に多数個隣接して配列され、列も多数個離間して配列されている。本工程では隣接する列の第1電極部11と第2電極部12とは分離用スリット孔14がまだ形成されていないので、連結した状態にある。
本工程の上面図を図3に示す。図3でハッチングした部分がレジスト層21を示しており、何も印のない部分が導電箔10が露出されている部分である。この露出された導電箔10上に選択的に銅メッキ層を15〜20μmの厚みに析出されて、第1電極部11及び第2電極部12が形成される
第3の工程(図2(D))では、第1及び第2電極部11、12とマウント部17を除いて導電箔10上に液状樹脂13を付着する。
本工程で、表面を新たなレジスト層19で覆い、露光現像してマウント部17、第1電極部11及び第2電極部12上にレジスト層19を残し、第1電極部11と第2電極部12との間の導電箔10のみを露出する。
続いて、第1電極部11と第2電極部12との間の導電箔10にスクリーン印刷により液状樹脂13を選択的に付着する。液状樹脂13としてはゲル状のシリコーン樹脂、アクリル樹脂とエポキシ樹脂の混合物などアンダーコート用の樹脂が選ばれ、スクリーン印刷により予定の塗布領域に選択的に付着され、150℃で4時間程度の熱硬化が行われる。液状樹脂13は20〜40μmに形成され、第1電極部11と第2電極部12の間を埋めて導電箔10の補強を行う。
液状樹脂13の補強が終了すると、キャリアシート20を導電箔10から機械的に剥離して、実装基板の原形の状態になる。
第4の工程(図2(E))では、導電箔10を液状樹脂13を付着した反対面より選択的にエッチングして各セル22の第1及び第2電極部11、12を電気的に分離する絶縁用スリット孔15と、隣接した各列のセル22を離間する分離用スリット孔14を設けて実装基板を形成する。
本工程で、導電箔10の第1電極部11及び第2電極部12を設けた表面側を保護膜34で覆い、裏面側に新たなレジスト層36で覆い露光現像し、予定の分離用スリット孔14と絶縁用スリット孔15の導電箔10の裏面側を露出する。
続いて、塩化第2鉄などのエッチング液を導電箔10の裏面側から吹き付けて化学エッチングを行い、分離用スリット孔14は導電箔10とその上の電解メッキ層部分を貫通してエッチングして形成され、絶縁用スリット孔15は導電箔10をエッチングして液状樹脂13までエッチングして形成される。いずれも約40μm厚以下の銅箔の化学エッチングなので極めて精密にエッチングが行え、絶縁用スリット孔15で0.2mmの幅に、絶縁用スリット孔15で0.15mmの幅に形成できる。なお、分離用スリット孔14と絶縁用スリット孔15は本工程で同時に形成される。
本工程で形成する分離用スリット孔14は図4(A)に示すように、隣接した列の第1電極部11と第2電極部12の中間位置に形成され、導電箔10とその上の電解メッキ層部分を貫通してエッチングして形成される。
また、絶縁用スリット孔15は図4(B)に示すように、第1電極部11側の液状樹脂13の下側に作られる。なお、本図には次工程の構成要素が含まれている。
第5の工程(図2(F))では、前工程で作った実装基板に薄型発光素子を組み込むための加工を行う。
まず、導電箔10の裏面側に絶縁用スリット孔15を埋め込むようにエポキシ樹脂系の半田レジスト層16をスクリーン印刷を行う。半田レジスト層16は導電箔10の裏面の第1電極部11と第2電極部12を各セルの両側に露出し、絶縁用スリット孔15と導電箔10のマウント部17を含む中央部分に付着される。半田レジスト層16の役割は第1に、実装基板の周囲及びブロック間にもスクリーン印刷をされ、実装基板の機械的な強度を強める。第2に、マウント部17に対応する導電箔10の裏面にも付着されて発光素子の固着時のマウント部17の補強を行う。第3に、絶縁用スリット孔15を含めて各セルの導電箔10の外部電極として働く第1電極部11と第2電極部12以外を広く覆い、液状樹脂13と一緒に各セル22の導電箔10を補強する。第4に、露出される外部電極として働く第1電極部11と第2電極部12間を離間させて半田ブリッジの形成を防止する。
次に、実装基板1の露出された第1電極部11、マウント部17及び第2電極部12に導電性金属層23を電解メッキにより付着する。導電性金属層23は、ボンディング可能で硬度の高い多層金属層である。ここでは例えば、ニッケル(Ni)−金(Au)層またはNi−Ag層である。また、パラジウム(Pd)などを用いたNi−Pd層やAg−Pd層であってもよい。Ni層は硬度が高い金属層であり、Au層またはAg層は金属細線28とのボンディングを可能とする。
ここでは実装基板1は液状樹脂13と半田レジスト層16で覆われた部分を除き、新たなマスクなしで電解メッキが行われる。導電箔10の表面側の第1電極部11と第2電極部12、マウント部17に導電性金属層23がメッキされ、導電箔10の裏面側には外部取り出し電極となる両端に設けた第1外部取出電極部24と第2外部取出電極部25にメッキされる。ニッケル層は約5μm、金、銀あるいはパラジウム層は約0.2μmに形成され、ニッケル層の硬度を利用してマウント部17の補強を兼ねている。金、銀あるいはパラジウム層はボンディングを可能にするとともに発光素子のリフレクタとしての働きも有している。
更に本工程では、導電箔の連結部を経由して通電する電解メッキ処理が行われる。具体的には、図4(A)に示すように、列状に配列された各セル22は導電箔から成る連結部(細く括れた部分)を経由して接続されている。従って、本工程では、この連結部を経由して通電することで電解メッキ処理によるメッキ膜が形成される。また、この接続部分は後の工程にて除去される。
第6の工程では、図5を参照して、各セル22同士の間に設けられた金属材料を除去することで、最終的に行う分離工程に於けるバリの発生を防止する。図5(A)は実装基板の上面を示す平面図であり、図5(B)は実装基板の下面を示す平面図であり、図5(C)−図5(E)は図5(A)のC−C’線に於ける断面図である。
図5(A)を参照して、上記した工程により実装基板1の上面には、第1電極部11および第2電極部12から成るセル22が列状に設けられている。各セル22同士の間には液状樹脂13が設けられているので一見すると各セル22は互いに分離されているように見えるが、本工程以前では、列状に配置されたセル22同士は、液状樹脂13に覆われている導電箔によりまだ接続されている状態である。この状態を示すのが、図5(C)である。
図5(B)を参照して、実装基板の下面に於いては、隣接するセル22に含まれる第1外部取出電極部24および第2外部取出電極部25は導電箔により相互に接続されている。従って、この状態のままセル22同士の境界にて切断処理を行うと、導電箔を切断することによりバリが発生してしまう。本工程では、セル22同士の間に位置する導電箔をエッチングにより除去することで、除去領域30を設けている。即ち、後の工程にて切断加工が行われる領域に配置された導電箔を予め除去することでバリの発生を抑止している。
図5(D)の断面図を参照して、本工程では先ず、各セル22に含まれる第1外部取出電極部24の下面が被覆されて且つ、上記した除去領域30の導電箔10が露出されるように、レジスト32を形成する。実際は、導電箔10の下面に設けられた第1外部取出電極部24を構成するメッキ膜がレジスト32により選択的に被覆される。そして、下方からウェットエッチングを行うことにより、除去領域30の導電箔10およびメッキ膜が除去される。このエッチングは、液状樹脂13に到達するまで連続して行われることで、除去領域30に存在する金属材料が完全に除去される。また、導電箔10の上面に配置された第1電極部11および第2電極部12は、本工程のエッチングから保護するために、不図示の保護膜により保護された状態となる。本工程が終了した後は、レジスト32は剥離される。
図5(E)を参照して、次に、導電箔10が除去された除去領域30に、新たな充填樹脂38を埋設する。具体的には、液状または半固形状のエポキシ樹脂あるいはシリコーン樹脂等を除去領域30に充填した後に加熱硬化することで、充填樹脂38が形成される。
以上の工程により、セル22が列状に多数個配置された実装基板が製造される。この実装基板1では、図1(B)および図1(C)を参照して説明したように、各セル同士の間では、導電箔等の金属材料が除去されている。従って、各セル22が分離される様に実装基板1を切断しても、金属材料を切断しないのでバリの発生を防いだ分離工程が実現される。
次に図6(A)(B)に示すように薄型発光装置の組み込みを行う。
第7の工程(図6(A))では、マウント部17に発光素子26を固着し、発光素子26の電極と第1電極部11をボンディングワイヤで接続する。
本工程では、発光素子26のカソード電極を接着剤27でマウント部17上に固着する。発光素子26の固着にはチップマウンターを用いる。発光素子26が実際に固着されるのは、マウント部の導電性金属層23である。マウント部17は第2電極部12で囲まれて形成されるので、その内部への発光素子26の実装は位置認識が容易となる。
接着剤27としては銀(Ag)などの導電性ペーストである。また、発光素子26は、マウント部17の金(Au)メッキ層にAu共晶により固着してもよい。
更に、金の金属細線28を用いてボンダーで第1電極部11の位置をパターン認識しながら超音波熱圧着により、発光素子26のアノード電極と第1電極部11の導電性金属層23とを接続する。なお、発光素子26のカソード電極は接着剤27を介して直接第2電極部12と接続する。
第8の工程(図6(B))では、発光素子26を透明樹脂29で被覆する。
本工程では、発光素子26および金属細線28を透明樹脂29で被覆する。透明樹脂29は、発光素子26および金属細線28を外気より保護し、また光を取り出す凸レンズとしても働く。
透明樹脂29はモールド金型を用いてトランスファモールドあるいはインジェクションモールドにより形成される。モールドされた透明樹脂29はマウント部17の第2電極部12の回りを液状樹脂13で3辺で囲むので、液状樹脂13と透明樹脂29の樹脂同士の相性により接着強度を良好に保持できる。このために個別に分離された後は透明樹脂29の持つ強度で薄型であるにも拘わらず発光装置の形状を維持できる。
モールド金型は分離用スリット孔14と第1電極部11と第2電極部12の一部に重なるように配置して実装基板1の表面側のみに透明樹脂29を注入してモールドを行う。透明樹脂29はこの際にマウント部17を囲む第2電極部12の3辺にある液状樹脂13と馴染みが良いので、良好に接着して発光素子26を封止する。
第9の工程(図6(C))では、各セル22ごとに個別の発光装置に分割する。
本工程では、多数個のセル22が列状に配列されているので、各列の透明樹脂29が分離用スリット孔14で離間され、連続した1本の樹脂モールドとして現れる。そして、実装基板の各列に隣接して配列された多数個のセルをダイシングにより個別の完成した発光装置に分離する。列に対して直交にダイシングをすることで、隣接のセル22は分離用スリット孔14により個別に分離できる。
本工程では、透明樹脂29と共に、透明樹脂29が付着された実装基板1も分割される。図1(B)および図1(C)を参照すると、実装基板1は一点鎖線にて示される箇所にて切断される。上記したように、実装基板1の切断される部分(セル22同士の間の領域)では、導電箔やメッキ膜等の金属材料は除去されている。従って、実装基板1の樹脂から成る部分のみが切断されるので、本工程の切断によるバリの発生は無い。更には、透明樹脂29および実装基板1を切断する速度を速くして生産性を向上させることが可能となる。
更にまた、図1(B)を参照して、セル22同士が離間する幅L1は、本工程の分離に使用されるカットソーの幅よりも長く設定されている。従って、セル22に含まれる電極を避けてカットソーによる分離が行われるので、バリの発生させずに分離が行われる。
1 実装基板
2 枠部
3 ブロック
4 橋洛部
5 孔
6 切欠き部
7 マーク
10 導電箔
11 第1電極部
12 第2電極部
13 液状樹脂
14 分離用スリット孔
15 絶縁用スリット孔
16 半田レジスト層
17 マウント部
19 レジスト層
20 キャリアシート
21 レジスト層
22,22A,22B セル
23 導電性金属層
24 第1外部取出電極部
25 第2外部取出電極部
26 発光素子
27 接着剤
28 金属細線
29 透明樹脂
30 除去領域
32 レジスト
34 保護膜
36 レジスト層
38 充填樹脂

Claims (7)

  1. 導電箔の上面に列状に多数個隣接して配列されると共に、電解メッキで形成された第1電極部とマウント部に近接した第2電極部とを備えたセルと、
    前記第1電極部と前記第2電極部との間の前記導電箔に付着し且つ前記導電箔を補強する液状樹脂と、
    隣接する列の前記第1電極部と前記第2電極部との間の前記導電箔を貫通して設けられ、隣接する前記列を分離する分離用スリット孔と、
    前記第1電極部と前記第2電極部の間に位置し、前記分離用スリット孔に並設して設けられ且つ前記第1電極部と前記第2電極部が電気的に分離される様に前記導電箔を貫通して設けられた絶縁用スリット孔と、
    前記絶縁用スリット孔を覆い前記導電箔の下面に設けられ、前記液状樹脂に対応する位置を覆い且つ前記導電箔を補強する充填樹脂とを具備し、
    同じ列に含まれる前記セル同士の境界にて前記導電箔が除去されることにより、隣接する一方の前記セルに含まれる前記導電箔と、隣接する他方の前記セルに含まれる前記導電箔とが分離されていることを特徴とする実装基板。
  2. 前記セル同士の境界にて前記導電箔が除去された領域には、前記液状樹脂および前記充填樹脂が設けられることを特徴とする請求項1記載の実装基板。
  3. 前記セル同士の境界にて前記導電箔が除去される領域の幅は、100μm以上であることを特徴とする請求項2記載の実装基板。
  4. 導電箔の上面に、第1電極部とマウント部に近接した第2電極部とから構成されるセルとなる領域が露出するようにメッキレジスト層を形成する工程と、
    前記メッキレジスト層をマスクとして前記導電箔に選択的に金属メッキを施し、多数個の前記セルを列状に形成する工程と、
    前記メッキレジスト層を除去して前記第1及び第2電極部と前記マウント部を除いて前記導電箔上に液状樹脂を付着する工程と、
    前記導電箔を下面から選択的にエッチングして、前記各セルの前記第1及び第2電極部を電気的に分離すように前記導電箔を貫通する絶縁用スリット孔と、隣接した前記列のセルを離間するように前記導電箔を貫通する分離用スリット孔を設けて実装基板を形成する工程と、
    前記絶縁用スリット孔を前記導電箔の下面から被覆する共に、前記液状樹脂に対応する位置を覆い且つ前記導電箔を補強する充填樹脂を形成する工程と、
    同じ列に含まれて隣接する前記セル同士を連結する連結部分の前記導電箔を、ウェットエッチングにより除去する工程と、
    前記マウント部に発光素子を固着し、前記発光素子の電極と前記第1電極部とをボンディングワイヤで接続する工程と、
    前記各セルに含まれる前記発光素子が列毎に被覆されるように樹脂を形成する工程と、
    前記連結部分の前記導電箔が除去された箇所にて、前記実装基板および前記樹脂を切断することで、前記セルを個別に分離する工程と、
    を具備することを特徴とする薄型発光装置の製造方法。
  5. 前記導電箔の前記連結部分が除去された領域に、半田レジストを埋設することを特徴とする請求項4記載の薄型発光装置の製造方法。
  6. 前記導電箔の前記連結部分を除去することで形成される除去領域の幅は、前記実装基板および前記樹脂を分離する工程にて用いられるカットソーの幅よりも広いことを特徴とする請求項5記載の薄型発光装置の製造方法。
  7. 同じ列に含まれる前記セルが備える前記第1電極部および前記第2電極部の表面に、前記連結部を経由して通電することで行われる電解メッキ処理により金属膜を成膜する工程を更に備え、
    前記電解メッキ処理が終了した後に、通電のために用いられた前記連結部をエッチングにより除去することを特徴とする請求項6記載の薄型発光装置の製造方法。
JP2009143835A 2009-06-17 2009-06-17 実装基板およびそれを用いた薄型発光装置の製造方法 Active JP5447928B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009143835A JP5447928B2 (ja) 2009-06-17 2009-06-17 実装基板およびそれを用いた薄型発光装置の製造方法
TW099114023A TWI403234B (zh) 2009-06-17 2010-05-03 安裝基板及使用該基板之薄型發光裝置的製造方法
CN2010102011394A CN101930964B (zh) 2009-06-17 2010-06-09 安装基板及使用该安装基板的薄型发光装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009143835A JP5447928B2 (ja) 2009-06-17 2009-06-17 実装基板およびそれを用いた薄型発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011003626A true JP2011003626A (ja) 2011-01-06
JP5447928B2 JP5447928B2 (ja) 2014-03-19

Family

ID=43370036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009143835A Active JP5447928B2 (ja) 2009-06-17 2009-06-17 実装基板およびそれを用いた薄型発光装置の製造方法

Country Status (3)

Country Link
JP (1) JP5447928B2 (ja)
CN (1) CN101930964B (ja)
TW (1) TWI403234B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171912A (ja) * 2012-02-20 2013-09-02 Stanley Electric Co Ltd 発光装置
KR101509650B1 (ko) * 2013-11-20 2015-04-07 (주)포인트엔지니어링 광 디바이스용 기판 및 그 제조방법
KR101819907B1 (ko) 2016-02-12 2018-01-22 주식회사 세미콘라이트 반도체 발광소자용 기판
US10640402B2 (en) 2012-10-23 2020-05-05 Ecolab Usa Inc. Use of oxidizing and non-oxidizing biocides for control of bacteria tolerant to stabilized-oxidant treatment
US10903406B2 (en) 2015-07-28 2021-01-26 Osram Oled Gmbh Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11589457B2 (en) * 2018-06-29 2023-02-21 Kyocera Corporation Wiring substrate
CN110277378B (zh) * 2019-04-25 2023-11-14 深圳市聚飞光电股份有限公司 一种集合基板、发光装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2007288222A (ja) * 2007-08-06 2007-11-01 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP2008153698A (ja) * 2008-03-07 2008-07-03 Matsushita Electric Ind Co Ltd 面実装型光電変換装置
JP2009071199A (ja) * 2007-09-17 2009-04-02 Element Denshi:Kk 実装基板およびそれを用いた薄型発光装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026318A (ja) * 2003-06-30 2005-01-27 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板素材
JP4255015B2 (ja) * 2003-12-15 2009-04-15 シチズン電子株式会社 光半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2007288222A (ja) * 2007-08-06 2007-11-01 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP2009071199A (ja) * 2007-09-17 2009-04-02 Element Denshi:Kk 実装基板およびそれを用いた薄型発光装置の製造方法
JP2008153698A (ja) * 2008-03-07 2008-07-03 Matsushita Electric Ind Co Ltd 面実装型光電変換装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013171912A (ja) * 2012-02-20 2013-09-02 Stanley Electric Co Ltd 発光装置
US10640402B2 (en) 2012-10-23 2020-05-05 Ecolab Usa Inc. Use of oxidizing and non-oxidizing biocides for control of bacteria tolerant to stabilized-oxidant treatment
KR101509650B1 (ko) * 2013-11-20 2015-04-07 (주)포인트엔지니어링 광 디바이스용 기판 및 그 제조방법
US9316768B2 (en) 2013-11-20 2016-04-19 Point Engineering Co., Ltd. Substrate for preventing burr generation
US10903406B2 (en) 2015-07-28 2021-01-26 Osram Oled Gmbh Housing comprising a semiconductor body and a method for producing a housing with a semiconductor body
KR101819907B1 (ko) 2016-02-12 2018-01-22 주식회사 세미콘라이트 반도체 발광소자용 기판

Also Published As

Publication number Publication date
JP5447928B2 (ja) 2014-03-19
TWI403234B (zh) 2013-07-21
TW201108889A (en) 2011-03-01
CN101930964A (zh) 2010-12-29
CN101930964B (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
JP5447928B2 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
US6573028B1 (en) Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module
JP4910220B1 (ja) Ledモジュール装置及びその製造方法
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
JP2004214265A (ja) 半導体装置および半導体装置の製造方法
JP3914954B1 (ja) 発光装置およびその製造方法
JP2022120854A (ja) 半導体装置用基板および半導体装置
JP2008053290A (ja) 光半導体装置およびその製造方法
JP2012124248A (ja) Ledチップ搭載用リードフレーム基板及びその製造方法並びにledパッケージ
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
JP2015185619A (ja) 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2005286057A (ja) 回路装置およびその製造方法
JP4118320B1 (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP3963923B2 (ja) リフレクタ付き実装基板の製造方法
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2012182207A (ja) Led素子用リードフレームおよびその製造方法
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
KR100643318B1 (ko) 초소형 발광다이오드 패키지 및 그 제조방법
JP2019212649A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP7256303B2 (ja) 半導体装置用基板および半導体装置
JP3600137B2 (ja) 回路装置の製造方法
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
JP6579667B2 (ja) 半導体装置用基板の製造方法、及び半導体装置の製造方法
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5447928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250