KR101293181B1 - 발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임 - Google Patents
발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임 Download PDFInfo
- Publication number
- KR101293181B1 KR101293181B1 KR1020110125692A KR20110125692A KR101293181B1 KR 101293181 B1 KR101293181 B1 KR 101293181B1 KR 1020110125692 A KR1020110125692 A KR 1020110125692A KR 20110125692 A KR20110125692 A KR 20110125692A KR 101293181 B1 KR101293181 B1 KR 101293181B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- light emitting
- emitting diode
- led
- package
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000000465 moulding Methods 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 229920005989 resin Polymers 0.000 description 26
- 239000011347 resin Substances 0.000 description 26
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 발광다이오드 패키지 제조 방법 및 발광다이오드 패키지용 리드프레임을 제공한다. 본 발명의 일 실시예에 따른 발광다이오드 패키지 제조 방법은 금속 기판을 에칭 및 하프에칭 함으로써 각각 복수개의 발광다이오드 칩을 지지하고 외부 전원을 전달하는 복수개의 단자부를 포함하는 리드프레임을 생성하며; 상기 복수개의 단자부 상에 각각의 몰딩부를 형성하며; 상기 몰딩부의 형성 후, 상기 단자부 상에 복수개의 발광다이오드 칩을 각각 실장하여 복수개의 LED 패키지를 생성하고; 상기 LED 패키지들이 분리되도록 상기 리드프레임에 대해 소잉(sawing) 공정을 수행하는 것을 포함한다. 이와 같이, 본 발명은 에칭 공법으로 블록으로 LED 패키지들이 배열되는 리드프레임을 생성함으로써 LED 패키지의 배열이 고집적화되며, 그에 따라 일부 패키지 공정의 생산성 또한 30%가량 향상될 수 있어 LED 패기지의 전체 비용(Total cost)가 감소하는 효과가 있다.
Description
본 발명은 LED 패키지 제조 방법 및 LED 패키지용 리즈 프레임에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 'LED'라고 함)는 전기에너지를 광에너지로 변환하는 반도체 소자로서, 에너지 밴드 갭에 따른 특정한 파장의 빛을 내는 화합물 반도체로 구성되며, 광통신 및 디스플레이 등 다양한 분야에서 사용되고 있다.
LED는 사용 목적 및 요구되는 형태에 따라 패키지 형태로 제공된다. 일반적으로, LED 패키지는, LED 칩을 전극 패턴이 형성된 기판 또는 리드프레임 상에 실장한 후에 상기 칩의 단자와 전극 패턴(또는 리드)를 전기적으로 연결하고, 그 상부에 에폭시, 실리콘 또는 그 조합 등을 사용하여 수지 포장부를 형성하는 방식으로 제조된다.
도 1에는 종래의 LED 패키지의 제조 방법이 도시되어 있다.
도 1을 참조하면, 먼저 금속 기판(110)에 대해 스탬핑(Stamping) 공정을 수행하여 리드프레임을 형성하고(S1), 리드프레임(112)을 도금하여 도금된 리드프레임(114)를 형성한다(S2). 그리고, 리드프레임(114) 상의 복수개의 LED 칩이 실장되는 미리 결정된 영역들 상에 몰드 공정을 수행하여 복수개의 몰딩부(120)를 형성한다(S3).
이어서, 리드프레임(114) 상의 복수개의 LED 칩이 실장되는 미리 결정된 영역들 상에 각각의 LED 칩들(130)을 실장한다(S4). 이 경우, 복수개의 LED 칩들(130)은 금속 기판(114) 상에 형성되어 있는 각각의 몰딩부(114)에 의해 식별되는 영역들에 위치된다. 그에 따라, LED 패키지들이 형성된다.
이어서, 복수개의 LED 패키지들이 분리되도록 리드프레임(114)에 대해 펀칭 툴(10)을 이용하여 펀칭(Punching) 공정을 수행하며(S5), 그 결과 LED 패키지(150)가 제조된다(S6).
이와 같이, 종래의 LED 패키지에 사용되는 리드프레임(Lead frame)은 스탬핑 공법으로 가공되는데, 스탬핑 공법은 기계식으로 금속 기판(110)을 스탬핑하는 하므로, 집적도가 낮고, 기밀성을 유지하는데 한계가 있으며, 그에 따라, LED 패키지의 광도저하를 유발하는 직간접적인 원인이 된다.
도 2a는 종래 스탬핑 공법에 의해 제조된 리드프레임의 상면(Top surface) 및 하면(Bottom surface)을 도시하며, 도 2b는 종래 스탬핑 공법에 따른 리드프레임 상에 몰딩부를 형성할 경우 몰드 수지의 손실을 설명하기 위한 도면이다.
도 2a를 참조하면, 리드프레임은 금속 기판을 스탬핑 공법에 따라 기계식으로 스탬프하여 생성된다. 이러한 종래 스탬핑 공법에 의하면 금속 기판의 전체 면적에서 LED 패키지들에 사용되는 면적을 나타내는 용적율이 10 내지 30% 이다.
또한, 도 1에 도시된 바와 같이 각각의 LED 패키지의 몰딩부가 서로 밀접하게 인접하지 않으므로, 도 2b에 도시된 바와 같이, 러너(runner)에 의한 몰드 수지의 손실이 크다. 러너는 몰드 수지가 몰딩부를 위한 금형에 주입되기 위한 경로를 의미한다. 종래 스탬핑 공법에 의해 제조된 리드프레임에 있어서, LED 패키지용 몰딩부를 형성하기 위한 몰드 수지는 러너에 사용되는 비율이 대략 90% 내외이며, 몰딩부를 위해 사용되는 비율이 10% 내외이다.
다시 말해, 각각의 LED 패키지가 조밀하게 형성되지 않기 때문에, 각각의 LED 패키지용 몰딩부들을 형성할 때, 몰딩부들 사이에 형성되는 러너에 의해 몰드 수지의 손실이 크다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는 몰드 수지의 손실을 줄일 수 있는 발광다이오드 패키지 제조 방법 및 발광다이오드 패키지용 리드프레임을 제공하는 데 있다.
본 발명의 일 실시예에 따른 발광다이오드 패키지 제조 방법은 금속 기판을 에칭 및 하프에칭 함으로써 각각 복수개의 발광다이오드 칩을 지지하고 외부 전원을 전달하는 복수개의 단자부를 포함하는 리드프레임을 생성하며; 상기 복수개의 단자부 상에 각각의 몰딩부를 형성하며; 상기 몰딩부의 형성 후, 상기 단자부 상에 복수개의 발광다이오드 칩을 각각 실장하여 복수개의 LED 패키지를 생성하고; 상기 LED 패키지들이 분리되도록 상기 리드프레임에 대해 소잉(sawing) 공정을 수행하는 것을 포함한다.
상기 발광다이오드 패키지 제조 방법은 상기 리드프레임을 도금하는 것을 더 포함할 수 있다.
상기 발광다이오드 패키지 제조 방법은 상기 몰딩부의 형성 전에 상기 리드프레임 표면을 화학약품을 이용하여 식각하여 표면 거칠기를 향상시키는 것을 더 포함할 수 있다.
상기 발광다이오드 패키지 제조 방법은 상기 몰딩부의 형성 전에 상기 리드프레임 표면을 금속 이온을 도금하여 표면 거칠기 향상시키는 것을 더 포함할 수 있다.
상기 발광다이오드 패키지 제조 방법은 상기 몰딩부를 형광체로 충진하는 것을 더 포함할 수 있다.
상기 단자부는 상기 하프에칭에 의해 상기 몰딩부와의 결합력을 증가시키는 홈을 가질 수 있다.
상기 리드프레임은 외곽에 배치된 복수개의 식별 마크를 포함할 수 있다.
상기 리드프레임은 상기 복수개의 식별 마크 사이에 슬롯 홀을 더 포함할 수 있다.
상기 금속 기판의 전체 면적에서 상기 LED 패키지들에 사용되는 면적을 나타내는 용적율이 40 내지 50% 일 수 있다.
상기 소잉 공정에 따라 절단된 상기 단자부 및 상기 몰딩부의 단면은 일직선 형상을 가질 수 있다.
본 발명의 다른 실시예에 따른 발광다이오드 패키지(LED)용 리드 프레임은 복수개의 발광다이오드 칩을 각각 지지하고 외부 전원을 전달하는 복수개의 단자부; 및 상기 복수개의 단자부 상에 형성되며 서로 접합된 복수개의 몰딩부를 포함하며, 상기 복수개의 단자부 상에 복수개의 발광다이오드 칩이 각각 실장되면, 상기 리드 프레임은 상기 단자부, 상기 몰딩부 및 상기 발광 다이오드 칩을 포함하는 각각의 LED 패키지들로 분리되도록 절단되는데, 상기 절단된 상기 단자부 및 상기 몰딩부의 단면은 일직선 형상을 갖는다.
상기 단자부는 상기 하프에칭에 의해 상기 몰딩부와의 결합력을 증가시키는 홈을 가질 수 있다.
상기 리드프레임은 외곽에 배치된 복수개의 식별 마크를 포함할 수 있다.
상기 리드프레임은 상기 복수개의 식별 마크 사이에 슬롯 홀을 더 포함할 수 있다.
상기 금속 기판의 전체 면적에서 상기 LED 패키지들에 사용되는 면적을 나타내는 용적율이 40 내지 50% 일 수 있다.
종래의 LED 패키지에 사용되는 리드프레임은 스탬핑 공법으로 제조되어 LED 패키지들의 집적도가 낮고, 기밀성을 유지하는데 한계가 있어 LED 패키지의 광도저하를 유발하는 직간접적인 원인이 된다.
이러한 종래 기술의 문제점을 해결하기 위해 본 발명은 에칭 공법으로 QFN 형식의 블록으로 LED 패키지들이 배열되는 리드프레임을 생성함으로써 LED 패키지의 배열이 고집적화되며, 그에 따라 일부 패키지 공정의 생산성 또한 30% 가량 향상될 수 있어 LED 패기지의 전체 비용(Total cost)가 감소하는 효과가 있다.
도 1은 종래의 복수개의 LED 패키지의 제조 방법을 도시한 도면이다.
도 2a는 종래 스탬핑 공법에 의해 제조된 리드프레임의 상면(Top surface) 및 하면(Bottom surface)을 도시한 도면이다.
도 2b는 종래 스탬핑 공법에 따른 리드프레임 상에 몰딩부를 형성할 경우 몰드 수지의 손실을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 LED 패키지의 제조 공정을 나타낸 도면이다.
도 4는 본 발명에 따른 리드프레임의 디자인을 나타낸 도면이다.
도 5는 본 발명에 따른 리드프레임의 일부를 확대한 도면이다.
도 6은 본 발명에 따라 에칭 공법에 따라 생성된 리드프레임 상에 몰딩부를 형성할 경우 몰드 수지의 손실을 설명하기 위한 도면이다.
도 2a는 종래 스탬핑 공법에 의해 제조된 리드프레임의 상면(Top surface) 및 하면(Bottom surface)을 도시한 도면이다.
도 2b는 종래 스탬핑 공법에 따른 리드프레임 상에 몰딩부를 형성할 경우 몰드 수지의 손실을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 LED 패키지의 제조 공정을 나타낸 도면이다.
도 4는 본 발명에 따른 리드프레임의 디자인을 나타낸 도면이다.
도 5는 본 발명에 따른 리드프레임의 일부를 확대한 도면이다.
도 6은 본 발명에 따라 에칭 공법에 따라 생성된 리드프레임 상에 몰딩부를 형성할 경우 몰드 수지의 손실을 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 LED 패키지의 제조 공정을 나타낸 도면이다.
도 3을 참조하면, 먼저 금속 기판(210)을 에칭하여 리드프레임을 형성한다(S10). 이 경우, LED 패키지의 형성을 위해 금속 기판(210)의 미리 결정된 일부분은 에칭 되며, 미리 결정된 다른 일부분은 하프 에칭(half etching)된다. 구체적으로, 금속 기판(210)은 설계자에 의해 의도된 디자인을 가지도록 일부는 전부 에칭되어 관통되며, 다른 일부는 하프에칭된다. 도 3에서는 편의상 하프에칭의 표시가 나타나 있지 않다.
도 4는 본 발명에 따른 리드프레임의 디자인을 나타낸 도면이다.
금속 기판(210)은 에칭 공법으로 QFN(Quad Flat No leads) 형식의 블록으로 LED 패키지들이 배열되도록 에칭된다. 에칭 공법에 의해 금속기판(210)을 처리하는 것에 의해 기존 스탬핑 공법에 의해 금속기판(210)을 스탬핑하는 경우보다 더 조밀하게 LED 패키지들이 배열되는 리드프레임이 생성된다. 다시 말해, 스탬핑 공법은 스탬핑 금형과 프레스를 이용하여 기계적으로 금속기판(210)을 가공하는 것이므로, 각 LED 패키지들을 위해 성형되는 영역들 사이의 간격이 프레스 금형의 가공 정밀도와 크기, 프레스의 용량 등에 영향을 받지 않을 만큼 넓게 결정되며 프레스 금형으로 타발이 용이한 구조로 리드프레임이 배열된다.
그러나, 본 발명에서는 에칭 공법에 의해 금속 기판(210)을 에칭하므로, 패키지 배열 피치에 제한이 없으며 각 LED 패키지들을 위한 영역들 사이의 간격을 절단할 수 있는 블레이드 폭만큼의 여유만 필요하게 되어 하나의 금속 기판의 면적에 대해 LED 패키지들을 위해 사용하는 면적을 나타내는 용적율이 기존 스탬핑 공정에 의한 리드프레임보다 더 증가한다.
도 4를 참조하면, 리드프레임(212)은 각각의 LED 패키지가 실장되는 단자부(310)를 포함한다. 단자부(310)는 LED 칩을 지지하고 외부 전원을 전달하는 단자 역할을 한다. 이러한 단자부(310)의 예가 도 5에 도시되어 있다.
도 5는 본 발명에 따른 리드프레임의 일부를 확대한 도면이다.
도 5를 참조하면, 단자부(310)의 LED 칩이 실장되는 면 즉, 상면(Top surface)에는 몰드 수지, 즉 몰딩부와의 결합력을 높이기 위해 하프에칭되어 U형 홈이 형성되어 있다. 이러한 U형 홈은 LED 패키지의 기밀성을 향상시켜 외부의 물질의 침투나 외부 플럭스(Flux)의 유입을 막을 수 있다.
또한, 단자부(310)의 몰딩부가 형성되는 면은 전술한 바와 같이, 증가된 표면 거칠기(Roughness)를 갖도록 표면 처리되는데, 도 5의 우측에는 단자부(310)의 하면을 확대한 사진이 도시되어 있다. 전술한 바와 같이, 상기 거칠기가 향상된 면에 사출가공 된 몰드 수지와의 접촉 면적이 극대화 되어 몰드 수지는 리드프레임(212)과 결합력이 향상되고 잘 분리되지 않는다.
본 발명에 따른 리드프레임에서, 각각의 단자부(310)들은 사출 밸런스를 잘 유지할 수 있는 어레이(Array)로 배치되어 있고, 커넥션바(connection bar)(320)로 연결되어 있다. 이 경우, 커넥션바(320)의 폭은 패키지 완료 후 절단 시 없어질 수 있도록 설계되며, 절단 시 절삭력을 완화할 수 있도록 단면적을 최소화해야 절단 블레이드 사용량을 줄일 수 있고, 과부하로 인한 블레이드 파손을 막을 수 있다.
또한, 리드프레임은 블록 중앙부 또는 몰드 수지의 흐름을 용이하게 할 수 있는 위치에 수지 주입부(게이트(gate)라고도 함)(330)를 포함한다. 이 수지 주입부(330)는 복수개의 단자부(310)와 연통된다. 몰드 수지는 수지 주입부(330)를 통해 복수개의 단자부(310)로 주입된다.
또한, 리드프레임은 리드프레임 외곽에 배치된 복수개의 식별 마크(340)를 포함한다. 이 식별 마크(340)는 복수개의 LED 패키지의 생성한 후 리드프레임의 절단 시 기준점이 된다. 이때 마크의 형상은 주면 구조와 구분이 잘 될 수 있어야 하고, 블록 내 동일 형상으로 배치하는 것이 바람직하다.
선택적으로 리드프레임은 식별 마크(340) 사이에는 슬롯 홀(Slot hole)(350,360)을 포함할 수 있다. 이 슬롯 홀(350,360)은 사출이나 패키지 공정 중 발생하는 열에 의한 손상(damage)의 완충작용을 할 수 있다.
한편, 도 3에는 도시되지 않았지만, 선택적으로, 리드프레임(212)은 그 표면 거칠기(Roughness)를 증가시키기 위해 표면 처리될 수 있다. 구체적으로 거칠기를 증가시키는 방법으로는 표면의 화학 약품을 이용하여 리드프레임 표면을 약하게 식각하는 방법이 있고, 또한 리드프레임 표면에 구리를 도금하여 거칠기를 증가시키는 방법이 있다. 그에 따라, 리드프레임(212)의 몰드 수지가 접촉되는 면의 거칠기(Roughness)가 증가된다. 상기 거칠기가 향상된 면에 몰드 수지를 사출하면 몰드 수지는 리드프레임(212)으로부터 잘 분리되지 않는다.
다시 도 3을 참조하면, 에칭 공정 후 리드프레임(212)은 도금되어 도금된 리드프레임(214)이 생성된다(S20). 이러한 도금은 리드프레임(214) 상에 실장되는 LED 칩의 반사율을 높이기 위한 것이다. 즉, LED 패키지에서 LED 칩으로부터 방출된 광이 LED 패키지의 도금된 부분에 반사되며 이는 광 효율을 증가시킬 수 있다.
리드프레임을 도금한 후, 도금된 리드프레임(214) 상의 복수개의 LED 칩이 실장되는 미리 결정된 영역들 즉, 단자부(310) 상에 각종 사출 또는 몰드 재료를 이용하여 몰딩 공정을 수행하여 복수개의 몰딩부(220)를 형성한다(S30). 예컨대, 리드프레임(214)의 도금 면 상에 몰드 수지를 블록(Block) 형태로 사출가공 하여 칩과 형광체가 실장될 공간 만들고, 리플렉터(Reflector) 역할을 할 수 있도록 반사면을 형성한다. 이 경우, 몰딩부들(220)은 본 발명에 따라 서로 접합되어 있다. 전술한 바와 같이, 리드프레임은 금속 기판에 대해 에칭 공정을 수행하여 생성되므로, LED 패키지들을 위한 영역들, 즉, 단자부들(310)이 조밀하게 형성될 수 있다. 그에 따라, 각각의 LED 패키지들을 위한 몰딩부들(220)도 일체로 형성될 수 있다.
몰딩부(220)의 형성 후, 도금된 리드프레임(114)의 단자부(310) 상에 각각의 LED 칩들(240)을 실장한다(S40). 그에 따라, 서로 연결된 LED 패키지들이 생성된다. 이 경우, 복수개의 LED 칩들(240)은 각각의 몰딩부(114)에 의해 식별되는 영역들에 위치된다. 또한, 도 3에 도시되지 않았지만, 몰딩부(220)를 형광체(230)로 충진할 수 있다.
이와 같이, 리드프레임(114)은 복수개의 발광다이오드 칩을 각각 지지하고 외부 전원을 전달하는 복수개의 단자부(310) 및 상기 복수개의 단자부(310) 상에 형성되며 서로 접합된 복수개의 몰딩부(220)를 포함한다. 상기 복수개의 단자부(310) 상에 복수개의 발광다이오드 칩이 각각 실장되면 복수개의 LED 패키지들이 생성된다.
상기 복수개의 단자부(310) 상에 복수개의 발광다이오드 칩이 각각 실장되면, 상기 리드 프레임은 상기 단자부(310), 상기 몰딩부(220) 및 상기 발광 다이오드 칩을 포함하는 각각의 LED 패키지들로 분리되도록 절단된다. 상기 절단된 상기 단자부 및 상기 몰딩부의 단면은 일직선 형상을 갖는다.
이어서, 각각의 LED 패키지들이 분리되도록 리드프레임(214)에 대해 소잉 장비를 이용하여 소잉(sawing) 공정을 수행한다. 이 경우, 리드프레임(214) 상에 기존의 리드프레임보다 더 조밀하게 LED 패키지들이 구현되어 있으므로, 각각의 LED 패키지들을 분리하도록 리드프레임을 절단(cutting)하기 위해 기존의 LED 패키지 제조 공정의 펀칭 공법이 아니라, 소잉 공법이 이용된다.
소잉 공정 시, 도 3에 도시된 바와 같이, 몰딩부(220)와 리드프레임이 동시에 절단되어, 개별 LED 패키지가 생성된다. LED 패키지들 간의 간격은 소잉 공정에 따른 절단 영역, 즉 블레이드(Blade)의 폭 만큼만 요구되므로, 집적도가 극대화될 수 있다. 또한, 블레이드를 이용하여 소잉 공정이 수행되므로 그 절단 부분이 매끄럽고 리드프레임의 면들에 수직으로 절단된다. 그에 따라 각 LED 패키지의 소잉된 단면은 일직선의 형상을 갖는다. 즉, LED 패키지의 절단 부분은 일직선의 형상 즉, 일자인 형상을 갖는다.
다시 말해, 각 LED 패키지의 단자부 및 몰딩부의 절단된 면은 일자 형상을 갖는다. 왜냐하면, 단자부들 및 단자부들 상에 형된된 몰딩부들은 블레이드를 이용하여 한번에 절단되기 때문에, 단자부 및 몰딩부의 절단면은 일직선을 이룬다.
도 6은 본 발명에 따라 에칭 공법에 따라 생성된 리드프레임 상에 몰딩부를 형성할 경우 몰드 수지의 손실을 설명하기 위한 도면이다.
도 6을 참조하면, 리드프레임은 금속 기판을 에칭 또는 하프 에칭하여 생성된다. 에칭 공법에 의하면 금속 기판의 전체 면적에서 LED 패키지들에 사용되는 면적을 나타내는 용적율이 40 내지 50% 정도이다.
또한, 도 3에 도시된 바와 같이 각각의 LED 패키지의 몰딩부가 서로 밀접하게 인접하므로, 도 6에 도시된 바와 같이, 러너(runner)에 의한 몰드 수지의 손실(runner loss)이 감소한다. 즉, 에칭 공법에 의해 제조된 리드프레임에 있어서, LED 패키지용 몰딩부를 형성하기 위한 몰드 수지는 러너에 사용되는 비율이 대략 20% 내외이며, 몰딩부를 위해 사용되는 비율이 80% 내외이다. 다시 말해, 각각의 LED 패키지가 조밀하게 형성되기 때문에, 각각의 LED 패키지용 몰딩부들을 형성할 때, 몰딩부들 사이에 형성되는 러너에 의해 몰드 수지의 손실이 감소한다.
이와 같이, 본 발명은 LED 패키지의 회로를 구성하고 LED 칩을 실장할 수 있도록 금속 기판을 에칭 공법으로 식각 가공하여 리드프레임을 생성함으로써 리드프레임에서 LED 패키지들이 조밀하게 블록 단위로 배치될 수 있다.
또한, 에칭 공법을 적용함에 따라 스탬핑(Stamping) 금형 개발비용이 필요 없어지고, 사출 금형비 또한 50% 이상 절감이 가능하며, LED 패키지의 배열이 고집적화 됨에 따라 일부 패키지 공정의 생산성 또한 30% 가량 향상될 수 있어 LED 패키지의 전체 비용(Total cost)가 감소하는 효과가 있다.
또한, 사출성이 좋지 않아 개별 패키지 사출방식에는 적용이 어려운 LCP(Liquid-crystal polymer), PCT, EMC, 실리콘(Silicone) 등의 반사율 80% 이상인 열가소성, 또는 열경화성 수지도 사출이나 몰드가 용이하여 리드프레임 패키지의 활용 사용 영역을 디스플레이 제품의 백라이트(Back light) 용에서 일반 조명용으로 확대할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (15)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 금속 기판을 에칭 및 하프에칭 함으로써 형성되는 발광다이오드 패키지(LED)용 리드 프레임에 있어서,
복수개의 발광다이오드 칩을 각각 지지하고 외부 전원을 전달하는 복수개의 단자부; 및
상기 복수개의 단자부 상에 형성되며 서로 접합된 복수개의 몰딩부를 포함하며,
상기 복수개의 단자부 상에 복수개의 발광다이오드 칩이 각각 실장되면, 상기 리드 프레임은 상기 단자부, 상기 몰딩부 및 상기 발광 다이오드 칩을 포함하는 각각의 LED 패키지들로 분리되도록 절단되는데,
상기 절단된 상기 단자부 및 상기 몰딩부의 단면은 일직선 형상을 가지며,
상기 단자부는 상기 단자부의 상면 상에 상기 몰딩부와의 결합력을 증가시키는 홈을 갖는 LED 패키지용 리드 프레임. - 제11항에 있어서,
상기 홈은 U자형 홈인 LED 패키지용 리드 프레임. - 제11항에 있어서,
상기 리드프레임은 외곽에 배치된 복수개의 식별 마크를 포함하는 LED 패키지용 리드 프레임. - 제13항에 있어서,
상기 리드프레임은 상기 복수개의 식별 마크 사이에 슬롯 홀을 더 포함하는 LED 패키지용 리드 프레임. - 제11항에 있어서,
상기 금속 기판의 전체 면적에서 상기 LED 패키지들에 사용되는 면적을 나타내는 용적율이 40 내지 50% 인 LED 패키지용 리드 프레임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110125692A KR101293181B1 (ko) | 2011-11-29 | 2011-11-29 | 발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110125692A KR101293181B1 (ko) | 2011-11-29 | 2011-11-29 | 발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130059631A KR20130059631A (ko) | 2013-06-07 |
| KR101293181B1 true KR101293181B1 (ko) | 2013-08-05 |
Family
ID=48858416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110125692A KR101293181B1 (ko) | 2011-11-29 | 2011-11-29 | 발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101293181B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200476368Y1 (ko) * | 2013-06-11 | 2015-02-23 | 창 와 일렉트로메터리얼 인컴퍼니 | 장방형 어레이 발광다이오드 리드 프레임 |
| KR20170141945A (ko) * | 2016-06-16 | 2017-12-27 | 안종욱 | 엘이디 패키지 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849125B1 (ko) * | 2001-01-24 | 2008-07-30 | 니치아 카가쿠 고교 가부시키가이샤 | 발광 다이오드, 광반도체 소자 및 광반도체 소자에 적합한에폭시 수지 조성물 및 그들의 제조방법 |
| KR100869376B1 (ko) * | 2008-05-20 | 2008-11-19 | 주식회사 정진넥스텍 | 발광다이오드 칩 실장용 리드 프레임 어셈블리와 그의 제조방법 |
| KR100975977B1 (ko) * | 2008-03-25 | 2010-08-13 | 엘지이노텍 주식회사 | 다열 리드형 리드프레임 및 그 제조방법 |
| KR20110121595A (ko) * | 2010-04-30 | 2011-11-07 | 삼성엘이디 주식회사 | 발광소자 패키지, 광원 모듈, 백라이트 유닛, 디스플레이 장치, 텔레비전 세트 및 조명 장치 |
-
2011
- 2011-11-29 KR KR1020110125692A patent/KR101293181B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849125B1 (ko) * | 2001-01-24 | 2008-07-30 | 니치아 카가쿠 고교 가부시키가이샤 | 발광 다이오드, 광반도체 소자 및 광반도체 소자에 적합한에폭시 수지 조성물 및 그들의 제조방법 |
| KR100975977B1 (ko) * | 2008-03-25 | 2010-08-13 | 엘지이노텍 주식회사 | 다열 리드형 리드프레임 및 그 제조방법 |
| KR100869376B1 (ko) * | 2008-05-20 | 2008-11-19 | 주식회사 정진넥스텍 | 발광다이오드 칩 실장용 리드 프레임 어셈블리와 그의 제조방법 |
| KR20110121595A (ko) * | 2010-04-30 | 2011-11-07 | 삼성엘이디 주식회사 | 발광소자 패키지, 광원 모듈, 백라이트 유닛, 디스플레이 장치, 텔레비전 세트 및 조명 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130059631A (ko) | 2013-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8163604B2 (en) | Integrated circuit package system using etched leadframe | |
| KR20090057755A (ko) | 슬림형 ｌｅｄ 패키지 | |
| KR100729439B1 (ko) | 발광소자 패키지 구조체와 그 제조방법 및 이를 적용한발광소자의 제조방법 | |
| US8587118B2 (en) | Light emitting device package and manufacturing method thereof | |
| US20150171282A1 (en) | Resin package and light emitting device | |
| US10177292B2 (en) | Carrier, carrier leadframe, and light emitting device | |
| US20100213586A1 (en) | Semiconductor package and manufacturing method thereof | |
| KR101293181B1 (ko) | 발광 다이오드 패키지 제조 방법 및 발광 다이오드 패키지용 리드 프레임 | |
| JP6442611B2 (ja) | チップ・ハウジングを製造するためのリード・フレームおよび方法 | |
| US20140061697A1 (en) | Light emitting diode package and method for manufacturing the same | |
| TW201432944A (zh) | 發光二極體封裝結構及其製造方法 | |
| US7619307B1 (en) | Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package | |
| TW201448286A (zh) | 發光二極體封裝結構及其製造方法 | |
| US10964637B2 (en) | Package and light emitting device | |
| US7662661B2 (en) | Method of manufacturing a substrate structure for increasing cutting precision and strength thereof | |
| CN114649274A (zh) | 半导体封装及其制造方法 | |
| KR20130098461A (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
| KR20060079294A (ko) | 리드프레임, 이를 이용한 반도체 패키지 및 반도체 패키지제조방법 | |
| CN110635015A (zh) | 封装、发光装置以及它们的制造方法 | |
| US20180025965A1 (en) | WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor | |
| KR101259320B1 (ko) | 광소자용 플라스틱 패키지 및 그 제조방법 | |
| KR101078833B1 (ko) | 발광 다이오드 유닛 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| KR102340866B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP3212949U (ja) | キャリア、キャリアリードフレーム、及び発光デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160701 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 7 |