KR20130098461A - 발광 다이오드 패키지 및 그 제조 방법 - Google Patents

발광 다이오드 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20130098461A
KR20130098461A KR1020120020005A KR20120020005A KR20130098461A KR 20130098461 A KR20130098461 A KR 20130098461A KR 1020120020005 A KR1020120020005 A KR 1020120020005A KR 20120020005 A KR20120020005 A KR 20120020005A KR 20130098461 A KR20130098461 A KR 20130098461A
Authority
KR
South Korea
Prior art keywords
lead frames
exposed
upper groove
lead frame
light emitting
Prior art date
Application number
KR1020120020005A
Other languages
English (en)
Other versions
KR101888444B1 (ko
Inventor
박귀연
성재훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120020005A priority Critical patent/KR101888444B1/ko
Publication of KR20130098461A publication Critical patent/KR20130098461A/ko
Application granted granted Critical
Publication of KR101888444B1 publication Critical patent/KR101888444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 표시 품질을 향상시킬 수 있을 뿐만 아니라 공정 비용을 절감할 수 있는 발광 다이오드 패키지 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 발광 다이오드 패키지는 개구부를 가지는 몸체 몰드부와; 상기 몸체 몰드부의 개구부 내에 수납되며, 광을 생성하는 발광칩과; 상기 발광칩이 실장되는 제1 리드 프레임과; 상기 제1 리드 프레임과 이격되도록 형성되는 제2 리드 프레임과; 상기 개구부에 의해 노출되는 제1 및 제2 리드 프레임 각각의 외주면을 따라 상기 제1 및 제2 리드 프레임에 형성되는 상부홈과; 상기 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임의 노출면에서 상기 제1 및 제2 리드 프레임의 상부면 사이에 형성되는 다수개의 단턱부를 구비하는 것을 특징으로 한다.

Description

발광 다이오드 패키지 및 그 제조 방법{LIGHT EMITTING DIODE PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 품질을 향상시킬 수 있을 뿐만 아니라 공정 비용을 절감할 수 있는 발광 다이오드 패키지 및 그 제조 방법에 관한 것이다.
종래 발광 다이오드(light emitting diode : LED)는 화합물 반도체의 특성을 이용하여 전기 신호를 빛으로 변환시켜 출력하는데 사용되는 반도체의 일종이다. 이러한 발광 다이오드는 발광 효율이 높고, 수명이 길고, 소비전력이 낮으며, 친환경적이라는 많은 장점들을 가지고 있으므로 발광 다이오드를 사용하는 기술 분야가 점점 증가하고 있는 추세이다. 이 발광 다이오드를 갖는 발광칩은 몸체 몰드부의 개구부에 의해 노출된 리드 프레임이나 인쇄 회로 기판에 실장되고, 그 발광칩을 봉지부를 통해 봉지함으로써 발광 다이오드 패키지 구조로 형성된다.
이러한 발광 다이오드 패키지의 몸체 몰드부(40)는 도 1a 및 도 1b에 도시된 바와 같이 리드 프레임(10)을 형성한 후, 상부 금형(20) 및 하부 금형(30)을 이용한 사출 공정을 통해 형성된다. 이 때, 하부 금형(30)의 표면과 리드 프레임(10)의 표면이 동일 선상에 설계되므로 몸체 몰드부(40)의 재료인 플라스틱 수지의 플래쉬(flash)(50)가 리드 프레임(10)의 표면에 침투하여 리드 프레임(10)의 표면에 잔존하게 된다. 이러한 리드 프레임(10)의 표면에 잔존하는 플래쉬(50)는 방전 가공을 이용한 디플래쉬(De-flash)공정을 통해 제거된다. 그러나, 디플래쉬 공정시 리드 프레임(10)의 표면에 잔존하는 플래쉬(50) 뿐만 아니라, 플래쉬(50)와 동일 재질인 몸체 몰드부(40)의 표면도 제거된다. 이에 따라, 발광 다이오드 패키지의 품질이 저하되고 디플래쉬 공정으로 인해 공정이 복잡하고 비용이 상승하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 표시 품질을 향상시킬 수 있을 뿐만 아니라 공정 비용을 절감할 수 있는 발광 다이오드 패키지 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 다이오드 패키지는 개구부를 가지는 몸체 몰드부와; 상기 몸체 몰드부의 개구부 내에 수납되며, 광을 생성하는 발광칩과; 상기 발광칩이 실장되는 제1 리드 프레임과; 상기 제1 리드 프레임과 이격되도록 형성되는 제2 리드 프레임과; 상기 개구부에 의해 노출되는 제1 및 제2 리드 프레임 각각의 외주면을 따라 상기 제1 및 제2 리드 프레임에 형성되는 상부홈과; 상기 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임의 노출면에서 상기 제1 및 제2 리드 프레임의 상부면 사이에 형성되는 다수개의 단턱부를 구비하는 것을 특징으로 한다.
여기서, 상기 몸체 몰드부는 상기 제1 및 제2 리드 프레임의 상부면 보다 낮은 상부면을 가지도록 상기 상부홈 내에 형성되는 바닥부와, 상기 바닥부와 연결되며 상기 개구부를 마련하는 측부를 포함하는 상부 몸체 몰드부와; 상기 리드 프레임의 하부에 형성되는 하부 몸체 몰드부를 구비하는 것을 특징으로 한다.
그리고, 상기 상부홈은 제1 상부홈과, 상기 제1 상부홈 하부에 위치하며 제1 상부홈 보다 폭이 좁은 제2 상부홈을 구비하는 것을 특징으로 한다.
특히, 상기 다수개의 단턱부는 상기 제1 및 제2 리드 프레임 각각의 상부면과 제1 상부홈에 의해 노출된 노출면 사이에 형성되는 제1 단턱부와; 상기 제1 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임 각각의 상기 노출면과 제2 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임 각각의 노출면 사이에 형성되는 제2 단턱부를 구비하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 다이오드 패키지의 제조 방법은 서로 이격되도록 형성되며 각각 상부홈을 가지는 제1 및 제2 리드 프레임을 마련하는 단계와; 상기 제1 및 제2 리드 프레임을 사이에 두고 마주보는 상부 금형 및 하부 금형을 이용하여 상기 제1 및 제2 리드 프레임 상에 개구부를 가지는 몸체 몰드부를 형성하는 단계와; 상기 몸체 몰드부의 개구부에 의해 노출된 상기 제1 및 제2 리드 프레임 상에 발광칩과 도전성 와이어를 형성하는 단계와; 상기 몸체 몰드부의 개구부를 봉지하는 단계를 포함하며, 상기 상부홈은 상기 개구부에 의해 노출되는 제1 및 제2 리드 프레임 각각의 외주면을 따라 상기 제1 및 제2 리드 프레임에 형성되며, 상기 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임의 노출면에서 상기 제1 및 제2 리드 프레임의 상부면 사이에는 다수개의 단턱부가 형성되는 것을 특징으로 한다.
여기서, 상기 각각 상부홈을 가지는 제1 및 제2 리드 프레임을 마련하는 단계는 상기 제1 및 제2 리드 프레임을 식각 공정 또는 프레스 공정을 포함하는 1차 패터닝공정을 통해 제1 상부홈을 형성하는 단계와; 상기 제1 및 제2 리드 프레임을 식각 공정 또는 프레스 공정을 포함하는 2차 패터닝공정을 통해 상기 제1 상부홈 하부에 위치하며 제1 상부홈 보다 폭이 좁은 제2 상부홈을 형성하는 단계를 포함하는 것을 특징으로 한다.
이와 같이, 본 발명은 리드 프레임의 상부홈에 의해 노출된 리드 프레임의 노출면에서 리드 프레임의 상부면 사이를 다수개의 단턱부를 가지는 수직구조로 형성한다. 이러한 수직 구조를 따라서 몸체 몰드부의 형성시 주입되는 플라스틱 수지의 침투 경로도 수직화되므로 리드 프레임의 상부면에 플래쉬 발생 가능성이 최소화된다. 이로써 품질이 향상될 뿐만 아니라 종래의 디플래쉬 공정도 생략가능해 공정을 단순화되며 공정비용을 절감할 수 있다.
도 1a 및 도 1b은 종래 발광 다이오드 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명에 따른 발광 다이오드 패키지를 나타내는 사시도이다.
도 3은 도 2에 도시된 제1 리드 프레임 상에 실장되는 발광칩을 설명하기 위한 단면도이다.
도 4는 도 2에 도시된 제1 및 제2 리드 프레임을 상세히 설명하기 위한 단면도이다.
도 5a 내지 도 5e는 도 3에 도시된 발광 다이오드 패키지의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 2는 본 발명에 따른 발광 다이오드 패키지를 나타내는 사시도이며, 도 3은 도 2에 도시된 발광 다이오드 패키지를 설명하기 위한 단면도이다.
도 2 및 도 3에 도시된 발광 다이오드 패키지는 발광칩(110)과, 몸체 몰드부(144)와, 리드 프레임(120)과, 봉지부(116)를 구비한다.
발광칩(110)은 상부 몸체 몰드부(114)에 의해 마련된 개구부 내에 수용되며, 도전성 와이어(118)를 통해 리드 프레임(120)과 접속되어 외부 전원으로부터 전달되는 구동 신호에 따라 광을 생성한다.
봉지부(116)는 상부 몸체 몰드부(114)의 개구부 내에 실리콘 수지로 이루어진 투명 수지를 충진함으로써 형성된다. 이에 따라, 봉지부(116)는 발광칩(110) 및 도전성 와이어(118)를 보호함과 아울러 발광칩(110)에서 방출되는 광분포를 조절한다.
몸체 몰드부(144)는 상부 몸체 몰드부(114)와 하부 몸체 몰드부(134)를 포함한다.
상부 몸체 몰드부(114)은 발광칩(110)을 수용하는 개구부을 마련하도록 측부(114a)와 바닥부(114b)를 구비한다.
측부(114a)는 발광칩(110) 및 도전성 와이어(118)가 수납될 영역을 감싸도록 형성된다. 또한, 측부(114a)는 상부로 갈수록 폭이 좁아지는 경사면을 이루도록 형성되어 발광칩(110)에서 방출되는 광을 반사시킨다.
바닥부(114b)는 측부(114a)에서 연장되어 리드 프레임(120)의 상부홈(124) 내에 형성되며, 제1 및 제2 리드 프레임들(120a,120b) 사이에 형성된다. 이 때, 바닥부(114b)의 상부면은 제1 및 제2 리드 프레임(120a,120b)의 상부면보다 낮게 형성된다.
한편, 바닥부(114b)의 표면적 및 리드 프레임(120)의 표면적은 상부홈(124)의 크기에 따라 조절할 수 있다. 예를 들어, 발광칩(110) 및 도전성 와이어(118)의 크기를 고려하여 리드 프레임(120)의 표면적을 최소화하고, 줄어든 리드 프레임(120)의 표면적만큼 바닥부(114b)의 표면적을 최대화한다. 표면적이 최대화된 바닥부(114b)를 통해 발광칩에서 생성된 광이 반사되어 외부로 출사되므로 광효율이 향상된다.
하부 몸체 몰드부(134)는 리드 프레임(120)의 하부에 형성되어 리드 프레임(120)을 지지하도록 형성된다. 또한, 하부 몸체 몰드부(134)는 리드 프레임(120)의 하부홈(122) 내에 형성되어 단위 패키지 형성을 위한 절단 공정이 용이하게 한다.
리드 프레임(120)은 외부의 전원으로부터의 구동 신호를 발광칩(110)의 전극들에 전달한다. 이를 위해, 리드 프레임(120)은 도 4에 도시된 바와 같이 발광칩(110)이 실장된 제1 리드 프레임(120a)과, 제1 리드 프레임(120a)과 이격된 제2 리드 프레임(120b)을 구비한다. 제1 및 제2 리드 프레임(120a,120b) 각각은 도전성 와이어(118)를 통해 발광칩(110)과 접속되며, 외부의 전원과 전기적으로 연결된다.
이러한 리드 프레임(120)은 리드 프레임(120)의 상부면에 형성되는 상부홈(124)과, 리드 프레임(120)의 하부면에 형성되는 하부홈(122)을 구비한다.
하부홈(122)은 상부 몸체 몰드부(114)의 측부(114a)와 중첩되는 영역에 형성된다. 이에 따라, 리드 프레임(120)의 두께를 줄일 수 있어 단위 패키지 형성을 위한 절단 공정시 절단이 용이해진다. 또한, 하부홈(122)은 제1 및 제2 리드 프레임들(120a,120b) 사이에 상부홈(124)과 중첩되게 형성되어 제1 및 제2 리드 프레임(120a,120b)을 분리시킬 수도 있다. 이 때, 서로 중첩되는 제1 및 제2 상부홈(124a,124b)의 높이와 하부홈(122)의 높이의 총합은 제1 및 제2 리드 프레임(120a,120b) 각각의 높이 이상으로 형성된다.
상부홈(124)은 상부 몸체 몰드부(114)의 개구부에 의해 노출되는 제1 및 제2 리드 프레임(120a,120b) 각각의 외주면을 따라 형성된다.
상부홈(124)은 제1 상부홈(124a)과, 제1 상부홈(124a) 하부에 위치하며 제1 상부홈(124a) 보다 폭이 좁은 제2 상부홈(124b)이 형성된다. 이에 따라, 리드 프레임(120)의 상부면과 제1 상부홈(124a)에 의해 노출된 노출면 사이에는 제1 단턱부(126a)가 형성되며, 제1 상부홈(124a)에 의해 노출된 리드 프레임(120)의 노출면과 제2 상부홈(124b)에 의해 노출된 리드 프레임(120)의 노출면 사이에는 제2 단턱부(126b)가 형성된다.
구체적으로, 제1 및 제2 단턱부(126a,126b)는 도 3에 도시된 바와 같이 상부홈(124)에 의해 노출된 리드 프레임(120)의 내측면들 중 발광칩(110)이 실장된 영역과 인접한 리드 프레임(120)의 내측면에 형성된다. 또한, 제1 및 제2 단턱부(126a,126b)는 도 4에 도시된 바와 같이 제1 리드 프레임(120a)의 측면과, 제1 리드 프레임(120a)의 측면과 마주보는 상태로 이격된 제2 리드 프레임(120b)의 측면 각각에도 형성된다.
이와 같이, 리드 프레임(120)의 제2 상부홈(124b)에 의해 노출된 리드 프레임(120)의 노출면에서 리드 프레임(120)의 상부면 사이는 다수개의 단턱부(126a,126b)를 가지는 수직구조로 형성된다. 이러한 수직 구조를 따라서 몸체 몰드부(144)의 형성시 주입되는 플라스틱 수지의 침투 경로도 수직화되므로 리드 프레임(120)의 상부면에 플래쉬(flash)의 발생 가능성이 최소화된다. 이에 따라, 품질이 향상될 뿐만 아니라 종래의 디플래쉬(De-flash) 공정도 생략가능해 공정을 단순화할 수 있다.
도 5a 내지 도 5e는 본 발명에 따른 발광 다이오드 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 5a에 도시된 바와 같이, 리드 프레임(120)이 포토리소그래피 공정과 1차 식각공정에 의해 패터닝됨으로써 리드 프레임(120)의 상부면에 단위 패키지 영역(PA)당 2개의 제1 상부홈(124a)이 형성되며, 리드 프레임(120)의 하부면에 단위 패키지 영역(PA)들 사이에 하부홈(122)이 형성된다. 한편, 제1 상부홈(124a) 및 하부홈(122)은 식각 공정 이외에도 1차 프레스 공정을 통해 형성될 수도 있다.
하부홈(122)과 제1 수용홈(124a)이 형성된 리드 프레임(120)이 포토리소그래피 공정과 2차 식각공정에 의해 패터닝됨으로써 도 5b에 도시된 바와 같이 제1 상부홈(124a)의 하부에 제1 상부홈(124a) 보다 폭이 좁은 제2 상부홈(124b)이 형성된다. 이에 따라, 리드 프레임(120)의 상부면과 제1 상부홈(124a)에 의해 노출된 노출면 사이에는 제1 단턱부(126a)가 형성되며, 제1 상부홈(124a)에 의해 노출된 리드 프레임(120)의 노출면과 제2 상부홈(124b)에 의해 노출된 리드 프레임(120)의 노출면 사이에는 제2 단턱부(126b)가 형성된다. 한편, 제2 상부홈(124b) 및 하부홈(122)은 식각 공정 이외에도 1차 프레스 공정을 통해 형성될 수도 있다.
그런 다음, 도 5c에 도시된 바와 같이 제1 및 제2 상부홈(124a,124b)과 하부홈(122)이 형성된 리드 프레임(120)을 사이에 두고 상부 금형(130)과 하부 금형(140)이 정렬된다.
상부 금형(130)은 리드 프레임(120)의 하부면과 마주보는 면이 평탄한 표면을 가지도록 형성된다. 이에 따라, 상부 금형(130)과 리드 프레임(120)의 하부홈(122) 사이에는 상부 캐비티(132)가 형성된다.
하부 금형(140)은 리드 프레임(120)의 상부홈(124)과 마주보는 상위면을 가지며, 하부홈(122)과 마주보는 하위면을 가지며, 상부홈들(124) 사이의 리드 프레임(120)의 상부면과 마주보는 중위면을 가지도록 형성된다. 이에 따라, 하부 금형(140)의 상위면 및 하위면과 리드 프레임(120) 사이에는 제1 하부 캐비티(142)가 형성되며, 하부 금형(140)의 중위면과 리드 프레임(120) 사이에는 제2 하부 캐비티(144)가 형성된다. 또한, 하부 금형(140)에는 리드 프레임(120)의 제1 단턱부(126a)와 대응하는 영역에 제1 단턱부(126a)와 맞물리는 금형 단턱부(146)가 형성된다. 이에 따라, 하부 금형(140)의 상위면은 리드 프레임(120)의 상부면과 서로 다른 평면 상에 위치하게 되므로 플라스틱 수지를 이용한 사출 공정시 리드 프레임(120)의 상부면에 플래쉬(flash)가 형성되는 것을 방지할 수 있다.
이러한 상부 캐비티(132)에 열가소성 또는 열경화성 플라스틱 수지를 주입함으로써 하부 몸체 몰드부(134)가 형성됨과 동시에 제1 하부 캐비티(142)에 열가소성 또는 열경화성 플라스틱 수지를 주입함으로써 상부 몸체 몰드부(114)가 형성된다. 이 때, 제2 하부 캐비티(144)에는 플라스틱 수지를 주입하지 않으므로 추후에 발광칩이 실장될 영역이 노출된다.
그런 다음, 상부 금형(130) 및 하부 금형(140) 각각은 상부 몸체 몰드부(114) 및 하부 몸체 몰드부(134)가 형성된 리드 프레임(120)과 분리된다.
그런 다음, 도 5d에 도시된 바와 같이 상부 몸체 몰드부(114) 사이로 노출된 리드 프레임(120) 상에 발광칩(110)이 실장된다. 실장된 발광칩(110)이 리드 프레임(120)과 전기적으로 연결 또는/및 실장된 발광칩들(110)끼리 연결되도록 도전성 와이어(118)를 본딩한다. 도전성 와이어(118)가 본딩된 후 발광칩(110) 상에 투명 봉지부(116) 또는 형광체를 포함하는 봉지부(116)가 형성된다. 이 때, 봉지부(116)는 상부 몸체 몰드부(114) 내의 개구부 내에 봉지된다.
그런 다음, 도 5e에 도시된 바와 같이 다수개의 반도체 패키지를 다이싱공정을 통해 절단하여 단위 반도체 패키지로 분리한다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
110 : 발광칩 116 : 봉지부
118 : 도전성 와이어 120: 리드 프레임
122 : 하부홈 124 : 상부홈
126 : 단턱부

Claims (8)

  1. 개구부를 가지는 몸체 몰드부와;
    상기 몸체 몰드부의 개구부 내에 수납되며, 광을 생성하는 발광칩과;
    상기 발광칩이 실장되는 제1 리드 프레임과;
    상기 제1 리드 프레임과 이격되도록 형성되는 제2 리드 프레임과;
    상기 개구부에 의해 노출되는 제1 및 제2 리드 프레임 각각의 외주면을 따라 상기 제1 및 제2 리드 프레임에 형성되는 상부홈과;
    상기 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임의 노출면에서 상기 제1 및 제2 리드 프레임의 상부면 사이에 형성되는 다수개의 단턱부를 구비하는 것을 특징으로 하는 발광 다이오드 패키지.
  2. 제 1 항에 있어서,
    상기 몸체 몰드부는
    상기 제1 및 제2 리드 프레임의 상부면 보다 낮은 상부면을 가지도록 상기 상부홈 내에 형성되는 바닥부와, 상기 바닥부와 연결되며 상기 개구부를 마련하는 측부를 포함하는 상부 몸체 몰드부와;
    상기 리드 프레임의 하부에 형성되는 하부 몸체 몰드부를 구비하는 것을 특징으로 하는 발광 다이오드 패키지.
  3. 제 1 항에 있어서,
    상기 상부홈은 제1 상부홈과, 상기 제1 상부홈 하부에 위치하며 제1 상부홈 보다 폭이 좁은 제2 상부홈을 구비하는 것을 특징으로 하는 발광 다이오드 패키지.
  4. 제 3 항에 있어서,
    상기 다수개의 단턱부는
    상기 제1 및 제2 리드 프레임 각각의 상부면과 제1 상부홈에 의해 노출된 노출면 사이에 형성되는 제1 단턱부와;
    상기 제1 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임 각각의 상기 노출면과 제2 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임 각각의 노출면 사이에 형성되는 제2 단턱부를 구비하는 것을 특징으로 하는 발광 다이오드 패키지.
  5. 서로 이격되도록 형성되며 각각 상부홈을 가지는 제1 및 제2 리드 프레임을 마련하는 단계와;
    상기 제1 및 제2 리드 프레임을 사이에 두고 마주보는 상부 금형 및 하부 금형을 이용하여 상기 제1 및 제2 리드 프레임 상에 개구부를 가지는 몸체 몰드부를 형성하는 단계와;
    상기 몸체 몰드부의 개구부에 의해 노출된 상기 제1 및 제2 리드 프레임 상에 발광칩과 도전성 와이어를 형성하는 단계와;
    상기 몸체 몰드부의 개구부를 봉지하는 단계를 포함하며,
    상기 상부홈은 상기 개구부에 의해 노출되는 제1 및 제2 리드 프레임 각각의 외주면을 따라 상기 제1 및 제2 리드 프레임에 형성되며,
    상기 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임의 노출면에서 상기 제1 및 제2 리드 프레임의 상부면 사이에는 다수개의 단턱부가 형성되는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.
  6. 제 5 항에 있어서,
    상기 몸체 몰드부를 형성하는 단계는
    상기 제1 및 제2 리드 프레임의 상부면 보다 낮은 상부면을 가지도록 상기 상부홈 내에 형성되는 바닥부와, 상기 바닥부와 연결되며 상기 개구부를 마련하는 측부를 포함하는 상부 몸체 몰드부와; 상기 리드 프레임의 하부에 하부 몸체 몰드부를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.
  7. 제 5 항에 있어서,
    상기 각각 상부홈을 가지는 제1 및 제2 리드 프레임을 마련하는 단계는
    상기 제1 및 제2 리드 프레임을 식각 공정 또는 프레스 공정을 포함하는 1차 패터닝공정을 통해 제1 상부홈을 형성하는 단계와;
    상기 제1 및 제2 리드 프레임을 식각 공정 또는 프레스 공정을 포함하는 2차 패터닝공정을 통해 상기 제1 상부홈 하부에 위치하며 제1 상부홈 보다 폭이 좁은 제2 상부홈을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제1 상부홈을 형성시 상기 제1 및 제2 리드 프레임 각각의 상부면과 제1 상부홈에 의해 노출된 노출면 사이에 제1 단턱부가 형성되며,
    상기 제2 상부홈 형성시 상기 제1 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임 각각의 상기 노출면과 제2 상부홈에 의해 노출된 상기 제1 및 제2 리드 프레임 각각의 노출면 사이에 제2 단턱부가 형성되는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.
KR1020120020005A 2012-02-28 2012-02-28 발광 다이오드 패키지 및 그 제조 방법 KR101888444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120020005A KR101888444B1 (ko) 2012-02-28 2012-02-28 발광 다이오드 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120020005A KR101888444B1 (ko) 2012-02-28 2012-02-28 발광 다이오드 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130098461A true KR20130098461A (ko) 2013-09-05
KR101888444B1 KR101888444B1 (ko) 2018-08-16

Family

ID=49450246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120020005A KR101888444B1 (ko) 2012-02-28 2012-02-28 발광 다이오드 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101888444B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213250A (ja) * 2015-04-30 2016-12-15 日亜化学工業株式会社 パッケージ及びその製造方法、並びに発光装置
KR20170067875A (ko) * 2014-10-13 2017-06-16 코닌클리케 필립스 엔.브이. 몰딩된 패키지 및 제조 방법
WO2023048007A1 (ja) * 2021-09-24 2023-03-30 スタンレー電気株式会社 発光装置及び発光装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090100968A (ko) * 2008-03-21 2009-09-24 주식회사 루멘스 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법
JP2011119557A (ja) * 2009-12-07 2011-06-16 Sony Corp 発光装置及びその製造方法
JP2011146524A (ja) * 2010-01-14 2011-07-28 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090100968A (ko) * 2008-03-21 2009-09-24 주식회사 루멘스 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법
JP2011119557A (ja) * 2009-12-07 2011-06-16 Sony Corp 発光装置及びその製造方法
JP2011146524A (ja) * 2010-01-14 2011-07-28 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170067875A (ko) * 2014-10-13 2017-06-16 코닌클리케 필립스 엔.브이. 몰딩된 패키지 및 제조 방법
JP2016213250A (ja) * 2015-04-30 2016-12-15 日亜化学工業株式会社 パッケージ及びその製造方法、並びに発光装置
US10790425B2 (en) 2015-04-30 2020-09-29 Nichia Corporation Package and method of manufacturing the same, and light emitting device using the package
WO2023048007A1 (ja) * 2021-09-24 2023-03-30 スタンレー電気株式会社 発光装置及び発光装置の製造方法

Also Published As

Publication number Publication date
KR101888444B1 (ko) 2018-08-16

Similar Documents

Publication Publication Date Title
KR100998233B1 (ko) 슬림형 ｌｅｄ 패키지
US20120153327A1 (en) Semiconductor package and method of manufacturing the same
KR101195312B1 (ko) 발광다이오드장치 및 그 제작방법
KR20110128592A (ko) Ｌｅｄ패키지
KR101374898B1 (ko) 계면 분리를 줄인 ｌｅｄ 패키지
KR20120084553A (ko) 발광소자의 패키지 및 그 제조방법과 리드 프레임
KR101888444B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
KR101537795B1 (ko) Ｌｅｄ 패키지 제조 방법 및 그 ｌｅｄ 패키지
WO2006071098A1 (en) Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package
US20140084313A1 (en) Light emitting diode package and method for manufacturing the same
TW201432944A (zh) 發光二極體封裝結構及其製造方法
TW201409763A (zh) 發光二極體封裝結構及其製造方法
KR100926931B1 (ko) 패키지 베이스용 리드프레임, 이를 이용한 전기전자소자패키지 및 그 제조방법
TW201448286A (zh) 發光二極體封裝結構及其製造方法
KR20100005852A (ko) 발광소자 패키지 및 그 제조방법
US20130082293A1 (en) Led package device
KR101633046B1 (ko) 발광소자 패키지
TW201442298A (zh) 發光二極體封裝結構及其製造方法
KR101104253B1 (ko) 엘이디 패키지 및 엘이디 리드프레임
JP5511881B2 (ja) Ｌｅｄパッケージ用基板、ｌｅｄパッケージ用基板の製造方法、ｌｅｄパッケージ用基板のモールド金型、ｌｅｄパッケージ、及び、ｌｅｄパッケージの製造方法
KR20120069072A (ko) 발광장치
KR102042528B1 (ko) 발광 다이오드 패키지
KR101243638B1 (ko) 반도체 발광소자
TW201427110A (zh) 發光二極體封裝結構的製造方法及發光二極體封裝結構
CN114270505A (zh) 导线框复合件、用于制造多个构件的方法和构件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant