JP6376750B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6376750B2 JP6376750B2 JP2013255344A JP2013255344A JP6376750B2 JP 6376750 B2 JP6376750 B2 JP 6376750B2 JP 2013255344 A JP2013255344 A JP 2013255344A JP 2013255344 A JP2013255344 A JP 2013255344A JP 6376750 B2 JP6376750 B2 JP 6376750B2
- Authority
- JP
- Japan
- Prior art keywords
- etching stopper
- film
- interlayer insulating
- stopper film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010408 film Substances 0.000 claims description 370
- 238000005530 etching Methods 0.000 claims description 202
- 229910052751 metal Inorganic materials 0.000 claims description 172
- 239000002184 metal Substances 0.000 claims description 172
- 239000011229 interlayer Substances 0.000 claims description 143
- 239000010409 thin film Substances 0.000 claims description 116
- 239000010410 layer Substances 0.000 claims description 94
- 230000004888 barrier function Effects 0.000 claims description 49
- 230000002093 peripheral effect Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 14
- 239000004020 conductor Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この発明は、金属薄膜抵抗体を有する半導体装置およびその製造方法に関する。
金属薄膜抵抗体は厚さが非常に薄いため、金属薄膜抵抗体上に直接コンタクトホールを形成した場合には、コンタクトホールが金属薄膜抵抗体を貫通し、金属薄膜抵抗体が下方の配線に接続されてしまう可能性がある。
従来、金属薄膜抵抗体が下方の配線に接続されるのを防止するために、次のような半導体装置が知られている。つまり、この従来の半導体装置は、層間絶縁膜上に形成された金属薄膜抵抗体と、金属薄膜抵抗体の表面上の互いに離れた位置に形成された２つの導電性を有するエッチングストッパ膜と、層間絶縁膜上に形成され、金属薄膜抵抗体およびエッチングストッパ膜を覆う絶縁層と、絶縁層の表面から各エッチングストッパ膜に達する２つのコントタクトホールとを含む。この従来の半導体装置によれば、金属薄膜抵抗体上に導電性を有するエッチングストッパ膜が形成されているので、コンタクトホールが金属薄膜抵抗体を貫通するのを防止できる。これにより、金属薄膜抵抗体が下方の配線に接続されるのを防止できる。
前記従来の半導体装置は、たとえば、次のようにして製造される。まず、層間絶縁膜上に金属薄膜抵抗体の材料となる薄膜抵抗層を形成する。次に、薄膜抵抗層上に、第１絶縁膜を形成する。次に、第１絶縁膜に、第１絶縁膜の表面から薄膜抵抗層の表面に達する２つの浅いコンタクトホールを離間して形成する。次に、薄膜抵抗層および第１絶縁膜の表面上に、エッチングストッパ膜の材料となる導電体層を形成する。これにより、前記２つの浅いコンタクトホール内には薄膜抵抗層に接続される導電体層が埋め込まれる。次に、必要な箇所のみ薄膜抵抗層が残るように、エッチングにより、薄膜抵抗層、第１絶縁膜および導電体層をパターニングする。次に、エッチングにより、薄膜抵抗層（金属薄膜抵抗体）上の導電体層を、それぞれが異なる浅いコンタクトホールに埋め込まれた導電体層を含むように、２つの部分に分離する。これにより、金属薄膜抵抗体の表面上の互いに離れた位置に２つのエッチングストッパ膜が形成される。次に、層間絶縁膜上に、金属薄膜抵抗体、第１絶縁膜および導電体層の表面を覆うように、第２絶縁膜を形成する。そして、第２絶縁膜の表面から各エッチングストッパ膜にそれぞれ達する２つの深いコンタクトホールを第２絶縁膜に形成する。
このような製造方法では、工程数が多いため時間がかかるという問題がある。また、浅いコンタクトホールの形成工程、薄膜抵抗層をエッチングする工程、導電体層を２つの部分に分離する工程および深いコンタクトホールを形成する工程の４工程において、マスクが必要となるため、マスク作成費用が嵩むという問題がある。
この発明の目的は、金属薄膜抵抗体が下方の配線に接続されるのを防止でき、しかも製造時間の短縮化およびマスク作成費用の低廉化が図れる半導体装置およびその製造方法を提供することである。
この発明の目的は、金属薄膜抵抗体が下方の配線に接続されるのを防止でき、しかも製造時間の短縮化およびマスク作成費用の低廉化が図れる半導体装置およびその製造方法を提供することである。
この発明による半導体装置は、第１層間絶縁膜上に間隔をおいて形成され、第１エッチングストッパ膜および第２エッチングストッパ膜と、前記第１層間絶縁膜上に、前記第１エッチングストッパ膜および第２エッチングストッパ膜に跨るように形成された金属薄膜抵抗体と、前記第１層間絶縁膜上に形成され、前記両エッチングストッパ膜および前記金属薄膜抵抗体を覆う第２層間絶縁膜と、前記第２層間絶縁膜に形成され、前記第２層間絶縁膜の表面から前記金属薄膜抵抗体を貫通して前記第１エッチングストッパ膜に達する第１コンタクトホールと、前記第２層間絶縁膜に形成され、前記第２層間絶縁膜の表面から前記金属薄膜抵抗体を貫通して前記第２エッチングストッパ膜に達する第２コンタクトホールと、前記第１コンタクトホール内に形成され、前記第１エッチングストッパ膜に接続される第１コンタクトプラグと、前記第２コンタクトホール内に形成され、前記第２エッチングストッパ膜に接続される第２コンタクトプラグとを含み、前記金属薄膜抵抗体は、前記第１コンタクトホールが貫通する第１円形状貫通孔および前記第２コンタクトホールが貫通する第２円形状貫通孔を有しており、前記第１コンタクトプラグは、前記第１コンタクトホールの底面および内周面に形成された第１バリアメタル層と、前記第１バリアメタル層に包囲された状態で前記第１コンタクトホールに埋め込まれた第１金属プラグとからなり、前記第２コンタクトプラグは、前記第２コンタクトホールの底面および内周面に形成された第２バリアメタル層と、前記第２バリアメタル層に包囲された状態で前記第２コンタクトホールに埋め込まれた第２金属プラグとからなり、前記第１バリアメタル層の底面は前記第１エッチングストッパ膜に接続され、前記第１バリアメタル層の下端部の外周面は前記金属薄膜抵抗体における前記第１円形状貫通孔の内周面の全域に接続されており、前記第２コンタクトプラグの底面は前記第２エッチングストッパ膜に接続され、前記第２コンタクトプラグの下端部の外周面は前記金属薄膜抵抗体における前記第２円形状貫通孔の内周面の全域に接続されており、前記第１エッチングストッパ膜および前記第２エッチングストッパ膜は、導電性を有しかつ前記金属薄膜抵抗体のエッチング速度よりエッチング速度が遅い材料からなる（請求項１）。
この構成では、金属薄膜抵抗体におけるコンタクトホールが形成される部分と第１層間絶縁膜との間には、エッチングストッパ膜が介在している。このため、第２層間絶縁膜に、第２層間絶縁膜の表面から金属薄膜抵抗体を貫通して第１および第２エッチングストッパ膜に達する第１および第２コンタクトホールを形成する際、第１および第２コンタクトホールが第１層間絶縁膜に達するのを防止できる。これにより、金属薄膜抵抗体の下方にある配線に、金属薄膜抵抗体が接続されるのを防止できる。
この発明の一実施形態では、前記第１バリアメタル層の底面は、前記第１エッチングストッパ膜の上面に面接触しており、前記第２バリアメタル層の底面は、前記第２エッチングストッパ膜の上面に面接触している（請求項２）。
この発明の一実施形態では、前記金属薄膜抵抗体が、前記第１エッチングストッパ膜の外表面における前記第１コンタクトホールとの接続部を除いた全域および前記第１層間絶縁膜の表面における前記第１エッチングストッパ膜の周囲領域を覆う第１部分と、前記第２エッチングストッパ膜の外表面における前記第２コンタクトホールとの接続部を除いた全域および前記第１層間絶縁膜の表面における前記第２エッチングストッパ膜の周囲領域を覆う第２部分と、前記第１部分と前記第２部分とを接続する第３部分とを含む（請求項３）。
この発明の一実施形態では、前記金属薄膜抵抗体が、前記第１エッチングストッパ膜の外表面における前記第１コンタクトホールとの接続部を除いた全域および前記第１層間絶縁膜の表面における前記第１エッチングストッパ膜の周囲領域を覆う第１部分と、前記第２エッチングストッパ膜の外表面における前記第２コンタクトホールとの接続部を除いた全域および前記第１層間絶縁膜の表面における前記第２エッチングストッパ膜の周囲領域を覆う第２部分と、前記第１部分と前記第２部分とを接続する第３部分とを含む（請求項３）。
この発明の一実施形態では、前記第１エッチングストッパ膜の外表面が、前記第１エッチングストッパ膜の側面および上面からなり、前記第２エッチングストッパ膜の外表面が、前記第２エッチングストッパ膜の側面および上面からなる（請求項４）。
この発明の一実施形態では、前記金属薄膜抵抗体がＴａＮまたはＳｉＣｒからなる（請求項５）。
この発明の一実施形態では、前記第１エッチングストッパ膜および前記第２エッチングストッパ膜がＴｉＮからなる（請求項６）。
この発明の一実施形態では、前記金属薄膜抵抗体の厚さが２ｎｍ以上１０ｎｍ以下である（請求項７）。
この発明の一実施形態では、前記第１エッチングストッパ膜および前記第２エッチングストッパ膜がＴｉＮからなる（請求項６）。
この発明の一実施形態では、前記金属薄膜抵抗体の厚さが２ｎｍ以上１０ｎｍ以下である（請求項７）。
この発明の一実施形態では、前記第１エッチングストッパ膜および第２エッチングストッパ膜の厚さが１０ｎｍ以上８０ｎｍ以下である（請求項８）。
この発明の一実施形態では、前記第１層間絶縁膜の下方にある第３層間絶縁膜上に形成された下部電極および前記第１層間絶縁膜上に前記下部電極に対向して形成された上部電極を含むキャパシタをさらに含み、前記上部電極が前記第１および第２エッチングストッパ膜と同じ工程で形成されている（請求項９）。
この発明の一実施形態では、前記第１層間絶縁膜の下方にある第３層間絶縁膜上に形成された下部電極および前記第１層間絶縁膜上に前記下部電極に対向して形成された上部電極を含むキャパシタをさらに含み、前記上部電極が前記第１および第２エッチングストッパ膜と同じ工程で形成されている（請求項９）。
この発明による半導体装置の製造方法は、第１層間絶縁膜上に、第１エッチングストッパ膜および第２エッチングストッパ膜を離間させて形成する工程と、前記第１層間絶縁膜上に、第１エッチングストッパ膜と第２エッチングストッパ膜とに跨るように、金属薄膜抵抗体を形成する工程と、前記第１層間絶縁膜上に、前記第１エッチングストッパ膜、前記第２エッチングストッパ膜および前記金属薄膜抵抗体を覆う第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜上に、エッチングにより、前記第２層間絶縁膜の表面から前記金属薄膜抵抗体を貫通して前記第１エッチングストッパ膜に達する第１コンタクトホールと、前記第２層間絶縁膜の表面から前記金属薄膜抵抗体を貫通して前記第２エッチングストッパ膜に達する第２コンタクトホールとを形成することによって、前記金属薄膜抵抗体に、前記第１コンタクトホールが貫通する第１円形状貫通孔と前記第２コンタクトホールが貫通する第２円形状貫通孔とが形成される工程と、前記第１コンタクトホール内に底面および内周面に第１バリアメタル層を形成するとともに前記第２コンタクトホール内に底面および内周面に第２バリアメタル層を形成することにより、前記第１バリアメタル層の底面が前記第１エッチングストッパ膜に接続され、前記第１バリアメタル層の下端部の外周面が前記金属薄膜抵抗体における前記第１円形状貫通孔の内周面の全域に接続され、前記第２コンタクトプラグの底面が前記第２エッチングストッパ膜に接続され、前記第２コンタクトプラグの下端部の外周面が前記金属薄膜抵抗体における前記第２円形状貫通孔の内周面の全域に接続される工程と、前記第１バリアメタル層が内面に形成された前記第１コンタクトホール内に第１金属プラグを埋め込むとともに前記第２バリアメタル層が内面に形成された前記第２コンタクトホール内に第２金属プラグを埋め込む工程とを含み、前記第１エッチングストッパ膜および前記第２エッチングストッパ膜は、導電性を有しかつ前記金属薄膜抵抗体のエッチング速度よりエッチング速度が遅い材料からなる（請求項１０）。
この方法により、この発明による半導体装置を製造できる。また、この方法では、発明が解決しようとする課題において説明した従来の半導体装置の製造方法に比べて、工程数が少なくて済むので、製造時間を短縮できる。また、前記従来の半導体装置の製造方法では、前述したようにマスクが必要な工程が４工程であるのに対し、本願発明による製造方法では、マスクが必要な工程が、第１および第２エッチングストッパ膜を形成する工程と、金属薄膜抵抗体を形成する工程と、第１および第２コンタクトホールを形成する工程の３工程となるため、マスク作成費用を低減できる。
この発明の一実施形態では、前記第１バリアメタル層の底面は、前記第１エッチングストッパ膜の上面に面接触しており、前記第２バリアメタル層の底面は、前記第２エッチングストッパ膜の上面に面接触している（請求項１１）。
この発明の一実施形態では、前記金属薄膜抵抗体がＴａＮまたはＳｉＣｒからなり、前記第１エッチングストッパ膜および前記第２エッチングストッパ膜がＴｉＮからなる（請求項１２）。
この発明の一実施形態では、前記金属薄膜抵抗体がＴａＮまたはＳｉＣｒからなり、前記第１エッチングストッパ膜および前記第２エッチングストッパ膜がＴｉＮからなる（請求項１２）。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１Ａは、この発明の第１実施形態に係る半導体装置１を示す図解的な平面図である。図１Ｂは、図１ＡのIB-IB線に沿う断面図である。図１Ａには、半導体装置１に含まれる抵抗素子のみが図示され、それ以外の部分の図示は省略されている。
半導体装置１は、半導体基板２と、半導体基板２上に形成された複数の層間絶縁膜５〜７とを含む。半導体基板２は、たとえば、その表面３に能動素子や受動素子等の半導体素子４が作り込まれたシリコン基板からなる。
図１Ａは、この発明の第１実施形態に係る半導体装置１を示す図解的な平面図である。図１Ｂは、図１ＡのIB-IB線に沿う断面図である。図１Ａには、半導体装置１に含まれる抵抗素子のみが図示され、それ以外の部分の図示は省略されている。
半導体装置１は、半導体基板２と、半導体基板２上に形成された複数の層間絶縁膜５〜７とを含む。半導体基板２は、たとえば、その表面３に能動素子や受動素子等の半導体素子４が作り込まれたシリコン基板からなる。
複数の層間絶縁膜５〜７は、この実施形態では、半導体基板２の表面から順に、第１層間絶縁膜５、本発明の第３層間絶縁膜の一例としての第２層間絶縁膜６、第３層間絶縁膜７を含む。第３層間絶縁膜７は、本発明の第１層間絶縁膜の一例としての下側層間絶縁膜８と、本発明の第２層間絶縁膜の一例としての上側層間絶縁膜９とから構成されている。層間絶縁膜５〜７は、たとえば、ＳｉＯ２からなる。
第１層間絶縁膜５上には第１配線層１０が形成され、第２層間絶縁膜６上には第２配線層１１が形成されている。第１配線層１０は第２層間絶縁膜６によって被覆され、第２配線層１１は第３層間絶縁膜７の下側層間絶縁膜８によって被覆されている。配線層１０，１１は、たとえば、Ａｌからなる。
第３層間絶縁膜７内に、抵抗素子２０とキャパシタ４０とが形成されている。抵抗素子２０は、第３層間絶縁膜７の下側層間絶縁膜８上に所定の一方向に間隔をおいて形成された第１および第２の導電性のエッチングストッパ膜２１，２２と、下側層間絶縁膜８上に両エッチングストッパ膜２１，２２に跨るように形成された金属薄膜抵抗体２３とを含む。
第３層間絶縁膜７内に、抵抗素子２０とキャパシタ４０とが形成されている。抵抗素子２０は、第３層間絶縁膜７の下側層間絶縁膜８上に所定の一方向に間隔をおいて形成された第１および第２の導電性のエッチングストッパ膜２１，２２と、下側層間絶縁膜８上に両エッチングストッパ膜２１，２２に跨るように形成された金属薄膜抵抗体２３とを含む。
上側層間絶縁膜９における第１エッチングストッパ膜２１の真上位置に、上側層間絶縁膜９の表面から金属薄膜抵抗体２３を貫通して第１エッチングストッパ膜２１に達する第１コンタクトホール２７が形成されている。また、上側層間絶縁膜９における第２エッチングストッパ膜２２の真上位置に、上側層間絶縁膜９の表面から金属薄膜抵抗体２３を貫通して第２エッチングストッパ膜２２に達する第２コンタクトホール２８が形成されている。
各エッチングストッパ膜２１，２２は、平面視で正方形状であり、前記所定の一方向に平行な２つの辺と、それに直交する２つの辺とを有している。各エッチングストッパ膜２１，２２は、４つの側面と上面とを有している。上面は、下側層間絶縁膜８の表面とほぼ平行な平坦状である。第１および第２コンタクトホール２７，２８の下端は、それぞれ第１および第２エッチングストッパ膜２１，２２の上面の中央部に接続されている。各エッチングストッパ膜２１，２２は、導電性が高くかつ金属薄膜抵抗体２３のエッチング速度よりエッチング速度が遅い材料からなる。この実施形態では、各エッチングストッパ膜２１，２２は、ＴｉＮからなる。各エッチングストッパ膜２１，２２の厚さは、１０ｎｍ以上８０ｎｍ以下が好ましい。この実施形態では、各エッチングストッパ膜２１，２２の厚さは、８０ｎｍである。
金属薄膜抵抗体２３は、第１エッチングストッパ膜２１を覆う平面視正方形状の第１部分２４と、第２エッチングストッパ膜２２を覆う平面視正方形状の第２部分２５と、第１部分２４と第２部分２５とを接続する平面視で前記所定の一方向に長い矩形状の第３部分２６とからなる。
第１部分２４は、平面視において、第１エッチングストッパ膜２１の４辺とそれぞれ平行な４辺を有している。第１部分２４は、第１エッチングストッパ膜２１の外表面（上面および側面）における第１コンタクトホール２７との接続部を除いた全域を覆うとともに、下側層間絶縁膜８の表面における第１エッチングストッパ膜２１の周囲領域を覆っている。つまり、第１部分２４は、第１エッチングストッパ膜２１の上面に形成された部分と、第１エッチングストッパ膜２１の側面に形成された部分と、下側層間絶縁膜８の表面における第１エッチングストッパ膜２１の周囲領域上にフランジ状に形成された部分とを含む。
第１部分２４は、平面視において、第１エッチングストッパ膜２１の４辺とそれぞれ平行な４辺を有している。第１部分２４は、第１エッチングストッパ膜２１の外表面（上面および側面）における第１コンタクトホール２７との接続部を除いた全域を覆うとともに、下側層間絶縁膜８の表面における第１エッチングストッパ膜２１の周囲領域を覆っている。つまり、第１部分２４は、第１エッチングストッパ膜２１の上面に形成された部分と、第１エッチングストッパ膜２１の側面に形成された部分と、下側層間絶縁膜８の表面における第１エッチングストッパ膜２１の周囲領域上にフランジ状に形成された部分とを含む。
第２部分２５は、平面視において、第２エッチングストッパ膜２２の４辺とそれぞれ平行な４辺を有している。第２部分２５の前記所定の一方向に直交する方向に平行な２つの辺のうち第１部分２４側の辺と、第１部分２４の前記所定の一方向に直交する方向に平行な２つの辺のうち第２部分２５側の辺とは、対向している。第２部分２５は、第２エッチングストッパ膜２２の外表面（上面および側面）における第２コンタクトホール２８との接続部を除いた全域を覆うとともに、下側層間絶縁膜８の表面における第２エッチングストッパ膜２２の周囲領域を覆っている。つまり、第２部分２５は、第２エッチングストッパ膜２２の上面に形成された部分と、第２エッチングストッパ膜２２の側面に形成された部分と、下側層間絶縁膜８の表面における第２エッチングストッパ膜２２の周囲領域にフランジ状に形成された部分とを含む。
第３部分２６は、下側層間絶縁膜８上に形成されている。第３部分２６は、平面視において、その一端が第１エッチングストッパ膜２１における第２エッチングストッパ膜２２に対向する辺の幅中央部に接続され、他端が第２エッチングストッパ膜２２における第２エッチングストッパ膜２１に対向する辺の幅中央部に接続されている。また、第３部分２６は、第１部分２４および第２部分２５よりも狭い幅で形成されている。これにより、金属薄膜抵抗体２３は、平面視で全体として両端の第１部分２４および第２部分２５に対して、中央の第３部分２６が括れた形状に形成されている。
金属薄膜抵抗体２３は、ＴａＮからなる。金属薄膜抵抗体２３の厚さは、２ｎｍ以上１０ｎｍ以下が好ましい。金属薄膜抵抗体２３の厚さを変化させることにより、抵抗素子２０の抵抗値を制御することができる。この実施形態では、金属薄膜抵抗体２３の厚さは、５ｎｍである。金属薄膜抵抗体２３の材質は、ＳｉＣｒであってもよい。
第１コンタクトホール２７内には、第１エッチングストッパ膜２１に接続される第１コンタクトプラグ２９が形成されている。第１コンタクトプラグ２９は、第１コンタクトホール２７の内面（底面および内周面）に形成されたバリアメタル膜３０と、バリアメタル膜３０に包囲された状態で第１コンタクトホール２７に埋め込まれた金属プラグ３１からなる。第２コンタクトホール２８内には、第２エッチングストッパ膜２２に接続される第２コンタクトプラグ３２が形成されている。第２コンタクトプラグ３２は、第２コンタクトホール２８の内面（底面および内周面）に形成されたバリアメタル膜３３と、バリアメタル膜３３に包囲された状態で第２コンタクトホール２８に埋め込まれた金属プラグ３４とからなる。バリアメタル膜３０，３３は、たとえばＴｉＮからなる。金属プラグ３１，３４は、たとえばタングステン（Ｗ）からなる。
第１コンタクトホール２７内には、第１エッチングストッパ膜２１に接続される第１コンタクトプラグ２９が形成されている。第１コンタクトプラグ２９は、第１コンタクトホール２７の内面（底面および内周面）に形成されたバリアメタル膜３０と、バリアメタル膜３０に包囲された状態で第１コンタクトホール２７に埋め込まれた金属プラグ３１からなる。第２コンタクトホール２８内には、第２エッチングストッパ膜２２に接続される第２コンタクトプラグ３２が形成されている。第２コンタクトプラグ３２は、第２コンタクトホール２８の内面（底面および内周面）に形成されたバリアメタル膜３３と、バリアメタル膜３３に包囲された状態で第２コンタクトホール２８に埋め込まれた金属プラグ３４とからなる。バリアメタル膜３０，３３は、たとえばＴｉＮからなる。金属プラグ３１，３４は、たとえばタングステン（Ｗ）からなる。
第３層間絶縁膜７上には、第１コンタクトプラグ２９に接続された配線３５および第２コンタクトプラグ３２に接続された配線３６が形成されている。なお、各配線３５，３６は、第３層間絶縁膜７上に形成されたパッシベーション膜（図示略）で覆われており、その一部がたとえばパットとして露出していてもよいし、被覆されたままであってもよい。
キャパシタ４０は、第２層間絶縁膜６上に形成された下部電極４１と、第３層間絶縁膜７の下側層間絶縁膜８上に、下部電極４１に対向するように形成された上部電極４２と、下部電極４１と上部電極４２との間に存在する絶縁膜（下側層間絶縁膜８）とを含む。
キャパシタ４０は、第２層間絶縁膜６上に形成された下部電極４１と、第３層間絶縁膜７の下側層間絶縁膜８上に、下部電極４１に対向するように形成された上部電極４２と、下部電極４１と上部電極４２との間に存在する絶縁膜（下側層間絶縁膜８）とを含む。
下部電極４１は、第２配線層１１と同じ材料のＡｌからなり、第２配線層１１と同じ工程で形成される。上部電極４２は、エッチングストッパ膜２１，２２と同じ材料のＴｉＮからなり、エッチングストッパ膜２１，２２と同じ工程で形成される。
上側層間絶縁膜９には、上部電極４２の真上の領域に、上側層間絶縁膜９の表面から上部電極４２の上面中央部に達する第３コンタクトホール４３が形成されている。第３コンタクトホール４３内には、上部電極４２に接続される第３コンタクトプラグ４４が形成されている。第３コンタクトプラグ４４は、第３コンタクトホール４３の内面に形成されたバリアメタル膜４５と、バリアメタル膜４５に包囲された状態でコンタクトホール４３に埋め込まれた金属プラグ４６からなる。バリアメタル膜４５は、たとえばＴｉＮからなる。金属プラグ４６は、たとえばタングステン（Ｗ）からなる。第３層間絶縁膜７上には、第３コンタクトプラグ４４に接続された配線３７が形成されている。
上側層間絶縁膜９には、上部電極４２の真上の領域に、上側層間絶縁膜９の表面から上部電極４２の上面中央部に達する第３コンタクトホール４３が形成されている。第３コンタクトホール４３内には、上部電極４２に接続される第３コンタクトプラグ４４が形成されている。第３コンタクトプラグ４４は、第３コンタクトホール４３の内面に形成されたバリアメタル膜４５と、バリアメタル膜４５に包囲された状態でコンタクトホール４３に埋め込まれた金属プラグ４６からなる。バリアメタル膜４５は、たとえばＴｉＮからなる。金属プラグ４６は、たとえばタングステン（Ｗ）からなる。第３層間絶縁膜７上には、第３コンタクトプラグ４４に接続された配線３７が形成されている。
図２Ａ〜図２Ｆは、図１Ａおよび図１Ｂに示す半導体装置１の製造工程の一例を説明するための断面図である。図２Ａ〜図２Ｆでは、半導体基板２、第１層間絶縁膜５および第２層間絶縁膜６の一部の図示を省略してある。
半導体装置１を製造するには、半導体基板２の表面３に半導体素子４を作り込んだ後、半導体基板２上に第１層間絶縁膜５を形成する。次に、半導体素子４に接続されるビア（図示略）を第１層間絶縁膜５に形成する。次に、第１層間絶縁膜５上に第１配線層１０を形成する。
半導体装置１を製造するには、半導体基板２の表面３に半導体素子４を作り込んだ後、半導体基板２上に第１層間絶縁膜５を形成する。次に、半導体素子４に接続されるビア（図示略）を第１層間絶縁膜５に形成する。次に、第１層間絶縁膜５上に第１配線層１０を形成する。
次に、図２Ａに示すように、第１配線層１０を被覆するように、第１層間絶縁膜５上に第２層間絶縁膜６を形成する。次に、第１配線層１０に接続されるビア（図示略）を第２層間絶縁膜６に形成する。次に、第２層間絶縁膜６上に第２配線層１１およびキャパシタ４０の下部電極４１を形成した後に、第２配線層１１および下部電極４１を被覆するように、第２層間絶縁膜６上に下側層間絶縁膜８を形成する。第２配線層１１と下部電極４１とは、同じ工程で形成される。
次に、図２Ａに示すように、下側層間絶縁膜８上に、たとえば、スパッタ法によって、ＴｉＮ層を形成する。そして、ＴｉＮ層上に、第１エッチングストッパ膜２１、第２エッチングストッパ膜２２および上部電極４２を形成すべき領域にレジスト膜を形成する。このレジスト膜を介してＴｉＮ層をエッチングすることにより、第１エッチングストッパ膜２１、第２エッチングストッパ膜２２および上部電極４２を形成する。
次に、図２Ｂに示すように、下側層間絶縁膜８上に、たとえば、スパッタ法によって、第１エッチングストッパ膜２１、第２エッチングストッパ膜２２および上部電極４２を覆うようにＴａＮ層５１を形成する。そして、図２Ｃに示すように、ＴａＮ層５１上に、金属薄膜抵抗体２３を形成すべき領域にレジスト膜を形成し、このレジスト膜を介してＴａＮ層をエッチングすることにより、金属薄膜抵抗体２３を形成する。
次に、図２Ｄに示すように、下側層間絶縁膜８上に、ＣＶＤ（Chemical Vapor Deposition）法によって、上側層間絶縁膜９を形成する。そして、上側層間絶縁膜９上に、第１コンタクトホール２７、第２コンタクトホール２８および第３コンタクトホール４３を形成すべき領域を除いた領域にレジスト膜を形成する。このレジスト膜を介して上側層間絶縁膜９をエッチングすることにより、第１コンタクトホール２７、第２コンタクトホール２８および第３コンタクトホール４３を形成する。第１コンタクトホール２７の下端部は、金属薄膜抵抗体２３を貫通して第１エッチングストッパ膜２１に達している。第２コンタクトホール２８の下端部は、金属薄膜抵抗体２３を貫通して第２エッチングストッパ膜２２に達している。第３コンタクトホール４３の下端部は、上部電極４２に達している。
次に、図２Ｅに示すように、第１〜第３コンタクトホール２７，２８，４３の内面に、たとえば、スパッタ法によって、Ｔｉからなるバリアメタル膜３０，３３，４５を形成する。そして、内面にバリアメタル膜３０，３３，４５が形成された第１〜第３コンタクトホール２７，２８，４３内に、たとえば、ＣＶＤ法によって、タングステン（Ｗ）からなる金属プラグ３１，３４，４６を埋め込む。これにより、第１〜第３コンタクトホール２７，２８，４３内に、第１〜第３コンタクトプラグ２９，３２，４４が形成される。
次に、図２Ｆに示すように、上側層間絶縁膜９上に、第１〜第３コンタクトプラグ２９，３２，４４に接続された配線３５，３６，３７を形成する。これにより、図１Ａおよび図１Ｂに示す半導体装置１が得られる。
前記実施形態に係る半導体装置１では、金属薄膜抵抗体２３における第１および第２コンタクトホール２７，２８が形成される部分と下側層間絶縁膜８との間には、第１および第２エッチングストッパ膜２１，２２が介在している。このため、上側層間絶縁膜９に、上側層間絶縁膜９の表面から金属薄膜抵抗体２３を貫通して第１および第２エッチングストッパ膜２１，２２に達する第１および第２コンタクトホール２７，２８を形成する際、コンタクトホール２７，２８が下側層間絶縁膜８に達するのを防止できる。これにより、金属薄膜抵抗体２３の下方にある配線に、金属薄膜抵抗体２３が接続されるのを防止できる。
前記実施形態に係る半導体装置１では、金属薄膜抵抗体２３における第１および第２コンタクトホール２７，２８が形成される部分と下側層間絶縁膜８との間には、第１および第２エッチングストッパ膜２１，２２が介在している。このため、上側層間絶縁膜９に、上側層間絶縁膜９の表面から金属薄膜抵抗体２３を貫通して第１および第２エッチングストッパ膜２１，２２に達する第１および第２コンタクトホール２７，２８を形成する際、コンタクトホール２７，２８が下側層間絶縁膜８に達するのを防止できる。これにより、金属薄膜抵抗体２３の下方にある配線に、金属薄膜抵抗体２３が接続されるのを防止できる。
また、前記実施形態に係る半導体装置１では、発明が解決しようとする課題において説明した従来の半導体装置（以下、比較例という）に比べて、製造時間の短縮化およびマスク作成費用の低廉化が図れる。この点について説明する。
比較例では、抵抗素子およびコンタクトホールの形成には、前述したように、（ａ１）金属薄膜抵抗体の材料層（薄膜抵抗層）の形成、（ａ２）第１絶縁層形成、（ａ３）浅いコンタクトホール形成、（ａ４）エッチングストッパ膜の材料層（導電体層）の形成、（ａ５）金属薄膜抵抗体の材料層のパターニング、（ａ６）エッチングストッパ膜の材料層の分離、（ａ７）第２絶縁層および深いコンタクトホール形成の７工程が必要である。
比較例では、抵抗素子およびコンタクトホールの形成には、前述したように、（ａ１）金属薄膜抵抗体の材料層（薄膜抵抗層）の形成、（ａ２）第１絶縁層形成、（ａ３）浅いコンタクトホール形成、（ａ４）エッチングストッパ膜の材料層（導電体層）の形成、（ａ５）金属薄膜抵抗体の材料層のパターニング、（ａ６）エッチングストッパ膜の材料層の分離、（ａ７）第２絶縁層および深いコンタクトホール形成の７工程が必要である。
これに対して、前記実施形態に係る半導体装置１では、（ｂ１）エッチングストッパ膜の材料層の形成（図２Ａ参照）、（ｂ２）エッチングストッパ膜の材料層のパターニング（図２Ａ参照）（ｂ３）、金属薄膜抵抗の材料層の形成（図２Ｂ参照）、（ｂ４）金属薄膜抵抗の材料層のパターニング（図２Ｃ参照）、（ｂ５）上側層間絶縁膜およびコンタクトホール形成（図２Ｄ参照）の５工程で済む。したがって、前記実施形態に係る半導体装置１では、比較例に比べて製造時間を短縮できる。
また、比較例では、前記（ａ３）、（ａ５）、（ａ６）および（ａ７）の４工程においてマスクが必要である。これに対して、前記実施形態に係る半導体装置１では、マスクが必要な工程は、前記（ｂ２）、（ｂ４）および（ｂ５）の３工程となるため、比較例に比べてマスク作成費を低減できる。
また、比較例では、第１絶縁膜に、第１絶縁膜の表面から薄膜抵抗層の表面に達する２つの浅いコンタクトホールを離間して形成する工程（前記（ａ３）の工程）において、薄膜抵抗層の表面はエッチングダメージを受けやすい。このため、金属薄膜抵抗体とエッチングストッパ膜との界面での接合状態が良くない。これに対して、前記実施形態に係る半導体装置１では、金属薄膜抵抗体との接触面積が大きいエッチングストッパ膜の側面はエッチングダメージが少なく滑らかとなるため、金属薄膜抵抗体とエッチングストッパ膜との界面での接合状態が良好となる。
また、比較例では、第１絶縁膜に、第１絶縁膜の表面から薄膜抵抗層の表面に達する２つの浅いコンタクトホールを離間して形成する工程（前記（ａ３）の工程）において、薄膜抵抗層の表面はエッチングダメージを受けやすい。このため、金属薄膜抵抗体とエッチングストッパ膜との界面での接合状態が良くない。これに対して、前記実施形態に係る半導体装置１では、金属薄膜抵抗体との接触面積が大きいエッチングストッパ膜の側面はエッチングダメージが少なく滑らかとなるため、金属薄膜抵抗体とエッチングストッパ膜との界面での接合状態が良好となる。
図３Ａは、この発明の第２実施形態に係る半導体装置１Ａを示す図解的な平面図である。図３Ｂは、図３ＡのIIIB-IIIB線に沿う断面図である。図３Ａには、半導体装置１Ａに含まれる抵抗素子のみが図示され、それ以外の部分の図示は省略されている。図３Ａおよび図３Ｂにおいて、図１Ａおよび図１Ｂに対応する各部には、同じ符号を付して示す。
半導体装置１Ａは、半導体基板２と、半導体基板２上に形成された複数の層間絶縁膜５〜７とを含む。半導体基板２は、たとえば、その表面３に能動素子や受動素子等の半導体素子４が作り込まれたシリコン基板からなる。
半導体装置１Ａは、半導体基板２と、半導体基板２上に形成された複数の層間絶縁膜５〜７とを含む。半導体基板２は、たとえば、その表面３に能動素子や受動素子等の半導体素子４が作り込まれたシリコン基板からなる。
複数の層間絶縁膜５〜７は、この実施形態では、半導体基板２の表面３から順に、第１層間絶縁膜５、本発明の第１層間絶縁膜の一例としての第２層間絶縁膜６および本発明の第２層間絶縁膜の一例としての第３層間絶縁膜７とを含む。第１層間絶縁膜５上には第１配線層１０が形成され、第２層間絶縁膜６上には第２配線層１１が形成されている。第１配線層１０は第２層間絶縁膜６によって被覆され、第２配線層１１は第３層間絶縁膜７によって被覆されている。配線層１０，１１は、Ａｌからなる。
第３層間絶縁膜７内に、抵抗素子２０Ａとキャパシタ４０Ａとが形成されている。抵抗素子２０Ａは、第２層間絶縁膜６上に所定の一方向に間隔をおいて形成された第１および第２の導電性のエッチングストッパ膜２１Ａ，２２Ａと、第２層間絶縁膜６上に両エッチングストッパ膜２１Ａ，２２Ａに跨るように形成された金属薄膜抵抗体２３Ａとを含む。
第３層間絶縁膜７における第１エッチングストッパ膜２１Ａの真上位置に、第３層間絶縁膜７の表面から金属薄膜抵抗体２３Ａを貫通して第１エッチングストッパ膜２１Ａに達する第１コンタクトホール２７Ａが形成されている。また、第３層間絶縁膜７における第２エッチングストッパ膜２２Ａの真上位置に、第３層間絶縁膜７の表面から金属薄膜抵抗体２３Ａを貫通して第２エッチングストッパ膜２２Ａに達する第２コンタクトホール２８Ａが形成されている。
第３層間絶縁膜７における第１エッチングストッパ膜２１Ａの真上位置に、第３層間絶縁膜７の表面から金属薄膜抵抗体２３Ａを貫通して第１エッチングストッパ膜２１Ａに達する第１コンタクトホール２７Ａが形成されている。また、第３層間絶縁膜７における第２エッチングストッパ膜２２Ａの真上位置に、第３層間絶縁膜７の表面から金属薄膜抵抗体２３Ａを貫通して第２エッチングストッパ膜２２Ａに達する第２コンタクトホール２８Ａが形成されている。
各エッチングストッパ膜２１Ａ，２２Ａは、平面視で正方形状であり、前記所定の一方向に平行な２つの辺と、それに直交する２つの辺とを有している。各エッチングストッパ膜２１Ａ，２２Ａは、４つの側面と上面とを有している。上面は、第２層間絶縁膜６の表面とほぼ平行な平坦状である。第１および第２コンタクトホール２７Ａ，２８Ａの下端は、それぞれ第１および第２エッチングストッパ膜２１Ａ，２２Ａの上面の中央部に接続されている。各エッチングストッパ膜２１Ａ，２２Ａは、導電性が高くかつ金属薄膜抵抗体２３Ａのエッチング速度よりエッチング速度が遅い材料からなる。この実施形態では、各エッチングストッパ膜２１Ａ，２２Ａは、第２配線層１１と同じ材料のＡｌからなり、第２配線層１１と同じ工程で形成される。各エッチングストッパ膜２１Ａ，２２Ａの厚さは、３００ｎｍ以上３５０ｎｍ以下が好ましい。この実施形態では、各エッチングストッパ膜２１Ａ，２２Ａの厚さは、３２０ｎｍである。
金属薄膜抵抗体２３Ａは、第１エッチングストッパ膜２１Ａを覆う平面視正方形状の第１部分２４Ａと、第２エッチングストッパ膜２２Ａを覆う平面視正方形状の第２部分２５Ａと、第１部分２４Ａと第２部分２５Ａとを接続する平面視で前記所定の一方向に長い矩形状の第３部分２６Ａとからなる。
第１部分２４Ａは、平面視において、第１エッチングストッパ膜２１Ａの４辺とそれぞれ平行な４辺を有している。第１部分２４Ａは、第１エッチングストッパ膜２１Ａの外表面（上面および側面）における第１コンタクトホール２７Ａとの接続部を除いた全域を覆うとともに、第２層間絶縁膜６の表面における第１エッチングストッパ膜２１Ａの周囲領域を覆っている。つまり、第１部分２４Ａは、第１エッチングストッパ膜２１Ａの上面に形成された部分と、第１エッチングストッパ膜２１Ａの側面に形成された部分と、第２層間絶縁膜６の表面における第１エッチングストッパ膜２１Ａの周囲領域上にフランジ状に形成された部分とを含む。
第１部分２４Ａは、平面視において、第１エッチングストッパ膜２１Ａの４辺とそれぞれ平行な４辺を有している。第１部分２４Ａは、第１エッチングストッパ膜２１Ａの外表面（上面および側面）における第１コンタクトホール２７Ａとの接続部を除いた全域を覆うとともに、第２層間絶縁膜６の表面における第１エッチングストッパ膜２１Ａの周囲領域を覆っている。つまり、第１部分２４Ａは、第１エッチングストッパ膜２１Ａの上面に形成された部分と、第１エッチングストッパ膜２１Ａの側面に形成された部分と、第２層間絶縁膜６の表面における第１エッチングストッパ膜２１Ａの周囲領域上にフランジ状に形成された部分とを含む。
第２部分２５Ａは、平面視において、第２エッチングストッパ膜２２Ａの４辺とそれぞれ平行な４辺を有している。第２部分２５Ａの前記所定の一方向に直交する方向に平行な２つの辺のうち第１部分２４Ａ側の辺と、第１部分２４Ａの前記所定の一方向に直交する方向に平行な２つの辺のうち第２部分２５Ａ側の辺とは、対向している。第２部分２５Ａは、第２エッチングストッパ膜２２Ａの外表面（上面および側面）における第２コンタクトホール２８Ａとの接続部を除いた全域を覆うとともに、第２層間絶縁膜６の表面における第２エッチングストッパ膜２２Ａの周囲領域を覆っている。つまり、第２部分２５Ａは、第２エッチングストッパ膜２２Ａの上面に形成された部分と、第２エッチングストッパ膜２２Ａの側面に形成された部分と、第２層間絶縁膜６の表面における第２エッチングストッパ膜２２Ａの周囲領域にフランジ状に形成された部分とを含む。
第３部分２６Ａは、第２層間絶縁膜６上に形成されている。第３部分２６Ａは、平面視において、その一端が第１エッチングストッパ膜２１Ａにおける第２エッチングストッパ膜２２Ａに対向する辺の幅中央部に接続され、他端が第２エッチングストッパ膜２２Ａにおける第２エッチングストッパ膜２１Ａに対向する辺の幅中央部に接続されている。また、第３部分２６Ａは、第１部分２４Ａおよび第２部分２５Ａよりも狭い幅で形成されている。これにより、金属薄膜抵抗体２３Ａは、平面視で全体として両端の第１部分２４Ａおよび第２部分２５Ａに対して、中央の第３部分２６Ａが括れた形状に形成されている。
金属薄膜抵抗体２３Ａは、ＴａＮからなる。金属薄膜抵抗体２３Ａの厚さは、２ｎｍ以上１０ｎｍ以下が好ましい。この実施形態では、金属薄膜抵抗体２３Ａの厚さは、５ｎｍである。金属薄膜抵抗体２３Ａの材質は、ＳｉＣｒであってもよい。
第１コンタクトホール２７Ａ内には、第１エッチングストッパ膜２１Ａに接続される第１コンタクトプラグ２９Ａが形成されている。第１コンタクトプラグ２９Ａは、第１コンタクトホール２７Ａの内面（底面および内周面）に形成されたバリアメタル膜３０Ａと、バリアメタル膜３０Ａに包囲された状態で第１コンタクトホール２７Ａに埋め込まれた金属プラグ３１Ａからなる。第２コンタクトホール２８Ａ内には、第２エッチングストッパ膜２２Ａに接続される第２コンタクトプラグ３２Ａが形成されている。第２コンタクトプラグ３２Ａは、第２コンタクトホール２８Ａの内面（底面および内周面）に形成されたバリアメタル膜３３Ａと、バリアメタル膜３３Ａに包囲された状態で第２コンタクトホール２８Ａに埋め込まれた金属プラグ３４Ａとからなる。バリアメタル膜３０Ａ，３３Ａは、たとえばＴｉＮからなる。金属プラグ３１Ａ，３４Ａは、たとえばタングステン（Ｗ）からなる。
第１コンタクトホール２７Ａ内には、第１エッチングストッパ膜２１Ａに接続される第１コンタクトプラグ２９Ａが形成されている。第１コンタクトプラグ２９Ａは、第１コンタクトホール２７Ａの内面（底面および内周面）に形成されたバリアメタル膜３０Ａと、バリアメタル膜３０Ａに包囲された状態で第１コンタクトホール２７Ａに埋め込まれた金属プラグ３１Ａからなる。第２コンタクトホール２８Ａ内には、第２エッチングストッパ膜２２Ａに接続される第２コンタクトプラグ３２Ａが形成されている。第２コンタクトプラグ３２Ａは、第２コンタクトホール２８Ａの内面（底面および内周面）に形成されたバリアメタル膜３３Ａと、バリアメタル膜３３Ａに包囲された状態で第２コンタクトホール２８Ａに埋め込まれた金属プラグ３４Ａとからなる。バリアメタル膜３０Ａ，３３Ａは、たとえばＴｉＮからなる。金属プラグ３１Ａ，３４Ａは、たとえばタングステン（Ｗ）からなる。
第３層間絶縁膜７上には、第１コンタクトプラグ２９Ａに接続された配線３５および第２コンタクトプラグ３２Ａに接続された配線３６が形成されている。
キャパシタ４０Ａは、第２層間絶縁膜６上に形成された下部電極４１Ａと、下部電極４１Ａ上に形成された絶縁膜４８と、絶縁膜４８上に形成された上部電極４２Ａとを含む。下部電極４１Ａは、第２配線層１１と同じ材料のＡｌからなり、第２配線層１１と同じ工程で形成される。絶縁膜４８は、ＳｉＯ２からなる。上部電極４２Ａは、Ａｌからなる。
キャパシタ４０Ａは、第２層間絶縁膜６上に形成された下部電極４１Ａと、下部電極４１Ａ上に形成された絶縁膜４８と、絶縁膜４８上に形成された上部電極４２Ａとを含む。下部電極４１Ａは、第２配線層１１と同じ材料のＡｌからなり、第２配線層１１と同じ工程で形成される。絶縁膜４８は、ＳｉＯ２からなる。上部電極４２Ａは、Ａｌからなる。
第３層間絶縁膜７には、上部電極４２Ａの真上の領域に、第３層間絶縁膜７の表面から上部電極４２の上面中央部に達する第３コンタクトホール４３Ａが形成されている。第３コンタクトホール４３Ａ内には、上部電極４２Ａに接続される第３コンタクトプラグ４４Ａが形成されている。第３コンタクトプラグ４４Ａは、第３コンタクトホール４３Ａの内面に形成されたバリアメタル膜４５Ａと、バリアメタル膜４５Ａに包囲された状態でコンタクトホール４３Ａに埋め込まれた金属プラグ４６Ａからなる。バリアメタル膜４５Ａは、たとえばＴｉＮからなる。金属プラグ４６Ａは、たとえばタングステン（Ｗ）からなる。第３層間絶縁膜７上には、第３コンタクトプラグ４４Ａに接続された配線３７が形成されている。
以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、前述の第１実施形態では、金属薄膜抵抗体２３の第１部分２４および第２部分２５は、それぞれ第１および第２エッチングストッパ膜２１，２２の外表面におけるコンタクトホール２７，２８との接続部を除いた全域を覆っている。しかし、金属薄膜抵抗体２３の第１部分２４および第２部分２５は、第１および第２エッチングストッパ膜２１，２２の上面の互いに対向する辺からコンタクトホール２７，２８が形成される部分の外方端までの領域（ただし、コンタクトホール２７，２８との接続部を除く）覆っていればよい。たとえば、金属薄膜抵抗体２３の第１部分２４におけるコンタクトホール２７より外側の部分（図１の鎖線Ｌ１より外側の部分）および金属薄膜抵抗体２３の第２部分２５におけるコンタクトホール２８より外側の部分（図１の鎖線Ｌ２より外側の部分）は、なくてもよい。第２実施形態においても同様である。ただし金属薄膜抵抗体２３とエッチングストッパ膜２１，２２との接触面積を大きくするためには、第１実施形態のように、金属薄膜抵抗体２３の第１部分２４および第２部分２５は、それぞれ第１および第２エッチングストッパ膜２１，２２の外表面のほぼ全域を覆っていることが好ましい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１，１Ａ 半導体装置
２ 半導体基板
５〜７ 層間絶縁膜
８ 下側層間絶縁膜
９ 上側層間絶縁膜
２０ 抵抗素子
２１，２１Ａ 第１エッチングストッパ膜
２２，２２Ａ 第２エッチングストッパ膜
２３，２３Ａ 金属薄膜抵抗体
２７，２７Ａ 第１コンタクトホール
２８，２８Ａ 第２コンタクトホール
２９，２９Ａ 第１コンタクトプラグ
３２，３２Ａ 第２コンタクトプラグ
４０ キャパシタ
４１ 下部電極
４２ 上部電極
２ 半導体基板
５〜７ 層間絶縁膜
８ 下側層間絶縁膜
９ 上側層間絶縁膜
２０ 抵抗素子
２１，２１Ａ 第１エッチングストッパ膜
２２，２２Ａ 第２エッチングストッパ膜
２３，２３Ａ 金属薄膜抵抗体
２７，２７Ａ 第１コンタクトホール
２８，２８Ａ 第２コンタクトホール
２９，２９Ａ 第１コンタクトプラグ
３２，３２Ａ 第２コンタクトプラグ
４０ キャパシタ
４１ 下部電極
４２ 上部電極
Claims (12)
- 第１層間絶縁膜上に間隔をおいて形成され、第１エッチングストッパ膜および第２エッチングストッパ膜と、
前記第１層間絶縁膜上に、前記第１エッチングストッパ膜および第２エッチングストッパ膜に跨るように形成された金属薄膜抵抗体と、
前記第１層間絶縁膜上に形成され、前記両エッチングストッパ膜および前記金属薄膜抵抗体を覆う第２層間絶縁膜と、
前記第２層間絶縁膜に形成され、前記第２層間絶縁膜の表面から前記金属薄膜抵抗体を貫通して前記第１エッチングストッパ膜に達する第１コンタクトホールと、
前記第２層間絶縁膜に形成され、前記第２層間絶縁膜の表面から前記金属薄膜抵抗体を貫通して前記第２エッチングストッパ膜に達する第２コンタクトホールと、
前記第１コンタクトホール内に形成され、前記第１エッチングストッパ膜に接続される第１コンタクトプラグと、
前記第２コンタクトホール内に形成され、前記第２エッチングストッパ膜に接続される第２コンタクトプラグとを含み、
前記金属薄膜抵抗体は、前記第１コンタクトホールが貫通する第１円形状貫通孔および前記第２コンタクトホールが貫通する第２円形状貫通孔を有しており、
前記第１コンタクトプラグは、前記第１コンタクトホールの底面および内周面に形成された第１バリアメタル層と、前記第１バリアメタル層に包囲された状態で前記第１コンタクトホールに埋め込まれた第１金属プラグとからなり、
前記第２コンタクトプラグは、前記第２コンタクトホールの底面および内周面に形成された第２バリアメタル層と、前記第２バリアメタル層に包囲された状態で前記第２コンタクトホールに埋め込まれた第２金属プラグとからなり、
前記第１バリアメタル層の底面は前記第１エッチングストッパ膜に接続され、前記第１バリアメタル層の下端部の外周面は前記金属薄膜抵抗体における前記第１円形状貫通孔の内周面の全域に接続されており、
前記第２コンタクトプラグの底面は前記第２エッチングストッパ膜に接続され、前記第２コンタクトプラグの下端部の外周面は前記金属薄膜抵抗体における前記第２円形状貫通孔の内周面の全域に接続されており、
前記第１エッチングストッパ膜および前記第２エッチングストッパ膜は、導電性を有しかつ前記金属薄膜抵抗体のエッチング速度よりエッチング速度が遅い材料からなる、半導体装置。 - 前記第１バリアメタル層の底面は、前記第１エッチングストッパ膜の上面に面接触しており、
前記第２バリアメタル層の底面は、前記第２エッチングストッパ膜の上面に面接触している、請求項１に記載の半導体装置。 - 前記金属薄膜抵抗体が、
前記第１エッチングストッパ膜の外表面における前記第１コンタクトホールとの接続部を除いた全域および前記第１層間絶縁膜の表面における前記第１エッチングストッパ膜の周囲領域を覆う第１部分と、
前記第２エッチングストッパ膜の外表面における前記第２コンタクトホールとの接続部を除いた全域および前記第１層間絶縁膜の表面における前記第２エッチングストッパ膜の周囲領域を覆う第２部分と、
前記第１部分と前記第２部分とを接続する第３部分とを含む、請求項１または２に記載の半導体装置。 - 前記第１エッチングストッパ膜の外表面が、前記第１エッチングストッパ膜の側面および上面からなり、
前記第２エッチングストッパ膜の外表面が、前記第２エッチングストッパ膜の側面および上面からなる、請求項３に記載の半導体装置。 - 前記金属薄膜抵抗体がＴａＮまたはＳｉＣｒからなる、請求項１〜４のいずれか一項に記載の半導体装置。
- 前記第１エッチングストッパ膜および前記第２エッチングストッパ膜がＴｉＮからなる、請求項１〜５のいずれか一項に記載の半導体装置。
- 前記金属薄膜抵抗体の厚さが２ｎｍ以上１０ｎｍ以下である、請求項１〜６のいずれか一項に記載の半導体装置。
- 前記第１エッチングストッパ膜および第２エッチングストッパ膜の厚さが１０ｎｍ以上８０ｎｍ以下である、請求項１〜７のいずれか一項に記載の半導体装置。
- 前記第１層間絶縁膜の下方にある第３層間絶縁膜上に形成された下部電極および前記第１層間絶縁膜上に前記下部電極に対向して形成された上部電極を含むキャパシタをさらに含み、前記上部電極が前記第１および第２エッチングストッパ膜と同じ工程で形成されている、請求項１〜８のいずれか一項に記載の半導体装置。
- 第１層間絶縁膜上に、第１エッチングストッパ膜および第２エッチングストッパ膜を離間させて形成する工程と、
前記第１層間絶縁膜上に、第１エッチングストッパ膜と第２エッチングストッパ膜とに跨るように、金属薄膜抵抗体を形成する工程と、
前記第１層間絶縁膜上に、前記第１エッチングストッパ膜、前記第２エッチングストッパ膜および前記金属薄膜抵抗体を覆う第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に、エッチングにより、前記第２層間絶縁膜の表面から前記金属薄膜抵抗体を貫通して前記第１エッチングストッパ膜に達する第１コンタクトホールと、前記第２層間絶縁膜の表面から前記金属薄膜抵抗体を貫通して前記第２エッチングストッパ膜に達する第２コンタクトホールとを形成することによって、前記金属薄膜抵抗体に、前記第１コンタクトホールが貫通する第１円形状貫通孔と前記第２コンタクトホールが貫通する第２円形状貫通孔とが形成される工程と、
前記第１コンタクトホール内に底面および内周面に第１バリアメタル層を形成するとともに前記第２コンタクトホール内に底面および内周面に第２バリアメタル層を形成することにより、前記第１バリアメタル層の底面が前記第１エッチングストッパ膜に接続され、前記第１バリアメタル層の下端部の外周面が前記金属薄膜抵抗体における前記第１円形状貫通孔の内周面の全域に接続され、前記第２コンタクトプラグの底面が前記第２エッチングストッパ膜に接続され、前記第２コンタクトプラグの下端部の外周面が前記金属薄膜抵抗体における前記第２円形状貫通孔の内周面の全域に接続される工程と、
前記第１バリアメタル層が内面に形成された前記第１コンタクトホール内に第１金属プラグを埋め込むとともに前記第２バリアメタル層が内面に形成された前記第２コンタクトホール内に第２金属プラグを埋め込む工程とを含み、
前記第１エッチングストッパ膜および前記第２エッチングストッパ膜は、導電性を有しかつ前記金属薄膜抵抗体のエッチング速度よりエッチング速度が遅い材料からなる、半導体装置の製造方法。 - 前記第１バリアメタル層の底面は、前記第１エッチングストッパ膜の上面に面接触しており、
前記第２バリアメタル層の底面は、前記第２エッチングストッパ膜の上面に面接触している、請求項１０に記載の半導体装置の製造方法。 - 前記金属薄膜抵抗体がＴａＮまたはＳｉＣｒからなり、前記第１エッチングストッパ膜および前記第２エッチングストッパ膜がＴｉＮからなる、請求項１０または１１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013255344A JP6376750B2 (ja) | 2013-12-10 | 2013-12-10 | 半導体装置および半導体装置の製造方法 |
| US14/560,745 US9240439B2 (en) | 2013-12-10 | 2014-12-04 | Semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013255344A JP6376750B2 (ja) | 2013-12-10 | 2013-12-10 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015115408A JP2015115408A (ja) | 2015-06-22 |
| JP6376750B2 true JP6376750B2 (ja) | 2018-08-22 |
Family
ID=53272008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013255344A Active JP6376750B2 (ja) | 2013-12-10 | 2013-12-10 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9240439B2 (ja) |
| JP (1) | JP6376750B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018125127A1 (en) * | 2016-12-29 | 2018-07-05 | Intel Corporation | Methods of forming thin film resistor structures utilizing interconnect liner materials |
| US10658453B2 (en) * | 2018-06-15 | 2020-05-19 | Microchip Technology Incorporated | Aluminum compatible thin-film resistor (TFR) and manufacturing methods |
| KR20210009493A (ko) * | 2019-07-17 | 2021-01-27 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| GB2610886B (en) * | 2019-08-21 | 2023-09-13 | Pragmatic Printing Ltd | Resistor geometry |
| US11233117B2 (en) * | 2019-10-31 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ring structure for film resistor |
| US11315876B2 (en) * | 2020-02-17 | 2022-04-26 | Globalfoundries Singapore Pte. Ltd. | Thin film conductive material with conductive etch stop layer |
| US11437313B2 (en) | 2020-02-19 | 2022-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method of forming a semiconductor device with resistive elements |
| US11626474B2 (en) | 2020-12-31 | 2023-04-11 | Microchip Technology Incorporated | Thin-film resistor (TFR) with improved contacts |
| WO2022146486A1 (en) * | 2020-12-31 | 2022-07-07 | Microchip Technology Incorporated | Thin-film resistor (tfr) with improved contacts |
| CN116325148A (zh) * | 2021-02-23 | 2023-06-23 | 微芯片技术股份有限公司 | 一种具有为底层薄膜电阻器（tfr）头部提供扩散屏障的tfr元件的tfr |
| US11824079B2 (en) | 2021-02-23 | 2023-11-21 | Microchip Technology Incorporated | Thin-film resistor (TFR) having a TFR element providing a diffusion barrier for underlying TFR heads |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3013628B2 (ja) * | 1992-08-19 | 2000-02-28 | 日本電気株式会社 | 半導体装置 |
| JP3889476B2 (ja) * | 1996-05-29 | 2007-03-07 | 三菱電機株式会社 | マイクロ波半導体集積回路の製造方法 |
| KR100351050B1 (ko) * | 1999-11-26 | 2002-09-10 | 삼성전자 주식회사 | 반도체소자의 퓨즈부 형성방법 |
| JP4644953B2 (ja) * | 2001-02-27 | 2011-03-09 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4363802B2 (ja) * | 2001-07-09 | 2009-11-11 | 株式会社リコー | 半導体装置及びその製造方法 |
| JP3987847B2 (ja) * | 2003-10-17 | 2007-10-10 | Ｎｅｃエレクトロニクス株式会社 | Ｍｉｍ構造抵抗体を搭載した半導体装置 |
| KR100572330B1 (ko) * | 2004-09-15 | 2006-04-18 | 삼성전자주식회사 | 저항 패턴을 갖는 비휘발성 기억 소자 및 그 형성 방법 |
| US7403094B2 (en) * | 2005-04-11 | 2008-07-22 | Texas Instruments Incorporated | Thin film resistor and dummy fill structure and method to improve stability and reduce self-heating |
| US7633373B1 (en) * | 2005-12-19 | 2009-12-15 | National Semiconductor Corporation | Thin film resistor and method of forming the resistor on spaced-apart conductive pads |
| US8445353B1 (en) * | 2009-09-29 | 2013-05-21 | National Semiconductor Corporation | Method for integrating MIM capacitor and thin film resistor in modular two layer metal process and corresponding device |
| KR20110078927A (ko) * | 2009-12-31 | 2011-07-07 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| JP2011258861A (ja) | 2010-06-11 | 2011-12-22 | Renesas Electronics Corp | 抵抗素子および抵抗素子の製造方法 |
| US8659085B2 (en) * | 2010-08-24 | 2014-02-25 | Stmicroelectronics Pte Ltd. | Lateral connection for a via-less thin film resistor |
| KR20120081288A (ko) * | 2011-01-11 | 2012-07-19 | 삼성전자주식회사 | 저항소자를 구비하는 집적회로 소자 및 이의 제조방법 |
| JP2012190900A (ja) * | 2011-03-09 | 2012-10-04 | Sony Corp | 半導体装置及びその製造方法 |
| JP2012212736A (ja) * | 2011-03-30 | 2012-11-01 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2012253121A (ja) * | 2011-06-01 | 2012-12-20 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR101261750B1 (ko) * | 2011-10-14 | 2013-05-07 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
| KR20130040283A (ko) * | 2011-10-14 | 2013-04-24 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
| JP2013143392A (ja) * | 2012-01-06 | 2013-07-22 | Renesas Electronics Corp | 多孔質膜の製造方法及び半導体装置の製造方法 |
| JP5880215B2 (ja) * | 2012-03-30 | 2016-03-08 | セイコーエプソン株式会社 | 抵抗素子の製造方法、抵抗素子および半導体装置 |
-
2013
- 2013-12-10 JP JP2013255344A patent/JP6376750B2/ja active Active
-
2014
- 2014-12-04 US US14/560,745 patent/US9240439B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150162396A1 (en) | 2015-06-11 |
| US9240439B2 (en) | 2016-01-19 |
| JP2015115408A (ja) | 2015-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6376750B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6075114B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101751641B1 (ko) | 집적 회로 및 집적 회로의 제조 방법 | |
| JP2005142531A (ja) | Ｍｉｍ構造抵抗体を搭載した半導体装置 | |
| US9601427B2 (en) | Semiconductor device including plural types of resistors and manufacturing method of the semiconductor device | |
| JP2017502522A (ja) | 金属薄膜レジスタおよびプロセス | |
| US9881868B2 (en) | Semiconductor device | |
| JP5521422B2 (ja) | 半導体装置 | |
| JP2003258107A5 (ja) | ||
| JP4573784B2 (ja) | 半導体装置の製造方法 | |
| US20220123100A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20110078927A (ko) | 반도체 소자의 제조 방법 | |
| JP2014175525A (ja) | 半導体装置及びその製造方法 | |
| JP2009099755A (ja) | 薄膜抵抗体及びその製造方法 | |
| JP2019054143A (ja) | 接続構造およびその製造方法ならびにセンサ | |
| JP5568334B2 (ja) | 半導体装置、及びその製造方法 | |
| JP2008277546A (ja) | 半導体装置 | |
| JP4284748B2 (ja) | 半導体装置とその製造方法 | |
| TWI555122B (zh) | 半導體元件之內連線結構其製備方法 | |
| JP5722651B2 (ja) | 半導体装置およびその製造方法 | |
| US8692379B2 (en) | Integrated circuit connector access region | |
| JP5165287B2 (ja) | 配線構造およびその製造方法 | |
| KR101173480B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100247911B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2008235749A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180724 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6376750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |