JP5880215B2

JP5880215B2 - 抵抗素子の製造方法、抵抗素子および半導体装置

Info

Publication number: JP5880215B2
Application number: JP2012079646A
Authority: JP
Inventors: 浩志岡村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2012-03-30
Filing date: 2012-03-30
Publication date: 2016-03-08
Anticipated expiration: 2032-03-30
Also published as: JP2013211360A

Description

本発明は、抵抗素子の製造方法、抵抗素子および半導体装置に関する。

抵抗素子として、例えば、７０原子％以上９０原子％以下のシリコンを含むタングステンシリサイドからなる薄膜抵抗体を有する半導体装置が知られている（特許文献１および特許文献２）。しかしながら、これらの特許文献１，２に記載された抵抗素子は、いずれも平均抵抗温度係数（ＴＣＲ）が＋４００ｐｐｍ／℃と高く、抵抗素子として十分に満足できるものではなかった。

特開昭６３−３１６４６７号公報特開昭６３−２７２０６４号公報

本発明は、そのいくつかの態様に係る目的は、十分に小さな抵抗温度係数を有する抵抗素子、その製造方法、および半導体装置を提供することにある。

［第１態様］本発明に係る抵抗素子の製造方法の態様のひとつは、第１絶縁膜の上に、スパッタ法によってタングステンシリサイド膜を形成する工程と、前記タングステンシリサイド膜をパターニングして抵抗体膜を形成する工程と、前記抵抗体膜の上に第２絶縁膜を形成する工程と、５００℃以上８２０℃以下の温度で熱処理を行う工程と、前記抵抗体膜と接続された導電体膜を形成する工程と、を含み、前記スパッタ法において用いられるターゲットは、タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２＜ｘ≦３であり、抵抗温度係数は、絶対値で１００ｐｐｍ／℃以下である。

この態様に係る抵抗素子の製造方法によれば、特定の組成を有するターゲットを用いてスパッタ法によってタングステンシリサイド膜を形成するとともに、その後の工程における熱処理温度を選択することにより、抵抗温度係数が絶対値で１００ｐｐｍ／℃以下の優れた抵抗温度特性を有する抵抗素子を形成することができる。

［第２態様］本発明に係る抵抗素子の製造方法の態様のひとつは、前記ターゲットは、タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２．２≦ｘ≦３.０であることができる。この態様に係る抵抗素子の製造方法によれば、抵抗素子の抵抗温度係数をさらに小さくすることができる。

［第３態様］本発明に係る抵抗素子の製造方法の態様のひとつは、前記熱処理の温度は、６００℃以上８００℃以下であることができる。この態様に係る抵抗素子の製造方法によれば、抵抗素子の抵抗温度係数をさらに小さくすることができる。

［第４態様］本発明に係る抵抗素子の態様のひとつは、第１絶縁膜と、前記第１絶縁膜の上に形成された、タングステンシリサイドからなる抵抗体膜と、前記抵抗体膜の上に形成された第２絶縁膜と、前記第２絶縁膜に形成されたコンタクト層と、前記コンタクト層と接続された配線層と、を含み、前記抵抗体膜は、タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２＜ｘ≦３であり、抵抗温度係数は、絶対値で１００ｐｐｍ／℃以下である。

この態様に係る抵抗素子によれば、特定の組成を有するタングステンシリサイドからなる抵抗体膜を有することにより、抵抗温度係数が絶対値で１００ｐｐｍ／℃以下の優れた抵抗温度特性を有することができる。

［第５態様］本発明に係る抵抗素子の態様のひとつは、前記タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２．２≦ｘ≦３．０であることができる。この態様に係る抵抗素子によれば、抵抗温度係数をさらに小さくすることができる。

［第６態様］本発明に係る抵抗素子の態様のひとつは、前記抵抗体膜の幅をＷとし、前記抵抗体膜の幅方向と直交する方向における前記コンタクト層の相互の距離をＬとしたとき、両者の比Ｌ／Ｗは、１０≦Ｌ／Ｗを満たすことができる。この態様に係る抵抗素子によれば、寄生抵抗の影響および抵抗温度特性のばらつきを小さくすることができる。

［第７態様］本発明に係る半導体装置は、前記抵抗素子を含む。この半導体装置によれば、抵抗温度係数の小さい抵抗素子を含み、優れた抵抗温度特性を有することができる。

一実施形態に係る抵抗素子を模式的に示す断面図。図１に示す抵抗素子を模式的に示す平面図。（Ａ）から（Ｄ）は、抵抗素子の製造方法を模式的に示す断面図。抵抗素子の他の例を模式的に示す断面図。実験例におけるターゲットの組成比と抵抗温度係数との関係を示す図。（Ａ）は、図５に示すグラフから求めた熱処理温度とラインの傾きとの関係を示す図であり、（Ｂ）は、図５に示すグラフから求めた熱処理温度とラインの切片との関係を示す図。実験例における熱処理温度と抵抗温度係数との関係を示す図。実験例における熱処理時間と抵抗温度係数との関係を示す図。実験例における素子サイズＬ／Ｗと抵抗温度係数との関係を示す図。

以下に本発明の実施形態について説明する。以下に説明する実施形態は、本発明の例を説明するものであって、本発明は以下の実施形態になんら限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変形形態も含む。なお以下で説明される構成の全てが本発明の必須構成要素であるとは限らない。

１．抵抗素子
一実施形態に係る抵抗素子について、図面を参照しながら説明する。図１は、本実施形態に係る抵抗素子１００の断面を模式的に示す図である。図２は、本実施形態に係る抵抗素子１００を模式的に示す平面図である。図１は、図２のＩ−Ｉ線の断面に相当する。なお、図２においては、図１のパッシベーション層５０を図示していない。

抵抗素子１００は、図１および図２に示すように、半導体基板１０と、第１絶縁膜２０と、タングステンシリサイドからなる抵抗体膜３０と、第２絶縁膜２２と、コンタクト層４０と、配線層４２とを含む。

半導体基板１０には、図示しないトランジスターなどの素子が形成されている。半導体基板１０としては、例えば、シリコン基板、シリコン−ゲルマニウム基板、ゲルマニウム基板、ヒ化ガリウムなどの化合物半導体基板を用いることができる。本実施形態に係る抵抗素子１００を半導体装置以外の装置に適用する場合には、半導体基板１０の代わりに基板として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。

第１絶縁膜２０は、半導体基板１０上に形成されている。第１絶縁膜２０は、半導体基板１０の表面に直接形成されていてもよいし、あるいは半導体基板１０の上に形成された他の層の表面に形成されていてもよい。第１絶縁膜２０としては、例えば、半導体装置において用いられる層間絶縁膜と同様の材料を用いることができる。このような材料としては、例えば、ＢＰＳＧ（ＢｏｒｏｎＰｈｏｓｐｈｏｒＳｉｌｉｃａｔｅＧｒａｓｓ）などの酸化シリコン系材料、あるいはＳｉＯＣや樹脂などのいわゆるｌｏｗ−ｋ材料、さらには窒化シリコン膜を用いることができる。

抵抗体膜３０の材質としては、タングステンシリサイドが用いられている。このタングステンシリサイドは、他の添加成分を有していてもよい。抵抗体膜３０は、タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２＜ｘ≦３であり、好ましくは２．２≦ｘ≦３．０である。化学量論比（ｘ＝２）より、シリコンの比率が高いという意味でタングステンシリサイドはシリコンリッチであり、後述する実験例からも明らかなように、抵抗温度係数が小さく、したがって熱安定性に優れている。具体的には、抵抗素子１００の抵抗温度係数は、絶対値で１００ｐｐｍ／℃以下となる。

抵抗体膜３０が絶対値で１００ｐｐｍ／℃以下の抵抗温度係数を有する理由としては、以下のことが考えられる。すなわち、後の工程で行われる熱処理工程によって、タングステンシリサイド膜は、化学量論的に安定なＷＳｉ_２のグレインが成長するとともに、過剰なシリコンがグレインの境界やタングステンシリサイド膜の表面に析出することで抵抗温度係数を小さくできると考えられる。タングステンシリサイド膜は、グレインの成長とともにシート抵抗が下がり、正の抵抗温度特性を有するのに対し、グレイン境界は電流経路上のエネルギー障壁となるため、負の抵抗温度特性を有する。そのため、過剰なシリコンの析出物によって、正の抵抗温度特性が打ち消され、ｘが２以下の場合に比べて小さい抵抗温度係数を有するものと考えられる。

さらに、抵抗体膜３０の大きさ（平面形状の寸法、膜厚）は、抵抗素子１００の寄生抵抗の４００倍以上の抵抗値となるように設定されることが望ましい。それは、抵抗素子１００の寄生抵抗となる配線層を構成する材料、すなわち、アルミニウム、銅など、それぞれの温度係数が約４０００ｐｐｍ／℃であるため、その影響を１／４００倍、すなわち１０ｐｐｍ／℃（許容する温度係数の絶対値１００ｐｐｍ／℃の１０分の１）程度に薄めるためである。なお、アルミニウム、銅の温度係数はそれぞれ、＋４２００、＋４３３０ｐｐｍ／℃である。このように抵抗体膜３０を設計することで、寄生抵抗の影響を無視でき、抵抗温度係数のばらつきの小さな抵抗素子１００を実現できる。さらに具体的には、図２に示すように、抵抗体膜３０の幅を「Ｗ」とし、配線層４２の長さ方向に対向するコンタクト層４０の間の長さを「Ｌ」としたとき、抵抗素子１００の寄生抵抗の４００倍以上の抵抗値となるように設定するには、後述する実験例からも分かるように、例えば、Ｌ／Ｗが１０以上であることが望ましい。

第２絶縁膜２２は、図示の場合、第３絶縁膜２２ａおよび第４絶縁膜２２ｂの２層からなる。第２絶縁膜２２は、２層以外にも、単層あるいは３層以上であってもよい。

コンタクト層４０は、第２絶縁膜２２のホール４１内に形成された第１導電膜からなる。コンタクト層４０の下端は、抵抗体膜３０に接続されている。また、配線層４２は、第２絶縁膜２２の上に形成された第２導電膜からなり、さらにコンタクト層４０と接続されている。したがって、コンタクト層４０と配線層４２とによって、配線部が構成されている。第２絶縁膜２２および配線層４２は、パッシベーション膜５０によって覆われている。そして、パッシベーション膜５０には、配線層４２と電気的にコンタクトするための開口部５３が形成されている。

本実施形態に係る抵抗素子１００は、特定の組成を有するタングステンシリサイドからなる抵抗体膜３０を有することにより、絶対値で１００ｐｐｍ／℃以下の小さい抵抗温度係数を有し、熱安定性に優れている。抵抗素子１００は、半導体装置に好ましく適用されるが、これに限定されず、他の抵抗器にも適用することができる。

２．抵抗素子の製造方法
次に、抵抗素子１００の製造方法について、図面を参照しながら説明する。図３（Ａ）〜図３（Ｄ）は、本実施形態に係る抵抗素子１００の製造工程を模式的に示す断面図である。

まず、図３（Ａ）に示すように、半導体基板１０上に、第１絶縁膜２０を形成する。第１絶縁膜２０は、例えば図示しない層間絶縁膜と同一工程で形成することができる。第１絶縁膜２０が酸化シリコン系材料の場合、例えば、ＣＶＤ法や塗布（スピンコート）法等により形成される。なお、図示の例では、半導体基板１０の表面に第１絶縁膜２０を形成しているが、半導体基板１０と第１絶縁膜２０との間には、図示しない他の層間絶縁膜や導電膜などが形成されていてもよい。

ついで、図３（Ａ）に示すように、絶縁膜２０上に、抵抗体膜３０となるタングステンシリサイド膜を形成する。このタングステンシリサイド膜は、特定の組成を有するターゲットを用いたスパッタ法によって形成される。すなわち、このターゲットは、タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２＜ｘ≦３であり、好ましくは２．２≦ｘ≦３．０である。ｘが上記範囲にあることで、タングステンシリサイド膜はシリコンリッチであり、後述する実験例からも明らかなように、抵抗温度係数が小さく、したがって熱安定性に優れている。具体的には、抵抗体膜３０の抵抗温度係数は、上述のターゲットを用いたスパッタ法を用いて成膜し、かつ、後の熱処理温度を選択することで、絶対値で１００ｐｐｍ／℃以下とすることができる。

スパッタ法としては、特に限定されず、例えば、マグネトロンスパッタリング、高周波スパッタリングを用いることができる。ターゲットの製造方法は特に限定されず公知の粉末成形技術、例えば焼結法やホットプレス法、あるいは溶融法などを用いることができる。ターゲットは、タングステンとシリコンとを組成比が上述したｘとなるように配合した合金あるいは混合物とすることができる。

ついで、図３（Ａ）に示すように、スパッタ法で形成したタングステンシリサイド膜を公知のフォトリソフラフィー技術及びエッチング技術によりパターニングし、抵抗体膜３０を形成する。抵抗体膜３０の形状および大きさは、前述したように、抵抗素子１００の寄生抵抗の４００倍以上となるように設定されることが望ましい。

ついで、図３（Ｂ）に示すように、第１絶縁膜２０および抵抗体膜３０の表面に第３絶縁膜２２ａを形成する。第３絶縁膜２２ａは、第１絶縁膜１０と同様に、図示しない層間絶縁膜と同一工程で形成することができる。第３絶縁膜２２ａが酸化シリコン系材料の場合、例えば、ＣＶＤ法や塗布法等により形成される。

ついで、熱処理を行う。このときの熱処理温度は、５００℃以上８２０℃以下、好ましくは６００℃以上８００℃以下である。後述する実験例から明らかなように、抵抗素子１００の抵抗温度係数は、スパッタ法で用いられるターゲットの組成と熱処理温度とに高い相関関係を有する。したがって、所望の抵抗温度係数を得るためには、ターゲットの組成（ｘ）と熱処理温度との相関を求めた後に、両者の条件を適正な範囲で選択することが重要である。本実施形態において、熱処理は、第３絶縁膜２２ａ形成後に行っているがこれに限定されない。後述する第４絶縁膜２２ｂ形成後でもよい。

ついで、図３（Ｃ）に示すように、第３絶縁膜２２ａの上に、第４絶縁膜２２ｂを形成する。第４絶縁膜２２ｂは、第１絶縁膜１０と同様に、図示しない層間絶縁膜と同一工程で形成することができる。第４絶縁膜２２ｂが酸化シリコン系材料の場合、例えば、ＣＶＤ法や塗布法等により形成される。

ついで、第４絶縁膜２２ｂの表面をＣＭＰ法などによって平坦化する処理を行ってもよい。このように第４絶縁膜２２ｂを平坦化することで、配線層４２あるいは図示しない配線層を精度よく形成することができる。

第３絶縁膜２２ａと第４絶縁膜２２ｂとの２層は、第２絶縁膜２２を構成する。第２絶縁膜２２は、２層以外にも、単層あるいは３層以上であってもよい。

ついで、図３（Ｄ）に示すように、コンタクト層４０を形成する。コンタクト層４０は、第２絶縁膜２２の所定位置にホールを形成し、このホール内に導電膜を埋め込むことで形成される。ホールの形成方法、および導電膜の埋め込み方法は、特に限定されず、半導体製造技術で一般的に用いられる方法を使用することができる。導電膜の材質としては、例えば、タングステン、銅、アルミニウムを用いることができる。コンタクト層４０は、図示の例では、配線層４２の両サイドに一列に２個並んで形成されている。コンタクト層４０は、もちろん図示の例に限定されず、一列に３個以上形成されていてもよいし、あるいは複数例においてそれぞれ複数配置されていてもよい。両サイドに１個形成されていてもよい。

ついで、図３（Ｄ）に示すように、第２絶縁膜２２およびコンタクト層４０の上に、配線層４２を形成する。配線層４２の製造方法は、特に限定されず、半導体製造技術で一般的に用いられる方法を使用することができる。配線層４２の材質としては、例えば、銅やアルミニウムを用いることができる。

ついで、図１に示すように、第２絶縁膜２２および配線層４２の上に、パッシベーション膜５０を形成する。パッシベーション膜５０には、配線層４２の一部が露出するように、開口部５３を形成する。パッシベーション膜５０および開口部５３の製造方法は、特に限定されず、半導体製造技術で一般的に用いられる方法を使用することができる。

以上の工程によって、図１に示す抵抗素子１００が形成される。

本実施形態の製造方法によれば、特定の組成を有するターゲットを用いてスパッタ法によってタングステンシリサイド膜を形成するとともに、その後の工程における熱処理温度を特定の範囲から選択することにより、抵抗温度係数が絶対値で１００ｐｐｍ／℃以下の優れた抵抗温度特性を有する抵抗素子１００を形成することができる。

３．抵抗素子の変形例
以下に、一実施形態に係る抵抗素子の変形例について、図面を参照しながら説明する。図４は、本実施形態に係る抵抗素子２００の断面を模式的に示す図である。図１および図２に示す抵抗素子１００の部材と実質的に同じ部材には同じ符号を付して、その詳細な説明を省略する。

抵抗素子２００は、図４に示すように、半導体基板１０と、第１絶縁膜２０と、タングステンシリサイドからなる抵抗体膜３０と、第２絶縁膜２２と、ストッパー膜４４と、コンタクト層４０と、配線層４２とを含む。すなわち、抵抗素子２００およびその製造方法は、前述した抵抗素子１００とは、ストッパー膜４４を有する点で異なる。

ストッパー膜４４は、抵抗体膜３０とコンタクト層４０との間に配置される。ストッパー膜４４は、ホール４１を形成する際にエッチングストッパー層として機能する。ストッパー膜４４は、導電性を有し、ホール４１を形成する際のエッチングストッパー層として機能すれば特に限定されないが、例えば窒化チタン膜を用いることができる。

ストッパー膜４４は、以下の工程で形成することができる。すなわち、第３絶縁２２ａを形成した後、コンタクト層４０の形成領域に対応するよう第１ホール２１を形成する。その後、第３絶縁膜２２ａおよび露出した抵抗体膜３０の上に、導電膜を形成し、当該導電膜をパターニングしてストッパー膜４４を形成する。ストッパー膜４４は、少なくとも第１ホール２１を覆い、かつ、隣接するストッパー膜４４と分離して形成される。

本実施形態で特徴的な抵抗体膜３０は、図１および図２に示す抵抗素子１００における抵抗体膜３０と同様であるので、以下に要点のみを記載する。

抵抗体膜３０の材質としては、タングステンシリサイドが用いられている。このタングステンシリサイドには、他の添加成分を有していてもよい。抵抗体膜３０は、タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２＜ｘ≦３であり、好ましくは２．２≦ｘ≦３．０である。ｘが上記範囲にあることで、タングステンシリサイドはシリコンリッチであり、後述する実験例からも明らかなように、抵抗温度係数が小さく、したがって熱安定性に優れている。具体的には、抵抗素子１００の抵抗温度係数は、絶対値で１００ｐｐｍ／℃以下とすることができる。

さらに、抵抗体膜３０の大きさ（平面形状の寸法、膜厚）は、抵抗素子１００の寄生抵抗の４００倍以上の抵抗値となるように設定される。このように抵抗体膜３０を設計することで、寄生抵抗の影響を無視でき、抵抗温度係数のばらつきの小さな抵抗素子１００を実現できる。

コンタクト層４０は、第２絶縁膜２２の第２ホール４１内に形成された導電膜からなる。コンタクト層４０の下端は、ストッパー膜４４に接続されている点で、抵抗素子１００と異なる。

４．実験例
４．１．ターゲットの組成比と抵抗温度係数との関係
図５は、ターゲットのタングステンシリサイドにおけるタングステンとシリコンとの比（ｘ：Ｓｉ／Ｗ）と、抵抗温度係数αとの関係を示す図である。図５において、符号ａで示す線は、熱処理温度が６００℃のときの結果を示し、符号ｂで示す線は、熱処理温度が７００℃のときの結果を示し、符号ｃで示す線は、熱処理温度が８００℃のときの結果を示す。

（１）サンプルおよび実験方法
実験に用いたサンプルは、図１および図２に示す構造を有し、図３（Ａ）ないし（Ｄ）に示す製造方法を用いて作成した。抵抗体膜３０の形成に用いられるスパッタターゲットの組成比ｘ（Ｓｉ／Ｗ）を、２．８０，２．５６および２．３５とし、さらに、サンプル形成時の熱処理温度を、６００℃、７００℃および８００℃とし、９種のサンプルを作成した。サンプルにおける抵抗体膜３０の膜厚は、５０ｎｍ、抵抗体膜３０の幅Ｗは１μｍ、コンタクト４０の相互の距離Ｌは３０μｍであり、Ｌ／Ｗは３０であった。コンタクト層４０はタングステンからなり、配線層はアルミニウムであった。

サンプルのシート抵抗は、抵抗素子の抵抗と寄生抵抗とをできるだけ分離して測定するために、４端子抵抗測定によって測定した。また、抵抗素子のシート抵抗を、２５℃、７５℃および１２５℃で測定し、各サンプルの抵抗温度係数を求めた。

（２）実験結果
図５から、以下のことがいえる。

いずれの熱処理温度の場合も、抵抗温度係数αは、組成比ｘが大きくなるにつれて直線的に低下するとともに、熱処理温度が高くなるにつれて抵抗温度係数αが正になる傾向を有することが分かった。そこで、各熱処理温度におけるグラフの直線ａ，ｂ，ｃから、それぞれ直線の傾きおよび切片を求めると、図６（Ａ），（Ｂ）に示す結果が得られた。図６（Ａ），（Ｂ）に示す結果から、熱処理温度がｔ（℃）のときの、組成比ｘと抵抗温度係数αの関係を求めると、以下の近似式が得られた。

α＝（−０．００５１ｔ^２＋８．３７８ｔ−３８００）×ｘ＋（０．００５４ｔ^２−
８．９０８ｔ＋４７４１）

上記近似式において、タングステンとシリコンとの比ｘ（Ｓｉ／Ｗ）が、２＜ｘであるとき、−１００≦α≦＋１００を満たす熱処理温度ｔの範囲は、５１２＜ｔ≦８１９となる。なお、上記近似式の傾きと切片は、それぞれ熱処理温度ｔの２次関数の単調増加領域で近似しているため、その範囲も単調増加領域のみとした。また、後の４．２．で記載するように、好ましい熱処理温度を６００℃以上８００℃以下とすると、上記近似式から、ターゲットの組成ｘの好ましい範囲は、２．２≦ｘ≦３．０となる。

４．２．熱処理と抵抗温度係数との関係
図７は、熱処理温度と抵抗温度係数との関係を示す。図８は、熱処理時間と抵抗温度係数との関係を示す。図７および図８において、縦軸は抵抗温度係数αを統計処理した５σで示している。この実験例では、タングステンシリサイドの組成ｘが２．８０のターゲットを用いて抵抗体膜の成膜を行った。

図７から、熱処理温度が高くなるにつれて抵抗温度係数のばらつきは小さくなり、さらに熱処理温度が６００℃から８００℃では、抵抗温度係数のばらつきが小さく、かつ安定することが分かった。したがって、抵抗素子を形成した後のプロセスでの熱処理温度は、６００℃以上８００℃以下であることが望ましい。

また、図８から、１分以上の熱処理で抵抗温度係数のばらつきが小さく、かつ安定することが分かった。なお、図８は、窒素雰囲気中において、６００℃で熱処理したときの結果を示している。この傾向は、他の熱処理温度でも同様であった。したがって、熱処理時間は１分以上であることが望ましい。熱処理と抵抗温度係数の関係については、他のサンプルでも同様の傾向がみられた。

４．３．抵抗素子のサイズと抵抗温度係数との関係
図９は、図２に示す素子サイズ、具体的には抵抗体膜３０の幅Ｗと、コンタクト層４０の距離Ｌとの比Ｌ／Ｗと、抵抗温度係数との関係を示す。この実験例では、タングステンシリサイドの組成ｘが２．３５のターゲットを用いて抵抗体膜の成膜を行い、その後の熱処理を６００℃で行ったサンプルを用いた。また、この実験例では、Ｗの値を０．５μｍ、１．０μｍ、２．０μｍおよび４．０μｍとし、Ｌの値を変化させた。

図９から、Ｌ／Ｗが１０以上であると、抵抗温度係数のばらつきが小さく、かつ安定することが分かった。他のサンプルについても同様の傾向がみられた。

本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

なお、本発明において、特定のＡ（以下「Ａ」という）の上に特定のＢ（以下「Ｂ」という）を形成するというとき、Ａの上に直接Ｂが形成される場合に限定されない。Ａの上に本発明の作用効果を阻害しない範囲で、他のものを介してＢが形成される場合も含む。

１０半導体基板、２０第１絶縁膜、２１第１ホール、２２第２絶縁膜、３０抵抗体膜、４０コンタクト層、４１ホール、４２配線層、４４ストッパー膜、５０パシベーション膜、５３開口部、１００，２００抵抗素子。

Claims

第１絶縁膜の上に、スパッタ法によってタングステンシリサイド膜を形成する工程と、
前記タングステンシリサイド膜をパターニングして抵抗体膜を形成する工程と、
前記抵抗体膜の上に第２絶縁膜を形成する工程と、
５００℃以上８２０℃以下の温度で熱処理を行う工程と、
前記抵抗体膜と接続された導電体膜を形成する工程と、
を含み、
前記スパッタ法において用いられるターゲットは、タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２＜ｘ≦３であり、
抵抗温度係数は、絶対値で１００ｐｐｍ／℃以下である、抵抗素子の製造方法。
請求項１において、
前記ターゲットは、タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２．２≦ｘ≦３．０である、抵抗素子の製造方法。
請求項１または２において、
前記熱処理の温度は、６００℃以上８００℃以下である、抵抗素子の製造方法。
第１絶縁膜と、
前記第１絶縁膜の上に形成された、タングステンシリサイドからなる抵抗体膜と、
前記抵抗体膜の上に形成された第２絶縁膜と、
前記第２絶縁膜に形成されたコンタクト層と、
前記コンタクト層と接続された配線層と、
を含み、
前記抵抗体膜は、タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２＜ｘ≦３であり、
抵抗温度係数は、絶対値で１００ｐｐｍ／℃以下である、抵抗素子。
請求項４において、
前記タングステンシリサイドを式ＷＳｉ_ｘで示したときに、２．２≦ｘ≦３．０である、抵抗素子。
請求項４または５において、
前記抵抗体膜の幅をＷとし、前記抵抗体膜の幅方向と直交する方向における前記コンタクト層の相互の距離をＬとしたとき、両者の比Ｌ／Ｗは、１０≦Ｌ／Ｗを満たす、抵抗素子。
請求項４ないし６のいずれかに記載の抵抗素子を含む半導体装置。