CN116325148A - 一种具有为底层薄膜电阻器(tfr)头部提供扩散屏障的tfr元件的tfr - Google Patents

一种具有为底层薄膜电阻器(tfr)头部提供扩散屏障的tfr元件的tfr Download PDF

Info

Publication number
CN116325148A
CN116325148A CN202180066459.XA CN202180066459A CN116325148A CN 116325148 A CN116325148 A CN 116325148A CN 202180066459 A CN202180066459 A CN 202180066459A CN 116325148 A CN116325148 A CN 116325148A
Authority
CN
China
Prior art keywords
tfr
metal
barrier layer
diffusion barrier
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180066459.XA
Other languages
English (en)
Inventor
冷耀俭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/233,285 external-priority patent/US11824079B2/en
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN116325148A publication Critical patent/CN116325148A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • H01L28/24Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228Resistive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种在集成电路器件中形成的薄膜电阻器(TFR)模块。该TFR模块包括一对金属TFR头部(例如,铜镶嵌沟槽结构)、TFR元件和连接到该TFR头部的TFR接触件,该TFR元件在该金属TFR头部上直接形成以限定穿过该TFR元件位于该对TFR头部之间的导电路径。该TFR头部可与该集成电路器件的各种互连元件一起在金属互连层中形成。可以通过在该金属互连层中形成的TFR头部和互连元件上沉积并图案化TFR元件/扩散屏障层来形成该TFR元件。该TFR元件可由材料形成,该材料还提供抵抗来自各个金属TFR头部和互连元件的金属扩散(例如,铜扩散)的屏障。例如,该TFR元件可由氮化钽(TaN)形成。

Description

一种具有为底层薄膜电阻器(TFR)头部提供扩散屏障的TFR元 件的TFR
相关专利申请
本申请要求于2021年2月23日提交的共同拥有的美国临时专利申请号63/152,374的优先权,该专利申请的全部内容据此以引用方式并入以用于所有目的。
技术领域
本公开涉及在集成电路(IC)器件上形成的薄膜电阻器(TFR),并且更具体地涉及一种具有TFR元件的TFR模块以及用于形成此类TFR模块的方法,该TFR元件还充当用于底层金属TFR头部的扩散屏障。
背景技术
基于半导体的集成电路(IC)器件通常包括称为互连件的图案化金属层,以连接该IC器件的各种组件,例如后段制程(BEOL)电路元件。铜(Cu)和铝(Al)是常见的互连材料。铜由于它的较低电阻率和高抗电迁移性而通常比铝更优选。然而,铜互连件通常难以通过传统光致抗蚀剂掩蔽和等离子体蚀刻技术来制造。
在IC器件中形成铜互连件的一种已知技术称为增材图案化,有时称为镶嵌工艺,其涉及传统的金属嵌补技术。镶嵌工艺可包括图案化介电区域,例如,包括二氧化硅、氟代硅酸盐玻璃(FSG)或有机硅酸盐玻璃(OSG),以便形成开口沟槽,以在其中形成铜(或其他金属)。沉积铜扩散屏障层(通常为钽(Ta)、氮化钽(TaN)或两者的双层),然后沉积铜晶种层,然后例如使用电化学镀覆工艺进行批量铜填充。然后可使用化学机械平面化(CMP)工艺来去除任何过量的铜和屏障层材料,并且因此可称为铜CMP。保留在各个沟槽中的铜用作导体。然后通常在晶片上沉积介电屏障层,例如氮化硅(SiN)或碳化硅(SiC),以防止铜扩散(例如扩散到相邻的硅中),从而提高器件可靠性。
随着更多的特征被封装到单独的半导体芯片中,越来越需要将大量诸如电阻器的无源组件封装到电路中。可以通过离子注入和扩散来创建一些电阻器,诸如多晶硅电阻器。然而,此类电阻器通常在电阻值上具有高的变化,并且还可以具有随温度急剧变化的电阻值。用于构造集成电阻器(称为薄膜电阻器(TFR))的开发技术通常改进集成电阻器性能。TFR通常由例如硅-铬(SiCr)、硅-碳化硅-铬(SiCCr)、TaN、镍-铬(NiCr)、铝掺杂的镍-铬(AlNiCr)或钛-镍-铬(TiNiCr)形成。
图1示出了使用常规技术实现的两个示例性TFR 10A和10B的剖视图。参考相关IC器件的背景制造工艺,常规TFR 10A或10B的制造通常需要三个增添掩模层。特别地,可以使用第一增添掩模层来创建TFR头部12A和12B,可以使用第二增添掩模层来创建TFR元件14,并且可以使用第三增添掩模层来创建TFR通孔16A和16B。如图所示,TFR 10A的TFR元件14跨越TFR头部12A和12B的顶部形成,而TFR 10B的TFR元件14跨越TFR头部12A和12B的底部形成,但是每个设计通常都使用三个增添掩模层。
例如通过将TFR头部12A和12B形成为Cu镶嵌结构,在铜互连件中形成TFR 10A和10B的部分实现。然而,将铜互连件用于TFR模块一直都特别具有挑战性。例如,铜TFR头部12A和12B通常容易受到TFR制造期间的铜腐蚀以及TFR制造期间和/或之后的铜扩散的影响,这可能形成深能级陷阱并且显著降低相关器件中的晶体管性能。介电屏障层,诸如氮化硅或碳化硅,通常用于例如在铜CMP之后密封暴露的铜互连件表面,但是这种屏障层阻止与铜的直接电连接,因此不适于保护铜TFR头部。
需要用于集成电路的改进TFR和构造方法。例如,需要集成在铜互连件中的TFR模块,其避免或减少与常规设计相关联的铜腐蚀和/或铜扩散,从而改进器件性能。进一步地,例如,与上文所述的常规TFR 10A和10B相比,存在减少构造集成TFR所需的掩模层数的需要或优势(例如,成本和时间优势)。在一些应用中还需要TFR模块,此类TFR模块提供例如大约1kΩ/平方的薄层电阻Rs和接近0的电阻温度系数(TCR),例如在-100ppm/℃至+100ppm/℃的范围内或者更接近0的TCR,这可以实现新的集成电路设计,特别是在铜互连结构中包括模拟组件的设计。
发明内容
本公开的实施方案提供了TFR,其能够以模块化的方式集成在IC器件中并且因此在本文中被称为“TFR模块”。例如,一些实施方案提供了在IC器件的镶嵌互连结构中形成的TFR模块,以及用于制造此类TFR模块的方法。该TFR模块可在IC器件结构中的任何互连层级处(例如,在任何金属层处)形成。
一些实施方案提供了在集成电路器件中形成的薄膜电阻器(TFR)模块。TFR模块可包括一对金属TFR头部(例如,铜镶嵌沟槽结构)、在该金属TFR头部上直接形成的TFR元件、以及连接到该金属TFR头部的TFR接触件。该金属TFR头部可与各自的集成电路器件的各种互连元件一起在金属互连层中形成。可以通过在该金属TFR头部上以及在该互连元件上沉积并图案化TFR元件/扩散屏障层来形成该TFR元件。在该金属TFR头部上沉积并图案化该TFR元件/扩散屏障层是为了限定TFR元件,其还阻止来自该TFR头部的金属扩散。在该互连元件上沉积并图案化该TFR元件/扩散屏障层是为了阻止来自该互连元件的金属扩散。因此,该TFR元件/扩散屏障层可包括一种材料,该材料既可(a)充当连接该TFR头部的TFR元件,还可以(b)充当用于该底层金属TFR头部和互连元件的扩散屏障。例如,该TFR元件/扩散屏障层可由氮化钽(TaN)形成,其特别适用于此类功能。或者,该TFR元件/扩散屏障层可由SiCr、硅-碳-铬(SiCCr)、氮氧化钛(TiNxOy)、氮化钛(TiN)、钛-钨(TiW)、钛-钨-氮化物(TiW2N)或钛-锌-氮化物(TiZrN)形成。
在一些实施方案中,可以在该TFR元件/扩散屏障层上形成例如包括SiN、SiC或其它介电材料层的补充扩散屏障层,对该TFR元件/扩散屏障层的扩散屏障功能进行补充。
一方面提供了一种在集成电路结构中形成TFR模块的方法。在该集成电路结构中形成彼此间隔开的一对金属TFR头部,在该对金属TFR头部上直接形成TFR元件,以限定穿过该TFR元件位于该对金属TFR头部之间的导电路径,并且TFR接触件连接到该对金属TFR头部中的每个金属TFR头部。该TFR元件包括材料,该材料提供抵抗来自该金属TFR头部的金属扩散的屏障。
在一些实施方案中,该TFR元件包括TaN。在其它实施方案中,该TFR元件包括SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N或TiZrN。
在一些实施方案中,该TFR元件(a)具有在200Ω/平方至2kΩ/平方范围内的薄层电阻,并且(b)具有接近0的电阻温度系数(TCR),例如在-100ppm/℃至+100ppm/℃范围内。
在一些实施方案中,该对金属TFR头部在公共金属互连层中形成。
在一些实施方案中,在该金属TFR头部之上的金属层中形成通过通孔连接到该金属TFR头部的TFR接触件。
在一些实施方案中,该对金属TFR头部包括铜TFR头部。例如,该金属TFR头部可以通过铜镶嵌工艺形成。
在一些实施方案中,该TFR元件完全覆盖每个金属TFR头部的顶表面。
在一些实施方案中,在该TFR元件上形成介电屏障层,例如,以对该TFR元件的扩散屏障功能进行补充。在一些实施方案中,在该TFR元件上形成的介电屏障层包括SiC或SiN。
另一方面提供了一种形成集成电路结构的方法。在金属层中形成多个金属结构,该多个金属结构限定一对金属TFR头部和金属互连元件。在该多个金属结构上沉积TFR元件/扩散屏障层,该TFR元件/扩散屏障层包括材料,该材料提供抵抗金属扩散的屏障,并且表现出适合用作TFR元件的电阻。可以图案化该TFR元件/扩散屏障层以限定(a)与该对金属TFR头部接触的TFR元件来限定在该金属TFR头部之间的导电路径,和(b)金属互连元件上的互连扩散屏障区域。然后可以形成与该金属TFR头部接触的TFR接触件。
在一些实施方案中,该TFR元件/扩散屏障层包括TaN。在其它实施方案中,该TFR元件/扩散屏障层包括SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N或TiZrN。
在一些实施方案中,形成该多个金属结构包括在铜互连层中形成多个铜沟槽元件。例如,可以通过铜镶嵌工艺来形成该铜沟槽元件。
在一些实施方案中,在图案化该TFR元件/扩散屏障层之前,在该TFR元件/扩散屏障层上形成例如包括SiC或SiN的介电屏障层,并且该介电屏障层与该TFR元件/扩散屏障层一起被图案化以及蚀刻。该介电屏障层可对该TFR元件/扩散屏障层的扩散屏障功能进行补充。在其它实施方案中,在图案化和蚀刻该TFR元件/扩散屏障层之后,在该TFR元件/扩散屏障层上形成例如包括SiC或SiN的介电屏障层。
另一方面提供了一种集成电路结构,该集成电路结构包括(a)在公共金属互连层中形成的一对金属TFR头部、(b)在该对金属TFR头部上形成的图案化TFR元件/扩散屏障层以及(c)连接到每个金属TFR头部的TFR接触件。该TFR元件/扩散屏障层包括材料,该材料提供抵抗金属扩散的屏障并且表现出适合用作TFR元件的电阻。该图案化TFR元件/扩散屏障层包括与该对金属TFR头部接触的TFR元件,该TFR元件(a)限定穿过该TFR元件位于该金属TFR头部之间的导电路径,以限定TFR模块,以及(b)限定抵抗来自该对金属TFR头部的金属扩散的扩散屏障。
在一些实施方案中,金属互连元件同样在该公共金属互连层中形成并与该对金属TFR头部间隔开,并且该图案化TFR元件/扩散屏障层还包括在该金属互连元件上的互连扩散屏障区域,以为该金属互连元件提供扩散屏障。
在一些实施方案中,该图案化TFR元件/扩散屏障层包括TaN。在其它实施方案中,该图案化TFR元件/扩散屏障层包括SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N或TiZrN。
在一些实施方案中,该集成电路结构还包括在该图案化TFR元件/扩散屏障层上形成的介电屏障层,例如,以对该TFR元件/扩散屏障层的扩散屏障功能进行补充。
附图说明
下文结合附图描述了本公开的示例方面,其中:
图1示出了使用常规技术实现的两个示例性TFR的剖视图;
图2示出了根据本公开的一个示例性实施方案的集成电路结构,该集成电路结构包括具有TFR元件的TFR模块,该TFR元件为底层金属TFR头部提供扩散屏障;
图3A-图7示出了根据一个示例性实施方案的用于形成集成电路结构的示例性过程,该集成电路结构包括具有TFR元件的TFR模块,该TFR元件为底层金属TFR头部提供扩散屏障;
图8A-图12示出了根据一个示例性实施方案的用于形成集成电路结构的示例性过程,该集成电路结构包括具有TFR元件的TFR模块,该TFR元件与补充介电屏障层一起为底层金属TFR头部提供扩散屏障;并且
图13A-图15示出了根据另一个示例性实施方案的用于形成集成电路结构的示例性过程,该集成电路结构包括具有TFR元件的TFR模块,该TFR元件与补充介电屏障层一起为底层金属TFR头部提供扩散屏障。
应当理解,出现在多个不同附图中的任何所示元件的参考标号在多个附图中具有相同含义,并且本文在任何特定附图的上下文中提及或讨论任何所示元件也适用于每个其他附图(如果有的话),其中示出了相同的所示元件。
具体实施方式
本公开的实施方案提供了在集成电路器件中形成的薄膜电阻器(TFR)模块,以及用于形成此类TFR模块的方法。在一些实施方案中,TFR模块可包括一对TFR头部(例如,铜沟槽结构)、在该TFR头部上直接形成的TFR元件以及连接到该TFR头部的TFR接触件。该TFR元件限定穿过该TFR元件位于该对TFR头部之间的导电路径。该TFR头部可与该集成电路器件的各种互连元件一起在金属互连层(例如,铜互连层)中形成。可以通过在该金属互连层中形成的TFR头部和互连元件上沉积并图案化TFR元件/扩散屏障层来形成该TFR元件。该TFR元件/扩散屏障层可包括材料,该材料表现出适合用作TFR元件的电阻并且提供抵抗来自各个TFR头部和互连元件的金属扩散(例如,铜扩散)的屏障。例如,该TFR元件/扩散屏障层可包括氮化钽(TaN)。或者,该TFR元件/扩散屏障层可包括SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N或TiZrN。
本文关于提供抵抗来自另一结构的金属扩散的屏障(例如,在该TFR元件/扩散屏障层、或由该TFR元件/扩散屏障层形成的TFR元件或互连扩散屏障区域的上下文中,提供抵抗来自金属TFR头部或互连元件的金属扩散的屏障)的特定结构的陈述和参考是指该特定结构提供抵抗来自该另一结构的金属扩散的至少部分屏障。例如,提供抵抗金属扩散的屏障的结构可以在处于正常器件工作温度(-40℃至125℃)时为相关器件(例如,TFR或包括TFR的器件)提供超过10年期的功能可靠性。
如下所述,在一些实施方式中,根据该具体实施方式的相关设计标准和规范,该TFR元件/扩散屏障层提供抵抗来自底层金属TFR头部和互连元件的金属扩散的足够屏障,使得可以从相关结构/过程中省略补充扩散屏障。在其它实施方式中,例如,鉴于该具体实施方式的相关设计标准和规范,可以提供补充扩散屏障(例如,下文所述的介电屏障层230)以对由该TFR元件/扩散屏障层提供的扩散屏障功能进行补充。
图2示出了根据本公开的一个实施方案形成的示例性IC结构200,该示例性IC结构包括TFR模块202以及附近的示例性互连结构204。如图所示,TFR模块202包括将一对TFR头部206彼此连接的TFR元件220a。每个TFR头部206由各自的TFR接触件通孔264a和TFR接触件266a来接触。互连结构204包括通过互连通孔264b连接的下互连元件208和上互连元件266b。在一些实施方案中,IC结构200可包括任意数量的附加互连结构,该附加互连结构在与TFR模块202和示例性互连结构204相同的材料层中形成,其可以在结构上类似于或不同于示例性互连结构204。在其它实施方案中,可以形成TFR模块202,而不具有在相同材料层中形成的互连结构;换句话说,互连结构204可以是可选的或者从IC结构200中省略。
每个TFR头部206和下互连元件208可以包括在金属互连层Mx中形成的金属结构210,其中下标“x”指该IC结构中的互连金属层级,例如x=2指金属-2层,而TFR接触件266a和上互连元件266b可以包括在下一个形成的金属互连层Mx+1中形成的金属元件。在所示的实施方案中,TFR接触件266a和TFR接触件通孔264a以及上互连元件266b和互连通孔264b形成为Cu双镶嵌结构。如图所示,可以在金属层Mx+1上形成介电屏障层270。
金属互连层Mx和Mx+1可以表示IC结构中的任何互连层;因此,TFR模块202可以在示例性IC结构200中的任意深度处形成。
各个金属结构210可在屏障层214(例如,Ta/TaN双层)上形成,该屏障层在形成于介电区域215中的相应沟槽中沉积。在一些实施方案中,可通过Cu镶嵌工艺形成金属结构210,其中在介电区域215中向下蚀刻沟槽开口至蚀刻停止层216,例如,氮化硅蚀刻停止层。形成屏障层214(例如,Ta/TaN双层)的材料在该结构上沉积并向下进入该沟槽中,随后在介电区域215上方进行铜沉积并向下延伸进入该沟槽开口并到达屏障层214上。Cu镶嵌工艺可用化学机械抛光(CMP)工艺来完成以去除该结构顶部处的多余的铜。
除了将该对TFR头部206彼此导电连接之外,TFR元件220a还充当抵抗来自TFR头部206的金属扩散(例如来自铜TFR头部206的铜扩散)的屏障。在一些实施方案中,TFR元件220a的形成是通过:(a)在TFR头部206和下互连元件208上沉积TFR元件/扩散屏障层220,以及(b)图案化TFR元件/扩散屏障层220来进行的,以限定(i)跨TFR头部206的顶部延伸的TFR元件220a(并且还充当用于TFR头部206的金属扩散屏障)以及(ii)在下互连元件208的顶部上的互连扩散屏障区域220b。
因此,形成TFR元件220a和互连扩散屏障区域220b的TFR元件/扩散屏障层220,单独地或者与补充介电屏障层230组合(如下文所述),包括某些材料,该材料适合于(a)充当连接在TFR头部206之间的电TFR元件(也称为“TFR膜”)和(b)充当用于底层金属结构210(包括TFR头部206和下互连元件208)的扩散屏障。例如,在一些实施方案中,TFR元件/扩散屏障层220包括TaN,其提供有效的TFR元件,具有可调整的TCR(例如,提供接近0的TCR),同时还充当金属扩散屏障。在一些实施方案中,TFR元件/扩散屏障层220可具有在
Figure BDA0004148891740000081
至/>
Figure BDA0004148891740000082
范围内或约/>
Figure BDA0004148891740000083
的厚度。
例如,由厚度为
Figure BDA0004148891740000084
的TaN(例如,通过形成和图案化包括TaN的TFR元件/扩散屏障层220)形成的TFR元件220a可以具有大约1kΩ/平方的薄层电阻Rs。在一些实施方案中,在执行退火或其它TCR调整工艺以使TaN TFR元件220a的TCR更接近0的情况下(例如,提供目标Rs值和目标TCR值),所得到的成分构成和/或厚度可以降低TFR元件220a的扩散屏障有效性。然而,即使针对TFR性能进行调整时,TaN TFR元件220a仍然提供重要的扩散屏障功能,这可以通过例如包括SiN或SiC的补充介电屏障230来增强。
在其它实施方案中,TFR元件/扩散屏障层220(以及由此形成的TFR元件220a)可以包括SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N或TiZrN。
在一些实施方案中,可以在TFR元件/扩散屏障层220上形成补充介电屏障层230(例如,包括氮化硅或氧化硅),从而覆盖TFR元件220a和互连扩散屏障区域220b。补充介电屏障层230可以是可选的,例如取决于(a)TFR元件/扩散屏障层220作为底层金属结构210的扩散屏障的有效性,这可以例如通过某些处理(例如退火)来影响以改进TFR元件/扩散屏障层220的TCR特性,和/或(b)如相关设计规范和/或其他相关考虑所定义的用于构建下一级互连结构的蚀刻停止要求。
下文所述的图3A-图7示出了一个示例性实施方案,其中TFR元件/扩散屏障层220单独充当每个底层金属结构210的顶侧的扩散屏障,例如鉴于上文所述的考虑而不具有补充介电屏障层230。这可以提供优势,因为补充介电屏障层230可以具有相对较高的介电常数,该介电常数可以增加互连RC延迟并且因此降低相关器件性能(例如,速度)。例如,介电屏障层230可以由介电常数大约为7的SiN或者介电常数在大约4.3至5.5的范围内的SiC形成,这两种都显著高于具有通常小于3.6的典型介电常数的低k电介质。相反,下文所述的图8A-图12示出了一个示例性实施方案,其中包括在TFR元件/扩散屏障层220上形成的并且在金属结构210之间选择性地蚀刻的补充介电屏障层230(例如,包括SiN或SiC),以减少所导致的互连RC延迟增加和所导致的器件性能(例如,速度)降低。最后,下文所述的图13A-图15示出了一种示例性实施方案,其中包括在TFR元件/扩散屏障层220上形成并且保持完整(例如,没有被选择性蚀刻)的补充介电屏障层230(例如,SiN或SiC),例如,以简化制造过程。
尽管金属层Mx和Mx+1可以包括如上所述的铜,但是在其它实施方案中,金属层Mx和/或Mx+1(以及因此导致的TFR头部206、下互连元件208、TFR接触件266a和/或上互连元件266b)可以由其它金属(例如铝(Al)、铱(Ir)、铑(Rh)、钌(Ru)或钴(Co))形成。各种屏障层,例如TFR元件/扩散屏障层220、可选的介电屏障层230和/或介电屏障层270可以基于所选择的互连金属相应地进行调整,即其组成元件。
图3A-图7示出了根据本公开的一个实施方案的示例性过程,该示例性过程用于在示例性IC结构300中一起形成TFR模块302和附近的互连元件304。根据图3A-图7所示的过程形成的TFR模块302和互连结构304可以分别对应于图2所示的TFR模块202和互连结构204。共享相同图号的每一对图(即图3A和图3B、图4A和图4B、图5A和图5B以及图6A和图6B)分别示出了正在构造的示例性IC结构300的类似顶视图和横截面侧视图,其中该横截面侧视图是通过该顶视图中所指示的切割线截取。例如,图3B示出了通过顶视图图3A中所示的线3B-3B截取的横截面侧视图,图4B示出了通过顶视图图4A中所示的线4B-4B截取的横截面侧视图,等等。图7示出了包括TFR模块302和互连结构304的完整的示例性IC结构300的横截面侧视图。
如上文关于IC结构200所述,IC结构300可包括任意数量的附加互连结构,该附加互连结构在与TFR模块302和示例性互连结构304相同的材料层中形成,其可以在结构上类似于或不同于示例性互连结构304。在其它实施方案中,可以形成TFR模块302,而不具有在相同材料层中形成的互连结构;换句话说,互连结构304可以是可选的或者从IC结构300中省略。
如图3A和图3B中所示,IC结构300可包括在介电区域215中的金属层Mx中形成的金属结构210。金属结构210可以限定(a)用于正在构造的TFR模块302的一对TFR头部206和(b)用于互连结构304的下互连元件208。在一些实施方案中,金属结构210由Cu形成。
各个金属结构210可在屏障层214(例如,Ta/TaN双层)上形成,该屏障层在相应沟槽开口中沉积。在一个实施方案中,金属结构210可以是通过Cu镶嵌工艺形成的沟槽元件,在该Cu镶嵌工艺中,Cu被沉积在介电区域215上并且向下延伸到形成于介电区域215中的沟槽开口中,随后进行CMP工艺以去除在该结构顶部处的多余的Cu。介电区域215可包括一种或多种介电材料,例如氧化硅、氟硅酸盐玻璃(FSG)、有机硅酸盐玻璃(OSG)、多孔OSG或例如具有小于3.6的介电常数的其它低k介电材料中的至少一种。
在CMP工艺之后,各个金属结构210的暴露的顶表面225通常易受例如来自空气中的氧、空气中的湿气或来自后CMP清洁所留下的水残留的氧化影响。暴露于光可进一步加速这种氧化或腐蚀过程。这种腐蚀可导致所得IC器件的产率损失和可靠性失效。因此,在CMP之后不久保护各个金属结构210的上表面以降低此腐蚀风险是有益的。
接着,如图4A和图4B所示,在该结构上沉积TFR元件/扩散屏障层220,例如覆盖整个半导体晶片。TFR元件/扩散屏障层220可以直接沉积在TFR头部206和下互连元件208上。TFR元件/扩散屏障层220可以通过物理气相沉积(PVD)或其他合适的沉积技术来沉积。通常,TFR元件/扩散屏障层220可以包括某种材料或者某些材料的组合,该材料或材料的组合(a)充当连接TFR头部206的TFR元件(例如,具有在200Ω/平方至2kΩ/平方范围内或者在500Ω/平方至1kΩ/平方范围内的薄层电阻),并且(b)充当用于底层金属结构210的扩散屏障。例如,在一些实施方案中,TFR元件/扩散屏障层220可以包括TaN,其作为TFR元件和金属扩散屏障时可以是特别有效的。在其它实施方案中,TFR元件/扩散屏障层220可以包括SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N或TiZrN。下面参照图6A和图6B进一步详细论述TFR元件/扩散屏障层220的示例性特性。
在一些实施方案中,TFR元件/扩散屏障层220的电阻温度系数(TCR)可以被修改或“调整”到更接近0的值,例如在-100ppm/℃至+100ppm/℃范围内、-50ppm/℃至+50ppm/℃范围内或-10ppm/℃至+10ppm/℃范围内的值,从而降低TFR模块202的性能的温度敏感性。例如,在一些实施方案中,TFR元件/扩散屏障层220可以通过使用受控的沉积工艺在升高的温度下沉积该层220而退火(由此将该层220的TCR值调整到更接近0),该升高的温度例如高于250℃、高于300℃、或高于350℃,例如在250℃至400℃的范围内、在300℃至400℃的范围内、或在350℃至400℃的范围内。
在其它实施方案中,可以通过在制造过程中的任何其它步骤,例如在图案化和蚀刻TFR元件/扩散屏障层220以形成TFR元件220a之前或之后,执行TFR退火而将TFR元件/扩散屏障层220的TCR值调整到更接近0。
接着,如图5A和图5B所示,在TFR元件/扩散屏障层220上形成光致抗蚀剂掩模(光掩模)240并进行图案化。图案化光掩模240可包括(a)TFR图案化区域242,其包括在每个TFR头部206之上的相应的TFR头部区域244和连接两个TFR头部区域244的连接区域246,以及(b)覆盖下互连元件208的互连图案化区域243。可以选择连接区域246的长度LmaskCR和宽度WmaskCR以提供所得的TFR模块302的期望性能特性,该长度LmaskCR和宽度WmaskCR限定了所得到的蚀刻后的TFR元件220a的对应尺寸,如在下文所述的图6A-图6B中所示。
在所示的实施方案中,图案化光掩模240完全覆盖图案化铜层Mx,或者换句话说,图案化光掩模240覆盖晶片上的层Mx中的所有金属结构210的全部区域(从图5A所示的顶视图来看),包括TFR头部206和下互连元件208。与仅对与TFR模块302相关联的区域进行图案化相比,对光掩模240进行图案化以完全覆盖金属层Mx中的金属结构210可以提供各种优势。例如,在TFR图案密度低(例如,约1%)的光刻工艺中,所需的光辐照通常非常高,这可能导致透镜过热,从而导致不希望的工艺变化。通过对更大比例的晶片区域进行图案化(即,以覆盖Mx层中的所有金属结构210),可实质上减少所需的光辐照,因此避免潜在的透镜过热。
此外,对更大比例的晶片区域进行图案化可(通过减少待蚀刻的区域)实质上减少后续等离子体蚀刻负担。另外,可以降低或消除等离子体蚀刻穿透每个金属结构210顶部的TFR元件/扩散屏障层220的风险。此外,通过图案化整个铜层Mx,可以通过直接的方式生成光掩模,例如,通过首先反向调整用于形成沟槽层Mx的掩模(例如,通过从玻璃切换到铬或从铬切换到玻璃),然后执行该反向调整的掩模与TFR模块图案的逻辑“或”。
在一些实施方案中,当反向调整用于形成沟槽层Mx的掩模时,可添加掩模版偏置(例如,用于尺寸过大的正偏置或用于尺寸过小的负偏置)。如图5A-图5B所示,在一些实施方案中,以RB表示的轻微正掩模版偏置可用于在每个底层金属元件210周围提供光对准边缘249。如果被蚀刻的TFR元件/扩散屏障层220经历金属短路,则可以减小掩模版偏置RB,或者甚至在例如掩模版上的0偏置由于蚀刻偏置而导致晶片上的正偏置的情况下,可以使用负偏置。
接下来,如图6A和图6B所示,可以进行蚀刻以去除未被该图案化光掩模240所保护的区域中的TFR元件/扩散屏障层220的部分。在一些实施方案中,可进行等离子体蚀刻或替代的湿式蚀刻。可以在蚀刻之后执行抗蚀剂剥离和清洁工艺。
TFR元件/扩散屏障层220的所得部分限定了(a)在TFR头部206之上并且在其间的介质区域215的一部分之上的TFR元件220a,和(b)在下互连元件208之上的互连扩散屏障区域220b。TFR元件220a包括(a)覆盖每个TFR头部206的全部区域的TFR头部区域250(对应于上文所述的图案化光掩模240的TFR头部区域244)和(b)连接两个TFR头部区域250的连接区域252。如上所述,可以通过选择光掩模连接区域246的长度LmaskCR和宽度WmaskCR来限定TFR元件连接区域252的长度LTFR_CR和宽度WTFR_CR,以提供所得到的TFR模块302的期望性能特性。
如上所述,形成在该对TFR头部206上的TFR元件220a由此限定了两个Cu TFR头部元件206之间的导电路径,如双向箭头CP所示。另外,TFR元件220a还充当抵抗来自TFR头部206的金属扩散(例如来自铜TFR头部206的铜扩散)的屏障。类似地,同样由TFR元件/扩散屏障层220形成的互连扩散屏障区域220b充当抵抗来自下互连元件208的金属扩散的屏障。
因此,在一些实施方案中,TFR元件/扩散屏障层220在被图案化以形成如上所述的TFR元件220a和互连扩散屏障区域220b之前或之后(或者同时在之前和之后)均表现出以下性质:
(a)充当TFR模块202的有效TFR元件(TFR膜),例如具有在200Ω/平方至2kΩ/平方的范围内、或者在500Ω/平方至1500Ω/平方的范围内、或者大约为1kΩ/平方的薄层电阻;
(b)具有接近0的电阻温度系数(TCR),例如在-100ppm/℃至+100ppm/℃的范围内,或在-50ppm/℃至+50ppm/℃的范围内,或在-10ppm/℃至+10ppm/℃的范围内(如上所述,例如在层220的高温沉积或其它退火之后),以减小层220的TCR的大小;以及
(c)充当底层金属结构210(TFR头部206和下互连元件208)的扩散屏障。
在一些实施方案中,TFR元件/扩散屏障层220可以包括TaN,其作为TFR元件和金属扩散屏障时可以是特别有效的。例如,TFR元件/扩散屏障层220可以包括厚度在
Figure BDA0004148891740000131
范围内、在/>
Figure BDA0004148891740000132
范围内、或在/>
Figure BDA0004148891740000141
范围内的TaN层,其可以提供在200Ω/平方至2kΩ/平方范围内、或在500Ω/平方至1500Ω/平方范围内、或约1kΩ/平方的薄层电阻Rs,以及在-100ppm/℃至+100ppm/℃范围内、在-50ppm/℃至+50ppm/℃范围内、或在-10ppm/℃至+10ppm/℃范围内的电阻温度系数(TCR)。
在其它实施方案中,TFR元件/扩散屏障层220可以包括SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N或TiZrN。
尽管金属层Mx和Mx+1可以包括如上所述的铜,但是在其它实施方案中,金属层Mx和/或Mx+1(以及因此导致的TFR头部206、下互连元件208和/或上互连元件266b)可以由其它金属(例如铱(Ir)、铑(Rh)、钌(Ru)或钴(Co))形成。
接下来,如图7的横截面侧视图所示,可以继续形成互连,从而接触TFR头部206和下互连元件208。例如,每个TFR头部206可以由连接到在金属层Mx+1中形成的相应金属结构266a的相应互连通孔264a接触,并且下互连元件208可以由在金属层Mx+1中形成的互连通孔264b和上互连元件266b接触。在所示的实施方案中,TFR接触件266a和TFR接触件通孔264a以及上互连元件266b和互连通孔264b包括双镶嵌Cu结构,其例如通过沉积屏障层268(例如,Ta/TaN双层)、铜晶种,并且随后在相应的双镶嵌沟槽和通孔中进行镀铜和铜CMP工艺而形成。最后,可在金属层Mx+1上形成例如但不限于包括氮化硅(SiN)或碳化硅(SiC)的介电屏障层270。
如上所述,在一些实施方案中,可以在TFR元件/扩散屏障层220上形成补充介电屏障层(例如,SiN或SiC),例如,以针对来自底层金属结构210的扩散(例如,在金属结构210包括Cu沟槽结构的实施方案中的铜扩散)提供额外保护。在一些实施方案中,在蚀刻TFR元件/扩散屏障层220之前,可以在TFR元件/扩散屏障层220上沉积该补充介电屏障层,使得该补充介电屏障层与底层的TFR元件/扩散屏障层220一起蚀刻。在其它实施方案中,该补充介电屏障层可以在蚀刻TFR元件/扩散屏障层220之后沉积(以限定如上所述的TFR元件220a和互连扩散屏障区域220b),并且作为延伸跨过晶片的连续层保持完整。
图8A-图12示出了根据本公开的一个实施方案的示例性过程,该示例性过程用于在示例性IC结构800中一起形成TFR模块802和附近的互连结构804,其中在TFR元件/扩散屏障层220上沉积和蚀刻补充介电屏障层230。IC结构800大体上对应于图3A至图7中所示的IC结构300,但添加了补充介电屏障层230。
共享相同图号的每一对图(即图8A和图8B、图9A和图9B、图10A和图10B以及图11A和图11B)分别示出了正在构造的示例性IC结构800的类似顶视图和横截面侧视图,其中该横截面侧视图是通过该顶视图中所指示的切割线截取。例如,图8B示出了通过顶视图图8A中所示的线8B-8B截取的横截面侧视图,等等。图12示出了包括TFR模块802和互连件804的完整的示例性IC结构800的横截面侧视图。
首先,图8A和图8B示出了IC结构800,其对应于上文所述的图3A和图3B中所示的IC结构300。因此,IC结构800包括在介电区域215中的金属层Mx中形成的金属结构210。金属结构210可以限定(a)用于正在构造的TFR模块802的一对TFR头部206和(b)用于互连结构804的下互连元件208。在一个示例性实施方案中,金属结构210由Cu形成。各个金属结构210可在屏障层214(例如,Ta/TaN双层)上形成,该屏障层在相应沟槽开口中沉积。
接着,如图9A和图9B所示,在该结构上沉积TFR元件/扩散屏障层220,随后沉积补充介电屏障层230,例如覆盖整个半导体晶片。TFR元件/扩散屏障层220可以直接沉积在TFR头部206和下互连元件208上。TFR元件/扩散屏障层220可以包括TaN、SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N、或TiZrN、或其他合适的材料,并且可以通过物理气相沉积(PVD)或其他合适的技术来沉积。补充介电屏障层230可包括SiN或SiC或其它介电材料,该介电材料提供抵抗来自底层金属元件210的金属扩散的额外保护。补充介电屏障层230可以通过等离子体增强化学气相沉积(PECVD)或其他合适的技术来沉积。在一些实施方案中,补充介电屏障层230可具有在
Figure BDA0004148891740000151
至/>
Figure BDA0004148891740000152
的范围内或约/>
Figure BDA0004148891740000153
的厚度。
接着,如图10A和图10B所示,在介电屏障层230和底层TFR元件/扩散屏障层220上形成光致抗蚀剂掩模(光掩模)240并进行图案化。如上文关于图5A和图5B所述,图案化光掩模240可包括(a)TFR图案化区域242,其包括(i)在每个TFR头部206之上的相应的TFR头部区域244和(ii)连接两个TFR头部区域244的狭窄连接区域246,以及(b)覆盖下互连元件208的互连图案化区域243。
在该实施方案中,图案化光掩模240完全覆盖图案化铜层Mx,或者换句话说,图案化光掩模240覆盖晶片上的层Mx中的所有金属结构210的全部区域(从图10A所示的顶视图来看),包括TFR头部206和下互连元件208。如上文关于图5A和图5B所述,对光掩模240进行图案化以完全覆盖金属层Mx中的金属结构210可以提供各种优势。此外,如上文所述,根据相关工艺规范,可用正或负掩模版偏置来形成光掩模。由于提供了补充介电屏障层230,所以可以容易地实现负掩模版偏置,而不用担心铜扩散。
接下来,如图11A和图11B所示,可以进行蚀刻以去除未被该图案化光掩模240所保护的区域中的介电屏障层230和底层TFR元件/扩散屏障层220的部分。在一些实施方案中,可进行等离子体蚀刻或替代的湿式蚀刻。可以在蚀刻之后执行抗蚀剂剥离和清洁工艺。
介电屏障层230和TFR元件/扩散屏障层220的所得部分限定(a)TFR元件220a,其在TFR头部206之上和在其间的介电区域215的一部分之上具有上覆TFR介电帽230a,以及(b)互连扩散屏障区域220b,其在下互连元件208之上具有上覆互连介电帽230b。TFR元件220a导电地连接TFR头部206,并且与上覆TFR介电帽230a配合充当扩散屏障,以阻止来自TFR头部206的金属扩散。类似地,互连扩散屏障区域220b与上覆互连介电帽230b配合充当屏障,以阻止来自下互连元件208的金属扩散。如图所示,TFR介电帽230a和互连介电帽230b对由如上所述的TFR元件/扩散屏障层220形成的相应的TFR元件220a和互连扩散屏障区域220b提供的扩散屏障功能进行补充。
接下来,如图12的横截面侧视图所示,可以继续形成互连,从而接触TFR头部206和下互连元件208。例如,每个TFR头部206可以由连接到在金属层Mx+1中形成的相应金属结构266a的相应互连通孔264a接触,并且下互连元件208可以由在金属层Mx+1中形成的互连通孔264b和上互连元件266b接触。在所示的实施方案中,TFR接触件266a和TFR接触件通孔264a以及上互连元件266b和互连通孔264b包括Cu双镶嵌结构,其例如通过沉积屏障层268(例如,Ta/TaN双层)、铜晶种,并且随后在双镶嵌沟槽中进行镀铜以及进行之后的铜CMP工艺去除过量的铜而形成。最后,可在金属层Mx+1上形成例如但不限于包括氮化硅(SiN)或碳化硅(SiC)的介电屏障层270。
如上所述,在其它实施方案中,该补充介电屏障层可以在蚀刻TFR元件/扩散屏障层220之后沉积(以限定如上所述的TFR元件220a和互连扩散屏障区域220b),并且作为延伸跨过晶片的连续层保持完整。图13A-图15示出了根据本公开的一个实施方案的示例性过程,该示例性过程用于在示例性IC结构1300中一起形成TFR模块1302和附近的互连结构1304,其中在蚀刻TFR元件/扩散屏障层220之后沉积补充介电屏障层230并保持完整。
图13A和图13B示出了在形成和蚀刻TFR元件/扩散屏障层220之后的示例性IC结构1300,以限定(a)在一对TFR头部206之上和在其间的介电区域215的一部分之上的TFR元件220a,以及(b)在下互连元件208上的互连扩散屏障区域220b。因此,图13A和图13B对应于上文所述的图6A和图6B。
接下来,如图14A和图14B所示,在晶片上沉积补充介电屏障层230,覆盖TFR元件220a、互连扩散屏障区域220b、介电区域215的暴露部分。介电屏障层230可包括SiN或SiC或其它介电材料,该介电材料提供抵抗来自底层金属元件210的金属扩散的额外保护。介电屏障层230可以通过等离子体增强化学气相沉积(PECVD)或其他合适的技术来沉积。在一些实施方案中,介电屏障层230可具有在
Figure BDA0004148891740000171
至/>
Figure BDA0004148891740000172
的范围内或约/>
Figure BDA0004148891740000173
的厚度。如图所示,介电屏障层230包括覆盖TFR元件220a的TFR介电帽区域230a和覆盖互连扩散屏障区域220b的互连介电帽区域230b。
接下来,与上述图8A-图12中所示的实施方案不同,在本实施方案中,可以继续进行IC制造工艺,而介电屏障层230保持完整(例如,没有在各个金属元件210上选择性地蚀刻)。接下来,如图15的横截面侧视图所示,可以继续形成互连,从而接触TFR头部206和下互连元件208。每个TFR头部206可以由连接到在金属层Mx+1中形成的相应金属结构266a的相应互连通孔264a接触,并且下互连元件208可以由在金属层Mx+1中形成的互连通孔264b和上互连元件266b接触。在所示的实施方案中,TFR接触件266a和TFR接触件通孔264a以及上互连元件266b和互连通孔264b包括Cu双镶嵌结构,其例如通过沉积屏障层268(例如,Ta/TaN双层)、铜晶种,并且随后在双镶嵌沟槽中进行镀铜以及进行之后的铜CMP工艺去除过量的铜而形成。最后,可在金属层Mx+1上形成例如但不限于包括氮化硅(SiN)或碳化硅(SiC)的介电屏障层270。

Claims (20)

1.一种在集成电路结构中形成薄膜电阻器(TFR)模块的方法,所述方法包括:
在所述集成电路结构中形成彼此间隔开的一对金属TFR头部;
直接在所述一对金属TFR头部上形成TFR元件,以限定穿过所述TFR元件位于所述一对金属TFR头部之间的导电路径,所述TFR元件包括材料,所述材料提供抵抗来自所述金属TFR头部的金属扩散的屏障;以及
形成连接到所述一对金属TFR头部中的每个金属TFR头部的TFR接触件。
2.根据权利要求1所述的方法,其中所述材料包括TaN。
3.根据权利要求1-2中任一项所述的方法,其中所述材料包括SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N或TiZrN。
4.根据权利要求1-3中任一项所述的方法,其中所述TFR元件:
(a)具有在200Ω/平方至2kΩ/平方范围内的薄层电阻;以及
(b)具有在-100ppm/℃至+100ppm/℃范围内的电阻温度系数(TCR)。
5.根据权利要求1-4中任一项所述的方法,其中所述一对金属TFR头部是在公共金属互连层中形成的。
6.根据权利要求1-5中任一项所述的方法,其中形成连接到所述一对金属TFR头部中的每个金属TFR头部的TFR接触件包括:
形成分别连接到所述一对金属TFR头部的通孔;以及
在所述金属TFR头部之上的金属层中形成通过相应的通孔连接到所述金属TFR头部的TFR接触件。
7.根据权利要求1-6中任一项所述的方法,其中所述一对金属TFR头部包括铜TFR头部。
8.根据权利要求1-7中任一项所述的方法,包括使用铜镶嵌工艺形成所述一对金属TFR头部。
9.根据权利要求1-8中任一项所述的方法,包括形成所述TFR元件以完全覆盖所述一对金属TFR头部中的每个金属TFR头部的顶表面。
10.根据权利要求1-9中任一项所述的方法,其中形成所述TFR元件包括:
沉积TFR元件/扩散屏障层以及蚀刻所述TFR元件/扩散屏障层以限定所述TFR元件;并且
其中所述方法还包括在蚀刻所述TFR元件/扩散屏障层之前,在所述TFR元件/扩散屏障层上形成介电屏障层,使得所述介电屏障层与所述TFR元件/扩散屏障层一起被蚀刻。
11.根据权利要求1-9中任一项所述的方法,其中形成所述TFR元件包括:
沉积TFR元件/扩散屏障层以及蚀刻所述TFR元件/扩散屏障层以限定所述TFR元件;并且
其中所述方法还包括在蚀刻所述TFR元件/扩散屏障层之后,在所述TFR元件/扩散屏障层上形成介电屏障层。
12.一种形成集成电路结构的方法,所述方法包括:
在金属层中形成多个金属结构,所述多个金属结构限定一对金属薄膜电阻器(TFR)头部和互连元件;
在所述多个金属结构上沉积TFR元件/扩散屏障层,所述TFR元件/扩散屏障层包括材料,所述材料提供抵抗金属扩散的屏障;
图案化所述TFR元件/扩散屏障层以限定:
(a)与所述一对金属TFR头部接触的TFR元件,所述TFR元件限定穿过所述TFR元件位于所述金属TFR头部之间的导电路径;以及
(b)位于所述互连元件上的互连扩散屏障区域;以及
形成连接到所述一对金属TFR头部中的每个金属TFR头部的TFR接触件。
13.根据权利要求12所述的方法,其中所述TFR元件/扩散屏障层包括TaN。
14.根据权利要求12-13中任一项所述的方法,其中所述TFR元件/扩散屏障层包括SiCr、SiCCr、TiNxOy、TiN、TiW、TiW2N或TiZrN。
15.根据权利要求12-14中任一项所述的方法,其中所述TFR元件:
(a)具有在200Ω/平方至2kΩ/平方范围内的薄层电阻;以及
(b)具有在-100ppm/℃至+100ppm/℃范围内的电阻温度系数(TCR)。
16.根据权利要求12-15中任一项所述的方法,其中在所述金属层中形成所述多个金属结构包括在铜互连层中形成多个铜沟槽元件。
17.根据权利要求12-15中任一项所述的方法,其中在所述金属层中形成所述多个金属结构包括形成多个铜镶嵌结构。
18.根据权利要求12-17中任一项所述的方法,还包括在图案化所述TFR元件/扩散屏障层之前,在所述TFR元件/扩散屏障层上形成介电屏障层,使得所述介电屏障层与所述TFR元件/扩散屏障层一起被蚀刻。
19.根据权利要求12-17中任一项所述的方法,还包括在图案化所述TFR元件/扩散屏障层之后,在所述TFR元件/扩散屏障层上形成介电屏障层。
20.一种集成电路结构,所述集成电路结构是通过根据权利要求1-19所述的方法中的任一方法形成的。
CN202180066459.XA 2021-02-23 2021-06-08 一种具有为底层薄膜电阻器(tfr)头部提供扩散屏障的tfr元件的tfr Pending CN116325148A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163152374P 2021-02-23 2021-02-23
US63/152,374 2021-02-23
US17/233,285 2021-04-16
US17/233,285 US11824079B2 (en) 2021-02-23 2021-04-16 Thin-film resistor (TFR) having a TFR element providing a diffusion barrier for underlying TFR heads
PCT/US2021/036326 WO2022182381A1 (en) 2021-02-23 2021-06-08 Thin-film resistor (tfr) having a tfr element providing a diffusion barrier for underlying tfr heads

Publications (1)

Publication Number Publication Date
CN116325148A true CN116325148A (zh) 2023-06-23

Family

ID=76943092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180066459.XA Pending CN116325148A (zh) 2021-02-23 2021-06-08 一种具有为底层薄膜电阻器(tfr)头部提供扩散屏障的tfr元件的tfr

Country Status (3)

Country Link
CN (1) CN116325148A (zh)
DE (1) DE112021007158T5 (zh)
WO (1) WO2022182381A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534374B2 (en) * 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US9305688B2 (en) * 2012-12-28 2016-04-05 Texas Instruments Incorporated Single photomask high precision thin film resistor
JP6376750B2 (ja) * 2013-12-10 2018-08-22 ローム株式会社 半導体装置および半導体装置の製造方法
US10643887B2 (en) * 2017-10-06 2020-05-05 Microchip Technology Incorporated Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric

Also Published As

Publication number Publication date
WO2022182381A1 (en) 2022-09-01
DE112021007158T5 (de) 2023-12-14

Similar Documents

Publication Publication Date Title
US6921962B1 (en) Integrated circuit having a thin film resistor located within a multilevel dielectric between an upper and lower metal interconnect layer
CN112119511B (zh) 集成电路中的薄膜电阻器及制造方法
CN112335065B (zh) 集成电路中的薄膜电阻器及其制造方法
US10643887B2 (en) Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric
TW201919147A (zh) 形成整合於積體電路裝置中之薄膜電阻器之系統及方法
US10658453B2 (en) Aluminum compatible thin-film resistor (TFR) and manufacturing methods
US20220165530A1 (en) Electronic fuse (e-fuse) with displacement-plated e-fuse terminals
US9190462B2 (en) Semiconductor device and method for low resistive thin film resistor interconnect
US11824079B2 (en) Thin-film resistor (TFR) having a TFR element providing a diffusion barrier for underlying TFR heads
CN114730838A (zh) 使用薄膜电阻器(tfr)盖层作为蚀刻停止件和/或硬掩模在集成电路器件中形成的tfr
CN116325148A (zh) 一种具有为底层薄膜电阻器(tfr)头部提供扩散屏障的tfr元件的tfr
US11990257B2 (en) Thin film resistor (TFR) formed in an integrated circuit device using wet etching of a dielectric cap
US11824080B2 (en) Thin-film resistor (TFR) with displacement-plated TFR heads
US11600566B2 (en) Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals
US11670439B2 (en) Thin-film resistor (TFR) module
US11626474B2 (en) Thin-film resistor (TFR) with improved contacts
WO2022182382A1 (en) Integrated circuit e-fuse having an e-fuse element providing a diffusion barrier for underlying e-fuse terminals
CN116936523A (zh) 半导体器件
CN114730840A (zh) 使用氧化物盖层作为薄膜电阻器(tfr)蚀刻硬掩模在集成电路器件中形成tfr

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination