JP5165287B2 - 配線構造およびその製造方法 - Google Patents
配線構造およびその製造方法 Download PDFInfo
- Publication number
- JP5165287B2 JP5165287B2 JP2007168588A JP2007168588A JP5165287B2 JP 5165287 B2 JP5165287 B2 JP 5165287B2 JP 2007168588 A JP2007168588 A JP 2007168588A JP 2007168588 A JP2007168588 A JP 2007168588A JP 5165287 B2 JP5165287 B2 JP 5165287B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- opening
- insulating film
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011229 interlayer Substances 0.000 claims description 52
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 35
- 239000004065 semiconductor Substances 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 229910016570 AlCu Inorganic materials 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、配線構造およびその製造方法に関し、特に、多層の配線構造およびその製造方法に関する。
従来、多層の配線構造が知られている（たとえば、特許文献１参照）。
上記特許文献１には、１層目配線（第２配線）と、１層目配線上に形成された層間絶縁膜（第２層間絶縁膜）と、層間絶縁膜上に形成された２層目配線（第３配線）とにより構成された半導体装置の配線構造が開示されている。層間絶縁膜には、下端部から上端部までの開口幅が同じ大きさを有するビアが形成されるとともに、ビアには、２層目配線が充填されている。
しかしながら、上記特許文献１に開示された半導体装置の配線構造では、ビアの開口幅が下端部から上端部まで同じ大きさを有するので、２層目配線を形成する際のシャドウイング（成膜時に影となる部分の成長速度が累積的に小さくなる）効果により、ビアの内側面近傍に２層目配線の厚みが小さくなる部分が形成されるという問題点がある。すなわち、２層目配線によるビア部分の配線のカバレッジ（被覆性）が低下するという問題点がある。この場合、２層目配線のカバレッジの低下した部分では、電流密度が大きくなるので、エレクトロマイグレーション耐性が低下する。具体的には、２層目配線の厚みが小さくなる部分では、電流密度が大きくなることにより温度が上昇するので、断線する場合がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、多層の配線構造を有する場合において、上層配線による開口部のカバレッジが低下するのを抑制することが可能な配線構造およびその製造方法を提供することである。
上記目的を達成するために、この発明の配線構造は、第１配線と、第１配線上に形成されるとともに、第１開口部を有する第１層間絶縁膜と、第１層間絶縁膜を覆うように形成されるとともに、第１開口部と対応する領域に第１凹部が形成された第２配線と、第２配線を覆うように形成されるとともに、第２開口部を有する第２層間絶縁膜と、第２層間絶縁膜を覆うように形成された第３配線と、第１配線と第２配線とを電気的に接続するために設けられた接続部とを備え、第２開口部の内側面は、第１凹部と対応する領域に配置されるとともに、上端部近傍の開口幅が下方から上方に向かって大きくなるような形状に形成されており、接続部は、第１開口部の内部に形成されるとともに、第２凹部を有する第１接続部を含み、第１凹部は、第２凹部と対応する領域に形成されており、第１層間絶縁膜は、第１開口部の幅よりも小さい幅を有する第３開口部をさらに含み、接続部は、第３開口部の内部全体に充填された第２接続部を含み、第１開口部が、第２開口部の周縁部に設けられ、第３開口部が、第２開口部の内部に設けられている。
本発明では、上記のように、上端部近傍の開口幅が下方から上方に向かって大きくなるように形成された内側面を有する第２開口部を設けることによって、第３配線を形成する際のシャドウイング効果により、第２開口部の内側面近傍において第３配線の厚みが小さくなるのを抑制することができる。すなわち、第３配線による第２開口部のカバレッジが低下するのを抑制することができるので、第３配線のエレクトロマイグレーション耐性が低下するのを抑制することができる。具体的には、第３配線の厚みが小さくなるのを抑制した部分（第２開口部の内側面近傍部分）では、その部分における電流密度が大きくなるのを抑制することができる。その結果、第３配線の第２開口部の内側面近傍部分において、電流密度の増大に起因する温度の上昇を抑制することができるので、第３配線が断線するのを抑制することができる。
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の一実施形態による配線構造１００を適用した半導体装置５００の構造を示した断面図であり、図２は、図１に示した一実施形態による配線構造１００を説明するための斜視図である。
半導体装置５００では、図１に示すように、半導体素子（図示せず）が形成されたシリコン基板１の表面上に、配線構造１００を形成するための下地絶縁膜２が形成されている。下地絶縁膜２の表面上には、ＡｌＣｕまたはＡｌＳｉＣｕなどからなる配線３が形成されている。なお、配線３は、本発明の「第１配線」の一例である。
配線３の表面上には、ＳｉＯ２などからなる層間絶縁膜４が形成されている。この層間絶縁膜４は、厚みｔ１を有するとともに、ビア４ａおよび４ｂを有する。ビア４ａは、幅Ｗ１を有するとともに、ビア４ｂは、幅Ｗ１よりも小さい幅Ｗ２を有する。また、ビア４ａは、図２に示すように、平面的に見て矩形の環状を有するように溝状に形成されている。ビア４ｂは、ビア４ａによって囲まれる領域に複数（本実施形態では４つ）形成されている。なお、層間絶縁膜４は、本発明の「第１層間絶縁膜」の一例であり、ビア４ａおよび４ｂは、それぞれ、本発明の「第１開口部」および「第３開口部」の一例である。
ビア４ａおよび４ｂの内部には、図１に示すように、それぞれ、配線３と後述する配線６とを電気的に接続するためのプラグ５ａおよび５ｂが形成されている。このプラグ５ａおよび５ｂは、ＴｉＮ層と、ＴｉＮ層を介して形成されたＷ層とを含んでおり、同一のＴｉＮ層およびＷ層をビア４ａおよび４ｂ内に形成することにより形成されている。このＴｉＮ層は、ＳｉＯ２からなる層間絶縁膜４とＷ層との密着性の向上を図るとともに、Ｗ層をコンフォーマルに形成する（下地の形状に沿って成長させる）ために設けられている。プラグ５ａを構成する層（ＴｉＮ層およびＷ層）の合計厚みｔ２は、ビア４ａの幅Ｗ１の１／２よりも小さく、かつ、層間絶縁膜４の厚みｔ１よりも小さくなるように構成されている。また、プラグ５ａは、ビア４ａの内部に凹部５１ａを有するように形成される。プラグ５ｂは、ビア４ｂの内部全体に充填されている。なお、プラグ５ａおよび５ｂは、それぞれ、本発明の「第１接続部」および「第２接続部」の一例であり、凹部５１ａは、本発明の「第２凹部」の一例である。
図１に示すように、層間絶縁膜４、プラグ５ａおよび５ｂを覆うように、ＡｌＣｕまたはＡｌＳｉＣｕなどからなる配線６が形成されている。この配線６には、プラグ５ａの凹部５１ａと対応する領域の上方に凹部５１ａと対応する形状を有する凹部６ａが設けられている。なお、配線６は、本発明の「第２配線」の一例であり、凹部６ａは、本発明の「第１凹部」の一例である。
配線６を覆うように、ＳｉＯ２などからなる層間絶縁膜７が形成されている。この層間絶縁膜７は、ビア７ａを有する。ビア７ａは、幅（開口幅）Ｗ３を有し、配線６と後述する配線８とを電気的に接続するために設けられている。ビア７ａは、内側面７ｂが配線６の凹部６ａと対応する領域の上方に配置されている。また、ビア７ａの内側面７ｂは、上端部近傍７ｃの幅Ｗ３が下方から上方（矢印Ｚ方向）に向かって大きくなるように形成されている。また、ビア７ａの内側面７ｂは、丸みを持った断面形状を有する。なお、層間絶縁膜７は、本発明の「第２層間絶縁膜」の一例であり、ビア７ａは、本発明の「第２開口部」の一例である。
層間絶縁膜７を覆うように、ＡｌＣｕまたはＡｌＳｉＣｕなどからなる配線８が形成されている。この配線８には、ビア７ａと対応する領域の上方に凹部８ａが設けられている。なお、配線８は、本発明の「第３配線」の一例である。また、配線構造１００は、配線３、層間絶縁膜４、プラグ５ａ、５ｂ、配線６、層間絶縁膜７および配線８により構成されている。
図３〜図５は、本発明の一実施形態による配線構造１００を適用した半導体装置５００の製造プロセスを説明するための断面図である。
まず、図３に示すように、シリコン基板１の表面に半導体素子（図示せず）を形成するとともに、シリコン基板１の表面上に、下地絶縁膜２を形成する。
そして、スパッタ法を用いて、下地絶縁膜２の表面上にＡｌＣｕまたはＡｌＳｉＣｕからなる配線３を形成する。その後、配線３の表面上にＳｉＯ２からなる平坦性を有する層間絶縁膜４を形成する。
次に、フォトリソグラフィ技術およびエッチング技術を用いて、層間絶縁膜４の所定領域をパターニングする。これにより、幅Ｗ１を有するビア４ａ、および、幅Ｗ１よりも小さい幅Ｗ２を有するビア４ｂが形成される。
次に、図３に示すように、ビア４ａの内部にプラグ５ａを形成するとともに、ビア４ｂの内部にプラグ５ｂを形成する。具体的には、ＣＶＤ法またはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、配線３に接触するとともに層間絶縁膜４を覆うようにＴｉＮ層を形成する。そして、ＣＶＤ法を用いて、ＴｉＮ層上にＷ層をコンフォーマルに形成する。その後、ＣＭＰ法を用いて研磨を行う。この場合、ＴｉＮ層およびＷ層の合計厚みｔ２を、ビア４ａの幅Ｗ１の１／２よりも小さく、かつ、ビア４ｂの幅Ｗ２の１／２よりも大きくなるように設定することにより、ビア４ａおよび４ｂには、それぞれ、凹部５１ａを有するプラグ５ａと、ビア４ｂの内部全体に充填されたプラグ５ｂとが形成される。なお、凹部５１ａは、図２に示すように、溝状に形成される。
次に、図４に示すように、スパッタ法を用いて、層間絶縁膜４、プラグ５ａおよび５ｂを覆うように、ＡｌＣｕまたはＡｌＳｉＣｕからなる配線６を形成する。このとき、配線６には、プラグ５ａの凹部５１ａと対応する領域の上方に凹部５１ａと対応する形状を有する凹部６ａが形成される。すなわち、凹部６ａは、溝状に形成される。
次に、配線６を覆うように、ＳｉＯ２からなる層間絶縁膜７を形成する。具体的には、ＴＥＯＳを用いたＣＶＤ法によりＳｉＯ２層を形成した後、ＳＯＧ法を用いて、ＳｉＯ２層を形成する。このとき、層間絶縁膜７には、配線６の凹部６ａと対応する領域の上方に凹部６ａと対応する形状を有する窪んだ領域Ｒ１が形成される。
次に、図５に示すように、フォトリソグラフィ技術を用いて所定領域にレジスト膜３０を形成する。そして、レジスト膜３０をマスクとして、異方性エッチングにより層間絶縁膜７をパターニングする。これにより、層間絶縁膜７のうち、窪んだ領域Ｒ１（図４参照）の一部を含む領域Ｒ２が除去されることにより、ビア７ａが形成される。このとき、ビア７ａの内側面７ｂは、配線６の凹部６ａと対応する領域の上方に配置される。また、ビア７ａの内側面７ｂは、上端部近傍７ｃの幅Ｗ３（図１参照）が下方から上方に向かって大きくなるように形成される。その後、レジスト膜３０を除去する。
そして、図１に示すように、スパッタ法を用いて、層間絶縁膜７を覆うように、ＡｌＣｕまたはＡｌＳｉＣｕからなる配線８を形成する。このとき、配線８には、ビア７ａと対応する領域の上方に凹部８ａが形成される。
このようにして、本実施形態による配線構造１００を適用した半導体装置５００が形成される。
本実施形態では、上記のように、上端部近傍７ｃの幅Ｗ３が下方から上方（矢印Ｚ方向）に向かって大きくなるように形成された内側面７ｂを有するビア７ａを設けることによって、配線８を形成する際のシャドウイング（成膜時に影となる部分の成長速度が累積的に小さくなる）効果により、ビア７ａの内側面７ｂ近傍において配線８の厚みｔ３（図１参照）が小さくなるのを抑制することができる。すなわち、配線８によるビア７ａ部分の配線のカバレッジ（被覆性）が低下するのを抑制することができるので、配線８のエレクトロマイグレーション耐性が低下するのを抑制することができる。具体的には、配線８の厚みｔ３を有する部分（ビア７ａの内側面７ｂ近傍部分）では、ある程度の厚みを確保することができるので、その部分における電流密度が大きくなるのを抑制することができる。その結果、配線８のビア７ａの内側面７ｂ近傍において、電流密度の増大に起因する温度の上昇を抑制することができるので、配線８が断線するのを抑制することができる。したがって、配線構造１００では配線８のエレクトロマイグレーション耐性が低下するのを抑制することができるので、ＡｌＣｕまたはＡｌＳｉＣｕを用いて信頼性の高い配線８を得ることができる。また、ＡｌＣｕまたはＡｌＳｉＣｕを配線８として用いることにより、Ｃｕ配線を用いる場合に比べて、配線構造１００の製造コストを低くすることができる。
また、本実施形態では、凹部５１ａを有するプラグ５ａを設けることによって、配線６を形成する際に、凹部５１ａと対応する領域の上方に凹部６ａを形成することができる。また、層間絶縁膜７を形成する際に、凹部６ａと対応する領域の上方に窪んだ領域Ｒ１を形成することができる。このため、ビア７ａを形成する際に、窪んだ領域Ｒ１の一部を含む領域Ｒ２をエッチングにより除去することによって、上端部近傍７ｃの幅Ｗ３が下方から上方に向かって大きくなるような内側面７ｂを形成することができる。したがって、内側面７ｂの上端部近傍７ｃの幅Ｗ３が下方から上方に向かって大きくなるように形成する工程を別途設ける必要がないので、製造工程数が増加するのを抑制することができる。
また、本実施形態では、プラグ５ａを環状に形成することによって、プラグ５ｂと比べて、プラグ５ａと配線６との接触面積を大きくすることができるので、配線３と配線６との間の電気的な抵抗を小さくすることができる。
また、本実施形態では、平面的に見て環状の凹部５１ａを形成することによって、凹部５１ａの表面上に形成される配線６およびビア７ａに凹部５１ａの形状を反映させることができるので、ビア７ａの各辺における厚みｔ３が小さくなるのを抑制することができる。これにより、配線８によるビア７ａ部分の配線のカバレッジが低下するのをより抑制することができる。
また、本実施形態では、プラグ５ａの厚みｔ２を、ビア４ａの幅Ｗ１の１／２よりも小さく、かつ、層間絶縁膜４の厚みｔ１よりも小さくすることによって、プラグ５ａをコンフォーマルに形成した際に、容易に、凹部５１ａを形成することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記実施形態では、平面的に見て矩形の環状のビア４ａを形成するとともに、環状の凹部５１ａ、６ａを形成し、さらにビア７ａを形成する例を示したが、本発明はこれに限らず、たとえば、層間絶縁膜４に平面的に見て円環状のビアを形成することにより、プラグ５ａおよび配線６に平面的に見て円環状の凹部を形成するとともに、層間絶縁膜７に平面的に見て円形状のビアを形成してもよい。このように構成すれば、配線８によるビア部分の配線のカバレッジが低下するのをより抑制することができる。
また、上記実施形態では、ビア４ａ（プラグ５ａ）の内側に複数（４つ）のビア４ｂ（プラグ５ｂ）を形成する例を示したが、本発明はこれに限らず、ビア４ａ（プラグ５ａ）の内側に１つのビア４ｂ（プラグ５ｂ）を形成してもよい。また、ビア４ａ（プラグ５ａ）の外側にビア４ｂ（プラグ５ｂ）を形成してもよい。
また、上記実施形態では、ビア４ｂを形成するとともに、ビア４ｂの内部全体にプラグ５ｂを充填する例を示したが、本発明はこれに限らず、平面的に見て環状を有するように溝状にビアを形成するとともに、溝状のビアの内部全体にプラグを充填してもよい。
また、上記実施形態では、ＴｉＮ層およびＷ層を積層後、ＣＭＰ法を用いてプラグ５ａおよび５ｂを形成する例を示したが、本発明はこれに限らず、ＴｉＮ層およびＷ層を積層後、エッチバックすることによりプラグ５ａおよび５ｂを形成してもよい。
また、上記実施形態では、ビア７ａの内側面７ｂを配線６の凹部６ａと対応する領域の上方に配置する例を示したが、本発明はこれに限らず、ビア７ａの内側面７ｂの少なくとも一部を配線６の凹部６ａと対応する領域の上方に配置すればよい。
また、上記実施形態では、配線３、６および８を含む３層の配線構造１００を示したが、本発明はこれに限らず、４層以上の配線構造にも本発明を適用可能である。
３ 配線（第１配線）
４ 層間絶縁膜（第１層間絶縁膜）
４ａ ビア（第１開口部）
４ｂ ビア（第３開口部）
５ａ プラグ（第１接続部、接続部）
５ｂ プラグ（第２接続部、接続部）
６ 配線（第２配線）
６ａ 凹部（第１凹部）
７ 層間絶縁膜（第２層間絶縁膜）
７ａ ビア（第２開口部）
７ｂ 内側面
７ｃ 上端部近傍
８ 配線（第３配線）
５１ａ 凹部（第２凹部）
１００ 配線構造
４ 層間絶縁膜（第１層間絶縁膜）
４ａ ビア（第１開口部）
４ｂ ビア（第３開口部）
５ａ プラグ（第１接続部、接続部）
５ｂ プラグ（第２接続部、接続部）
６ 配線（第２配線）
６ａ 凹部（第１凹部）
７ 層間絶縁膜（第２層間絶縁膜）
７ａ ビア（第２開口部）
７ｂ 内側面
７ｃ 上端部近傍
８ 配線（第３配線）
５１ａ 凹部（第２凹部）
１００ 配線構造
Claims (3)
- 第１配線と、
前記第１配線上に形成されるとともに、第１開口部を有する第１層間絶縁膜と、
前記第１層間絶縁膜を覆うように形成されるとともに、前記第１開口部と対応する領域に第１凹部が形成された第２配線と、
前記第２配線を覆うように形成されるとともに、第２開口部を有する第２層間絶縁膜と、
前記第２層間絶縁膜を覆うように形成された第３配線と、
前記第１配線と前記第２配線とを電気的に接続するために設けられた接続部とを備え、
前記第２開口部の内側面は、前記第１凹部と対応する領域に配置されるとともに、上端部近傍の開口幅が下方から上方に向かって大きくなるような形状に形成されており、
前記接続部は、第１開口部の内部に形成されるとともに、第２凹部を有する第１接続部を含み、
前記第１凹部は、前記第２凹部と対応する領域に形成されており、
前記第１層間絶縁膜は、前記第１開口部の幅よりも小さい幅を有する第３開口部をさらに含み、
前記接続部は、前記第３開口部の内部全体に充填された第２接続部を含み、
前記第１開口部が、前記第２開口部の周縁部に設けられ、前記第３開口部が、前記第２開口部の内部に設けられている、配線構造。 - 前記第１開口部は、平面的に見て環状に形成されており、
前記第１凹部は、平面的に見て環状に形成されている、請求項１に記載の配線構造。 - 第１配線を形成する工程と、
前記第１配線上に第１層間絶縁膜を形成するとともに、前記第１層間絶縁膜に第１開口部を形成する工程と、
前記第１層間絶縁膜を覆うとともに、前記第１開口部と対応する領域に第１凹部が設けられるように第２配線を形成する工程と、
前記第２配線を覆うとともに、前記第１凹部と対応する領域に窪んだ領域が設けられるように第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜の前記窪んだ領域の一部を含む領域を除去することによって、内側面が前記第１凹部と対応する領域に配置されるとともに、前記内側面の上端部近傍の開口幅が下方から上方に向かって大きくなるような形状を有する第２開口部を形成する工程と、
前記第２層間絶縁膜を覆うように第３配線を形成する工程と、
前記第１開口部を形成する工程と、前記第２配線を形成する工程との間に、前記第１配線と前記第２配線とを電気的に接続するための接続部を形成する工程とを備え、
前記接続部を形成する工程は、前記第１開口部の内部に第２凹部を有する第１接続部を形成する工程を含み、
前記第１層間絶縁膜に第１開口部を形成する工程は、前記第１層間絶縁膜に前記第１開口部の幅よりも小さい幅を有する第３開口部を形成する工程を含み、
前記接続部を形成する工程は、前記第３開口部の内部全体に第２接続部を充填する工程を含み、
前記第１開口部を形成する工程は、前記第１開口部を前記第２開口部の周縁部に形成する工程を含み、前記第３開口部を形成する工程は、前記第３開口部を前記第２開口部の内部に形成する工程を含む、配線構造の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168588A JP5165287B2 (ja) | 2007-06-27 | 2007-06-27 | 配線構造およびその製造方法 |
| US12/147,122 US7851917B2 (en) | 2007-06-27 | 2008-06-26 | Wiring structure and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168588A JP5165287B2 (ja) | 2007-06-27 | 2007-06-27 | 配線構造およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009010083A JP2009010083A (ja) | 2009-01-15 |
| JP5165287B2 true JP5165287B2 (ja) | 2013-03-21 |
Family
ID=40159418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007168588A Active JP5165287B2 (ja) | 2007-06-27 | 2007-06-27 | 配線構造およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7851917B2 (ja) |
| JP (1) | JP5165287B2 (ja) |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190686A (ja) * | 1992-01-08 | 1993-07-30 | Seiko Epson Corp | 半導体装置 |
| JPH0684788A (ja) | 1992-09-01 | 1994-03-25 | Clarion Co Ltd | 半導体装置及びその製造方法 |
| JP3401805B2 (ja) * | 1992-10-31 | 2003-04-28 | ソニー株式会社 | Ａｌ系材料配線構造、半導体装置、及び配線構造形成方法 |
| US5933756A (en) | 1995-10-18 | 1999-08-03 | Ricoh Company, Ltd. | Fabrication process of a semiconductor device having a multilayered interconnection structure |
| JPH09172017A (ja) | 1995-10-18 | 1997-06-30 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US6291848B1 (en) * | 1999-01-13 | 2001-09-18 | Agere Systems Guardian Corp. | Integrated circuit capacitor including anchored plugs |
| US6221780B1 (en) * | 1999-09-29 | 2001-04-24 | International Business Machines Corporation | Dual damascene flowable oxide insulation structure and metallic barrier |
| US7186648B1 (en) * | 2001-03-13 | 2007-03-06 | Novellus Systems, Inc. | Barrier first method for single damascene trench applications |
| US6566242B1 (en) * | 2001-03-23 | 2003-05-20 | International Business Machines Corporation | Dual damascene copper interconnect to a damascene tungsten wiring level |
| US6930038B2 (en) * | 2001-05-23 | 2005-08-16 | United Microelectronics Corp. | Dual damascene partial gap fill polymer fabrication process |
| US6794293B2 (en) * | 2001-10-05 | 2004-09-21 | Lam Research Corporation | Trench etch process for low-k dielectrics |
| JP2003107721A (ja) | 2001-09-28 | 2003-04-09 | Nikon Corp | マイクロレンズの製造方法、物品の製造方法、レジスト層の加工方法、および、マイクロレンズ |
| US6806579B2 (en) * | 2003-02-11 | 2004-10-19 | Infineon Technologies Ag | Robust via structure and method |
| US7026714B2 (en) * | 2003-03-18 | 2006-04-11 | Cunningham James A | Copper interconnect systems which use conductive, metal-based cap layers |
| JP2005116756A (ja) | 2003-10-07 | 2005-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20060024958A1 (en) * | 2004-07-29 | 2006-02-02 | Abbas Ali | HSQ/SOG dry strip process |
| US20060024953A1 (en) * | 2004-07-29 | 2006-02-02 | Papa Rao Satyavolu S | Dual damascene diffusion barrier/liner process with selective via-to-trench-bottom recess |
| US7470929B2 (en) * | 2006-07-24 | 2008-12-30 | International Business Machines Corporation | Fuse/anti-fuse structure and methods of making and programming same |
-
2007
- 2007-06-27 JP JP2007168588A patent/JP5165287B2/ja active Active
-
2008
- 2008-06-26 US US12/147,122 patent/US7851917B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20090001590A1 (en) | 2009-01-01 |
| JP2009010083A (ja) | 2009-01-15 |
| US7851917B2 (en) | 2010-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6568994B2 (ja) | 半導体装置及びその製造方法 | |
| US8841749B2 (en) | Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method | |
| US9165883B2 (en) | Interconnection structure for an integrated circuit | |
| US8871638B2 (en) | Semiconductor device and method for fabricating the same | |
| US20090121356A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN107026148B (zh) | 半导体器件 | |
| JP2015133509A (ja) | 銅プラグを有する半導体デバイスとその形成方法 | |
| US9859335B1 (en) | Semiconductor device having memory cell structure | |
| CN103811415B (zh) | 具有改进的形貌控制的衬底通孔形成 | |
| US20140035159A1 (en) | Multilevel interconnect structures and methods of fabricating same | |
| EP2738827B1 (en) | MIMCAP structure in a semiconductor device package | |
| JP2002222811A (ja) | 半導体装置およびその製造方法 | |
| US20040195652A1 (en) | Semiconductor device having inductor | |
| JP5165287B2 (ja) | 配線構造およびその製造方法 | |
| JP4646591B2 (ja) | 半導体装置及びその製造方法 | |
| US9331015B2 (en) | Semiconductor device with a multilayer wire | |
| US20130168867A1 (en) | Method for forming metal line in semiconductor device | |
| TW202215606A (zh) | 包括自對準超級通孔的通孔結構及其製造方法 | |
| US20160064269A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2010141097A (ja) | 半導体装置及びその製造方法 | |
| KR101168507B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| JP2010171291A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5582879B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006324388A (ja) | 半導体装置およびその製造方法 | |
| US20060180934A1 (en) | Wiring structures for semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5165287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130325 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20130827 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |