JP2004207444A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004207444A JP2004207444A JP2002373882A JP2002373882A JP2004207444A JP 2004207444 A JP2004207444 A JP 2004207444A JP 2002373882 A JP2002373882 A JP 2002373882A JP 2002373882 A JP2002373882 A JP 2002373882A JP 2004207444 A JP2004207444 A JP 2004207444A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- led
- semiconductor device
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000010410 layer Substances 0.000 claims abstract description 225
- 239000010408 film Substances 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 239000011229 interlayer Substances 0.000 claims abstract description 52
- 239000012790 adhesive layer Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 239000012212 insulator Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 10
- 239000002356 single layer Substances 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000002131 composite material Substances 0.000 description 65
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000010931 gold Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000011701 zinc Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 phosphoric acid peroxide Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
- Die Bonding (AREA)
- Led Device Packages (AREA)
Abstract
【解決手段】半導体装置は、集積回路102を含むSi基板101と、この上に形成された層間絶縁膜103と、この上に形成された接着層104と、この上に形成された導通層105と、この上に貼り付けられたLEDエピタキシャルフィルム106と、LEDエピタキシャルフィルム106上からSi基板101の端子領域108に至る領域に形成された薄膜の個別配線層107とを有する。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、例えば、電子写真式プリンタに使用されるLEDプリントヘッドのような半導体装置に関する。
【0002】
【従来の技術】
図22は、従来のLEDプリントヘッド900の一部を概略的に示す斜視図であり、図22は、図23のLEDプリントヘッドに備えることができるLEDアレイチップの一例を概略的に示す平面図である。図示されたLEDプリントヘッド900は、基板901上に備えられたLEDアレイチップ902の電極パッド903と、基板901上に備えられた駆動ICチップ904の電極パッド905とをボンディングワイヤ906で接続した構造を持つ。
【0003】
また、下記の特許文献1には、薄膜構造の発光素子が開示されている。
【0004】
【特許文献1】
特開平10−063807号公報(図3から図6まで、図8、段落0021)
【0005】
【発明が解決しようとする課題】
しかしながら、図22及び図23に示されたLEDプリントヘッド900では、LEDアレイチップ902と駆動ICチップ904とをボンディングワイヤ906によって接続していたので、LEDアレイチップ902と駆動ICチップ904のそれぞれにワイヤボンド用の大きな(例えば、100μm×100μm)電極パッド903及び905を設ける必要があった。このため、LEDアレイチップ902及び駆動ICチップ904の面積を小さくすることが困難であり、その結果、材料コストを削減することが困難であった。
【0006】
また、LEDアレイチップ902において発光部907として機能する領域は、表面から5μm程度の深さの領域である。しかし、図22及び図23に示されたLEDプリントヘッド900では、安定したワイヤボンドの歩留まりを確保するために、LEDアレイチップ902の厚さは駆動ICチップ904の厚さ(例えば、250μm〜300μm)と同程度にする必要があった。このため、LEDプリントヘッド900においては、LEDアレイチップ902の材料コストを削減することが困難であった。
【0007】
さらにまた、特許文献1には、薄膜構造の発光素子が開示されているが、発光素子にはハンダボール用の電極パッドが備えられており、この電極パッドにハンダボールを介して個別電極が接続されている。このように、特許文献1の薄膜構造の発光素子は電極パッドを備えているので、その面積を縮小することが困難であった。
【0008】
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、小型化及び材料コストの低減を図ることができる半導体装置を提供することにある。
【0009】
【課題を解決するための手段】
本発明に係る半導体装置は、基板と、前記基板上に備えられ、半導体を主材料とする接着層と、半導体素子を含み、前記接着層上にボンディングされた半導体薄膜とを有する。
【0010】
【発明の実施の形態】
<第1の実施形態>
図1は、本発明の第1の実施形態に係るLED/駆動IC複合チップ100を概略的に示す平面図であり、図2は、図1のA2部を拡大して示す平面図である。また、図3は、図2のA3部を概略的に示す斜視図であり、図4は、図2をS4−S4線で切る面を概略的に示す断面図である。
【0011】
図1から図4までに示されるように、第1の実施形態に係るLED/駆動IC複合チップ100は、集積回路102を含むシリコン(Si)基板101と、このSi基板101上に形成された第1の層間絶縁膜103と、この第1の層間絶縁膜103上に形成され、半導体材料を主材料とする接着層104と、この接着層104上に形成された導通層105とを有する。また、LED/駆動IC複合チップ100は、導通層105上に貼り付けられた(ボンディングされた)シート状の半導体薄膜である複数のエピタキシャルフィルム(以下「LEDエピフィルム」と言う。)106と、LEDエピフィルム106上から集積回路102の個別端子領域108上に至る領域に形成され、LEDエピフィルム106と集積回路102とを電気的に接続する薄膜の個別配線層107とを有する。また、個別配線層107と導通層105との間及び個別配線層107と接着層104との間等のように絶縁が必要な箇所には、個別配線層107をLEDエピフィルム106及びSi基板101の一部から電気的に絶縁する第2の層間絶縁膜109(図4にのみ示す)が備えられている。
【0012】
LEDエピフィルム106のそれぞれは、1個のLED(発光部)として機能するように適宜半導体層を積層した構造を有し、例えば、へテロエピタキシャル層構造とすることができる。図1から図3までに示されるように、複数のLEDエピフィルム106は、等ピッチで1列に配列されている。ただし、複数のLEDエピフィルム106の配列は等ピッチに限定されない。また、複数のLEDエピフィルム106の列数も1列に限定されず、例えば、複数のLEDエピフィルム106の配列を、配列方向に直交する方向に規則的にずらしてもよい。また、LEDエピフィルム106の数は図示の個数に限定されない。LEDエピフィルム106の幅は、電極パッドを有する従来のLEDプリントヘッドの基板の幅(通常、400μm程度)よりも非常に小さい幅とすることができる。
【0013】
LEDエピフィルム106の厚さは、LEDの安定した特性(例えば、発光特性や電気特性)を確保するために十分な厚さである2μm程度とすることができる。このLEDエピフィルム106の厚さは、電極パッドを有する従来のLEDプリントヘッドの厚さ(通常、300μm程度)よりも非常に薄い厚さである。また、LEDエピフィルム106の厚さが厚くなると、個別配線層107に段切れが発生する確率が高くなる。このような不良の発生を回避するためには、LEDエピフィルム106の厚さを、約10μm以下にすることが望ましい。ただし、ポリイミド等の絶縁体材料を使って、段差領域を平坦化する等の方策を講ずることによって、LEDエピフィルム106の厚さを10μmを超える厚さにすることもできる。
【0014】
Si基板101は、集積回路102が作り込まれたモノリシックSi基板である。Si基板101の集積回路102には、複数のLEDを駆動させるための複数の駆動IC(駆動IC群)が含まれる。複数の駆動ICは、例えば、複数のLEDエピフィルム106のそれぞれに対向するように、配置されている。ただし、集積回路102には、複数の駆動ICの他に、LEDの点灯制御に共通に使用される回路も含まれる。Si基板101の厚さは、例えば、約300μmである。駆動IC群は、外部から送られて来た発光制御データに基づいてLEDの点灯・非点灯を制御する。
【0015】
第1の層間絶縁膜103は、例えば、酸化けい素(SiO2)膜及び窒化けい素(Si3N4)膜の内の少なくとも一方を含む単層又は多層構造とすることができる。第1の層間絶縁膜103は、LEDエピフィルム106を正常に動作させるために、Si基板101表面とLEDエピフィルム106とを電気的に絶縁する機能を担う。第1の層間絶縁膜103は、Si基板101表面の集積回路102が形成されている領域に隣接した、集積回路102が形成されていない領域上に形成されている。
【0016】
接着層104は、多結晶シリコン層又はアモルファスシリコン層等の半導体層である。接着層104は、例えば、化学的気相成長法(CVD法)により形成される。接着層104は第1の層間絶縁膜103との間に高い親和性を持つので、接着層104と第1の層間絶縁膜103との間に高い密着強度を持たせることができる。
【0017】
導通層105は、例えば、金やパラジウム等を材料とするメタル層とすることができる。接着層104は導通層105との間に高い親和性を持つので、接着層104と導通層105との間に高い密着強度を持たせることができる。導通層105の表面にはLEDエピフィルム106が貼り付けられている。導通層105は、その上に貼り付けられたLEDエピフィルム106を固定する機能と、LEDエピフィルム106の下面の共通端子領域(図示せず)とSi基板101の共通端子領域(例えば、グランド電位)とを電気的に接続する機能とを持つ。導通層105とLEDエピフィルム106内の共通端子領域との間には、オーミックコンタクトが形成されることが望ましい。導通層105と、Si基板101の共通端子領域(例えば、グランド電位)との電気的接続は、配線(図示せず)又は第1の層間絶縁膜103に設けられた開口部(図示せず)等を通して行うことができる。ここで、LEDエピフィルム106内の共通端子領域とは、導通層105と接するエピタキシャル層全面を示しており、本実施形態で具体的に述べれば、図4に示されるn型GaAs層111の共通電位側(n電極側)となる表面全面を意味する。また、Si基板101の共通端子領域とは、導通層105と接するSi基板の表面領域を示しており、本実施形態で具体的に述べれば、LEDを駆動するための共通電位側(n電極側)となる領域を意味する。なお、導通層105の厚さは、例えば、約100nm(=0.1μm)である。
【0018】
LEDエピフィルム106は、図4に示されるように、n型GaAs層111と、n型AlxGa1−xAs層112(0≦x≦1)と、p型AlyGa1−yAs層113(0≦y≦1)と、p型AlzGa1−zAs層114(0≦z≦1)と、p型GaAs層115とを順に積層させた構造を持つ。p型GaAs層115上には第2の層間絶縁膜109が形成されている。また、第2の層間絶縁膜109の開口部109a内において、p型GaAs層115上には個別配線層107が形成されている。なお、GaAs層111及びAlxGa1−xAs層112をp型とし、AlyGa1−yAs層113、AlzGa1−zAs層114、及びGaAs層115をn型としてもよい。また、GaAs層111の厚さは、約10nm(=約0.01μm)であり、AlxGa1−xAs層112の厚さは、約0.5μmであり、AlyGa1−yAs層113の厚さは、約1μmであり、AlzGa1−zAs層114の厚さは、約0.5μmであり、GaAs層115の厚さは、約10nm(=約0.01μm)である。この場合には、LEDエピフィルム106の厚さは、約2.02μmとなる。ただし、各層の厚さは、上記値に限定されない。また、上記各層のAl組成は、x>y且つz>y(例えば、x=z=0.4、y=0.1)とすることができる。また、LEDエピフィルム106の材料として、(AlxGa1−x)yIn1−yP(ここで、0≦x≦1且つ0≦y≦1である。)、GaN、AlGaN、InGaN等の他の材料を用いてもよい。
【0019】
個別配線層107は、LEDエピフィルム106の発光部上面と、Si基板101の集積回路102の個別端子領域108とのそれぞれを電気的に接続する。個別配線層107は、例えば、薄膜のメタル配線である。個別配線層107は、▲1▼金を含む単層又は積層のメタル層、例えば、金で構成された層(Au層)、チタンと白金と金の積層層(Ti/Pt/Au積層層)、金と亜鉛の積層層(Au/Zn積層層)、金・ゲルマニウム・ニッケルを含む層と金層との積層層(AuGeNi/Au積層層)、▲2▼パラジウムを含む単層又は積層のメタル層、例えば、パラジウムで構成された層(Pd層)、パラジウムと金の積層層(Pd/Au積層層)、▲3▼アルミニウムを含む単層又は積層のメタル層、例えば、アルミニウムで構成された層(Al層)、アルミニウムとニッケルの積層層(Al/Ni積層層)、▲4▼ポリシリコンで構成された層、▲5▼ITOやZnO等の導電性酸化物薄膜等とすることができる。また、個別配線層107においては、素子とのコンタクト部分の材料と、配線領域の材料とを別の材料で構成してもよい。その場合には、上記メタル材料や導電性酸化物材料を適宜組み合わせて使用することができる。個別配線層107は、フォトリソグラフィ技術を用いて一括形成することが望ましい。個別配線層107は、薄膜配線であるので、配線が長くなれば配線における電圧降下の影響が大きくなる。個別配線層107の幅が5μmであり、厚さが0.5μmであり、数mAの駆動電流を流す場合には、個別配線層107の長さは、約200μm以下にすることが望ましい。
【0020】
また、個別配線層107とLEDエピフィルム106の表面及び側面との間、個別配線層107と導通層105との間、個別配線層107と接着層104との間、個別配線層107とSi基板101の表面との間等のように電気的にショートしてはならない領域には、第2の層間絶縁膜109(図4に示す)が設けられ、正常な動作を確保できる構造になっている。第2の層間絶縁膜109は、例えば、酸化けい素(SiO2)膜及び窒化けい素(Si3N4)膜の内の少なくとも一方を含む単層又は多層構造とすることができる。第2の層間絶縁膜109の形成に際しては、先ず、LEDエピフィルム106を含む基板101全域にCVD法等を用いて絶縁膜を形成し、フォトリソグラフィ技術を用いてLEDエピフィルム106上及び集積回路102の個別端子領域108上にスルーホールを形成する。次に、金属層を全面に形成し、フォトリソグラフィ技術により金属層をパターニングすることにより、複数のLEDエピフィルム106と集積回路102の個別端子領域108とを接続する複数の個別配線層109を一度に形成することができる。
【0021】
次に、LEDエピフィルム106の製造プロセスを説明する。図5及び図6は、LEDエピフィルム106の製造プロセスを概略的に示す断面図である。
【0022】
LEDエピタキシャル層106a(剥離される前は「LEDエピタキシャル層106a」と記載し、剥離された後は「LEDエピフィルム106」と記載する。)の製造は、有機金属化学蒸着法(MOCVD法)や分子線エピタキシー法(MBE法)等によって行うことができる。LEDエピタキシャル層106aの製造に際しては、図5に示されるように、GaAs基板121上に、GaAsバッファ層122、(AlGa)InPエッチングストップ層123、及びAlAs剥離層124を順に成膜する。次に、AlAs剥離層124上に、GaAsコンタクト層111(n型GaAs層111)、AlGaAs下クラッド層112(n型AlxGa1−xAs層112)、AlGaAs活性層113(p型AlyGa1−yAs層113)、及びAlGaAs上クラッド層114(p型AlzGa1−zAs層114)、GaAsコンタクト層115(p型GaAs層115)を順に成膜する。LEDエピタキシャル層106aの剥離は、化学的リフトオフ法を用いて行うことができる。ここで、エッチングストップ層123を省くこともできる。
【0023】
次に、図6に示されるように、10%HF(弗化水素)液により、AlAs剥離層124を選択的に除去する。HF液のAlAs剥離層124に対するエッチング速度は、AlGaAs層112〜114、GaAs層111,115,121,122、及びエッチングストップ層123に対するエッチング速度に比べ格段に大きいので、AlAs剥離層124を選択的にエッチングすることができる。これにより、LEDエピフィルム106を、LEDエピフィルム製造用基板120から剥がすことが可能になる。このためには、図6に示されるように、各エピタキシャル層111〜115をエッチングし、溝125を形成しておく。溝125の形成は、溝形成領域レジスト等によりマスクをしておき、燐酸過水によりエッチングするフォトリソグラフィ工程により行う。燐酸過水は、AlGaAs層112〜114、GaAs層111,115,121,122は、エッチングするが、(AlGa)InPエッチングストップ層123に対するエッチング速度が遅いので、上面から溝125をエッチング形成する際に溝が基板121まで到達するのを防止することができる。溝125を形成した後、HF液によりエッチングすることにより、AlAs剥離層124をエッチングし、LEDエピフィルム106を剥離する。なお、図6には、AlAs剥離層124が残されている状態(エッチング途中)が示されているが、LEDエピフィルム106を保持した状態で、AlAs剥離層124は完全に除去される。AlAs剥離層124をエッチング除去した後、エッチング液が残留しないように純水による水洗処理を施す。LEDエピフィルム106の剥離に際して、LEDエピフィルムを支持及び保護する支持体をLEDエピフィルム106上に設けることができる。例えば、LEDエピフィルム106の上に支持体を設けた場合、LEDエピフィルム支持体表面を、例えば、真空吸着や光硬化性粘着シート(光照射により粘着性を失う粘着シート)等により吸着し所定の位置に移動することができる。
【0024】
図7は、第1の実施形態に係るLED/駆動IC複合チップを実装基板上に実装したLEDユニット130を概略的に示す斜視図である。
【0025】
図7に示されるように、LEDユニット130は、COB(Chip On Board)実装基板131と、この実装基板131上に備えられた複数のLED/駆動IC複合チップ100とを有する。複数のLED/駆動IC複合チップ100は、実装基板131上に絶縁ペースト又は導電性ペースト等の接着剤によって等間隔に実装される。複数のLED/駆動IC複合チップ100は、例えば、LEDエピフィルム106(即ち、LED)の配列がLEDユニット130の長手方向の全長にわたって、等ピッチで1列に配列されるように、実装基板131上に配置される。
【0026】
実装基板131には、LED/駆動IC複合チップ100のLEDを点灯制御するために必要な電力や制御信号(点灯データ)をLED/駆動IC複合チップ100の集積回路102(駆動IC群)に提供するための配線パターン(図示せず)及び電極パッド(図示せず)が備えられている。また、LED/駆動IC複合チップ100のSi基板101には、実装基板131から電力や制御信号を受け取るための電極パッド(図示せず)が備えられている。LEDユニット130には、実装基板131の電極パッドとLED/駆動IC複合チップ100のSi基板101上の電極パッドとを電気的に接続するボンディングワイヤを備えることができる。
【0027】
以上説明したように、第1の実施形態に係るLED/駆動IC複合チップ100によれば、LEDエピフィルム106上にワイヤボンディング用の電極パッドを備える必要がないので、装置の小型化及び材料コストの低減を図ることができる。
【0028】
また、第1の実施形態に係るLED/駆動IC複合チップ100によれば、Si基板101上に貼り付けられたLEDエピフィルム106とSi基板101に形成された集積回路102とをフォトリソグラフィ技術により形成された薄膜の個別配線層107により電気的に接続しているので、LEDエピフィルム106の厚さをワイヤボンドに対する強度を考慮して厚くする必要がない。このように、LEDエピフィルム106の厚さを薄くできるので、材料コストの低減を図ることができる。
【0029】
また、第1の実施形態に係るLED/駆動IC複合チップ100によれば、第1の層間絶縁膜103と導通層105との間に、第1の層間絶縁膜103を構成する絶縁体材料及び導通層106を構成する材料(例えば、金属材料)のいずれとも親和性がある多結晶シリコン等から構成される接着層104を介在させている。このため、第1の層間絶縁膜103と導通層105との間の強力な密着性、その結果、第1の層間絶縁膜103とLEDエピフィルム106との強力な密着性を得ることができ、装置の信頼性を確保することができる。
【0030】
<第2の実施形態>
図8は、本発明の第2の実施形態に係る半導体装置であるLED/駆動IC複合チップ200の一部を概略的に示す平面図である。また、図9は、図8をS9−S9線で切る面を概略的に示す断面図である。
【0031】
図8において、図2(第1の実施形態)の構成と同一又は対応する構成には、同じ符号を付す。図8に示されたLED/駆動IC複合チップ200は、導通層105上に複数個のLED(発光部)206aを含む長尺なLEDエピフィルム206を貼り付けた点が、導通層105上に1個のLEDを含む複数のLEDエピフィルム106を配列した第1の実施形態のLED/駆動IC複合チップ100と相違する。
【0032】
次に、第2の実施形態のLED/駆動IC複合チップ200の断面構造を説明する。図9に示されるように、LED/駆動IC複合チップ200は、Si基板101と、第1の層間絶縁膜103と、多結晶シリコン層又はアモルファスシリコン層等で構成される接着層104と、導通層105と、LEDエピフィルム206と、第2の層間絶縁膜209と、個別配線層207とを順に積層させた構造を持つ。図9に示されるように、LEDエピフィルム206は、n型GaAs層211と、n型AlxGa1−xAs層212(0≦x≦1)と、n型AlyGa1−yAs層213(0≦y≦1)と、n型AlzGa1−zAs層214(0≦z≦1)と、GaAs層215とを順に積層させた構造を持つ。また、GaAs層215の下方のn型AlyGa1−yAs層213及びn型AlzGa1−zAs層214にはZn拡散領域216が形成されている。GaAs層215とZn拡散領域216はp型領域となっている。
【0033】
n型GaAs層211の厚さは、約10nm(=約0.01μm)であり、n型AlxGa1−xAs層212の厚さは、約0.5μmであり、n型AlyGa1−yAs層213の厚さは、約1μmであり、n型AlzGa1−zAs層214の厚さは、約0.5μmであり、n型GaAs層215の厚さは、約10nm(=約0.01μm)である。この場合には、LEDエピフィルム206の厚さは、約2.02μmとなる。ただし、各層の厚さは、上記値に限定されない。また、LEDエピフィルム104の材料として、(AlxGa1−x)yIn1−yP(ここで、0≦x≦1且つ0≦y≦1である。)、GaN、AlGaN、InGaN等の他の材料を用いてもよい。
【0034】
また、上記各層のAl組成は、x>y且つz>y(例えば、x=z=0.4、y=0.1)とすることができる。Zn拡散領域216の拡散フロントは、n型AlyGa1−yAs層213の内部に位置するように構成することができる。このように構成することにより、pn接合を介して注入された少数キャリアは、n型AlyGa1−yAs層213内、及び、Zn拡散によってAlyGa1−yAs層213内に形成されたp型AlyGa1−yAs内に閉じ込められ、高い発光効率が得られる。即ち、図9に示されるような構造を採用することによって、LEDエピフィルム206の厚さを約2μmと薄くすることができ、発光効率を高くすることができる。なお、上記説明においては、エピタキシャル層としてダブルへテロ型に複数のエピタキシャル層を積層し、そこにZn拡散層による逆導電型不純物拡散領域を形成してホモ接合型としたLEDの製造方法を説明したが、シングルへテロ積層型或いは単層のエピタキシャル層からなるエピタキシャル層に拡散領域を形成したホモ接合型LEDとすることもできる。
【0035】
図10は、第2の実施形態に係るLED/駆動IC複合チップを実装基板上に実装したLEDユニット230を概略的に示す斜視図である。
【0036】
図10に示されるように、LEDユニット230は、実装基板231と、この実装基板231上に備えられた複数のLED/駆動IC複合チップ200とを有する。複数のLED/駆動IC複合チップ200は、実装基板231上に絶縁ペースト又は導電性ペースト等の接着剤によって等間隔に実装される。複数のLED/駆動IC複合チップ200は、例えば、LEDエピフィルム206のLEDの配列がLEDユニット230の長手方向の全長にわたって、等ピッチで1列に配列されるように、実装基板231上に配置される。
【0037】
以上説明したように、第2の実施形態に係るLED/駆動IC複合チップ200によっても、第1の実施形態と同様に、装置の小型化及び材料コストの低減を図ることができる。また、第1の層間絶縁膜103とLEDエピフィルム206との強力な密着性を得ることができ、装置の信頼性を確保することができる。
【0038】
なお、第2の実施形態において、上記以外の点は、上記第1の実施形態の場合と同じである。
【0039】
<第3の実施形態>
図11は、本発明の第3の実施形態に係る半導体装置であるLED/駆動IC複合チップ300の一部を概略的に示す平面図である。
【0040】
第3の実施形態に係るLED/駆動IC複合チップ300は、層間絶縁膜304が基板301のほぼ全面上に設けられた点、層間絶縁膜304上に各LEDに対応する電極パッド308を設けた点、各LED306aと各電極パッド308とを電気的に接続する薄膜の個別配線層307を備えた点が、上記第1又は第2の実施形態に係るLED/駆動IC複合チップと相違する。また、図11に示されるように、第3の実施形態に係るLED/駆動IC複合チップ300は、層間絶縁膜303上に形成された接着層304と、この接着層305上に形成された導通層305と、複数のLED306aを含み、導通層305上に貼り付けられた(ボンディングされた)シート状の半導体薄膜である複数のLEDエピフィルム306とを有する。電極パッド308は、駆動IC等との電気的な接続、例えば、フリップチップボンディングやワイヤボンディング等を行うためのパッドである。さらに、個別配線層307と導通層305との間及び個別配線層307と接着層304との間等のように絶縁が必要な箇所には他の層間絶縁膜(図示せず)が備えられている。
【0041】
なお、第3の実施形態において、上記以外の点は、第1又は第2の実施形態の場合と同じである。
【0042】
<第4の実施形態>
図12は、本発明の第4の実施形態に係る半導体装置であるLED/駆動IC複合チップ400の一部を概略的に示す断面図である。
【0043】
第4の実施形態に係るLED/駆動IC複合チップ400は、LEDエピフィルム406がSi基板401の集積回路402上に備えられている点が、LEDエピフィルム106がSi基板101の集積回路102形成領域に隣接する領域上に備えられている第1の実施形態と相違する。図12に示されるように、第4の実施形態に係るLED/駆動IC複合チップ400は、集積回路402を含むSi基板401と、このSi基板401上のほぼ全域に形成された第1の層間絶縁膜403とを有する。ここで、第1の層間絶縁膜403の表面は平坦化処理(例えば、CMP法による)されている。また、LED/駆動IC複合チップ400は、第1の層間絶縁膜403上に形成された接着層404と、この接着層404上に形成された導通層405と、この導通層405上に貼り付けられた(ボンディングされた)シート状の半導体薄膜であるLEDエピフィルム406とを有する。LEDエピフィルム406は、複数のLEDを有する長尺シート状のもの(第2の実施形態と同様の形態のもの)、及び1個のLEDを有するもの(第1の実施形態と同様の形態のもの)のいずれでもよい。さらに、LED/駆動IC複合チップ400は、上記第1及び第2の実施形態と同様に、第2の層間絶縁膜(図12には示さず)及び個別配線層(図12には示さず)を有する。
【0044】
なお、第4の実施形態において、上記以外の点は、第1から3までの実施形態の場合と同じである。
【0045】
<第5の実施形態>
図13は、本発明の第5の実施形態に係る半導体装置であるLED/駆動IC複合チップ500の一部を概略的に示す斜視図である。図13において、図3の構成と同一又は対応する構成には、同じ符号を付す。
【0046】
第5の実施形態に係るLED/駆動IC複合チップ500は、接着層104とLEDエピフィルム106との間に、導通層105(図3に示される)を備えていない点が、導通層105を備えている第1の実施形態のLED/駆動IC複合チップ100と相違する。第5の実施形態に係るLED/駆動IC複合チップ500によれば、第1の層間絶縁膜103とLEDエピフィルム106との間に、第1の層間絶縁膜103を構成する絶縁体材料及びLEDエピフィルム106を構成する材料(例えば、化合物半導体)のいずれとも親和性がある多結晶シリコン等から構成される接着層104を介在させたので、第1の層間絶縁膜103とLEDエピフィルム106との強力な密着性を得ることができ、装置の信頼性を確保することができる。
【0047】
なお、第5の実施形態において、上記以外の点は、第1から4までの実施形態の場合と同じである。
【0048】
<第6の実施形態>
図14は、本発明の第6の実施形態に係る半導体装置であるLED/駆動IC複合チップ600の一部を概略的に示す斜視図である。図15は、第6の実施形態に係るLED/駆動IC複合チップ600の一部を概略的に示す平面図であり、図16は、図15のA16部を拡大して示す斜視図である。
【0049】
図14から図16までに示されるように、第6の実施形態に係るLED/駆動IC複合チップ600は、絶縁体基板601と、この絶縁体基板601上に形成され、半導体材料を主材料とする複数の接着層604と、複数のLED606aを含み、接着層604上に貼り付けられた(ボンディングされた)シート状の半導体薄膜であるLEDエピフィルム606とを有する。また、LED/駆動IC複合チップ600は、絶縁体基板601上に形成された駆動集積回路602と、LED606a上から絶縁体基板601上を経由して駆動IC群を含む集積回路602上の個別端子領域608上に至る薄膜の個別配線層607(図16に示す)とを有する。個別配線層607の下には、必要に応じて第2の層間絶縁膜(図示せず)が備えられている。
【0050】
絶縁体基板601は、例えば、ガラス基板である。ただし、絶縁体基板601の材料として、樹脂やセラミック等の他の絶縁体を用いてもよい。接着層604は、第1の実施形態における接着層104と同じである。LEDエピフィルム606のそれぞれは、第2の実施形態で説明したLEDエピフィルムと同様の構造を持つ。また、LEDエピフィルム606を第1の実施形態で説明されたものと同様に、1個のLEDを含むLEDエピフィルムとしてもよい。個別配線層607の材質及び形成方法は、第1の実施形態で説明したものと同じである。
【0051】
図17は、第6の実施形態に係るLED/駆動IC複合チップ600の製造プロセスを示す平面図である。図17に示されるように、LED/駆動IC複合チップ600の製造に際しては、分割前のガラス基板601a上に接着層604になる多結晶シリコン層及び集積回路602になる多結晶シリコン層を一括形成する。多結晶シリコン層の形成に際しては、例えば、ガラス基板601a上の所定領域に、フォトリソグラフィ技術等を用いて、数百nm厚のSiO2層を形成し、その上に、比較的低い加熱温度の下、CVD法等を用いて、アモルファス状態のシリコン薄膜を形成する。次に、エキシマ・パルスレーザを照射するなどして、アモルファスシリコンの再結晶化を図り、多結晶シリコン層を得る。多結晶シリコンを主材料とする薄膜トランジスタを使った集積回路602、即ち、ポリシリコンTFT駆動回路の製造に際しては、多結晶シリコン層にトランジスタなどの回路要素を含む集積回路パターンを形成する。その後、ガラス基板601aを、分割予定ライン610で切断し、分割されたガラス基板601を得る。その後、接着層604上へのLEDエピフィルムのボンディング、第2の層間絶縁膜の形成、個別配線層の形成等を行う。ここで、ガラス基板601aを分割された基板601に分割する前に、LEDエピフィルムをボンディングすることもできる。
【0052】
以上説明したように、第6の実施形態に係るLED/駆動IC複合チップ600によれば、接着層604と集積回路602とを一括の工程で製造できるので、接着層604と集積回路602と位置関係を正確に位置決めすることができる。
【0053】
また、ガラス基板601a上に、接着層604と集積回路602とを一括形成できるので、製造コストの大幅な削減が可能になる。
【0054】
なお、第6の実施形態において、上記以外の点は、上記第1から第5までの実施形態の場合と同じである。
【0055】
<第7の実施形態>
図18は、本発明の第7の実施形態に係る半導体装置であるLED/駆動IC複合チップ700の一部を概略的に示す平面図である。また、図19は、第7の実施形態に係るLED/駆動IC複合チップ700の製造プロセスを示す平面図である。
【0056】
図18に示されるように、第7の実施形態に係るLED/駆動IC複合チップ700は、絶縁体基板701と、この絶縁体基板701上に形成された、半導体材料を主材料とする接着層704と、接着層704上に形成された導通層705と、複数のLED706aを含み、導通層705上に貼り付けられた(ボンディングされた)シート状の半導体薄膜であるLEDエピフィルム706とを有する。また、LED/駆動IC複合チップ700は、絶縁体基板701上に形成された駆動集積回路702と、LED706a上から絶縁体基板701上を経由して駆動IC群を含む集積回路702上の個別端子領域に至る薄膜の個別配線層(図示せず)とを有する。個別配線層の下には、必要に応じて層間絶縁膜(図示せず)が備えられている。
【0057】
絶縁体基板701、接着層704、導通層705、LEDエピフィルム706、集積回路702、個別配線層、層間絶縁膜の材質及び製造方法は、上記第1から第6までの実施形態の場合と同じである。
【0058】
以上説明したように、第7の実施形態に係るLED/駆動IC複合チップ700によれば、接着層と集積回路とを一括の工程で製造できるので、接着層と集積回路と位置関係を正確に位置決めすることができる。
【0059】
また、絶縁体基板上に、複数の導通層を一括の構成で形成でき、接着層と集積回路とを一括形成できるので、製造コストの大幅な削減が可能になる。
【0060】
<第8の実施形態>
図20は、本発明の第8の実施形態に係る半導体装置であるLED/駆動IC複合チップ800の一部を概略的に示す平面図である。
【0061】
図20に示されるように、第8の実施形態に係るLED/駆動IC複合チップ800は、絶縁体基板801と、この絶縁体基板801上に形成された、半導体材料を主材料とする複数の接着層804と、複数の接着層804のそれぞれの上に形成された導通層805と、複数のLED806aを含み、導通層805上に貼り付けられた(ボンディングされた)シート状の半導体薄膜であるLEDエピフィルム806とを有する。また、LED/駆動IC複合チップ800は、絶縁体基板801上に形成された駆動集積回路802と、LED806a上から絶縁体基板801上を経由して駆動IC群を含む集積回路802上の個別端子領域に至る薄膜の個別配線層(図示せず)とを有する。個別配線層の下には、必要に応じて層間絶縁膜(図示せず)が備えられている。
【0062】
絶縁体基板801、接着層804、導通層805、LEDエピフィルム806、集積回路802、個別配線層、層間絶縁膜の材質及び製造方法は、上記第1から第7までの実施形態の場合と同じである。
【0063】
以上説明したように、第8の実施形態に係るLED/駆動IC複合チップ800によれば、接着層と集積回路とを一括の工程で製造できるので、接着層と集積回路と位置関係を正確に位置決めすることができる。
【0064】
また、ガラス基板上に、複数の導通層を一括の構成で形成でき、接着層と集積回路とを一括形成できるので、製造コストの大幅な削減が可能になる。
【0065】
<本発明が適用されたLEDプリントヘッド>
図21は、本発明に係る半導体装置を組み込んだLEDプリントヘッド920を概略的に示す断面図である。図21に示されるように、LEDプリントヘッド920は、ベース部材921と、ベース部材921に固定されたLEDユニット922と、柱状の光学素子を多数配列したロッドレンズアレイ923と、ロッドレンズアレイ923を保持するホルダ924と、これらの構成921〜924を固定するクランプ925とを有する。LEDユニット922には、上記実施形態の半導体装置であるLED/駆動ICチップで発生した光はロッドレンズアレイ923を通して照射される。LEDプリントヘッド920は、電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
【0066】
<可能な変形例>
なお、上記実施形態においては、接着層上に導通層を備えた場合を説明したが、導通層は、ポリシリコンや、ITO、ZnO等の導電性酸化物等の金属以外の材料で構成してもよい。
【0067】
また、上記実施形態においては、Si基板上にLEDエピフィルムを貼り付けた場合を説明したが、基板材料には、アモルファスシリコン、単結晶シリコン、ポリシリコンの他、化合物半導体、有機半導体、及び絶縁体材料(ガラスやサファイヤ等)のような他の材料を用いることもできる。
【0068】
また、上記実施形態においては、半導体薄膜に備えられた半導体素子が、LEDである場合を説明したが、半導体素子は、レーザー等の他の発光素子、受光素子、ホール素子、及びピエゾ素子等のような他の素子であってもよい。
【0069】
また、上記実施形態においては、LEDエピフィルムがエピタキシャル層から構成された場合を説明したが、LEDエピフィルムに代えてエピタキシャル層ではない半導体薄膜を採用してもよい。
【0070】
【発明の効果】
以上に説明したように、本発明によれば、基板の端子領域を有する面上に半導体薄膜を貼り付け、これらを薄膜の個別配線層で電気的に接続する構造を採用したので、半導体装置の小型化及び材料コストの低減を図ることができるという効果がある。
【0071】
また、本発明によれば、第1の層間絶縁膜と導通層との間又は第1の層間絶縁膜と半導体薄膜との間に接着層を介在させたので、第1の層間絶縁膜と導通層との間又は第1の層間絶縁膜と半導体薄膜との間の強力な密着性を得ることができ、その結果、装置の信頼性を確保することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るLED/駆動IC複合チップを概略的に示す平面図である。
【図2】図1のA2部を拡大して示す平面図である。
【図3】図2のA3部を概略的に示す斜視図である。
【図4】図2をS4−S4線で切る面を概略的に示す断面図である。
【図5】第1の実施形態に係るLED/駆動IC複合チップのLEDエピフィルムの製造プロセス(その1)を概略的に示す断面図である。
【図6】第1の実施形態に係るLED/駆動IC複合チップのLEDエピフィルムの製造プロセス(その2)を概略的に示す断面図である。
【図7】第1の実施形態に係るLED/駆動IC複合チップを実装基板上に実装したLEDユニットを概略的に示す斜視図である。
【図8】本発明の第2の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。
【図9】図8をS9−S9線で切る面を概略的に示す断面図である。
【図10】第2の実施形態に係るLED/駆動IC複合チップを実装基板上に実装したLEDユニットを概略的に示す斜視図である。
【図11】本発明の第3の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。
【図12】本発明の第4の実施形態に係るLED/駆動IC複合チップを概略的に示す断面図である。
【図13】本発明の第5の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す斜視図である。
【図14】本発明の第6の実施形態に係るLED/駆動IC複合チップを概略的に示す斜視図である。
【図15】第6の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。
【図16】第6の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す斜視図である。
【図17】第6の実施形態に係るLED/駆動IC複合チップの製造プロセスを概略的に示す平面図である。
【図18】本発明の第7の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。
【図19】第7の実施形態に係るLED/駆動IC複合チップの製造プロセスを概略的に示す平面図である。
【図20】本発明の第8の実施形態に係るLED/駆動IC複合チップの一部を概略的に示す平面図である。
【図21】本発明に係る半導体装置を組み込んだLEDプリントヘッドを概略的に示す断面図である。
【図22】従来のLEDプリントヘッドの一部を概略的に示す斜視図である。
【図23】図22のLEDプリントヘッドに備えられたLEDアレイチップの一部を示す平面図である。
【符号の説明】
100,200,300,400,500,600,700,800 LED/駆動IC複合チップ、
101,301,401,601,701 Si基板、
102,402,602 集積回路、
103,303,403 第1の層間絶縁膜、
104,304,404,604,704,804 接着層、
105,305,405,705,805 導通層、
106,206,306,406,606,706,806 エピタキシャルフィルム(LEDエピフィルム)、
106a 半導体エピタキシャル層、
107,207,307,607 個別配線層、
108 集積回路の個別端子領域、
109,209 第2の層間絶縁膜、
109a 第2の層間絶縁膜の開口部、
111 GaAsコンタクト層(n型GaAs層)、
112 AlGaAs下クラッド層(n型AlxGa1−xAs層)、
113 AlGaAs活性層(p型AlyGa1−yAs層)、
114 AlGaAs上クラッド層(p型AlzGa1−zAs層)、
115 GaAsコンタクト層(p型GaAs層)、
120 LEDエピフィルム形成用基板、
121 GaAs基板、
122 GaAsバッファ層、
123 (AlGa)InPエッチングストップ層、
124 AlAs剥離層、
125 溝、
130,230 LEDユニット、
131,231 実装基板、
206a,306a LED、
211 n型GaAs層、
212 n型AlxGa1−xAs層、
213 n型AlyGa1−yAs層、
214 n型AlzGa1−zAs層、
215 n型GaAs層、
216 Zn拡散領域、
308 電極パッド、
601a 絶縁体基板、
610 分割予定ライン、
701a 分割前のガラス基板、
920 LEDプリントヘッド、
922 LEDユニット、
923 ロッドレンズアレイ。
Claims (19)
- 基板と、
前記基板上に備えられ、半導体を主材料とする接着層と、
半導体素子を含み、前記接着層上にボンディングされた半導体薄膜と
を有することを特徴とする半導体装置。 - 前記基板が、集積回路を含む半導体基板であることを特徴とする請求項1に記載の半導体装置。
- 前記基板と前記接着層との間に、第1の層間絶縁膜を介在させたことを特徴とする請求項1又は2のいずれかに記載の半導体装置。
- 前記第1の層間絶縁膜が、酸化けい素膜及び窒化けい素膜の内の少なくとも一方を含む単層又は多層構造であることを特徴とする請求項3に記載の半導体装置。
- 前記半導体薄膜が、前記集積回路が形成された領域に隣接する領域上に備えられたことを特徴とする請求項1から4までのいずれかに記載の半導体装置。
- 前記半導体薄膜が、前記集積回路が形成された領域上に備えられたことを特徴とする請求項3又は4のいずれかに記載の半導体装置。
- 前記基板が、絶縁体基板であることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁体基板が、ガラス、樹脂、セラミックの内のいずれかの材料で構成されたことを特徴とする請求項7に記載の半導体装置。
- 前記絶縁体基板上に、集積回路が備えられたことを特徴とする請求項7又は8のいずれかに記載の半導体装置。
- 前記接着層と前記半導体薄膜との間に導電性材料で構成された導通層を介在させたことを特徴とする請求項1から9までのいずれかに記載の半導体装置。
- 前記接着層が、多結晶シリコン層又はアモルファスシリコンのいずれかであることを特徴とする請求項1から10までのいずれかに記載の半導体装置。
- 前記半導体薄膜上から前記集積回路上に至る領域に形成され、前記半導体素子と前記集積回路とを電気的に接続する薄膜の個別配線層を有することを特徴とする請求項2から11までのいずれかに記載の半導体装置。
- 前記個別配線層を前記半導体薄膜及び前記基板の一部から電気的に絶縁する第2の層間絶縁膜を有することを特徴とする請求項12に記載の半導体装置。
- 前記第2の層間絶縁膜が、酸化けい素膜及び窒化けい素膜の内の少なくとも一方を含む単層又は多層構造であることを特徴とする請求項13に記載の半導体装置。
- 前記第1の層間絶縁膜上に、前記個別配線層に接続された電極パッドを備えたことを特徴とする請求項12から14までのいずれかに記載の半導体装置。
- 前記半導体薄膜が、化合物半導体薄膜であることを特徴とする請求項1から15までのいずれかに記載の半導体装置。
- 前記半導体素子が、発光素子、受光素子、ホール素子、及びピエゾ素子の内のいずれかの素子であることを特徴とする請求項1から16までのいずれかに記載の半導体装置。
- 前記半導体薄膜に、前記半導体素子が等ピッチで複数個配列されていることを特徴とする請求項1から17までのいずれかに記載の半導体装置。
- 前記半導体薄膜に、前記半導体素子が1個備えられていることを特徴とする請求項1から17までのいずれかに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373882A JP3813123B2 (ja) | 2002-12-25 | 2002-12-25 | 半導体装置及びledヘッド |
US10/734,676 US7122834B2 (en) | 2002-12-25 | 2003-12-15 | Semiconductor apparatus having adhesion layer and semiconductor thin film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373882A JP3813123B2 (ja) | 2002-12-25 | 2002-12-25 | 半導体装置及びledヘッド |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004207444A true JP2004207444A (ja) | 2004-07-22 |
JP2004207444A5 JP2004207444A5 (ja) | 2005-07-28 |
JP3813123B2 JP3813123B2 (ja) | 2006-08-23 |
Family
ID=32677274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002373882A Expired - Fee Related JP3813123B2 (ja) | 2002-12-25 | 2002-12-25 | 半導体装置及びledヘッド |
Country Status (2)
Country | Link |
---|---|
US (1) | US7122834B2 (ja) |
JP (1) | JP3813123B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006253370A (ja) * | 2005-03-10 | 2006-09-21 | Oki Data Corp | 半導体装置、プリントヘッド、及びそれを用いた画像形成装置 |
JP2007081081A (ja) * | 2005-09-14 | 2007-03-29 | Oki Data Corp | 3端子スイッチアレイ、3端子スイッチアレイ装置、半導体複合装置、および画像形成装置 |
JP2010162890A (ja) * | 2008-12-18 | 2010-07-29 | Fuji Xerox Co Ltd | 発光素子ヘッドおよび画像形成装置 |
JP2011054760A (ja) * | 2009-09-02 | 2011-03-17 | Oki Data Corp | 半導体複合装置、この製造方法、光プリントヘッド及び画像形成装置 |
US8174031B2 (en) | 2008-08-13 | 2012-05-08 | Fuji Xerox Co., Ltd. | Light-emitting element chip, exposure device and image forming apparatus |
JP2012089882A (ja) * | 2012-01-20 | 2012-05-10 | Fuji Xerox Co Ltd | 論理演算回路、発光素子チップ、露光装置および画像形成装置 |
JP2015126189A (ja) * | 2013-12-27 | 2015-07-06 | 株式会社沖データ | 半導体装置、半導体装置の製造方法、光プリントヘッド及び画像形成装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004047691A (ja) * | 2002-07-11 | 2004-02-12 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置、及び電子機器 |
KR100638819B1 (ko) * | 2005-05-19 | 2006-10-27 | 삼성전기주식회사 | 광추출효율이 개선된 수직구조 질화물 반도체 발광소자 |
DE102006015606A1 (de) * | 2006-04-04 | 2007-10-18 | Noctron Holding S.A. | Halbleiter-Leuchtmittel und Leuchtpaneel mit solchen |
JP4302720B2 (ja) * | 2006-06-28 | 2009-07-29 | 株式会社沖データ | 半導体装置、ledヘッド及び画像形成装置 |
JP2008235318A (ja) * | 2007-03-16 | 2008-10-02 | Oki Data Corp | 窒化物半導体ウェハ及び薄膜半導体装置の製造方法 |
CN101690403A (zh) * | 2007-07-04 | 2010-03-31 | 旭硝子欧洲平板玻璃股份有限公司 | 玻璃产品 |
US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
US9646869B2 (en) * | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
CN107424913A (zh) * | 2011-08-15 | 2017-12-01 | 阿卜杜拉国王科技大学 | 用于生产机械柔性的硅基底的方法 |
WO2014021850A1 (en) * | 2012-07-31 | 2014-02-06 | Hewlett-Packard Development Company, L.P. | Thin film stack |
US9881962B2 (en) * | 2013-12-10 | 2018-01-30 | Sony Corporation | Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof |
CN103791439B (zh) * | 2014-01-27 | 2015-05-06 | 上海三思电子工程有限公司 | 新型led照明装置 |
US11114423B2 (en) | 2015-12-01 | 2021-09-07 | Sharp Kabushiki Kaisha | Image-forming element |
CN110100318B (zh) | 2016-12-22 | 2022-04-15 | 夏普株式会社 | 显示装置及制造方法 |
CN107293627A (zh) * | 2017-07-25 | 2017-10-24 | 中国南玻集团股份有限公司 | 一种阻隔膜及其制备方法 |
JP6431631B1 (ja) | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | 半導体素子の製造方法 |
JP6836022B2 (ja) | 2018-12-10 | 2021-02-24 | 株式会社フィルネックス | 半導体基板、半導体基板の製造方法及び半導体素子の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5211761A (en) * | 1990-06-29 | 1993-05-18 | Sanyo Electric Co., Ltd. | Photovoltaic device and manufacturing method thereof |
US5081513A (en) * | 1991-02-28 | 1992-01-14 | Xerox Corporation | Electronic device with recovery layer proximate to active layer |
JPH1063807A (ja) | 1996-08-23 | 1998-03-06 | Hitachi Ltd | カード型情報制御装置 |
WO1999030370A1 (fr) * | 1997-12-09 | 1999-06-17 | Seiko Epson Corporation | Dispositif a semi-conducteur et procede de fabrication, dispositif electro-optique et procede de fabrication, et appareil electronique y ayant recours |
JP2001056403A (ja) * | 1999-06-10 | 2001-02-27 | Canon Inc | ロッドレンズアレイ及びそれを用いた画像形成装置 |
JP2001111109A (ja) * | 1999-10-07 | 2001-04-20 | Sharp Corp | 窒化ガリウム系化合物半導体発光素子 |
TW497277B (en) * | 2000-03-10 | 2002-08-01 | Toshiba Corp | Semiconductor light emitting device and method for manufacturing the same |
US6429070B1 (en) * | 2000-08-30 | 2002-08-06 | Micron Technology, Inc. | DRAM cell constructions, and methods of forming DRAM cells |
-
2002
- 2002-12-25 JP JP2002373882A patent/JP3813123B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-15 US US10/734,676 patent/US7122834B2/en not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006253370A (ja) * | 2005-03-10 | 2006-09-21 | Oki Data Corp | 半導体装置、プリントヘッド、及びそれを用いた画像形成装置 |
JP4601464B2 (ja) * | 2005-03-10 | 2010-12-22 | 株式会社沖データ | 半導体装置、プリントヘッド、及びそれを用いた画像形成装置 |
JP2007081081A (ja) * | 2005-09-14 | 2007-03-29 | Oki Data Corp | 3端子スイッチアレイ、3端子スイッチアレイ装置、半導体複合装置、および画像形成装置 |
US7923737B2 (en) | 2005-09-14 | 2011-04-12 | Oki Data Corporation | Three-terminal switch array device, combined semiconductor device, and image forming apparatus |
US8174031B2 (en) | 2008-08-13 | 2012-05-08 | Fuji Xerox Co., Ltd. | Light-emitting element chip, exposure device and image forming apparatus |
JP2010162890A (ja) * | 2008-12-18 | 2010-07-29 | Fuji Xerox Co Ltd | 発光素子ヘッドおよび画像形成装置 |
US8134585B2 (en) | 2008-12-18 | 2012-03-13 | Fuji Xerox Co., Ltd. | Light-emitting element head, image forming apparatus and light-emission control method |
JP2011054760A (ja) * | 2009-09-02 | 2011-03-17 | Oki Data Corp | 半導体複合装置、この製造方法、光プリントヘッド及び画像形成装置 |
JP2012089882A (ja) * | 2012-01-20 | 2012-05-10 | Fuji Xerox Co Ltd | 論理演算回路、発光素子チップ、露光装置および画像形成装置 |
JP2015126189A (ja) * | 2013-12-27 | 2015-07-06 | 株式会社沖データ | 半導体装置、半導体装置の製造方法、光プリントヘッド及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3813123B2 (ja) | 2006-08-23 |
US20040130015A1 (en) | 2004-07-08 |
US7122834B2 (en) | 2006-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3813123B2 (ja) | 半導体装置及びledヘッド | |
JP4097510B2 (ja) | 半導体装置の製造方法 | |
JP5415191B2 (ja) | 半導体複合装置、光プリントヘッド、及び画像形成装置 | |
JP5415190B2 (ja) | 半導体装置、光プリントヘッド、及び画像形成装置 | |
USRE43411E1 (en) | Series connection of two light emitting diodes through semiconductor manufacture process | |
US7285801B2 (en) | LED with series-connected monolithically integrated mesas | |
JP4925726B2 (ja) | 発光ダイオードの製造方法 | |
JP4179866B2 (ja) | 半導体複合装置及びledヘッド | |
JP2004207325A (ja) | 半導体装置 | |
JP2010238845A (ja) | 半導体装置の製造方法、半導体装置、及び、半導体複合装置 | |
KR20100108906A (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
JP3824497B2 (ja) | 発光素子アレイ | |
KR20010088929A (ko) | AlGaInN계 반도체 LED 소자 및 그 제조 방법 | |
US10763641B2 (en) | Method of manufacturing light emitting device | |
JP4573867B2 (ja) | 半導体装置 | |
KR101115533B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
JP2005079369A (ja) | 半導体複合装置の製造方法 | |
JP4382902B2 (ja) | Ledアレイおよびその製造方法 | |
JP3784267B2 (ja) | Ledアレイ | |
JP2001339060A (ja) | 半導体発光装置 | |
JP2009290232A (ja) | 半導体複合装置の製造方法 | |
JP2010056193A (ja) | 半導体装置 | |
TWI423470B (zh) | 一種製造高散熱發光元件的方法 | |
JP2002111050A (ja) | 半導体発光装置及びそれを用いた光プリンタヘッド | |
JP2001185759A (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3813123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |