JP2015146431A - オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法 - Google Patents

オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法 Download PDF

Info

Publication number
JP2015146431A
JP2015146431A JP2015042063A JP2015042063A JP2015146431A JP 2015146431 A JP2015146431 A JP 2015146431A JP 2015042063 A JP2015042063 A JP 2015042063A JP 2015042063 A JP2015042063 A JP 2015042063A JP 2015146431 A JP2015146431 A JP 2015146431A
Authority
JP
Japan
Prior art keywords
semiconductor
sealing material
layer
semiconductor element
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015042063A
Other languages
English (en)
Other versions
JP6001114B2 (ja
Inventor
レル アルフレート
Alfred Lell
レル アルフレート
ミヒャエル　フェーラー
Michael Fehrer
フェーラー ミヒャエル
シュレンカー ティルマン
Tilman Schlenker
シュレンカー ティルマン
タウツ ゼンケ
Tautz Soenke
タウツ ゼンケ
ウーヴェ　シュトラウス
Uwe Straus
シュトラウス ウーヴェ
マーティン　ミュラー
Martin Mueller
ミュラー マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2015146431A publication Critical patent/JP2015146431A/ja
Application granted granted Critical
Publication of JP6001114B2 publication Critical patent/JP6001114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Light Receiving Elements (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】改善されたオプトエレクトロニクス素子およびその製造方法を提供する。【解決手段】本発明で提供されるのは、動作時に光を放射するかまたは受光するのに適した活性領域（３）を有する少なくとも１つのオプトエレクトロニクス的に活性な無機半導体素子（１０）と、少なくとも１つの表面領域（７）に原子間堆積によって被着したシーリング材料（６）とを有する素子であり、このシーリング材料により、上記表面領域（７）が気密に覆われる。さらに本発明ではオプトエレクトロニクス素子を製造する方法が提供される。【選択図】図１

Description

ここに示されているのは、オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法である。
発光ダイオード（ＬＥＤ）、端面放射型レーザ、垂直放射形レーザ（VCSEL）、レーザアレイ、フォトダイオード、太陽電池、フォトトランジスタなどのオプトエレクトロニクス素子は、照明技術、プロジェクション、データ記憶、印刷技術、エネルギ産出および他の多くの応用分野におけるキーコンポーネントとしてますます使用されるようになって来ている。
AlInGaN，InGaAlPおよびAlGaAsの材料システムをベースにすれば、放射または検出型の半導体素子に対し、紫外線から赤外線までに至る全スペクトル領域をカバーすることができる。
殊に上記の半導体システムをベースにした光源は、例えば白熱電気またはハロゲン光源などの競合する解決手段アプローチに比べると、コンパクトであることと寿命が長いという利点を有している。
例えば携帯電話におけるＬＥＤまたはレーザプロジェクションユニットの組み込みまたはプロジェクションディスプレイの背面照明への組み込みなどの革新的な技術的発展では、つねに一層コンパクトかつ殊に一層薄く平らな形状が要求され、さらにこれらの形状をコスト的に有利に製造できるようにしたい。ここで今日の技術はその限界にぶつかっている。その理由は、市場によって要求される超小型、長寿命かつコスト的に有利に製造可能な半導体光源または半導体受光器は、現在のふつうの技術では十分に実現できないからである。
保護されることなく種々の環境条件で動作する半導体素子は、故障率が高くなる傾向がある。研究によって証明することができたのは、半導体表面における酸素および／または湿気が、相応する構成部分の劣化に結び付くことである。
例えば、M. Okayasu等による"Facet oxidation of InGaAs/GaAs strained quantum-well lasers", J. Appl, Phys., Vol. 69, 1991の第8346頁に記載されているように、端面放射型のＧａＡｓレーザでは、レーザ端面の光誘導の酸化によって吸収損失が発生し、ひいては温度上昇が発生し、この温度上昇により、最終的にはレーザ端面が熱破壊され（cathastrophic optical damage）、ひいては部材の故障にも結びつき得るのである。
400nmの波長近くに放射領域を有するAlInGaNレーザでは、湿気の中での動作時に構成部材の大きな劣化が観察されている。このことは、V. Kuemmler等による"Gradual facet degradation of （Al,In）GaN quantum well lasers"，Appl. Phys. Lett.，Vol. 84（16），第2989頁（2004）およびT. Schoedl等による"Facet degradation of （AI,In）GaN heterostructure laser diodes"，Phys. Stat. Sol. （a），Vol. 201（12），第2635ないし2638頁（2004）等に記載されている通りである。
T. M. Smeeton等による刊行物"Atomic force microscopy of cleaved facets in III-V-Nitride Laser Diodes grown on free-standing GaN Substrates"，Appl. Phys. Lett.，Vol. 88, 041910 （2006）等に記載されているように原子間力顕微鏡法（atomic force microscopy）を用いた研究により、第III族窒化物のレーザ端面において酸化物層が形成されることが証明されており、この層の厚さは、下にある半導体層の各組成に依存する。
材料システムAlGaAs，InGaAlPおよび AlInGaNのＬＥＤでは、障害を及ぼす環境条件を低減するため、これらはふつう、導電性接着剤を用いて導体フレームに接着され、シリコーン樹脂またはエポキシ樹脂によってポッティングされる。しかしながら種々異なる問題が障害に結び付き得るのである。例えば、チップエッジまたはメサエッジ、殊にpn接合部の領域において漏れ電流路が発生する危険性がある。この漏れ電流路は、経年変化作用または静電放電による障害、すなわちいわゆるＥＳＤ障害（ＥＳＤ："electrostatic discharge"）に結びつき得るのである。このような損傷は、例えば導電性接着剤から金属粒子が移動することによって発生し得る。
ＬＥＤにおいてこの問題に対処するためにしばしば行われているのは、活性ゾーンのクリティカルな側面をいわゆるメサ技術によってエッチングし、誘電性パッシベーション層によって保護することである。ここでは気相からの化学的デポジション（ＣＶＤ，"chemical vapor deposition"）、蒸着、スパッタリングなどのコーティング法が使用される。
しかしながらふつう使用される上記の方法によってデポジットされる層は、例えば、急峻かつ部分的に不規則に形成されるエッジをすべての側から均一に覆うことに十分に成功してないという欠点を有するのである。さらにこれらのデポジットした上記の層は、組み込まれた残留ガス、汚染物または組み込まれた空所により、マイクロキャビティを有することが多い。パッシベーション層またはミラー層のこのような多孔構造により、例えば酸素および湿気が、クリティカルな半導体表面に達して、上記の構造部分の故障が発生し得るのである。
ふつうの材料システムAlGaAs，InGaAlPおよびAlInGaNの半導体レーザにおいても通例、反射防止層、パッシベーション層または誘電性高反射性層が、影響を受けやすいレーザ端面に載置される。このコーティングは一般的にはコーティング材料の化学的な気相成長デポジット、蒸着またはスパッタリングによって行われ、このことは、例えば刊行物T. Mukai等による"Current Status and future prospects of GaN-based LEDs and LDs"，Phys. Stat. Sol（a），Vol. 201（12），第2712ないし2716頁（2004）およびS. Ito等による"AlGalnN violet laser diodes grown on GaN Substrates with low aspect ratio"，Phys. Stat. Sol.（a），Vol. 200（1），第131ないし134頁（2003）に記載されている。
レーザダイオードにおける湿気または酸素による故障を回避するため、例えばAlInGaNレーザダイオードは、保護ガスの下で気密のＴＯベースのケーシングに、例えばケーシングT038，T056およびT090に入れられる。この方法における欠点の１つは、付加コストを伴う高い取り付けコストであり、別の１つは、上記のケーシングの漏れおよび／またはケーシングに残留した湿気による損傷を阻止できず、ひいてはレーザダイオードの故障を阻止できないことである。
レーザダイオードを気密のケーシングに封入して構成部材の安定性を高めるためのコストがかかるが不十分であることが多いこのような手段は、付加的に大きな欠点を有する。すなわち、この手段には、構造上のサイズの点から見た場合に小型化が制限され、また別の光学コンポーネントの組み込みの点から見た場合にフレキシビリティが小さいのである。
したがって本発明の特定の実施形態の少なくとも１つの課題は、上記の欠点を回避することのできるオプトエレクトロニクス素子を提供することである。特定の実施形態の別の１つの課題は、オプトエレクトロニクス素子の製造方法を提供することである。
これらの課題は、独立請求項の特徴部分に記載されている特徴的構成を有する対象物および方法によって解決される。上記の方法および対象物の有利な実施形態および発展形態は、独立請求項に記載されており、さらに以下の説明および図面から明らかになる。
少なくとも１つの実施形態によれば、オプトエレクトロニクス素子は、例えば、動作時に光を放射するまたは受光するのに適した活性領域を備えた、少なくとも１つのオプトエレクトロニクス的に活性な無機半導体素子を有する。この半導体素子は、原子層堆積によってシーリング材料が被着された少なくとも１つの表面領域を有し、ここではこのシーリング材料により、上記の表面領域が気密に覆われる。
ここおよび以下において光とは、殊に紫外線から赤外線のスペクトル領域における電磁ビーム、すなわち例えば可視のスペクトル領域における電磁ビームのことであるが、これに限定するわけではない。
上記のオプトエレクトロニクス的に活性な無機半導体素子は、殊に動作時に光を放射し、このためにこの無機半導体素子は、発光ダイオード（ＬＥＤ）、端面放射型半導体レーザ、垂直放射型半導体レーザ（VCSEL）、レーザアレイまたはこれらの複数個またはその組み合わせを有することができるか、または上記の素子のうちの１つとすることが可能である。択一的または付加的に上記のオプトエレクトロニクス的に活性な無機半導体素子は、動作時に受光し、このためこの無機半導体素子は、フォトダイオード、太陽電池、太陽電池パネル、フォトトランジスタまたはその複数個またはその組み合わせを有することができるか、または上記の素子のうちの１つとすることが可能である。上記の半導体素子は、このために１つまたは複数の機能的な半導体積層体を有することができ、この半導体積層体は、材料群AlGaAs，InGaAlP，AlInGaNから、またはII−VI化合物半導体システムまたはその他の半導体材料から選択された２元、３元または４元のIII−Ｖ化合物半導体システムから選択される。上記の半導体積層体は、例えばpn接合部、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ構造）あるいは多重量子井戸構造（ＭＱＷ構造）などの少なくとも１つの光放射または受光性の活性領域ならびに例えば金属層などの電気コンタクト層を有することができる。上記のような半導体積層体および構造は、従来技術から公知であるため、ここではこれ以上に説明しない。
上記のシーリング材料が被着される表面領域には、例えば、半導体レーザとして実施された半導体素子におけるレーザ端面か、またはＬＥＤ、レーザダイオードまたはフォトダイオードの露出されたpn接合部を含めることができる。これらは、周囲環境の影響およびその他の経年変化作用に対して殊に影響を受け易い。
上記のシーリング材料により、上記の表面領域は気密に覆われ、これによってシーリングかつカプセリングされる。このことが意味し得るのは、例えば湿気および／または酸素がこのカプセリング装置に浸入できないことである。殊に上記のシーリング材料により、半導体素子の表面領域上に気密のシーリング層を形成することができ、このシーリング層により、半導体素子が湿気および／または酸素から保護されて、周囲環境からの湿気および／または酸素がこの表面領域を介して半導体素子に浸入することができず、この半導体素子の機能および／または組成が損なわれたり、損傷されることがないのである。湿気および／または酸素からの保護の他に上記のシーリング材料により、別の周囲の影響および殊に別の原子または分子材料に対し、効果的なバリアによる保護も提供される。
さらに原子間堆積によって被着された気密のシーリング材料は、例えばＣＶＤ，スパッタリング、または蒸着などの方法によって被着された層に比べ、厚さおよび材料が同等の場合、機械的な安定度が高く、ひいては引っ掻きなどの機械的な影響に対する保護作用が高い。
原子間堆積法（"atomic layer deposition"，ＡＬＤ）では、気相で準備した少なくとも２つの出発材料または出発化合物（前駆物質"precursor"）の化学反応により、上記の半導体素子の表面または表面領域に上記のシーリング材料からなる層を形成することができる。従来のＣＶＤ法と比較すると、原子間堆積では上記の複数の出発材料は、周期的に相前後して反応チャンバに入れられる。ここではまず、気相の少なくとも２つの出発化合物のうちの第１出発化合物を、上記の半導体素子が準備される反応チャンバに供給する。第１出発材料は、少なくとも１つの表面領域において吸収される。この際に殊に有利になり得るのは、第１出発化合物の分子が、不規則にまた長範囲規則度なしに上記の表面領域に吸収され、ひいては少なくとも部分的に非晶質のカバーが形成される場合である。少なくとも１つの表面領域を第１出発化合物によって有利には完全にまたはほぼ完全に覆った後、上記の少なくとも２つの出発化合物の第２出発化合物を供給することができる。第２出発化合物は、上記の表面領域において吸収される第１出発材料と反応することができ、これによって上記のシーリング材料の最大１つの単一層または準単一層を形成することができる。その後、再び第１出発化合物を供給する。この第１出発化合物は、形成された上記の準単一層または単一層上に堆積させることができ、または場合によっては、いまなお露出したままの、少なくとも１つの表面領域の領域上に堆積させることができる第２出発化合物をさらに供給することにより、別の準単一層または単一層を作製することができる。上記の複数の出発化合物のガスを入れる間に、上記の反応チャンバを洗浄ガスによって、殊に例えばアルゴンなどの不活性ガスによって洗い流し、出発化合物をそれぞれ入れる前に、有利にも前の出発材料がもはや反応チャンバに残っていないようにすることができる。これにより、上記の複数の部分反応を互いにはっきり分けて、少なくとも１つの表面領域に制限することができる。したがって原子間堆積の重要な特徴は、自己制限的な部分反応特性である。このことが意味するのは、部分反応の出発化合物がそれ自体または配位子と、それ自体から反応しないことであり、これにより、部分反応の層成長速度は、任意に長い時間においても制限され、またガス量は、上記の少なくとも１つの表面領域において上記のシーリング材料の最大で１つの単一層に制限されるのである。方法パラメタおよび反応チャンバに応じて、ならびにシーリング材料ないしは出発化合物の材料に依存して、１サイクルは数ミリ秒から数秒間持続する。この場合、１サイクル当たり、約0.1ないし約３オングストロームの厚さの、シーリング材料からなる層を形成することができる。
上記のシーリング材料は、原子間堆積を用いて１ナノメートル以上、有利には５ナノメートル以上、殊に有利には１０ナノメートル以上かつ500ｎｍ以下の厚さで被着することができる。殊にこのシーリング材料は、200ナノメートル以下、殊に有利には100ナノメートル以下、殊に有利には50ナノメートル以下の厚さを有し得る。このことが意味し得るのは、シーリング材料が、１単一層以上、有利には１０単一層かつ5000単一層以下の層から形成されることである。シーリング材料を被着する層品質が高いことと厚さが大きいこととより、このような厚さは、その下にある少なくとも１つの半導体素子表面領域が湿気および／または酸素から有効に保護されることを保証するのに十分になり得る。シーリング材料の厚さが小さければ小さいほど、シーリング材料から層を作製するための時間的コストおよび材料コストが少なくなり、これによって高い経済性を得ることができる。シーリング材料からなる層が厚ければ厚いほど、それだけ例えば機械的な損傷に対してこのシーリング材料の抵抗力を大きくすることができ、またシーリング材料の気密のカプセリング特性の耐性をそれだけ強くすることができる。
上で説明したように被着されかつ少なくとも１つの表面領域を覆うシーリング材料は、このように形成されるシーリング層の層厚が、反応サイクルの数だけに依存し、これにより、層厚を正確かつ簡単に制御することができるという利点を有する。さらに、有利にも上記の出発化合物を反応チャンバに供給する各ガス流の均一性にはわずかな要求しか課せられないため、シーリング材料は、殊に有利にも均一かつ一様に、殊に大きな面積上にも被着することができる。上記の出発化合物を別個に添加およびドーピングすることにより、上記の気相において反応を阻止することができるため、例えば蒸着またはＣＶＤなどの方法では使用できない高反応性の出発化合物も使用することができる。上で説明した順序および安定したドーピングにより、各反応ステップには完成までに十分な時間が残っているため、有利にも比較的プロセス温度が低い場合であっても上記のシーリング材料から高純度の層を作製することができる。さらに第１出発化合物の吸収およびこれに続く第２出発化合物との化学反応は、上記のガスが到達できる表面全体で行われるため、この表面は、幾何学的な状態、また場合によって存在する粒子、例えばいわゆるピンホールなどの開口部、および孔には実質的に依存せずに、連続して行われる反応サイクルによって次第に覆われて密閉される。
さらに上記のシーリング材料は、スパッタリング、蒸着またはＣＶＤによって作製される層と比べ、上記の少なくとも１つの表面領域上に欠陥なしに作製することができる。このことが意味するのは、例えば、湿気および／または酸素および／または別の原子または分子材料が、シーリング材料を通って少なくとも１つの表面領域に移動し得るいわゆるピンホールまたはマイクロチャネルがシーリング材料にないことである。
上記のシーリング材料は有利には電気的に絶縁性であり、光学的に透過であり、かつ例えばアルミニウム、シリコン、チタン、ジルコン、タンタルおよびハフニウムから選択された１つまたは複数との酸化物、窒化物または酸窒化物を有し得る。例えばシーリング材料は、Al203，SiO2，Si3N4，TiO2，ZrO2，Ta2O5，HfO2，Y2O3の材料のうちの１つまたは複数の材料を有し得る。出発化合物としては、例えば上記の材料の水素化物または有機金属化合物が適しており、ならびに酸素ないしは窒素に対する出発化合物としての例えばアンモニウム、笑気ガスまたは水が適している。
上記のシーリング材料によって半導体素子の可能な限りに効果的なカプセリングを得るために有利であり得るのは、シーリング材料が覆う少なくとも１つの表面領域に上記の半導体素子の１つまたは複数の表面、裏面および／または側面が含まれる場合である。
さらに上記の半導体素子は、半導体素子を電気的に接続するのに適した少なくとも１つの電気コンタクト層を有することができる。この電気コンタクト層は、例えば１つまたは複数の金属層を含むか、またはこのような金属層とすることができる。ここで上記の少なくとも１つの表面領域は、上記のコンタクト層またはこのコンタクト層の部分領域を除いて半導体素子の露出したすべての表面を含むことができる。言い換えると上記のシーリング材料は、コンタクト層またはこのコンタクト層の部分領域を除いて半導体素子の露出したすべての表面を完全に覆うことができるのである。これにより、半導体素子の露出した表面のカプセリングおよびシーリングを達成することでき、ここで上記の電気コンタクト層は、シーリング材料を被着した後でも電気的に接触接続可能である。
ここおよび以下で露出した表面とは、オプトエレクトロニクス素子を完成した後、例えば酸素および湿気などの周囲の原子または分子材料がこの表面に到達し得るという形態で、周囲と接触接続し得る表面および表面領域のことである。したがって酸素透過性および／または水透過性のプラスチック層などの気密でない層によって覆われている表面または表面領域も、ここでは上記の用語の下では露出していることになる。殊に、オプトエレクトロニクス素子が支持体を有しており、かつ表面または表面領域が、支持体への半導体素子の取り付けのために使用され、したがって取り付け面を構成している場合、表面または表面領域はここで使用している意味で露出していないのである。
殊に上記の半導体素子は取り付け面によって支持体に載置することができる。この支持体は、例えばヒートシンク、プリント基板、導体フレーム、ケーシング体またはこれらの組み合わせを有するかそのようなものとすることが可能である。上記の半導体素子は、取り付け面により、例えばハンダ付け、陽極ボンディングまたは接着によって上記の支持体に機械的に取り付けることができる。付加的には半導体素子、上記の取り付け面を介して上記に支持体に電気的に接続することも可能である。この場合にこの取り付け面は、付加的に電気コンタクト層として構成することができる。
支持体に載置される半導体素子では、シーリング材料によって気密に覆われる少なくとも１つの表面領域は、半導体素子の露出したすべての表面、殊に取り付け面以外のすべての表面を含むことができるため、シーリング材料は、半導体素子の露出したすべての表面を覆うのである。この実施形態では半導体素子は、上記の取り付け面を除いて全面がシーリング材料によって包囲されるため、この半導体素子の効果的なカプセリングが可能になる。
さらに上記の半導体素子は付加的に、電気コンタクト素子を介して上記の支持体に接続することができる。このために半導体素子は、上記の取り付け面とは異なる表面に電気コンタクト層を有しており、この電気コンタクト層に電気コンタクト素子が接続される。この電気コンタクト素子は、例えばボンディングワイヤまたは金属層とすることができる。さらに殊に有利には半導体素子の電気コンタクト層と共に上記のシーリング材料により、この電気コンタクト素子を覆うことができる。
さらに上記のシーリング材料は、上記の支持体の表面の少なくとも一部を覆うことができる。殊に上記のシーリング材料は、支持体の表面とつながって、半導体素子の少なくとも１つの表面領域に延在することができるため、シーリング材料は、半導体素子と支持体との間の取り付け領域も覆うことができる。
さらに上記の支持体は、電気的な接続領域を有することができ、この接続領域により、例えば制御回路または電流供給部にオプトエレクトロニクス素子を接続することができる。シーリング材料は、支持体の接続領域を除いて支持体および半導体素子の露出したすべての表面を覆うことができるため、この支持体は半導体素子と共に、この支持体の接続領域を除いたすべての表面においてシーリング材料によって気密に覆われるのである。
さらに上記の半導体素子およびシーリング材料は、少なくとも部分的にケーシング材料によって包囲することができる。このケーシング材料は、例えばプラスチック、殊に透明なプラスチックとすることができる。上記のシーリング材料により、半導体素子の少なくとも１つの表面領域が気密に覆われるため、有利にも可能になるのは、ケーシング材料それ自体は気密でなく、光学特性および／または機械的な特性などの別の観点だけからこのケーシング材料を選択できることである。殊に付加的には上記の支持体をケーシング材料により、少なくとも部分的に成形することも可能である。
さらに上記のオプトエレクトロニクス素子は、オプトエレクトロニクス的に活性な複数の無機半導体素子と、付加的または択一的には１つまたは複数の別の電子コンポーネントとを有し得る。ここでシーリング材料は、多数の半導体素子および／または電子コンポーネントの各半導体素子および／または電子コンポーネントのそれぞれの少なくとも１つの表面領域に被着することができ、これらの多数の半導体素子および／または電子コンポーネントは一緒にカプセリングされる。殊に上記の多数の半導体素子および／または別の電子コンポーネントは上記の支持体において、これにシーリング材料からなる空間的につながりかつ閉じられた層によって覆われ、ひいてはカプセリングされる。これとは択一的に上記のシーリング材料からなるつながった層は、支持体上の電気接続領域または半導体素子の電気コンタクト層にわたって複数の開口部を有しており、これによってシーリング材料を被着した後、電気的な接触接続が可能になる。
上記の半導体素子はさらに少なくとも１つの表面領域に少なくとも１つのマイクロ開口部を有することができる。このようなマイクロ開口部は、例えば、上記の表面領域に接する結晶構造における螺旋転位などの転位、いわゆるピンホール、マイクロチャネル、または微細な孔によって構成され得る。このようなマイクロ開口部ないしは小さい孔は、半導体素子を作製する際の種々異なる原因によって発生することがあるため、エピタキシャルで載置した層と成長基板との間、またはエピタキシャルで載置した種々異なる層の間の格子適合化が完全でないことなどにより、技術的には回避できないことが多い。基板も作製に起因してマイクロ開口部を有することがあり、例えばマイクロチャネルが基板に引かれることがある。半導体素子におけるこのようなマイクロ開口部は、慣用の構成素子において故障リスクになる。それは、マイクロチャネルを通って有害なガスまたはドーピング材料または金属が半導体素子に入り込むか、または半導体素子内で例えば活性領域に移動することがあり、これによって逆電流を増大させてしまうかまたは経年変化による故障を発生させ得るからである。上記のマイクロ開口部を有する少なくとも１つの表面領域におけるシーリング材料は、これらのマイクロ開口部をシーリングしてこのマイクロ開口部内での原子または分子の移動を阻止することができる。これは有利にも、上記の原子間堆積により、急峻なエッジおよび凹部においても、殊にチャネルまたは孔においてもシーリング材料を均一に堆積できることによって可能になる。ここで上記のチャネルまたは孔は、深さに対する開口部サイズの比が1:100までであり、ここでは、上記のチャネルまたは孔の最も深い点においても、開口部の領域の表面における厚さに相応する厚さを有する層を堆積可能である。上で説明したように上記の少なくとも１つのマイクロ開口部を有する表面領域は、殊に基板の表面またはエピタキシャル成長させた層の一部とすることが可能である。
さらに上記の半導体積層体は、パッシベーション層および／または成長保護層を有することができる。少なくとも１つのマイクロ開口部を有する上記の表面領域は、パッシベーション層および／または成長保護層の表面の一部分とすることができ、この層は、上記のシーリング材料によって気密にシーリングされる。
パッシベーション層は、高い多孔性を有することが多く、またマイクロチャネルを有することも多い。これは、例えばパッシベーション層を被着するために使用されるコーティング方式そのものが原因になることがあり、例えば、コーティングプロセスにおいてコーティングすべき小部分の露出した平均路長が短すぎて、完全な充填密度を得ることができない場合である。さらにコーティングチャンバにおける酸素などの残留ガスも、パッシベーション層において多孔性の構造を堆積させ得る。半導体素子の側面および／または光出力結合面ないしはレーザ端面上のパッシベーション層における孔ないしはマイクロ開口部は、金属が移動する危険性により、高い故障リスクをはらんでいる。それは動作時に、これに伴って電界が大きくなりすぎることにより、半導体素子の破壊に結び付き得るからである。また上記のマイクロ開口部によって形成される上記のような空所に通って、湿気、酸素および別の有害なガスが半導体素子の表面に到達することがあり、これらは、例えば素子電圧または光出力の低下に結び付き得るのである。上記のパッシベーション層上のシーリング材料により、このようなリスクを回避することができる。
成長保護層は、例えば、エピタキシャル成長によって半導体素子の半導体積層体を構造化するのに有利になり得る。これにより、有利にもこれらの構造を自動調整の形態で作製することができる。したがって例えば最適な深さを有する幅の狭いレーザウェブをつぎのようにして得ることができる。すなわち、所定の層までしかエピタキシャル成長を行わず、また上記の開口部内でウェブに適切な開口部を有する構造化された成長保護層を被着した後、継続して成長させることによってレーザウェブが得られるのである。成長保護層がマイクロ開口部を有する場合、このマイクロ開口部において結晶成長が制御されないことがあり、ここではいわゆる寄生結晶が発生する。この寄生結晶は、良好に覆うことができず、また漏れ電流および素子の故障になり得る。上記の成長保護層上のシーリング材料により、このようなリスクを回避することができる。
さらに上記の表面領域を少なくとも部分的に影にすることができる。このことが意味し得るのは、表面領域を幾何学的に形成して、蒸着またはスパッタリングなどの従来技術でふつう使用される指向性の被着方法が、この表面領域に少なくとも部分的に直接にはアクセスできないようにすることである。したがってこのような方法では、幾何学的に影になる領域はまったくコーティングされないかまたは格段に薄くコーティングされるのである。殊にこの表面領域は、例えば、半導体素子の表面上の構造の一部とすることができ、ここでこの半導体素子は、上記の表面の延在面に沿ったサイドカット部または湾曲部を有し、例えばキノコ状構造または頂点を有するくさび形構造を有する。さらに空所またはギャップによって影になる領域を形成することも可能である。上記の原子間堆積において上記の方法を経過させるより、シーリング材料を均一かつ同じ厚さで上記のような影になった表面領域に被着することができる。それは、この方法によれば、コーティングされる構造ないしはコーティングされる半導体素子の表面領域の幾何学形状とは無関係に上記のシーリング材料を均一に被着することができ、殊に狭いギャップおよび空所においてもこれが可能である。これらの利点は、チッププロセスにおいて上記のシーリング材料を被着する際、プロセスが終了した半導体素子のウェハ結合体において、切り離された半導体素子において、および取り付けられた半導体素子において得ることができる。
オプトエレクトロニス的に活性な無機半導体素子を作製するため、半導体ウェハを準備することができ、活性領域を有する半導体積層体をこの半導体ウェハ上にエピタキシャルでデポジットする。この半導体積層体にはさらに電気コンタクト層も設けることができる。またこの半導体積層体は、エッチングによって個々の領域に構造化することができ、これらの領域により、上記のようにして構成された半導体層結合体から、切り離しおよび分離した後、上記の半導体素子が構成される。まだ切り離されていない半導体素子からなるこのような半導体層結合体は、ウェハ結合体とも称される。
上記の実施形態による半導体素子を有する、または上で挙げた複数の特徴の１つまたは複数の特徴を有するオプトエレクトロニクス素子の製造方法において、上記の半導体層結合体をまず個々の半導体素子に切り離し、つぎに原子間堆積により、これらの半導体素子上に上記のシーリング材料を被着する。
上の実施形態による半導体素子を有する、または上で挙げた複数の特徴の１つまたは複数の特徴を有するオプトエレクトロニクス素子の別の製造方法では、原子間堆積によって上記のシーリング材料を半導体層結合体に被着し、その後、この半導体層結合体を複数の半導体素子に切り離す。これにより、各半導体素子は、切り離しの直後にすでに上記の表面領域上に上記のシーリング材料を有するのである。
上記の半導体結合体は、例えば上で説明したウェハ結合体とすることが可能である。上記の半導体積層体を成長させた後および／またはエッチングステップの後、ウェハ結合体における表面領域を露出させることでき、これらの表面領域は、シーリング材料を被着することにより、保護およびシーリングすることができる。したがってウェハ結合体を切り離す前にすでに、例えばＬＥＤ、レーザダイオードまたはフォトダイオードなどのオプトエレクトロニクス的に活性な半導体素子の、影響を受けやすい表面および表面領域を、シーリング材料の被着によって保護することができるのである。シーリング材料を被着した後、クリティカルな表面がすでにシーリングされている半導体素子を、例えば鋸引き、劈開またはエッチングなどの切り離しによって得ることができる。
さらに上記のウェハ結合体は、切り離しの前に支持体結合体に載置することできる。この支持体結合体には、例えば、後の半導体素子用または上で挙げた別の支持体用のヒートシンクが含まれる。その後、上記のウェハ結合体にシーリング材料を被着することができ、後に半導体素子を構成する個々の領域を所期のように測定して検査することができる。その後、この全体システムを切り離すことができ、これにより、シーリング材料が被着されかつすでに支持体に取り付けられた半導体素子を得ることができる。オプトエレクトロニクス素子を作製する枠内のこのようないわゆる上記のバッチプロセスによって可能になるのは、多数のオプトエレクトロニクス素子を殊にコスト的に有利に作製することである。それは、個々の半導体素子の取り扱いを最小限に低減できるからである。
上記の半導体結合体は、例えばレーザダイオードのいわゆるインゴット結合体とすることが可能である。ここでは、ウェハ結合体において作製された半導体積層体は、有利にはバーに分けられて、バー面にレーザ端面が形成される。この場合、このレーザ端面に上記のシーリング材料をデポジットすることができる。ウェハ結合体においてすでにドライエッチングされるレーザ端面では、上で説明したようにすでにウェハ結合体においてこのレーザ端面をシーリング材料でコーティングすることも可能である。
上記の実施形態による半導体素子と、上で説明した特徴的構成とを有するオプトエレクトロニクス素子を製造する別の方法では、上記の半導体素子を支持体に取り付ける。その後、原子間堆積によってシーリング材料をデポジットする。ここでこの支持体は、ヒートシンク、ケーシング部材、導体フレームまたはこれらの組み合わせとするかまたはこれらを含むことが可能である。殊に有利であり得るのは、上で説明したように、例えば、取り付け面を構成する電気コンタクト層により、および／または金属層またはボンディングワイヤなどの電気コンタクト素子により、上記の支持体上の半導体素子が電気的にも接続される場合である。ここでは有利にも上記の半導体素子の露出したすべての表面と、上記の支持体の表面の少なくとも一部分および場合によっては電気コンタクト素子とを、シーリング材料によって一緒に覆って効果的なカプセリングおよびシーリングを得ることができる。それは、これにより、１つのシーリングステップにおいて半導体素子のクリティカルなすべての境界面および表面を、例えば端面、側面および／または露出したチップ表面などを同時に保護することができるからである。ここで殊に有利であるのはまた、ボンディングまたははんだ付けなどによる半導体素子の電気接続のために、例えばマスク技術によって相応の窓を設ける必要はなく、および／またはシーリング材料を被着した後、エッチングなどによって再度露出させる必要がない。それは、電気的なコンタクトがすでに行われているからである。
ここで説明しているオプトエレクトロニクス的に活性な無機半導体素子は、原子間堆積によって被着したシーリング材料により、周囲の影響に対して耐性を有するようにすることができ、したがってこの半導体素子を、例えば湿気および／または酸素などの有害なガス、引っ掻きなどの機械的な負荷に対して保護することができる。この保護は、ここで説明する方法により、有利にもコスト的に有利に行うことができる。これにより、コスト的に有利であり、革新的であり、超小型でありかつ経年変化に対して安定なオプトエレクトロニクス素子を可能にすることができる。
殊にオプトエレクトロニクス素子およびこのオプトエレクトロニクス素子を製造する方法の上で説明した実施形態において可能であるのは、原子間堆積によって被着したシーリング材料により、従来技術においてふつう使用されかつ保護ガスを充填したケーシングを省略することができ、ひいては一方ではコストを大きく節約できる可能性が得られ、他方ではケーシング内に残留している湿気また漏れなどの素子を破壊する欠陥の源を除去することである。さらにここで可能になり得るのは、新たな革新的な構造形態を可能にすることであり、保護ガス被覆が省略されることに起因し、この構造形態によってそれぞれの応用に対して高いフレキシビリティが得られる。殊にオプトエレクトロニクス素子を極めて小型かつ平坦な構造形態で可能にすることができ、この構造形態は、例えば移動電話におけるプロジェクションレーザとして、またはプロジェクションユニットの背景照明用に組み込むのに有利であり得る。
さらなる利点、有利な実施形態および発展形態は、図１Ａから６Ｅに関連して以下で説明する実施形態に記載されている。
１つの実施例にしたがってオプトエレクトロニクス素子の製造方法を示す図である。 別の実施例にしたがってオプトエレクトロニクス素子の製造方法の方法ステップを示す図である。 上記の別の実施例にしたがってオプトエレクトロニクス素子の製造方法の方法ステップを示す別の図である。 別の実施例によるオプトエレクトロニクス素子を示す図である。 上記の別の実施例によるオプトエレクトロニクス素子を示す別の図である。 別の実施例にしたがってオプトエレクトロニクス素子用の半導体素子を示す図である。 さらに別の実施例にしたがってオプトエレクトロニクス素子用の半導体素子を示す図である。 さらに別の実施例にしたがってオプトエレクトロニクス素子用の半導体素子を示す図である。 別の実施例にしたがってオプトエレクトロニクス素子を示す図である。 さらに別の実施例にしたがってオプトエレクトロニクス素子を示す図である。 さらに別の実施例にしたがってオプトエレクトロニクス素子を示す図である。 さらに別の実施例にしたがってオプトエレクトロニクス素子を示す図である。 さらに別の実施例にしたがってオプトエレクトロニクス素子を示す図である。
実施例および図面において、同じ構成要素または同じ機能の構成要素にはそれぞれ同じ参照符号が付されている。ここに図示した素子および素子相互のサイズ比は基本的に縮尺通りであると見なすべきではない。むしろ、例えば、層、構成部分、構成素子および領域などは、より良好に見やすくしおよび／または理解しやすくするため、厚くないしは大きく誇張されて図示されていることがある。
図１Ａないし１Ｄには１つの実施例にしたがい、半導体素子１０を有するオプトエレクトロニクス素子１００を製造する方法が示されている。
図１Ａに示した第１の方法ステップでは、いわゆるウェハ結合体の形態でいわゆる半導体層結合体９０が供給される。半導体結合体９０は半導体ウェハ９１を有しており、この半導体ウェハ上には活性領域３を有する半導体積層体２がデポジットされている。半導体積層体２上には金属、金属層積層体および／または金属合金からなる電気コンタクト層４が被着されている。電気コンタクト層４は、図示の実施例において純粋に例示的に示されており、例えば構造化することも可能である。さらに１つまたは複数の別の電気コンタクト層を被着できるため、半導体積層体２の、殊に活性領域３の両側における接触接続が可能である。このように接触接続の例は当業者に周知であるので、ここでは詳細には説明しない。
図示の実施例において、半導体層結合体９０には純粋に例示的に、発光ダイオード（ＬＥＤ）として実施される半導体構成素子１０を作製するための半導体積層体２が含まれている。したがってこの半導体層結合体は、動作時に光を放射するのに適した活性領域３を有しているのである。これとは択一的に半導体層結合体９０は、例えば、端面放射型レーザダイオード、垂直放射型レーザダイオード（VCSEL）、レーザダイオードアレイ、フォトダイオードまたは太陽電池を作製するための半導体積層体２も有し得る。
半導体積層体１０は、図示の実施例においてIII−Ｖ化合物半導体材料またはII−VI化合物半導体材料を有する。III−Ｖ化合物半導体材料は、例えばＢ，Ａｌ，Ｇａ，Ｉｎなどの第III族の元素および例えばＮ，Ｐ，Ｓなどの第Ｖ族の元素からの少なくとも１つの元素を有する。殊にIII−Ｖ化合物半導体材料という語には、例えば窒化物およびりん化物化合物半導体などの第Ｖ族の元素からの少なくとも１つの元素と第III族の元素からの少なくとも１つの元素とを含む２元、３元または４元化合物のグループが含まれる。さらにこのような２元、３元または４元化合物は、例えば１つのまたは複数のドーピング材料ならびに付加的な構成成分を有し得る。これに相応して、II−VI族化合物半導体材料は、例えばＢｅ，Ｍｇ，Ｃａ，Ｓｒのような第II族の元素のうちの少なくとも１つの元素と、例えばＯ，Ｓ，Ｓｅのような第VI族の元素のうちの少なくとも１つの元素とを含む。殊にII−VI化合物半導体材料には、第II族からの少なくとも１つの元素と第VI族からの少なくとも１つの元素とを含む２元、３元または４元の化合物が含まれている。さらに、このような２元、３元または４元化合物は、例えば１つまたは複数のドーピング材料ならびに付加的に構成成分を含むことができる。例えばII−VI化合物半導体材料にはＺｎＯ，ＺｎＭｇＯ，ＣｄＳ，ＺｎＣｄＳおよびＭｇＢｅＯが属する。
半導体ウェハ９１は、例えばサファイアまたは半導体材料、例えば上で挙げた化合物半導体材料を有する。この場合に半導体ウェハ９１は殊にＧａＡｓ，ＧａＰ，ＧａＮまたはＩｎＰを有するかまたはこれらから構成され、または択一的にはＳｉＣ，ＳｉまたはＧｅを有するかまたはこれらから構成される。
上で示した実施例とは択一的に半導体ウェハ９１は、半導体積層体２用の成長基板の代わりに支持基板とすることも可能であり、前もって準備した成長基板上で成長させた半導体積層体２をこの支持基板に使用する。このような方法ステップは、例えばいわゆる薄膜半導体素子の製造の枠内で公知であり、ここではさらに説明しない。
半導体積層体２は活性領域３として、例えば従来のｐｎ接合部、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ構造）あるいは多重量子井戸構造（ＭＱＷ構造）を有することができる。半導体積層体２は、活性領域３の他に、別の機能層および機能領域も含むことができ、例えばｐドーピングまたはｎドーピングされたキャリア輸送層、ドーピングされていないかまたはｐドーピングまたはｎドーピングされた閉じ込め層、クラッド層、導波層、バリア層、平坦化層、バッファ層、保護層および／または電極を有するか、またはこれらの組み合わせも含むことができるのである。このような構造は、活性領域３または別の機能層および別の機能領域についてのものであり、当業者には殊に構成、機能および構造が公知であるため、ここでは詳細に説明しない。
さらに半導体層結合体９０はトレンチ９２を有しており、このトレンチにより、半導体積層体２が個々の領域に分割される。これらの領域は、示した分離線に沿って切り離された後、半導体体素子１０を構成する。
電子コンタクト層４上には、構造化されて実施されたマスク５が載置されており、このマスクは、後で被着されるシーリング材料６の構造化に使用される。マスク５は、例えば金属、誘電体、フォトレジストまたはこれらの組み合わせを有する。
半導体積層体２は、表面領域７を有しており、この表面領域には、半導体積層体２ないしは電気コンタクト層４の表面と、殊にトレンチ９２によって露出された半導体積層体２の側面とが含まれている。
殊に後者は、有害なガスなどの損傷を与える影響から保護しなければならない。それは、半導体積層体２の個々の層および殊に活性領域３が露出しているからである。したがって図１Ｂに示した後続の方法ステップにおいて、上記の一般的な説明部分で説明した原子間堆積によって表面領域７にシーリング材料６を被着する。このシーリング材料には図示の実施例において、電気絶縁性の光学的に透明な酸化物または窒化物、例えばチタン酸化物、シリコン酸化物または窒化ケイ素が含まれ、または一般的の説明部分で挙げた別の材料も含まれる。シーリング材料６は、500nm以下の厚さで、また有利には10nmないし100nmの厚さで被着される。原子間堆積を用いたこの被着により、シーリング材料６が表面領域７を気密にカバーするため、殊にトレンチ９２によって露出した半導体積層体２の側面は、引っ掻きに強くまた気密にシーリングかつカプセリングされる。さらにシーリング材料６により、後に得られる半導体素子１０において側面およびチップエッジを介する漏れ電流を回避することができる。この漏れ電流は、このようにしなければ、動作に対する安定性のリスクになり得るものである。受光式の半導体素子１０として実施される半導体素子１０に対しては、この半導体素子は、漏れ電流によって暗電流故障にもなり得る。
シーリング材料６を被着した後、半導体層結合体９０は、トレンチ９２において鋸引き、劈開、スクライブおよび／またはエッチングによって半導体素子１０に切り離される。
リフトオフ技術により、半導体素子１０上のマスク５が除去され（図１Ｄ）、これによってこの層には、シーリング材料６からコンタクト開口部８が形成される。このコンタクト開口部を通し、電気コンタクト層４は、半導体素子１０の電気端子に接触接続することができる。ここで示した実施例とは択一的に、上記の切り離しの前に前もってマスク５を除去することも可能である。
これにより、上記の方法によって作製した図１Ｄのオプトエレクトロニクス素子１００は、動作時に光を放射するのに適した活性領域３を備えた半導体素子１０を有する。少なくとも１つの表面領域７にはシーリング材料６が被着され、このシーリング材料により、表面領域７が気密にカバーされる。ここで示した実施例においては殊に半導体素子１０のエッジはシーリング材料６によってシーリングされるため、例えば、湿気および／または酸素などの周囲環境の影響による、および／または漏れ電流による活性領域３の劣化ないしは損傷を回避することができる。
ここで示した実施例とは択一的に半導体層結合体９０は、ウェハ結合体の代わりにレーザダイオードのバー結合を構成することがあり、ここでは例えば上記のギャップによって露出した端面により、複数の表面領域７が形成され、これらの表面領域にシーリング材料６が被着される。
別の図では製造方法の方法ステップおよびオプトエレクトロニクス素子の別の複数の実施例が示されており、これらの実施例は、上で示した実施例の変形形態および変化形態を表しており、これらは、特に断らない限り、上で示した実施例の特徴的構成を有し得る。
図２Ａないし２Ｃにはオプトエレクトロニクス素子２００を作製する方法に対する方法ステップの１つの実施例が示されており、ここでは図１Ａに示した方法ステップの後、半導体層結合体９０が半導体素子１０に切り離される。ここに示した方法とは択一的に、例えばマスク５は、半導体素子１０に切り離した後はじめて被着することも可能である。
別の方法ステップでは図２Ｂのように原子間堆積により、シーリング材料６を半導体素子１０のすべての表面領域７にデポジットする。上で述べたリフトオフ技術を用いて上記のマスクを除去し、コンタクト開口部８の電気コンタクト層を露出させる（図２Ｃ）。
このようにした作製したオプトエレクトロニクス素子２００は、半導体素子１０を有しており、この半導体素子では、シーリング材料６によって覆われた表面領域７には、電気コンタクト層４の部分領域を除いて半導体素子１０の露出したすべての表面が含まれている。したがって半導体素子１０はすべての面が気密に覆われ、引っ掻きおよび有害な周囲環境の影響に対して保護され、またコンタクト開口部８において露出した電気コンタクト層を介して電気的に接触接続可能である。すでにかなり前の方で述べたようにシーリング材料６は、別の電気コンタクト層を露出させるための別のコンタクト開口部を有することができるが、これはわかり易くするため示していない。
図３には別の実施例にしたがい、オプトエレクトロニクス素子に対する作製方法の１つの方法ステップが示されている。ここでは半導体層結合体９０は、支持体結合体９４上に被着されており、この支持体結合体には、例えば半導体素子１０用のヒートシンクが含まれている。半導体層結合体９０および支持体結合体９４は、例えばハンダ付け、接着または陽極ボンディングによって互いに接続され、重なりあって取り付けられる。
ここで示した実施例とは択一的にすでに切り離した１つのまたは複数の半導体素子１０を支持体または支持体結合体に取り付けることも可能である。
この場合に支持体結合体９４を有する半導体層結合体９０、または支持体または支持体結合体上の１つまたは複数の半導体素子１０は、上記の実施例のように後続処理することができる。
図４にはオプトエレクトロニクス素子３００の実施例が示されており、ここでは半導体素子１０は、支持体１１に、例えばヒートシング、導体フレームおよび／またはプリント基板に取り付け面９によって取り付けられている。ここでの説明においてシーリング材料６によって覆われる表面領域７には、コンタクト開口部８を除いて半導体素子１０の露出したすべての表面が含まれている。オプトエレクトロニクス素子に対する固有の要求に応じて、例えば最適な熱排出および／または電気コンタクト層ないしはボンディングパッドによる影形成などの固有の要求に応じて、このような素子の作製は、支持体１１上への半導体素子１０の取り付けについていわゆるpサイドアップ取り付けまたはpサイドダウン取り付けで行うことができる。
図４に示した実施例とは択一的に、電気コンタクト層４を含めた露出したすべての表面領域７に、すなわち取り付け面を除いたすべての表面に、および／または支持体１１の１つまたは複数の表面に少なくとも部分的にシーリング材料６を被着することができる。このことは図９ないし１３に関連して示した通りである。
図５Ａおよび５Ｂではオプトエレクトロニクス素子４００，５００の別の実施例が示されており、ここでは少なくとも１つの表面領域７にシーリング材料６が被着されている。この２つの実施例においてオプトエレクトロニクス素子４００，５００の半導体素子１０は、シーリング材料６によって覆われた表面領域７を有し、これらの表面領域は影になっている。すなわち、表面領域７は、例えば蒸着またはスパッタリングなどの指向性を有する被着方法により、シーリング材料６によって覆うことができないか、または少なくとも均一に覆うことができないのである。図示の実施例によれば、表面領域７の影になった領域は、半導体素子１０およびその半導体積層体２の逆さのくさび構造の形状（図５Ａ）およびきのこ構造の形状（図５Ｂ）の幾何学形状体によって形成される。これらの図示した幾何学的形状体は、純粋に例示的なものである。上記の原子間堆積法により、図示の実施例において、コーティングすべき表面領域７を幾何学形状に依存せずにコーティングすることができる。それはこの方法は指向性を有していないからである。
したがって殊に有利にも、ここで説明している方法は、支持体上に極めて接近して並べて配置される半導体素子１０、および／または例えば狭いチャネルおよび／または開口部および／または取り付け面に向かって先細りの構造を有する半導体素子１０にも使用可能である。
図６ないし８にはマイクロ開口部１２を有する半導体素子１０'，１０''，１０'''の例が示されている。
図６に略示したようにマイクロ開口部１２は、半導体積層体２に、および／または基板１に例えばマイクロチャネルおよび／または螺旋転位の形態で存在し得る。このようなマイクロ開口部１２は、例えば半導体積層体１０を被着する際、半導体積層体２と基板１との間および／または半導体積素体２の種々異なる層間で格子適合化が完全でないことによって形成され得る。基板１も同様に、作製が原因のマイクロ開口部１２を有することがある。殊に上で説明した実施例および以下で説明する実施例のオプトエレクトロニクス素子は、このようなマイクロ開口部を有し得る。
マイクロ開口部１２内ではドーピング材料および／または金属および／または湿気および／または酸素が、例えば活性領域３に移動して阻止電流の増大および経年変化による故障に結び付き得る。図６に示したようにマイクロ開口部を含む表面領域７をシーリング材料６によってシーリングすることにより、このようなリスクが阻止される。
殊にマイクロ開口部１２の上記のシーリングは、例えばエピタキシャル成長の直後に半導体積層体２をシーリング材料６によってシーリングすることによって行うことができ、または上記の実施例に相応して後のプロセスステップにおいて行うこともできる。殊にマイクロ開口部１２のシーリングは、シーリングすべき別の表面領域７、例えば半導体素子１０の側面のパッシベーションステップと一緒に行うことができる。
図７に示したように半導体素子１０''は表面に、例えば、スパッタリング、蒸着またはＣＶＤなどの慣用の被着方法によって被着されるパッシベーション層１３を有することがある。一般的な説明の部分に述べたようにこのようなパッシベーション層１３は、高い多孔性により、および／またはパッシベーション層１３の表面コーティングが不完全であることにより、例えばマイクロチャネルおよび／またはいわゆるピンホールなどのマイクロ開口部１２を有し得る。これらのマイクロ開口部は、原子間堆積法により、シーリング材料６を用いてシーリングすることができる。
図８にはレーザダイオードとして構成された半導体素子１０'''が示されており、この半導体素子は、当業者には公知のウェブ導波体構造を有する。このウェブ導波体構造は、自己調整の形態でエピタキシャル成長によって作製され、ここでこれは、ウェブ導波体構造を形成しようとする領域に開口部を有する成長保護層１４を、半導体積層体２の一部に被着することによって行われる。表面領域７上に複数のマイクロ開口部１２を有する多孔性の成長保護層１４の場合、マイクロ開口部１２の領域において寄生的な結晶が成長し、これらの寄生的な結晶は、良好に覆うことができず、漏れ電流および／または阻止の故障を発生させ得る。原子間堆積法を用いてシーリング材料６を被着することにより、表面領域７におけるマイクロ開口部１２をシーリングすることができる。
図９には別の実施例による半導体素子１０を有するオプトエレクトロニクス素子６００が示されている。
オプトエレクトロニクス素子６００は、支持体１１を有しており、この支持体は、その上に取り付けられる半導体素子１０用のヒートシンクとして構成されており、また半導体素子１０の電気的な接触接続のための電気接続層１５，１６を有する。半導体素子１０は、取り付け面９により、電気接続層１５上に取り付けられており、取り付け面９は、半導体素子１０を電気接続するための（図示しない）電気コンタクト層も構成している。この取り付け面とは反対側の面において、半導体素子１０は、導電層として構成された電気コンタクト素子２１により、支持体の接続層１６に電気的に接続されている。これに加え、電気コンタクト素子２１と半導体素子１０との間に電気絶縁層１８が複数の領域に配置されており、これによって電気コンタクト素子１は、半導体素子１０の側面において電気コンタクト素子２１から電気的に絶縁されている。
半導体素子１０は、半導体素子１０の露出したすべての表面および電気コンタクト素子２１を含む表面領域７上で、原子間堆積法によって被着されたシーリング材料６によってカバーされて気密にシーリングされる。さらに上記の支持体の表面領域１７もシーリング材料６によって覆われている。これによって半導体素子１０の全面的なカプセリングが得られる。
従来技術において公知のケーシングに比べ、シーリング材料６により、カプセル化されたオプトエレクトロニクス素子６００の極めてコンパクトなサイズが得られる。有利であるのは、これがまさに、図示の層状の電気コンタクト層２１を用いた電気コンタクトとの組み合わせにおいて行われることである。それは、半導体チップと電気給電部との間でふつう使用されるボンディングワイヤの形態の電気接続部は、公知のケーシングを省略する際には構造高さに大きく影響することになるからである。さらにボンディングワイヤとして実施される電気コンタクト素子２１に比べて、図示したケーシングのない構造形態において、例えばボンディングワイヤが破損することによってオプトエレクトロニクス素子６００が損傷してしまう危険性も低減される。
図１０には別の実施例による半導体素子１０を有するオプトエレクトロニクス素子７００が示されており、この素子は、上の実施例とは異なり、電気コンタクト素子２１としてボンディングワイヤを有する。ここでは露出したすべての表面ないしは表面領域７における半導体素子１０全体ならびにボンディングワイヤ２１がシーリング材料６によって覆われている。さらに電気接続層１５を有する支持体も、接続領域２２を除いてすべての表面１７がシーリング材料６に覆われているため、オプトエレクトロニクス素子７００の包括的なシーリングが得られる。接触接続のために電気端子層１５，１６にアクセス可能な電気接続領域２２により、オプトエレクトロニクス素子７００を外部の電流供給部および／または制御電子装置に電気接続することができる。
さらにオプトエレクトロニクス素子７００は、透明なケーシング材料２０を有しており、このケーシング材料により、半導体素子１０および支持体１１の一部が包囲される。ケーシング材料２０は、気密性でないプラスチックを有する。
これに対して気密のプラスチックケーシングまたは金属ケーシングにオプトエレクトロニクス素子を従来のようにカプセリングすることは、上で示した実施例に比べると極めて繁雑である。それは、周囲環境とのすべての境界面は、高々気密性についての要求を満たさなければならず、これは比較的繁雑な手法および材料でしか実現できないからである。上記のケーシングによって気密のシーリングも形成しなければならないのがふつうでないとしても、上記のケーシングそれ自体は、殊に、例えば扱いやすさ、熱放出および／または光学特性などの別の要求を満たすため、多くの場合に格段に簡単に実施することができる。シーリング材料６と組み合わせることにより、格段に簡単なケーシングを使用することができ、ここでは気密なシーリングが保証されるが、カプセリングのためにコストのかかる公知の方法および材料を同時に回避することができる。
図１１には別の実施例によるオプトエレクトロニクス素子８００が示されており、このオプトエレクトロニクス素子は、ヒートシンク、導体フレーム、ボードまたは分割基板として実施された支持体１１上に多数の半導体素子１０を有する。図示の実施例において半導体素子１０はＬＥＤとして構成されているため、オプトエレクトロニクス素子８００は発光高出力モジュールである。半導体素子１０は、露出した各表面において支持体１１と関連して一緒にシーリング材料６によって覆われている。このことは図１１に略示したとおりである。
電気接続路１５，１６だけが、図示した領域において電気接続領域として構成されているため、シーリング材料６がない。
ここで示したオプトエレクトロニクス素子のようなオプトエレクトロニクス素子において、殊に半導体素子１０が極めて密に並んで、例えばアレイ構成で配置されている場合にあっても原子間堆積によって被着したシーリング材料６により、殊に大きな利点が得られる。ここでは原子間堆積により、コスト的に有利であり、面積が大きく、光学的に透過性であり、かつ気密なシーリングないしはカプセリングの被着が可能であり、場合によって存在し得る半導体素子１０間の狭いギャップも高い信頼性かつ均一にシーリングされる。ここでシーリング材料６は、有利には半導体素子１０の光学的な機能に影響を及ぼさない光学的に透過性の材料を有することができる。
択一的には半導体素子１０は、少なくとも部分的にまたはすべてをレーザダイオードおよび／またはフォトダイオードとして構成することができる。さらにここでは、分割基板への半導体素子１０およびそれらの電気接続路の取り付けの枠内において原子間堆積を用いたシーリング材料の被着を実行することも可能である。
この場合、引き続いて、シーリングを必要としない光学的な構成部材などの付加的なコンポーネントの取り付けを行うことができる。
図１２には別の実施例による光学構成素子９００が示されており、この素子は、電気接続プレートであると同時にヒートシンクとして構成された支持体１１上に２つの半導体素子１０を有しており、これらの半導体素子は、支持体１１の異なる表面に配置されている。半導体素子１０は、図示した実施例において純粋に例示的に赤色および緑色のレーザダイオードとして構成されている。見易くするため、電気コンタクト層および接続層は示されていない。半導体素子１０および支持体１１は、電気接続領域２２を除き、露出したすべての表面において関連してシーリング材料６によって覆われている。このことは図１２に略示したとおりである。これにより、オプトエレクトロニクス素子９００の極めてコンパクトな構成で、種々異なって実施された半導体素子１０を一緒にかつ同時にカプセリングすることができる。それは、例えば保護ガスケーシングなどの従来技術による繁雑なカプセリングを省略できるからである。構成がコンパクトであることに起因して半導体素子１０は、例えば後続の共通した光学系も利用可能である。
いわゆる送信器−送信器の組み合わせの図示した実施例とは択一的に、半導体素子１０を複数のＬＥＤとして実施することができ、またはフォトダイオードおよび発光ダイオードないしはレーザダイオードからなる組み合わせとして送信器−受信器の組み合わせで実施することができる。これとは択一的に半導体素子１０を受信器−受信器の組み合わせにおいて２つのフォトダイオードとして実施することも可能である。さらに図示した２つの半導体素子１０よりも多くの半導体素子ならびに別の電子構成部材を支持体１１の片側または両側に配置して、シーリング材料６によって一緒にカプセリングすることができる。
図示したコンパクトな構成は、例えばプロジェクタまたはライトバリアなどのオプトエレクトロニクスの大規模アプリケーションに有利である。それは、同種または異種の半導体素子１０を幾何学的に密にパッケージングして、さらに別のスペースを消費することなく共通にカプセリングすることができるからである。
図１３には別の実施例によるオプトエレクトロニクス素子１０００が示されており、この素子は、太陽電池パネルないしは太陽電池モジュールとして構成されている。オプトエレクトロニクス素子１０００は多数の半導体素子１０を有しており、これらの半導体素子は太陽電池として構成されており、１つの支持体１１上に一緒に配置されており、また電気的に互いに接続されている。これらの半導体素子１０は、シーリング材料６によって一緒に気密に覆われており、これにより、例えば雹、塵、湿気および酸素などの周囲環境の影響および引っ掻きから保護されるのである。
太陽電池および太陽電池モジュールは、将来のエネルギ供給にとってますます重要性を増している。個々の太陽電池または太陽電池モジュールの故障には大きなコストが結び付いているため、このようなシステムは、可能な限りに効率を減少させずに長い寿命を有する必要である。太陽電池として構成された半導体層１０にわたって大きな面積でまたこれと空間的につながって被着されたシーリング材料６により、このシステムは、透明な天候保護カプセリングの形態で、周囲の影響に対する効果的な保護を提供し、また例えば湿気によって電気コンタクト層または接続層が腐食することも阻止する。
この出願は、ドイツ連邦共和国特許出願第10 2009 058 796.9号に優先権を主張し、この文献の開示内容は参照によってこの出願に取り入れられるものとする。
本発明は、上記の実施例に基づくこの説明により、これらの実施例に限定されるものではない。むしろ本発明にはあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせが含まれているのであり、これには殊に特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれている。このことは、このような特徴またはこのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないとしてもあてはまるものである。

Claims (15)

  1. オプトエレクトロニクス素子において、
    − 動作時に光を放射するかまたは受光するのに適した活性領域（３）を備えた少なくとも１つのオプトエレクトロニクス的に活性な無機半導体素子（１０）と、
    − 少なくとも１つの表面領域（７）に、前記表面領域（７）を気密に覆う、原子間堆積によって被着したシーリング材料（６）とを有する、
    ことを特徴とする、オプトエレクトロニクス素子。
  2. 請求項１に記載の素子において、
    − 前記半導体素子（１０）は少なくとも１つの電気コンタクト層（４）を有しており、
    − 前記シーリング材料（６）は、前記コンタクト層（４）または該コンタクト層（４）の部分領域を除いて前記半導体素子（１０）の露出したすべての表面を完全に覆う、
    ことを特徴とする素子。
  3. 請求項１または２に記載の素子において、
    − 前記半導体素子（１０）は、取り付け面（９）によって支持体（１１）に載置されている、
    ことを特徴とする素子。
  4. 請求項３に記載の素子において、
    − 前記シーリング材料（６）は前記半導体素子（１０）の露出したすべての表面を覆う、
    ことを特徴とする素子。
  5. 請求項３または４に記載の素子において、
    − 前記半導体素子（１０）は、少なくとも１つの電気コンタクト素子（２１）を介して前記支持体（１１）に電気接続されており、
    − 前記シーリング材料（６）は当該電気コンタクト素子（２１）を覆っている
    ことを特徴とする素子。
  6. 請求項３から５までのいずれか１項に記載の素子において、
    − 前記シーリング材料（６）は、前記支持体（１１）の表面（１７）の少なくとも一部を覆っている、
    ことを特徴とする素子。
  7. 請求項６に記載の素子において、
    − 前記シーリング材料（６）は、前記支持体（１１）の電気接続領域（２２）を除いて当該支持体（１１）および前記半導体素子（１０）の露出したすべての表面（７，１７）を完全に覆っている、
    ことを特徴とする素子。
  8. 請求項１から７までのいずれか１項に記載の素子において、
    − 前記半導体素子（１０）および前記シーリング材料（６）は、少なくとも部分的にケーシング材料（２０）によって包囲されている、
    ことを特徴とする素子。
  9. 請求項１から８までのいずれか１項に記載の素子において、
    − 前記オプトエレクトロニクス素子は、複数の半導体素子（１０）を有しており、
    − 前記シーリング材料（６）は、前記複数の半導体素子（１０）の各半導体素子の少なくとも１つの表面領域（７）にそれぞれ被着されている、
    ことを特徴とする素子。
  10. 請求項１から９までのいずれか１項に記載の素子において、
    − 前記半導体素子（１０）は、少なくとも１つの表面領域（７）に少なくとも１つのマイクロ開口部（１２）を有しており、
    − 前記シーリング材料（６）によって当該マイクロ開口部（１２）がシーリングされる、
    ことを特徴とする素子。
  11. 請求項１０に記載の素子において、
    − 少なくとも１つのマイクロ開口部（１２）を有する前記表面領域（７）は、基板（１）の表面および／または半導体積層体（２）のエピタキシャル成長させた層の一部分である、
    ことを特徴とする素子。
  12. 請求項１０または１１に記載の素子において、
    − 前記半導体素子（１０）は、パッシベーション層（１３）および／または成長保護層（１４）を有しており、
    − 少なくとも１つのマイクロ開口部（１２）を有する前記表面領域（７）は、前記パッシベーション層（１３）および／または前記成長保護層（１４）の表面の一部分である、
    ことを特徴とする素子。
  13. 請求項１から１２までのいずれか１項に記載の素子において、
    − 前記表面領域（７）は少なくとも部分的に影になっている、
    ことを特徴とする素子。
  14. 請求項１から１３までのいずれか１項に記載の、半導体素子（１０）を有するオプトエレクトロニクス素子を製造する方法において、
    − 原子間堆積を用いて前記シーリング材料（６）を半導体層結合体（９０）に被着し、
    − その後、当該半導体層結合体（９０）を複数の半導体素子（１０）に切り離す、
    ことを特徴とする方法。
  15. 請求項１から１３までのいずれか１項に記載の、半導体素子（１０）を有するオプトエレクトロニクス素子を製造する方法において、
    − 前記半導体素子（１０）を支持体（１１）に取り付け、
    − その後、原子間堆積によって前記シーリング材料（６）をデポジットする、
    ことを特徴とする方法。
JP2015042063A 2009-12-18 2015-03-04 オプトエレクトロニクス素子の製造方法 Active JP6001114B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009058796A DE102009058796A1 (de) 2009-12-18 2009-12-18 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102009058796.9 2009-12-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012543585A Division JP5710638B2 (ja) 2009-12-18 2010-11-30 オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015146431A true JP2015146431A (ja) 2015-08-13
JP6001114B2 JP6001114B2 (ja) 2016-10-05

Family

ID=43416825

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012543585A Active JP5710638B2 (ja) 2009-12-18 2010-11-30 オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法
JP2015042063A Active JP6001114B2 (ja) 2009-12-18 2015-03-04 オプトエレクトロニクス素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012543585A Active JP5710638B2 (ja) 2009-12-18 2010-11-30 オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法

Country Status (8)

Country Link
US (2) US9508903B2 (ja)
EP (1) EP2513984A1 (ja)
JP (2) JP5710638B2 (ja)
KR (1) KR20120114311A (ja)
CN (1) CN102668140B (ja)
DE (1) DE102009058796A1 (ja)
TW (1) TWI446594B (ja)
WO (1) WO2011073027A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5864089B2 (ja) 2010-08-25 2016-02-17 日亜化学工業株式会社 発光装置の製造方法
DE102011016935A1 (de) * 2011-04-13 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
CN103165742B (zh) * 2011-12-16 2016-06-08 清华大学 太阳能电池的制备方法
TWI455332B (zh) * 2011-12-29 2014-10-01 Advanced Wireless Semiconductor Company Solar cell and its manufacturing method
US8791551B2 (en) * 2012-03-13 2014-07-29 Formosa Microsemi Co., Ltd. Well-through type diode element/component and manufacturing method for them
US8867582B2 (en) 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
US8737445B2 (en) * 2012-04-04 2014-05-27 Osram Opto Semiconductors Gmbh Laser diode assembly
DE102012103160A1 (de) 2012-04-12 2013-10-17 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
US9008138B2 (en) 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device
JP2013258231A (ja) * 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP6025410B2 (ja) 2012-06-12 2016-11-16 株式会社ディスコ 光デバイスの加工方法
JP6029338B2 (ja) 2012-06-12 2016-11-24 株式会社ディスコ 光デバイスの加工方法
JP2013258234A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
DE102012107409B4 (de) * 2012-08-13 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiter-Laserelements
DE102012220909A1 (de) * 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
DE102012111512B4 (de) * 2012-11-28 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterstreifenlaser
DE102012112531A1 (de) * 2012-12-18 2014-06-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102103421B1 (ko) * 2013-02-07 2020-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
DE102013202906A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013107971A1 (de) * 2013-07-25 2015-01-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Halbleiterbauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
FI20135967L (fi) * 2013-09-27 2015-03-28 Lumichip Oy Asennustason monitoiminen kapselointikerros ja menetelmä sen valmistamiseksi
US9406564B2 (en) * 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US9300112B2 (en) 2013-12-18 2016-03-29 Lumentum Operations Llc Packaged laser diode and method of packaging a laser diode
DE102014102292A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102014102360A1 (de) 2014-02-24 2015-08-27 Osram Opto Semiconductors Gmbh Laserdiodenchip
US9502614B2 (en) 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
DE102014108368A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014116141B4 (de) * 2014-11-05 2022-07-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
TWI513012B (zh) * 2014-12-02 2015-12-11 Neo Solar Power Corp 異質接面太陽能電池及其製造方法
JP6557970B2 (ja) * 2014-12-26 2019-08-14 日亜化学工業株式会社 発光装置
DE102015100686A1 (de) 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
CN104766913A (zh) * 2015-03-30 2015-07-08 映瑞光电科技(上海)有限公司 Led结构及其制造方法
DE102015108736A1 (de) 2015-06-02 2016-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US9865779B2 (en) 2015-09-30 2018-01-09 Nichia Corporation Methods of manufacturing the package and light-emitting device
JP6237826B2 (ja) * 2015-09-30 2017-11-29 日亜化学工業株式会社 パッケージ及び発光装置、並びにそれらの製造方法
DE102015118041A1 (de) * 2015-10-22 2017-04-27 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
US9893239B2 (en) 2015-12-08 2018-02-13 Nichia Corporation Method of manufacturing light emitting device
TWI585907B (zh) * 2016-05-13 2017-06-01 穩懋半導體股份有限公司 化合物半導體積體電路之先進抗濕氣結構
CN107403724A (zh) * 2016-05-20 2017-11-28 稳懋半导体股份有限公司 化合物半导体集成电路的抗湿气结构
EP3491675B1 (en) * 2016-07-29 2022-11-16 trinamiX GmbH Optical sensor and detector for optical detection
WO2018079907A1 (ko) * 2016-10-27 2018-05-03 주식회사 엘에스텍 플렉서블 솔라셀 모듈의 제조방법 및 그 솔라셀 모듈
DE102017108435A1 (de) * 2017-04-20 2018-10-25 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode und Verfahren zur Herstellung einer Halbleiterlaserdiode
DE102017112223A1 (de) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
DE102017117135A1 (de) 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
CN107731758B (zh) * 2017-09-13 2019-12-06 厦门市三安光电科技有限公司 一种半导体元件的固晶方法及半导体元件
US11955574B2 (en) * 2017-10-05 2024-04-09 International Business Machines Corporation Photovoltaic cell form ultra-small IOT device with multi-level voltage output
CN111933771B (zh) * 2018-07-28 2023-02-17 厦门三安光电有限公司 微发光二极管及其显示装置
JP6981492B2 (ja) * 2018-08-20 2021-12-15 三菱電機株式会社 半導体レーザ装置の製造方法
CN109392253B (zh) * 2018-09-17 2020-05-19 珠海欧比特电子有限公司 一种改进型的三维立体封装方法
JP6994688B2 (ja) * 2018-09-18 2022-01-14 株式会社Ｕｓｋテクノロジー 流体殺菌装置
US11412207B2 (en) 2018-12-28 2022-08-09 Meta Platforms Technologies, Llc Planarization of overcoat layer on slanted surface-relief structures
US11307357B2 (en) * 2018-12-28 2022-04-19 Facebook Technologies, Llc Overcoating slanted surface-relief structures using atomic layer deposition
US10964905B2 (en) 2019-04-08 2021-03-30 Interdigital Ce Patent Holdings Organic light emitting diode cell comprising a set of right circular hollow cylinders
DE102020117238A1 (de) 2020-06-30 2021-12-30 First Sensor AG Anordnung für ein optoelektronisches Bauelement, Verfahren zum Herstellen und optoelektronisches Bauelement
US11597651B2 (en) * 2020-09-09 2023-03-07 Industry-Academic Cooperation Foundation, Yonsei University Layered group III-V compound and nanosheet containing phosphorus, and electrical device using the same
DE102020127014A1 (de) * 2020-10-14 2022-04-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05318826A (ja) * 1992-05-27 1993-12-03 Rohm Co Ltd Ｌｅｄアレイプリントヘッドの構造
US5851849A (en) * 1997-05-22 1998-12-22 Lucent Technologies Inc. Process for passivating semiconductor laser structures with severe steps in surface topography
JP2004165667A (ja) * 2002-11-11 2004-06-10 Korea Electronics Telecommun 半導体光素子
JP2005057073A (ja) * 2003-08-05 2005-03-03 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2005093649A (ja) * 2003-09-17 2005-04-07 Oki Data Corp 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
JP2008028322A (ja) * 2006-07-25 2008-02-07 Oki Data Corp 半導体複合装置、ｌｅｄプリントヘッド及び画像形成装置
JP2009076896A (ja) * 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
WO2009048799A1 (en) * 2007-10-11 2009-04-16 Jie Yao Photo-detector array and semiconductor image intensifier
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation
JP2009252798A (ja) * 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd カーボンナノチューブ電界効果トランジスタおよびその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01286345A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 樹脂封止半導体装置
US5187547A (en) * 1988-05-18 1993-02-16 Sanyo Electric Co., Ltd. Light emitting diode device and method for producing same
GB2295722B (en) * 1994-11-30 1997-12-17 Motorola Ltd Method of packaging integrated circuits
US5861636A (en) * 1995-04-11 1999-01-19 Nec Corporation Surface emitting visible light emiting diode having ring-shaped electrode
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
CN1264228C (zh) * 1996-06-26 2006-07-12 奥斯兰姆奥普托半导体股份有限两合公司 发光半导体器件、全色发光二极管显示装置及其应用
DE19964252A1 (de) 1999-12-30 2002-06-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Bauelement für eine LED-Weißlichtquelle
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US20010052752A1 (en) 2000-04-25 2001-12-20 Ghosh Amalkumar P. Thin film encapsulation of organic light emitting diode devices
US7476420B2 (en) * 2000-10-23 2009-01-13 Asm International N.V. Process for producing metal oxide films at low temperatures
JP4545956B2 (ja) 2001-01-12 2010-09-15 ローム株式会社 半導体装置、およびその製造方法
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP2004095765A (ja) * 2002-08-30 2004-03-25 Nichia Chem Ind Ltd 発光装置およびその製造方法
US7294360B2 (en) * 2003-03-31 2007-11-13 Planar Systems, Inc. Conformal coatings for micro-optical elements, and method for making the same
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
JP2005019946A (ja) * 2003-05-30 2005-01-20 Sanyo Electric Co Ltd メサ分離型モノリシック発光ダイオードアレイ及びその製造方法
DE102004050371A1 (de) 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
US7348193B2 (en) * 2005-06-30 2008-03-25 Corning Incorporated Hermetic seals for micro-electromechanical system devices
JP4172515B2 (ja) * 2006-10-18 2008-10-29 ソニー株式会社 発光素子の製造方法
GB2447091B8 (en) 2007-03-02 2010-01-13 Photonstar Led Ltd Vertical light emitting diodes
TWI346395B (en) 2007-03-02 2011-08-01 Advanced Optoelectronic Tech Packaging structure of laser diode surface mount device and fabricating method thereof
TW200841393A (en) 2007-04-02 2008-10-16 Miin-Jang Chen Optoelectronic device and method of fabricating the same
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
JP5245594B2 (ja) * 2007-07-27 2013-07-24 日亜化学工業株式会社 発光装置及びその製造方法
DE102008019902A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
US20090289349A1 (en) 2008-05-21 2009-11-26 Spatial Photonics, Inc. Hermetic sealing of micro devices
US20100164083A1 (en) * 2008-12-29 2010-07-01 Numonyx B.V. Protective thin film coating in chip packaging
DE102009033686A1 (de) 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
DE102009060749B4 (de) 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP5864089B2 (ja) 2010-08-25 2016-02-17 日亜化学工業株式会社 発光装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05318826A (ja) * 1992-05-27 1993-12-03 Rohm Co Ltd Ｌｅｄアレイプリントヘッドの構造
US5851849A (en) * 1997-05-22 1998-12-22 Lucent Technologies Inc. Process for passivating semiconductor laser structures with severe steps in surface topography
JP2004165667A (ja) * 2002-11-11 2004-06-10 Korea Electronics Telecommun 半導体光素子
JP2005057073A (ja) * 2003-08-05 2005-03-03 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2005093649A (ja) * 2003-09-17 2005-04-07 Oki Data Corp 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置
JP2008028322A (ja) * 2006-07-25 2008-02-07 Oki Data Corp 半導体複合装置、ｌｅｄプリントヘッド及び画像形成装置
JP2009076896A (ja) * 2007-08-31 2009-04-09 Panasonic Corp 半導体発光素子
WO2009048799A1 (en) * 2007-10-11 2009-04-16 Jie Yao Photo-detector array and semiconductor image intensifier
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation
JP2009252798A (ja) * 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd カーボンナノチューブ電界効果トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP5710638B2 (ja) 2015-04-30
EP2513984A1 (de) 2012-10-24
KR20120114311A (ko) 2012-10-16
TW201143162A (en) 2011-12-01
WO2011073027A1 (de) 2011-06-23
US20170005234A1 (en) 2017-01-05
JP2013514642A (ja) 2013-04-25
CN102668140A (zh) 2012-09-12
TWI446594B (zh) 2014-07-21
US9508903B2 (en) 2016-11-29
US9768360B2 (en) 2017-09-19
DE102009058796A1 (de) 2011-06-22
US20120326178A1 (en) 2012-12-27
JP6001114B2 (ja) 2016-10-05
CN102668140B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
JP6001114B2 (ja) オプトエレクトロニクス素子の製造方法
US11569637B2 (en) Manufacturable laser diode formed on c-plane gallium and nitrogen material
US11348908B2 (en) Contact architectures for tunnel junction devices
US8237180B2 (en) Light emitting element including center electrode and thin wire electrode extending from periphery of the center electrode
US9595813B2 (en) Laser package having multiple emitters configured on a substrate member
US8120046B2 (en) Light-emitting element
US7968903B2 (en) Light emitting device
US8737445B2 (en) Laser diode assembly
TWI565169B (zh) 雷射二極體組件
TWI511396B (zh) 雷射二極體組件
US20230352910A1 (en) Light emitting element, light emitting element unit, electronic device, light emitting device, sensing device, and communication device
JP2010062355A (ja) 発光素子
US20230335974A1 (en) Light-emitting device
US20230299560A1 (en) Semiconductor-laser element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160831

R150 Certificate of patent or registration of utility model

Ref document number: 6001114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250