-
Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelements.
-
Bei der Herstellung von optoelektronischen Bauelementen können Halbleiterchips auf einen Träger aufgebracht werden, um eine ausreichende Stabilität des Bauelements zu gewährleisten. Zur elektrischen Kontaktierung des Halbleiterchips können Durchkontaktierungen durch den Träger geführt werden, sodass eine elektrische Kontaktierung von der von dem Halbleiterchip abgewandten Seite des Trägers ermöglicht wird. Bei Trägern, die mit ihrer Seite auf eine Platine montiert werden, um eine seitliche Abstrahlung des Halbleiterchips bezüglich der Platine zu erreichen, ist es schwierig, eine flache Bauform mit einer geringen Höhe über der Platine zu erzielen. Eine flache Bauform zeichnet sich durch eine gute Wärmeableitung vom Halbleiterchip in das Bauteil aus.
-
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines verbesserten optoelektronischen Bauelements anzugeben, bei dem das optoelektronische Bauelement Licht emittiert und besonders flach ausgebildet wird.
-
Diese Aufgabe wird durch ein Verfahren gemäß dem unabhängigen Patentanspruch gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
-
Gemäß zumindest einer Ausführungsform eines Verfahrens zur Herstellung eines optoelektronischen Bauelements umfasst das Verfahren ein Bereitstellen eines Trägers mit zumindest einer Montagefläche.
-
Bei dem Träger kann es sich vorzugsweise um einen Si-Wafer handeln. Der Träger weist vorteilhaft eine sehr gute Wärmeleitfähigkeit und mechanische Stabilität auf, wodurch die Lebensdauer und die Zuverlässigkeit des Bauelements gesteigert wird. Mit anderen Worten ist der Träger selbsttragend und stellt eine stabile Montage- und/oder Trägergrundlage für einen Halbleiterchip dar. Vorteilhaft befindet sich an einer Oberseite des Trägers eine Montagefläche, welche für die Montage eines weiteren Bauelements, beispielsweise eines Halbleiterchips, eingerichtet ist.
-
In einem weiteren Schritt umfasst das Verfahren ein Erzeugen von zumindest zwei Durchkontaktierungen in dem Träger mit in den Durchkontaktierungen verlaufenden elektrisch leitenden Kontakten.
-
In einem Verfahrensschritt werden in den Träger Durchkontaktierungen, vorzugsweise zumindest zwei Durchkontaktierungen, in Form von Durchbrüchen durch den Träger eingebracht. Die Durchbrüche durchdringen den Träger in vertikaler Richtung vollständig. Die Durchbrüche können beispielsweise keilförmig ausgebildet sein, wodurch die Ausnehmung im Träger durch einen Durchbruch auf einer Trägerseite größer ist als auf der anderen. Weiterhin können die Durchbrüche vorteilhaft jeweils in einem Randbereich des Trägers ausgebildet sein. Die Durchbrüche sind lateral voneinander beabstandet. Die Durchbrüche des Trägers sind ferner lateral beabstandet von einem Montagebereich des Halbleiterchips angeordnet. Die Durchbrüche sind elektrisch voneinander isoliert. Die Durchbrüche sind beispielsweise durch Laserstrahlen, Stanzen, Bohren oder Ätzen des Trägers, vorteilhaft durch ein Nassätzverfahren, hergestellt.
-
Um den Träger elektrisch zu isolieren wird eine Passivierung umfassend ein Isolatormaterial auf den Träger und innerhalb der Durchkontaktierungen aufgebracht. Somit wird für ein Ausbilden von elektrischen Leiterbahnen und Kontakten auf dem Träger und in den Durchkontaktierungen ein Kurzschluss durch den Träger vermieden.
-
Über die Durchkontaktierungen ist die Oberseite des Trägers, und somit die Montagefläche von einer der Montagefläche abgewandten Seite des Trägers her elektrisch kontaktierbar, wobei durch jede Durchkontaktierung ein elektrisch leitender Kontakt verläuft. Beispielsweise werden die Kontakte galvanisch in die mit einem Isolatormaterial überzogenen Durchbrüche eingebracht. Die Kontakte der Durchkontaktierungen bilden vorteilhaft Kontaktpads auf einer Ober- und einer Unterseite des Trägers.
-
Durch die Anwendung der Durchkontaktierungen ist es vorteilhaft möglich den Träger besonders dick auszubilden, wobei sich „dick“ auf die Ausdehnung des Trägers in Längsrichtung der Durchkontaktierungen, d.h. in Richtung senkrecht zur Montagefläche bezieht.
-
In einem weiteren Verfahrensschritt erfolgt ein Bereitstellen zumindest eines Licht emittierenden Halbleiterchips, wobei der Halbleiterchip ein Aufwachssubstrat und eine darauf epitaktisch gewachsene Schichtenfolge umfasst.
-
Die Halbleiterschichtenfolge enthält eine aktive Schicht. Das Aufwachssubstrat ist vorzugsweise lichtdurchlässig und kann beispielsweise mit Saphir gebildet sein oder aus Saphir bestehen.
-
Der Halbleiterchip weist vorzugsweise eine einseitige Kontaktierung auf. Die dem Aufwachssubstrat zugewandte Seite der Halbleiterschichtenfolge weist damit vorteilhaft keinen elektrischen Kontaktbereich auf, sodass durch diese Seite eine effiziente Strahlungsauskopplung erzielt werden kann, wobei vorteilhaft an dieser Seite keine Abschattungs- oder Absorptionseffekte an Kontakten auftreten. Der Halbleiterchip ist bevorzugt eine Leuchtdiode, beispielsweise eine Flip-Chip-LED. Bei einer Flip-Chip-LED ist die elektrische Kontaktierung des Halbleiterchips insbesondere einseitig ausgebildet.
-
Gemäß eines weiteren Verfahrensschrittes erfolgt ein Montieren des zumindest einen Halbleiterchips auf die zumindest eine Montagefläche des Trägers, wobei der Halbleiterchip beim Montieren auf die Montagefläche im selben Verfahrensschritt elektrisch leitend mit den Kontakten verbunden wird.
-
Der wenigstens eine Halbleiterchip wird vorteilhaft auf der Montagefläche des Trägers angeordnet. Der Halbleiterchip wird so angeordnet, dass er von den Durchkontaktierungen in dem Träger beabstandet ist. In Draufsicht auf den Träger gesehen kann der Halbleiterchip beispielsweise in einem Bereich zwischen den Durchkontaktierungen angeordnet sein. Das Montieren des Halbleiterchips erfolgt vorzugsweise mit einem Übertragungsverfahren, beispielsweise in einem Chip-to-Wafer Prozess.
-
Die Schichten der Halbleiterschichtenfolge, beispielsweise p- und n-Schichten, können vorteilhaft mittels in die Halbleiterschichtenfolge hineinreichender Kontakte von einer dem Aufwachssubstrat gegenüberliegenden Seite der Halbleiterschichtenfolge kontaktiert werden. Die Kontaktbereiche der Halbleiterschichtenfolge, welche sich vorzugsweise an einer dem Aufwachssubstrat gegenüberliegenden Seite der Halbleiterschichtenfolge befinden, können vorteilhaft spiegelnd ausgebildet sein. Dadurch wird die Reflexion des emittierten Lichts in Richtung einer Abstrahlseite der Halbleiterschichtenfolge, weg von den Kontaktbereichen, erhöht. Auch andere Chipausführungen und Kontaktierungen sind denkbar.
-
Insbesondere werden Kontaktbereiche des zumindest einen Halbleiterchips mit den Kontakten der Durchkontaktierungen elektrisch leitenden verbunden. Der Halbleiterchip wird beispielsweise mit Hilfe eines Lotmaterials elektrisch leitend und mechanisch mit einer Montageplatte auf der Montagefläche des Trägers verbunden. Das Lotmaterial kann beispielsweise Gold (Au) und/oder Zinn (Sn) aufweisen. Alternativ dazu kann der Halbleiterchip auch mittels Thermokompression, beispielsweise mit Kupfer-Zinn (Cu-Sn), oder Kleben mit der Montageplatte verbunden werden. Somit kann vorteilhaft eine thermisch und elektrisch sehr gute Verbindung zwischen Halbleiterchip und Träger erreicht werden.
-
Zur Kontaktierung des Halbleiterchips kann vorteilhaft der Träger mit elektrisch leitenden Leiterbahnen beschichtet werden. Bei einer vorteilhaft einseitigen Kontaktierung des Halbleiterchips auf dessen dem Träger zugewandten Unterseite können voneinander isolierte Leiterbahnen vom Halbleiterchip zu den Durchkontaktierungen geführt werden. Beim Montieren des Halbleiterchips wird beispielsweise der Halbleiterchip mit den Kontaktbereichen auf den Leiterbahnen aufgesetzt und somit gleichzeitig mit den Kontakten der Durchkontaktierungen verbunden. Grundsätzlich ist auch eine beliebige Anordnung von Leiterbahnen möglich, die am Halbleiterchip für beide Polaritäten einen Kontaktzugang von den Durchkontaktierungen über den Träger ermöglicht.
-
In einem weiteren Verfahrensschritt erfolgt ein Vereinzeln des Trägers entlang von Vereinzelungslinien, wobei eine Vereinzelungslinie durch zumindest eine der Durchkontaktierungen verläuft, so dass nach dem Vereinzeln die Kontakte Kontaktflächen an zumindest einer Seitenfläche des Trägers bilden, wobei die Seitenfläche senkrecht zur Montagefläche des Trägers ist.
-
Die Vereinzelungslinien, entlang welcher der Träger in Trägerstücke vereinzelt wird, verlaufen vorteilhaft durch die Durchkontaktierungen, insbesondere verläuft jede Vereinzelungslinie durch zumindest eine Durchkontaktierung. Die Kontakte verlaufen vorteilhaft so durch die Durchkontaktierungen, dass die Seitenwände der Durchkontaktierung zumindest stellenweise von den Kontakten bedeckt werden. Es kann auch ein Kontakt die Durchkontaktierung vollständig füllen.
-
Nach dem Vereinzeln bildet der Kontakt vorteilhaft eine Kontaktfläche an zumindest einem Teilbereich einer Seitenfläche des Trägers, welche senkrecht zur Montagefläche des Trägers ist. Für den Fall, dass sich innerhalb einer Durchkontaktierung zwei Vereinzelungslinien kreuzen, bildet nach dem Vereinzeln der Kontakt vorteilhaft gleichzeitig Kontaktflächen an zwei Seitenflächen des Trägers, welche senkrecht zur Montagefläche des Trägers sind.
-
Das Verfahren umfasst weiterhin eine Montage des Trägers mit den Kontaktflächen auf einer Anschlussplatte, wobei die Montagefläche senkrecht zu der Anschlussplatte steht.
-
Der vereinzelte Träger mit den Kontaktflächen wird vorteilhaft mit einer Seitenfläche auf einer Anschlussplatte montiert, wobei nach der Montage die Montagefläche des Trägers, auf welcher der Halbleiterchip montiert ist, senkrecht zur Anschlussplatte steht. Mit anderen Worten kann somit eine Lichtemission seitlich zur vertikalen Richtung auf die Anschlussplatte realisiert werden. Die Seitenfläche des Trägers liegt dabei vorteilhafterweise in ihrer gesamten Fläche auf der Anschlussplatte auf.
-
Gemäß einer Ausführungsform des Verfahrens wird der Halbleiterchip so auf dem Träger angeordnet, dass sich das Aufwachssubstrat an einer dem Träger abgewandten Seite des Halbleiterchips befindet.
-
Das Montieren des Halbleiterchips erfolgt vorzugsweise mit einem Übertragungsverfahren, beispielsweise in einem Chip-to-Wafer Prozess, wobei die Halbleiterschichtenfolge mit der dem Aufwachssubstrat abgewandten Seite auf der Montagefläche des Trägers angeordnet wird. Durch das Übertragungsverfahren kann der Halbleiterchip sehr genau auf der Montagefläche und dem Träger positioniert werden. Der Halbleiterchip wird gleichzeitig während des Montierens elektrisch mit den Leiterbahnen auf dem Träger kontaktiert. Mit anderen Worten handelt es sich bei dem Montieren und Kontaktieren des Halbleiterchips um einen einzigen Prozessschritt. Die erzeugte elektromagnetische Strahlung, beziehungsweise das Licht, kann durch eine der Halbleiterschichtenfolge abgewandte Oberseite des vorteilhaft lichtdurchlässigen Aufwachssubstrats und durch dessen Seitenflächen austreten. Bei dem optoelektronischen Halbleiterchip handelt es sich dann um einen sogenannten Volumenemitter. Vorteilhaft weist die Halbleiterschichtenfolge keinen dem Aufwachssubstrat zugewandten elektrischen Kontaktbereich auf. So kann durch das Aufwachssubstrat eine effiziente Strahlungsauskopplung erzielt werden, wobei vorteilhaft keine Abschattungs- oder Absorptionseffekte an der dem Aufwachssubstrat zugewandten Seite der Halbleiterschichtenfolge auftreten.
-
Gemäß einer Ausführungsform des Verfahrens befinden sich nach dem Vereinzeln die Kontaktflächen auf zumindest einer gemeinsamen Seitenfläche des Trägers, wobei die Kontaktflächen elektrisch isoliert voneinander sind.
-
Der vereinzelte Träger wird mit den Kontaktflächen, welche sich vorteilhaft an derselben Seitenfläche des Trägers befinden, mit dieser Seitenfläche auf einer Anschlussplatte, vorteilhaft auf einer Platine montiert, wobei nach der Montage die Montagefläche des Trägers, auf welcher der Halbleiterchip montiert ist, senkrecht zur Anschlussplatte steht. Dabei sind die Kontaktflächen vorteilhaft der Anschlussplatte zugewandt und mittels beispielsweise Lötverbindungen mit der Anschlussplatte und/oder Leiterbahnen auf der Anschlussplatte elektrisch kontaktiert und mechanisch fixiert. Somit ist eine Möglichkeit gegeben, den auf dem Träger montierten zumindest einen Halbleiterchip über nur eine Seitenfläche des Trägers an einer auf der Anschlussplatte aufliegenden Seite elektrisch zu kontaktieren.
-
Gemäß einer Ausführungsform des Verfahrens wird das Aufwachssubstrat nach dem Montieren des Halbleiterchips auf dem Träger vom Halbleiterchip entfernt.
-
Das Aufwachssubstrat dient der mechanischen Stabilisierung des Halbleiterchips bis zur Montage des Halbleiterchips auf dem Träger. Nach der Montage ist eine mechanische Stabilisierung des Halbleiterchips auf Grund der soliden Struktur des Trägers nicht mehr erforderlich, so dass das Aufwachssubstrat entfernt werden kann. Das Entfernen des Aufwachssubstrats kann beispielsweise mechanisch, etwa mittels Schleifens und/oder chemisch, beispielsweise mittels nasschemischen oder trockenchemischen Ätzens und/oder mittels Strahlung, insbesondere Laserstrahlung, erfolgen. Der Halbleiterchip, von dem das Aufwachssubstrat entfernt wird, ist vorzugsweise ein Oberflächenemitter.
-
Gemäß einer Ausführungsform des Verfahrens werden zum Montieren des Halbleiterchips Montagekontakte auf der Unterseite des Halbleiterchips aufgebracht.
-
Mittels der Montagekontakte kann vorteilhaft eine elektrische und mechanische Verbindung zwischen der Unterseite des Halbleiterchips und der Montagefläche und/oder auf der Montagefläche verlaufenden Leiterbahnen erzeugt werden.
-
Gemäß einer Ausführungsform des Verfahrens wird einer der Montagekontakte als Kontaktstift ausgebildet, welcher in einer Aussparung eines anderen Montagekontakts angeordnet ist.
-
Ein solcher Kontaktstift bietet die Möglichkeit ein auf der Montagefläche aufgesetztes Bauelement, beispielsweise einen Halbleiterchip, von seiner der Montagefläche zugewandten Seite elektrisch leitend zu kontaktieren. Dazu wird der Kontaktstift vorteilhaft isoliert von den übrigen Montagekontakten ausgebildet und elektrisch leitend mit Leiterbahnen kontaktiert, welche elektrisch isoliert, beispielsweise unterhalb der Montagefläche, zur Position des Kontaktstiftes verlaufen. Vorteilhaft kann dadurch auf die Kontaktierung des Halbleiterchips über nicht im Träger integrierte Zuleitungen, beispielsweise Bonddrähte, verzichtet werden. Somit kann eine planare Kontaktierung des Halbleiterchips erzielt werden.
-
Gemäß einer Ausführungsform des Verfahrens wird zumindest eine ESD-Schutzdiode in den Träger integriert.
-
Mittels der Schutzdiode ist der Halbleiterchip vor einer elektrostatischen Entladung geschützt. Eine, beispielsweise aufgrund elektrostatischer Aufladung entstehende, elektrische Spannung kann über die Schutzdiode abfließen. Eine Schädigung des Halbleiterchips wird somit vermieden. Die Schutzdiode ist von dem Träger elektrisch isoliert. Die Schutzdiode kann beispielsweise in den Träger planar integriert sein.
-
Gemäß einer Ausführungsform des Verfahrens weist der vereinzelte Träger nach der Montage auf der Anschlussplatte eine Höhe von 200 µm bis 400 µm senkrecht über der Anschlussplatte auf.
-
Der vereinzelte Träger ist vorteilhaft besonders flach ausgebildet, wobei „flach“ eine geringe Höhe in Richtung senkrecht auf eine Oberfläche der Anschlussplatte und eine zur Höhe verhältnismäßig große laterale Ausdehnung (Breite, Länge) des vereinzelten Trägers beschreibt. Insbesondere beträgt nach der Montage die Höhe des vereinzelten Trägers 200 µm bis 400 µm senkrecht über der Anschlussplatte. Weiterhin beträgt die Breite des vereinzelten Trägers vorzugsweise höchstens 400 µm und die Länge des vereinzelten Trägers vorzugsweise 1600 µm bis 2000 µm. Durch die flache Ausführung des Trägers ist vorteilhaft eine gute Wärmeanbindung des Halbleiterchips an die Anschlussplatte gewährleistet.
-
Gemäß einer Ausführungsform des Verfahrens weist der Träger zumindest eine Kavität auf, innerhalb welcher sich die Montagefläche befindet.
-
In einem Verfahrensschritt kann vorteilhaft zumindest eine Kavität auf einer Oberseite des Trägers ausgebildet werden, wobei sich die zumindest eine Montagefläche für einen oder mehrere Halbleiterchips innerhalb der Kavität befindet. Die Durchkontaktierungen befinden sich außerhalb der Kavität. Beispielsweise kann die Kavität mittels einer KOH-Ätzung in den Träger eingebracht werden. Folglich kann der zumindest eine Halbleiterchip innerhalb der Kavität mit den bereits beschriebenen Verfahren montiert werden. Dazu werden Leiterbahnen über die Innenwände der Kavität zur Montagefläche geführt. Die Kavität kann vorteilhaft verspiegelte Innenwände oder verspiegelte Leiterbahnen aufweisen, wodurch die Lichtabstrahlung in die Richtung der Öffnung der Kavität verstärkt wird.
-
Gemäß einer Ausführungsform des Verfahrens wird der Halbleiterchip innerhalb der Kavität mit einem Verguss vergossen.
-
Bei dem Vergussmaterial handelt es sich dabei beispielsweise um ein Silikonmaterial. Der Halbleiterchip kann dabei beispielsweise planar vergossen werden, so dass der Verguss mit der Oberseite des Halbleiterchips eine planare Oberfläche bildet und mit den Halbleiterchip vorteilhaft bündig abschließt. Durch die flache Ausgestaltung des Halbleiterchips ist ein planares Vergießen des Halbleiterchips vorteilhaft vereinfacht. Dabei kann eine Vergussdicke von beispielsweise 40 µm realisiert werden. Alternativ dazu ist es möglich, dass der Verguss den Halbleiterchip überdeckt oder diesen nur teilweise umgibt.
-
Gemäß einer Ausführungsform des Verfahrens umfasst der Verguss TiO2.
-
Bei einer Ausgestaltung ist der Verguss ein reflektierender Verguss. Der reflektierende Verguss intensiviert die Abstrahlung in Richtung der Kavitätsöffnung, und deckt vorteilhaft absorbierende Strukturen auf dem Träger innerhalb der Kavität ab.
-
Gemäß einer Ausführungsform des Verfahrens umfasst das Aufwachssubstrat Saphir.
-
Gemäß einer Ausführungsform des Verfahrens wird der Halbleiterchip mit einem Konverterelement abgedeckt.
-
Auf den Halbleiterchip kann vorteilhaft ein Konverterelement aufgebracht werden, welches den Halbleiterchip zumindest teilweise abdeckt. Ebenso kann vorteilhaft auch ein Verguss bei einem Vergießen des Halbleiterchips in einer Kavität zumindest ein Konvertermaterial umfassen. Das Konverterelement ist dazu ausgebildet, die vom Halbleiterchip emittierte Strahlung teilweise oder vollständig in zumindest eine weitere Strahlung mit einer von der vom Halbleiterchip emittierten Strahlung unterschiedlichen Wellenlänge zu konvertieren. Das Konvertermaterial umfasst vorteilhaft eine Keramik.
-
Gemäß einer Ausführungsform des Verfahrens wird das Konverterelement durch Aufsprühen auf den Halbleiterchip aufgebracht.
-
Das Aufsprühen des Konverterelements erfolgt beispielsweise mittels Spray-coating-Techniken. Durch das Aufsprühen ist es vorteilhaft erleichtert, Konvertermaterial auf Seitenflächen des Halbleiterchips aufzubringen.
-
Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
-
Die 1 zeigt schematisch einen Teilabschnitt eines Trägers in einer Seitenansicht und einer Draufsicht nach einem Verfahrensschritt zur Erzeugung von Durchkontaktierungen.
-
Die 2 zeigt schematisch einen Teilabschnitt eines Trägers in einer Draufsicht nach einem weiteren Verfahrensschritt zur Ausbildung von Leiterbahnen.
-
Die 3 zeigt die Draufsicht auf den Träger aus 2 nach einem weiteren Verfahrensbeispiel zur Ausbildung von Leiterbahnen.
-
Die 4 zeigt schematisch einen Teilabschnitt eines Trägers in einer Draufsicht und einer Seitenansicht nach einem weiteren Verfahrensschritt zur Ausbildung von Leiterbahnen und einer Montageplatte.
-
Die 5 zeigt schematisch einen Teilabschnitt des Trägers aus 4 in einer Seitenansicht nach einem weiteren Verfahrensschritt zur Montage eines Halbleiterchips auf dem Träger.
-
Die 6 zeigt schematisch einen Teilabschnitt des Trägers aus 5 in einer Seitenansicht nach einem weiteren Verfahrensbeispiel.
-
Die 7 zeigt schematisch einen Teilabschnitt des Trägers aus 5 oder 6 in einer Seitenansicht und einer Draufsicht nach einem weiteren Verfahrensschritt zum Vereinzeln des Trägers.
-
Die 8 zeigt schematisch einen vereinzelten Träger aus 7 nach einem weiteren Verfahrensschritt zur Montage auf einer Anschlussplatte.
-
Gleiche oder gleichwirkende Elemente sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die in den Figuren dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
-
Die 1 zeigt schematisch einen Teilabschnitt eines Trägers 1 in einer Seitenansicht (oben) und in einer Draufsicht (unten). In einem Verfahrensschritt werden Durchkontaktierungen 4 in den Träger 1 in Form von Durchbrüchen durch den Träger eingebracht. Die Durchbrüche durchdringen den Träger in vertikaler Richtung vollständig und sind keilförmig ausgebildet, wobei die Ausnehmung im Träger durch den Durchbruch an der Oberseite des Trägers kleiner ist als an der Unterseite des Trägers 1. Die Durchkontaktierungen 4 sind lateral voneinander beabstandet. Die Durchbrüche sind beispielsweise durch Laserstrahlen, Stanzen, Bohren oder Ätzen des Trägers, vorteilhaft durch ein Nassätzverfahren, hergestellt.
-
Der Träger 1 wird weiterhin elektrisch isoliert, wobei eine Passivierung 1b umfassend ein Isolatormaterial auf den Träger 1 und innerhalb der Durchkontaktierungen 4 aufgebracht wird. Somit sind auch die Durchkontaktierungen 4 elektrisch vom Träger 1 isoliert.
-
In die Durchkontaktierungen 4 werden nach dem Isolieren des Trägers 1 die Kontakte 12, 13 galvanisch in die mit einer Passivierung 1b überzogenen Durchbrüche eingebracht. Die Kontakte 12, 13 bilden vorteilhaft Kontaktpads auf einer Ober- und einer Unterseite des Trägers.
-
Die 2 zeigt schematisch einen Teilabschnitt eines Trägers 1 in einer Draufsicht. Montageflächen 11 auf dem Träger 1 werden mittels Leiterbahnen 11b auf dem Träger 1 mit den Kontakten 12, 13 der Durchkontaktierungen 4 verbunden. Die Leiterbahnen 11b verbinden jeweils eine Montagefläche 11 mit den zwei anliegenden Durchkontaktierungen 4 entlang einer Umverdrahtungsebene A. Die Leiterbahnen 11b umfassen beispielsweise TiPtAu. Eine teilweise über die Montagefläche 11 flächig aufgebrachte Leiterbahn 11b weist eine Aussparung C auf, in welche eine weitere Leiterbahn 11b von einer anderen Durchkontaktierung 4 aus hineinreicht, wobei sich die Leiterbahnen 11b im Bereich der Montagefläche 11 nicht berühren und elektrisch isoliert voneinander sind. Grundsätzlich ist auch eine beliebige Anordnung von Leiterbahnen 11b möglich, die für beide Polaritäten einen Kontaktzugang an der Montagefläche 11 über den Träger ermöglicht. Eine der Leiterbahnen 11b wird dabei mit einer Polarität mit einem Kontakt 12, 13 und die andere Leiterbahn 11b mit einem Kontakt 12, 13 einer anderen Polarität verbunden. Die Durchkontaktierungen 4 mit den Kontakten 12, 13 sind randseitig im Träger 1 angeordnet, mit anderen Worten reichen im Bereich der Durchkontaktierungen 4 die Kontakte 12, 13 bis an die gleiche Seitenfläche des Trägers 1. Vorteilhaft kann auf der Montagefläche 11 ein Bauelement, beispielsweise ein Halbleiterchip, montiert werden, wobei vorzugsweise das zu montierende Bauelement elektrische Kontakte an Position der Aussparung C und der davon isolierten Leiterbahn 11b aufweist.
-
Die 3 zeigt einen Teilabschnitt eines Trägers 1 in einer Draufsicht gemäß 2, wobei auf die in die Aussparungen C hineinreichenden Leiterbahnen 11b jeweils eine Isolierung 14 aufgebracht worden ist. Die Isolierung 14 überdeckt dabei die Leiterbahn 11b an der Aussparung C in einem Bereich, in dem sich die Leiterbahnen 11b umschließen. In der Isolierung 14 ist eine Ausnehmung 14a in Form eines Lochs ausgebildet. Die Isolierung 14 umfasst beispielsweise SiN. Diese Ausnehmung 14a bietet die Möglichkeit ein auf der Montagefläche 11 aufgesetztes Bauelement, beispielsweise einen Halbleiterchip, mit einer Leiterbahn 11b unterhalb der Isolierung 14 zu kontaktieren.
-
Die 4 zeigt einen Teilabschnitt eines Trägers 1 in einer Draufsicht (unten) gemäß 3 und in einer Seitenansicht (oben). Auf die Montageflächen 11 und die Leiterbahnen 11b wird jeweils eine Montageplatte 11a aufgebracht, auf welcher ein weiteres Bauelement, beispielsweise ein Halbleiterchip, montiert und kontaktiert werden kann. Die Montageplatte 11a überdeckt dabei die im Bereich der Montagefläche 11 befindliche Isolierung 14 über der Aussparung der Leiterbahn 11b. Die Montageplatte 11a weist weiterhin eine Ausnehmung 14a analog zur Isolierung 14 an gleicher Position auf, wobei ein Kontaktstift 14b durch ein Loch in der Isolierung 14 zur Leiterbahn 11b geführt wird, und somit mit einem Kontakt 12, 13 der Durchkontaktierung 4 verbunden ist. Der Kontaktstift 14b steht dabei nicht in direktem Kontakt mit dem Rest der Montageplatte 11a. Der übrige Bereich der Montageplatte 11a steht in elektrischen und mechanischen Kontakt mit einer Leiterbahn 11b, welche mit einem Kontakt 12, 13 einer anderen Durchkontaktierung 4 verbunden ist. Dadurch ist vorteilhaft eine planare Kontaktierung erzielt. Die Montageplatte 11a umfasst beispielsweise Au oder AuSn. Weiterhin ist vorteilhaft eine ESD-Schutzdiode 40 mit den Leiterbahnen 11b und somit mit den Kontakten 12, 13 verbunden. Die ESD-Schutzdiode ist dabei planar auf dem Träger 1 aufgebracht oder in den Träger integriert und antiparallel mit der Polarität der Kontaktierung der Montageplatte 11a und des Kontaktstiftes 14b verschaltet. Ferner weist die ESD-Schutzdiode ebenfalls eine geringe Dicke auf, sodass ein besonders dünnes Halbleiterbauteil erzeugt werden kann.
-
Die 5 zeigt einen Teilabschnitt eines Trägers 1 gemäß 4 in einer Seitenansicht, wobei jeweils ein Halbleiterchip 2 auf eine der Montageplatten 11a montiert wird. Die Montageplatte 11a befindet sich zwischen dem Halbleiterchip 2 und den Leiterbahnen 11b. Es wird ein Halbleiterchip 2 vorteilhaft als ein Aufwachssubstrat 10 mit einer darauf epitaktisch gewachsenen Halbleiterschichtenfolge 7 bereitgestellt, welche eine aktive Schicht umfasst. Das Aufwachssubstrat 10 kann nach dem Montieren des Halbleiterchips 2 von der Halbleiterschichtenfolge 7 abgelöst werden und ist im äußerst linken Halbleiterchip der 5 nicht mehr dargestellt. Das Montieren des Halbleiterchips erfolgt vorzugsweise mit einem Übertragungsverfahren, beispielsweise in einem Chip-to-Wafer Prozess, wobei der Halbleiterchip 2 mit einer dem Aufwachssubstrat abgewandten Seite auf der Montageplatte 11a montiert wird. Durch das Übertragungsverfahren kann der Halbleiterchip sehr genau auf der Montageplatte 11a und dem Träger positioniert werden. Der Halbleiterchip weist eine einseitige Kontaktierung auf, welche der Montageplatte 11a zugewandt ist. Die der Montageplatte 11a abgewandte Seite der Halbleiterschichtenfolge 7 weist damit vorteilhaft keinen elektrischen Kontaktbereich auf, sodass durch diese Seite eine effiziente Strahlungsauskopplung erzielt werden kann. Der Halbleiterchip ist beispielsweise eine Flip-Chip-LED. Die Halbleiterschichtenfolge 7 wird gleichzeitig während des Montierens elektrisch mit den Leiterbahnen 11b auf dem Träger kontaktiert.
-
Die Schichten der Halbleiterschichtenfolge 7, beispielsweise p- und n-Schichten, werden mittels in die Halbleiterschichtenfolge hineinreichender Kontakte kontaktiert. Die Kontaktbereiche an der Unterseite der Halbleiterschichtenfolge können vorteilhaft spiegelnd ausgebildet sein. Dadurch wird die Reflexion des emittierten Lichts weg von den Kontaktbereichen erhöht.
-
Die Kontaktbereiche des Halbleiterchips 2 werden beispielsweise mit Hilfe eines Lotmaterials elektrisch leitend und mechanisch mit der Montageplatte 11a und dem Kontaktstift 14b verbunden. Dazu werden beispielsweise weitere Montagekontakte 16 umfassend Au auf der Unterseite der Halbleiterschichtenfolge 7 aufgebracht. Die Montagekontakte 16 entsprechen in ihrer Form dabei genau der Form der Montageplatte 11a. So wird einer der Montagekontakte 16 ebenfalls als Kontaktstift ausgebildet und mit dem Kontaktstift 14b der Montageplatte 11a verbunden. Das Lotmaterial kann beispielsweise Gold (Au) und/oder Zinn (Sn) aufweisen. Die Montagekontakte 16 können auch mittels Thermokompression, beispielsweise mit Kupfer-Zinn (Cu-Sn), mit der Montageplatte 11a verbunden werden. Somit kann vorteilhaft eine thermisch, mechanisch und elektrisch sehr gute Verbindung zwischen Halbleiterchip und Montageplatte 11a erreicht werden.
-
Auf den Halbleiterchip 2 kann ein Konverterelement 20 aufgebracht werden, wie im äußerst linken Halbleiterchip der 5 gezeigt, welches den Halbleiterchip abdeckt. Das Konverterelement ist dazu ausgebildet, die vom Halbleiterchip emittierte Strahlung teilweise oder vollständig in zumindest eine weitere Strahlung mit einer von der vom Halbleiterchip emittierten Strahlung unterschiedlichen Wellenlänge zu konvertieren. Das Konvertermaterial umfasst vorteilhaft eine Keramik. Das Konverterelement 20 wird beispielsweise durch Aufsprühen auf den Halbleiterchip 2 aufgebracht. Der Halbleiterchip mit dem Konverterelement 20 kann als Oberflächen- oder Volumenemitter ausgebildet sein. Vor allem ist es durch das Aufsprühen erleichtert, das Konvertermaterial auf Seitenflächen des Halbleiterchips aufzubringen.
-
Die 6 zeigt einen Teilabschnitt eines Trägers 1 in einer Seitenansicht gemäß 5. In einem zusätzlichen Verfahrensschritt sind Kavitäten 3 in den Träger 1 mittels beispielsweise KOH-Ätzung eingebracht worden. In den Kavitäten 3 befinden sich die Montageflächen und die Halbleiterchips 2. Die Kavitäten 3 können mit verspiegelten Innenwänden ausgebildet werden, um die Abstrahleffizienz in Richtung senkrecht weg von der Montagefläche zu erhöhen. Die Leiterbahnen 11b verlaufen über die Innenwände der Kavitäten 3 zu den Kontakten 12, 13.
-
Innerhalb der Kavitäten 3 werden die Halbleiterchips 2 mit einem Verguss 30 vergossen. Der Verguss 30 füllt dabei beispielsweise die Kavität 3 bis zu einer Unterseite des Konverterelements 20 auf. Somit werden Licht absorbierende Strukturen am Halbleiterchip 2 und am Boden der Kavität 3, beispielsweise die Leiterbahnen 11b, von dem Verguss 30 bedeckt. Im Falle eines Halbleiterchips 2 in Form eines Volumenemitters wird vom Konverterelement 20 seitlich abgestrahltes Licht durch die verspiegelten Innenwände der Kavität 3 in die Richtung der Öffnung der Kavität 3 reflektiert.
-
Alternativ dazu ist auch ein oberflächenemittierendes Konverterelement 20 mit einem Verguss denkbar, wobei der Verguss planar mit der Oberseite des Konverterelements 20 abschließt. Der Verguss 30 ist beispielsweise reflektierend ausgebildet und umfasst vorzugsweise TiO2. Durch einen planaren Verguss kann vorteilhaft verhindert werden, dass unkonvertierte Strahlung aus den Seitenflächen des Halbleiterchips ausgekoppelt wird und mit der konvertierten Strahlung störend vermischt wird. Durch die flache Ausgestaltung des Halbleiterchips ist ein planares Vergießen des Halbleiterchips vorteilhaft vereinfacht. Dabei kann eine Vergussdicke von beispielsweise 40 µm realisiert werden.
-
Die 7 zeigt einen Teilabschnitt eines Trägers 1 in einer Draufsicht (oben) und einen vereinzelten Träger in einer Seitenansicht (unten). In einem Verfahrensschritt erfolgt ein Vereinzeln des Trägers 1 entlang von Vereinzelungslinien V, wobei eine Vereinzelungslinie V durch eine der Durchkontaktierungen 4 verläuft, so dass nach dem Vereinzeln die Kontakte 12, 13 Kontaktflächen 5 an der gleichen Seitenfläche 1a des Trägers 1 bilden, wobei die Seitenfläche 1a senkrecht zur Montagefläche des Trägers ist. In der Draufsicht (oben) ist die Kavität 3 mit dem Verguss 30 vergossen. Die Konturen der Innenwände der Kavität sind mit gestrichelten Linien dargestellt.
-
Die 8 zeigt ein optoelektronisches Bauelement 100 nach der Montage des vereinzelten Trägers 1 mit der Seite 1a auf einer Anschlussplatte 8, wobei die Montagefläche auf dem Träger und der Halbleiterchip 2 senkrecht zur Anschlussplatte 8 stehen. Somit ist eine seitliche Abstrahlung bezüglich der Anschlussplatte 8 ermöglicht.
-
Dabei sind die Kontaktflächen des Trägers der Anschlussplatte 8 zugewandt und mittels beispielsweise Lötverbindungen mit der Anschlussplatte 8 elektrisch kontaktiert und mechanisch fixiert.
-
Der vereinzelte Träger ist vorteilhaft besonders flach ausgebildet, wobei „flach“ eine geringe Höhe h in Richtung senkrecht auf eine Oberfläche der Anschlussplatte und eine zur Höhe verhältnismäßig große laterale Ausdehnung (Breite B, Länge L) des vereinzelten Trägers beschreibt. Insbesondere beträgt nach der Montage die Höhe h des vereinzelten Trägers 200 µm bis 400 µm senkrecht über der Anschlussplatte. Weiterhin beträgt die Breite B des vereinzelten Trägers 1 vorzugsweise höchstens 400 µm und die Länge L des vereinzelten Trägers vorzugsweise 1600 µm bis 2000 µm. Durch die flache Ausführung des Trägers ist vorteilhaft eine gute Wärmeanbindung des Halbleiterchips an die Anschlussplatte 8 gewährleistet. Der Träger 1 kann gemäß des Verfahrens mit oder ohne Kavitäten ausgebildet sein. Weiterhin kann eine ESD-Schutzdiode 40 in den Träger 1 integriert sein. Die Schutzdiode 40 ist dabei von dem Träger 1 elektrisch isoliert und kann beispielsweise in den Träger planar integriert sein. Der vereinzelte Träger wird beim Vereinzeln vorteilhaft prismatisch ausgebildet. So ergeben sich rechteckige Formen und insbesondere eine ebene Auflagefläche, welche ein Verkippen des vereinzelten Trägers auf der Anschlussplatte verhindern. So kann beispielsweise eine schiefe Anordnung des vereinzelten Trägers und eine Abstrahlung in eine nicht parallel zur Anschlussplatte verlaufenden Richtung vermieden werden.
-
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
