DE102016108682A1 - Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement - Google Patents

Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement Download PDF

Info

Publication number
DE102016108682A1
DE102016108682A1 DE102016108682.7A DE102016108682A DE102016108682A1 DE 102016108682 A1 DE102016108682 A1 DE 102016108682A1 DE 102016108682 A DE102016108682 A DE 102016108682A DE 102016108682 A1 DE102016108682 A1 DE 102016108682A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
converter element
optoelectronic component
producing
advantageously
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016108682.7A
Other languages
English (en)
Inventor
Matthias Sperl
David Racz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102016108682.7A priority Critical patent/DE102016108682A1/de
Priority to DE112017002426.9T priority patent/DE112017002426B4/de
Priority to US16/098,172 priority patent/US10854793B2/en
Priority to PCT/EP2017/061218 priority patent/WO2017194623A1/de
Publication of DE102016108682A1 publication Critical patent/DE102016108682A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben, bei welchem in einem Verfahrensschritt A) ein Bereitstellen zumindest eines lichtemittierenden Halbleiterchips (10a) umfassend ein Saphirsubstrat (1) und eine epitaktisch gewachsene Schichtenfolge (10b) erfolgt. In einem weiteren Verfahrensschritt B) erfolgt ein Anordnen des lichtemittierenden Halbleiterchips (10a) mit einer dem Saphirsubstrat (1) abgewandten Seite auf einen Träger (4), und in einem Verfahrensschritt C) ein Ablösen des Saphirsubstrats (1) vom Halbleiterchip (10a). In einem weiteren Verfahrensschritt D) erfolgt ein Aufbringen eines Konverterelements (5) auf einem Bereich des Halbleiterchips (10a), in welchem das Saphirsubstrat (1) abgelöst wurde, und in einem weiteren Verfahrensschritt E) ein Anordnen des Halbleiterchips (10a) auf einen Hilfsträger (4a), so dass das Konverterelement (5) dem Hilfsträger (4a) zugewandt ist. In einem weiteren Verfahrensschritt F) erfolgt ein Ablösen des Trägers (4) vom Halbleiterchip (10a).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelements und ein optoelektronisches Bauelement.
  • Der Erfindung liegt die Aufgabe zugrunde ein verbessertes Verfahren zur Herstellung eines optoelektronischen Bauelements sowie ein optoelektronisches Bauelement anzugeben, welches sich durch eine flache Bauweise, eine verbesserte thermische Anbindung an ein Konverterelement, und einer verbesserten Effizienz in der Weißlichtemission auszeichnet.
  • Diese Aufgabe wird durch ein Erzeugnis und ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Ein Verfahren zur Herstellung des optoelektronischen Bauelements umfasst in einem Verfahrensschritt A) ein Bereitstellen zumindest eines lichtemittierenden Halbleiterchips umfassend ein Saphirsubstrat und eine epitaktisch gewachsene Schichtenfolge. In einem weiteren Verfahrensschritt B) umfasst das Verfahren ein Anordnen des lichtemittierenden Halbleiterchips mit einer dem Saphirsubstrat abgewandten Seite auf einen Träger, und in einem weiteren Verfahrensschritt C) ein Ablösen des Saphirsubstrats vom Halbleiterchip. In einem weiteren Verfahrensschritt D) umfasst das Verfahren ein Aufbringen eines Konverterelements auf einem Bereich des Halbleiterchips, in welchem das Saphirsubstrat abgelöst wurde, und in einem weiteren Verfahrensschritt E) ein Anordnen des Halbleiterchips auf einen Hilfsträger, so dass das Konverterelement dem Hilfsträger zugewandt ist. In einem weiteren Verfahrensschritt F) umfasst das Verfahren ein Ablösen des Trägers vom Halbleiterchip.
  • Der Halbleiterchip kann vorteilhaft in Flip-Chip Bauweise ausgebildet sein. Weiterhin umfasst der Halbleiterchip vorteilhaft Kontaktstellen, welche auf einer gleichen Seite angeordnet sind, welche einer Abstrahlseite des Halbleiterchips abgewandt ist. Bei dem Anordnen des Halbleiterchips sind die Kontaktstellen vorteilhaft dem Träger zugewandt.
  • Nach dem Anordnen des Halbleiterchips auf dem Träger im Verfahrensschritt B) ist eine Abstrahlseite des Halbleiterchips vorteilhaft dem Träger abgewandt. Bei dem Träger handelt es sich vorteilhaft um einen während der Herstellung des Bauelements nur temporär im Bauelement verbleibenden Träger.
  • Vorteilhaft ist eine Thermo-Release Folie auf dem Träger angeordnet, auf welcher der Halbleiterchip angeordnet wird. Eine Thermo-Release Folie erzeugt eine gute Haftung des Trägers am Halbleiterchip und lässt sich bei Erwärmung vorteilhaft einfach ablösen.
  • Nach dem Ablösen des Saphirsubstrats, beispielsweise mittels Laser-Lift-Off, ist der Halbleiterchip vorteilhaft zumindest an der dem Träger abgewandten Seite frei vom Saphirsubstrat.
  • Das Konverterelement kann im Verfahrensschritt D) vorteilhaft so auf die dem Träger abgewandte Abstrahlseite des Halbleiterchips aufgebracht werden, dass die Abstrahlseite vorteilhaft vollständig mit dem Konverterelement bedeckt wird. Da das Konverterelement in jenen Bereichen auf den Halbleiterchip aufgebracht wird, in welchem das Saphirsubstrat entfernt wurde, ergibt sich vorteilhaft eine gute thermische Anbindung des Konverterelements an den Halbleiterchip. Hierdurch kann vorteilhaft eine Stokes-Verschiebung beim Betrieb des Halbleiterchips und der Konversion von Licht verringert oder vermieden werden. Bei der Stokes-Verschiebung verschiebt sich die Wellenlänge von Licht zwischen Absorption und Emission, wobei dieser Effekt temperaturabhängig ist. Eine Steigerung der Effizienz eines Weißlicht abstrahlenden Bauelements wird durch die Verringerung der Stokes-Verschiebung erhöht.
  • Weiterhin kann vorteilhafterweise ein besonders flaches Bauelement hergestellt werden, da durch das Ablösen des Saphirsubstrats das Bauelement an sich eine geringere Dicke aufweist, als dies mit dem Saphirsubstrat an der Abstrahlseite der Fall wäre. Das Konverterelement zeichnet sich vorteilhaft dadurch aus, dass es mechanisch stabil ist. Mit anderen Worten kann das Konverterelement als tragendes Element des Halbleiterchips dienen.
  • Der Hilfsträger, auf welchem der Halbleiterchip mit dem Konverterelement angeordnet wird umfasst beispielsweise ein Polyester (Mylar).
  • Nach dem Anordnen des Halbleiterchips auf dem Hilfsträger dienen vorteilhaft das Konverterelement und der Hilfsträger zur mechanischen Stabilität des Halbleiterchips. Dadurch ist es vorteilhaft möglich den Träger im Verfahrensschritt F) sicher vom Halbleiterchip abzulösen, wobei das Konverterelement und der Hilfsträger nach dem Ablösen des Trägers den Halbleiterchip tragen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgen die Verfahrensschritte A) bis F) in der angegebenen Reihenfolge.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird im Verfahrensschritt A) eine Vielzahl von lichtemittierenden Halbleiterchips in einem Waferverbund bereitgestellt.
  • Der Waferverbund, umfassend eine Vielzahl von Halbleiterchips, beispielsweise in der Form von Flip-Chips, wird vorteilhaft so auf dem Träger angeordnet, dass Emissionsseiten aller Halbleiterchips dem Träger abgewandt sind und vorteilhaft Kontaktstellen zur elektrischen Kontaktierung der Halbleiterchips dem Träger zugewandt sind. Mit der Anordnung in einem Waferverbund kann insbesondere verstanden werden, dass eine Vielzahl von Halbleiterchips benachbart auf einem tragenden Element, beispielsweise einem Substrat, angeordnet sind. Auch wenn die Vielzahl von Halbleiterchips auf den Träger oder den Hilfsträger übertragen wird, kann die Anordnung der Halbleiterchips auf dem Träger oder dem Hilfsträger als Waferverbund bezeichnet werden. Auf diese Weise erfolgt vorteilhaft das Anordnen der Vielzahl der Halbleiterchips auf dem Träger in einem Schritt. Die Halbleiterchips behalten vorteilhaft während allen Verfahrensschritten A) bis F) ihre Position relativ zueinander stets bei. Hierbei weist der Träger zumindest eine laterale Ausdehnung auf, welche gleich der lateralen Ausdehnung des Waferverbunds der Halbleiterchips ist. Die laterale Ausdehnung erstreckt sich hierbei senkrecht zu einer Flächennormalen auf die Abstrahlseite des Halbleiterchips. Vorteilhaft ist die laterale Ausdehnung des Trägers größer als die laterale Ausdehnung des Waferverbunds. Die Halbleiterchips sind vorteilhaft alle der gleichen Bauart, beispielsweise Flip-Chips, wobei diese auch identisch sein können. Das Anordnen des Waferverbunds auf dem Träger erfolgt beispielsweise mittels Kleben. So werden im Verfahrensschritt B) die Halbleiterchips mit einer ihrer Abstrahlseite abgewandten Seite auf den Träger angeordnet. In weiterer Folge der Herstellung des Bauelements erstreckt sich der Hilfsträger lateral vorteilhaft über alle Halbleiterchips.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Verfahrensschritt F) der Waferverbund mit dem Konverterelement und dem Hilfsträger in eine Vielzahl von optoelektronischen Bauelementen vereinzelt.
  • Vorteilhaft weist der Waferverbund mit der Vielzahl von Halbleiterchips auch nachdem der Träger abgelöst wurde eine ausreichende mechanische Stabilität auf, welche insbesondere durch das Konverterelement und/oder durch den Hilfsträger gegeben ist, so dass der Waferverbund mit der Vielzahl der Halbleiterchips in eine Vielzahl einzelner optoelektronischer Bauelemente vereinzelt werden kann. Nach dem Vereinzeln weist vorteilhaft jedes einzelne Bauelement ein Konverterelement und ein Teilstück des Hilfsträgers auf. In einem weiteren Verfahrensschritt wird nach dem Vereinzeln der Hilfsträger vorteilhaft vollständig entfernt. Nach einem Entfernen der Halbleiterchips vom Hilfsträger sind die Bauelemente vorteilhaft vollständig frei vom Hilfsträger.
  • Die Halbleiterchips können vorteilhaft seitlich verspiegelt sein, wodurch eine Anordnung mehrerer optoelektronischer Bauelemente realisierbar ist, wobei ein Bauelement einen hohen Kontrast gegenüber den benachbarten Bauelementen aufweist. Die Abstände zwischen den Halbleiterchips können dabei vorteilhaft 100 µm oder weniger betragen. Eine reflektierende Schicht kann hierbei Seitenflächen des Halbleiterchips und des Konverterelements bedecken. Die reflektierende Schicht kann beispielsweise Silber, Aluminium, einen dielektrischen Spiegel oder eine Kombination daraus umfassen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Vereinzeln mittels Laserstrukturierung (laser scribing), Stealth Dicing, Plasmaschneiden (plasma dicing) oder mechanischem Sägen.
  • Für die Vereinzelung kommen Verfahren zur Anwendung, welche die Halbleiterchips möglichst wenig beeinträchtigen, etwa durch Temperatur oder mechanische Beanspruchung.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird im Verfahrensschritt D) das Konverterelement auf alle Halbleiterchips aufgebracht.
  • Das Konverterelement wird vorteilhaft im selben Verfahrensschritt auf alle Halbleiterchips des Waferverbunds aufgebracht.
  • In weiterer Folge wird der Waferverbund mit der Vielzahl der Halbleiterchips und dem Konverterelement auf einen Hilfsträger angeordnet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist das Konverterelement einkristallin.
  • Ein Konverterelement zeichnet sich vorteilhaft durch eine, je nach Anwendung, maßangefertigte Oberflächenstruktur aus. Weiterhin kann ein Konverterelement präzise in den für den Halbleiterchip oder die Vielzahl von Halbleiterchips notwendigen Dimensionen bereitgestellt werden. So kann eine je nach benötigter Anwendung angepasste Oberflächenstruktur des Konverterelements angewandt werden, beispielsweise weist die Oberfläche des Konverterelements Streuzentren in Form mikroskopischer Vertiefungen auf. Die angepasste Oberflächenstruktur ermöglicht sehr flache Konverterelemente bei welchen eine Rückreflexion von Licht in das Bauteil verringert ist. Das einkristalline Konverterelement kann beispielsweise Durchbrüche aufweisen, wobei Photonen an den Grenzen zwischen Durchbruch und Konverterelement vorteilhaft in Abstrahlrichtung aus dem Konverterelement abgestrahlt werden.
  • Das Konverterelement kann vorteilhaft auch einen Stapel mehrerer Konverterelemente umfassen, welche beispielsweise Licht in unterschiedliche Farben konvertieren. Beispielsweise kann ein Konverterelement einen Stapel mit einem roten und einem grünen einkristallinen Konverterelement umfassen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird das Konverterelement mit einer Klebeschicht beschichtet und das Konverterelement mit der Klebeschicht auf den Halbleiterchip(s) aufgeklebt.
  • Das Konverterelement kann für den Fall, dass es selbst eine mechanisch stabile Form aufweist, mit einer Klebeschicht aus einem Klebematerial beschichtet werden, mit welchem es danach vorteilhaft in jenen Bereichen auf den oder die Halbleiterchips aufgeklebt wird, in welchen das Saphirsubstrat entfernt wurde. Vorteilhaft kann das Konverterelement auch auf eine Vielzahl von Halbleiterchips in einem Waferverbund präzise auf die Halbleiterchips aufgeklebt werden, so dass eine stabile mechanische Verbindung sowie eine gute thermische Anbindung entsteht. Das Aufkleben mit des Konverterelements mit einer Klebeschicht eignet sich vorteilhaft für ein einkristalllines Konverterelement.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist die Klebeschicht transparent und umfasst Si.
  • Transparentes Silikon eignet sich vorteilhaft um ein Konverterelement thermisch an den Halbleiterchips anzubinden und eine mechanisch stabile Verbindung zu erzeugen, welche eine hohe Alterungsstabilität aufweist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die Klebeschicht mittels Spin-coating auf das Konverterelement aufgebracht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird das Konverterelement anodisch auf die epitaktisch gewachsene Schichtenfolge gebondet.
  • Das Konverterelement, beispielsweise ein einkristallines Konverterelement, kann direkt mit der epitaktisch gewachsenen Halbleiterschichtenfolge, beispielsweise mit einem n-dotierten Halbleiterbereich, in Kontakt gebracht werden. Dabei wird das Konverterelement auf einer zur Abstrahlung vorgesehenen Seite der epitaktisch gewachsenen Halbleiterschichtenfolge aufgebracht. Die epitaktisch gewachsene Halbleiterschichtenfolge umfasst vorteilhaft zumindest einen n-dotierten und einen p-dotierten Halbleiterbereich, sowie eine aktive Zone und ist insbesondere Teil des Halbleiterchips. Bei einer Vielzahl von Halbleiterchips im Waferverbund kann vorteilhaft jeder Halbleiterchip eine epitaktisch gewachsene Halbleiterschichtenfolge umfassen, auf welcher ein Konverterelement in direktem Kontakt aufgebracht wird.
  • Bei einem Konverterelement, welches anodisch auf die epitaktisch gewachsene Halbleiterschichtenfolge gebondet wird kann vorteilhaft auf die Anwendung von organischem Material im Konverterelement oder in der Verbindung zwischen Konverterelement und Halbleiterchip verzichtet werden. In diesem Fall eignet sich das Konverterelement für den Betrieb bei hohen Temperaturen, da das auf diese Weise hergestellte Bauelement durch den Verzicht von organischem Material eine geringere Alterung aufweist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Konverterelement ein Konvertermaterial, das in Glas eingebracht ist.
  • Das Konvertermaterial kann vorteilhaft in Glas eingebracht sein und beispielsweise eine Glasplatte oder eine Keramik mit lichtkonvertierender Wirkung umfassen. Die Glasplatte weist hierbei eine mechanische Stabilität auf, welche den Halbleiterchip oder die Vielzahl von Halbleiterchips im Waferverbund stabil tragen kann und mit den Chips mechanisch stabil und thermisch leitend angebunden sein kann. Vorteilhaft können im Glas mehrere unterschiedliche Konvertermaterialien eingemischt sein. Beispielsweise können mehrere Konvertermaterialien in einer Suspension im Glas eingemischt sein.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst oder ist das Konverterelement ein keramisches Plättchen.
  • Es wird ferner ein optoelektronisches Bauelement angegeben. Vorzugsweise wird das optoelektronische Bauelement durch das oben beschriebene Verfahren hergestellt. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für das optoelektronische Bauelement offenbart und umgekehrt.
  • Ein optoelektronisches Bauelement umfasst einen lichtemittierenden Halbleiterchip mit einer epitaktisch gewachsenen Schichtenfolge mit einem p-dotierten Halbleiterbereich, einem n-dotierten Halbleiterbereich und einer aktiven Zone, wobei der n-dotierte Halbleiterbereich einer Abstrahlseite des Halbleiterchips zugewandt ist. Der Halbleiterchip umfasst weiterhin eine p-Kontaktstelle und eine n-Kontaktstelle, welche beide auf einer gleichen Seite des Halbleiterchips angeordnet sind, und welche von der Abstrahlseite des Halbleiterchips abgewandt sind. Weiterhin umfasst der Halbleiterchip eine Spiegelschicht, welche auf dem p-dotierten Halbleiterbereich angeordnet ist und dem n-dotierten Halbleiterbereich abgewandt ist, sowie ein Konverterelement, welches auf dem n-dotierten Halbleiterbereich angeordnet ist und dem p-dotierten Halbleiterbereich abgewandt ist.
  • Die epitaktisch gewachsene Schichtenfolge basiert vorteilhaft auf einem Nitrid-Halbleitermaterial, insbesondere auf Halbleitermaterialien des Materialsystems InAlGaN.
  • Die epitaktisch gewachsene Schichtenfolge basiert vorzugsweise auf einem III-V-Verbindungshalbleitermaterial. Beispielsweise kann die Halbleiterschichtenfolge InxAlyGa1-x-yN, mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, enthalten. Dabei muss das III-V-Verbindungshalbleitermaterial nicht zwingend eine mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im wesentlichen nicht ändern.
  • Das Bauelement umfasst vorteilhaft kein Substrat, da dieses im Herstellungsverfahren von der epitaktisch gewachsenen Schichtenfolge abgelöst wurde, die mechanische Stabilität des Halbleiterchips wird vorteilhaft durch das Konverterelement gewährleistet.
  • Die Spiegelschicht, welche an der epitaktisch gewachsenen Schichtenfolge angeordnet ist hat die Funktion, in Richtung von der Kontaktstellen und emittierte Strahlung vorteilhaft in Richtung des Konverterelements zu reflektieren. Auf diese Weise wird eine Absorption von Strahlung in den Kontaktstellen weitestgehend verhindert. Die Spiegelschicht kontaktiert den p-dotierten Halbleiterbereich elektrisch.
  • Das Bauelement ist an den p- und n-Kontaktstellen vorteilhaft oberflächenmontierbar. Insbesondere können die p-Kontaktstelle und die n-Kontaktstelle gemeinsam eine ebene Montagefläche für den Halbleiterchip ausbilden.
  • Gemäß zumindest einer Ausführungsform des optoelektronischen Bauelements umfasst dieses eine äußere Verkapselung, welche den Halbleiterchip lateral an Seitenflächen und an einer der Abstrahlseite abgewandten Seite verkapselt, wobei die p-Kontaktstelle und die n-Kontaktstelle die äußere Verkapselung durchkontaktieren.
  • Durch die äußere Verkapselung werden vorteilhaft Mesaflanken der epitaktisch gewachsenen Schichtenfolge und die weiteren Bestandteile der Halbleiterchips vor äußeren Einflüssen, insbesondere vor dem Eindringen von Feuchtigkeit, geschützt. Die äußere Verkapselung kann beispielsweise eine Kombination aus einer vorzugsweise durch Atomlagenabscheidung (ALD) abgeschiedenen Al2O3-Schicht und einer Siliziumoxid- und/oder Nitridschicht umfassen.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus dem im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispiel.
  • Die 1a zeigt einen im Verfahrensschritt A) bereitgestellten Halbleiterchip in einer schematischen Seitenansicht.
  • 1b zeigt das optoelektronische Bauelement in einer schematischen Seitenansicht während dem Verfahren zur Herstellung.
  • Die 1c zeigt eine Vielzahl von Halbleiterchips in einem Waferverbund.
  • 2, 3, 4 und 5 zeigen das optoelektronische Bauelement in einer schematischen Seitenansicht während dem Verfahren zur Herstellung.
  • Gleiche oder gleichwirkende Elemente sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die in den Figuren dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
  • Die 1a zeigt eine Ausführungsform eines lichtemittierenden Halbleiterchips 10a, nach dem Bereitstellen im Verfahrensschritt A). Vorteilhaft kann auch eine Vielzahl solcher Halbleiterchips 10a in einem Waferverbund bereitgestellt werden (1c). Bei dem Halbleiterchip 10a handelt es sich vorteilhaft um einen als Flip-Chip ausgebildeten LED-Chip, welcher an der Lichtabstrahlseite ein vorteilhaft transparentes und klares Saphirsubstrat 1 umfasst.
  • Der Halbleiterchip 10a umfasst eine epitaktisch gewachsene Schichtenfolge 10b. Die epitaktisch gewachsene Schichtenfolge 10b basiert auf einem Nitrid-Halbleitermaterial, insbesondere auf Halbleitermaterialien des Materialsystems InAlGaN.
  • Die epitaktisch gewachsene Schichtenfolge 10b weist einen p-dotierten Halbleiterbereich 11a, einen n-dotierten Halbleiterbereich 12a eine dazwischen angeordnete aktive Zone 13 auf, wobei der n-dotierte Halbleiterbereich 12a an das Saphirsubstrat angrenzt.
  • Der Halbleiterchip 10a umfasst vorteilhaft eine Spiegelschicht 14, welche an einer vom Saphirsubstrat 1 abgewandten Seite der epitaktisch gewachsenen Schichtenfolge 10b angeordnet ist. Die Spiegelschicht hat die Funktion, in Richtung von Kontaktstellen 11 und 12 emittierte Strahlung vorteilhaft in Richtung des Saphirsubstrats 1 und der Abstrahlseite des Halbleiterchips zu reflektieren. Auf diese Weise wird eine Absorption von Strahlung in den Kontaktstellen 11 und 12 weitestgehend verhindert. Die Spiegelschicht umfasst vorteilhaft Silber mit einer Dicke von beispielsweise 140 nm. Die Spiegelschicht kontaktiert den p-dotierten Halbleiterbereich 11a elektrisch.
  • Über der Spiegelschicht ist vorteilhaft eine Kontaktschicht 14a und über dieser eine weitere Kontaktschicht 14b angeordnet, wobei die Kontaktschicht 14a eine ZnO-Schicht mit einer Dicke von beispielsweise 70 nm umfasst und die weitere Kontaktschicht 14b eine metallische Schichtenfolge, insbesondere eine Pt/Au/Cr-Schichtenfolge mit Schichtdicken von beispielsweise 40 nm / 550 nm / 10 nm umfasst. Die genannten Zahlenwerte gelten vorteilhaft mit einer Toleranz von +–50 %. Die Cr-Schicht dient insbesondere zur Verbesserung der Haftung der Cr-Schicht nachfolgenden Bauteile, beispielsweise einer Verkapselung 14c. Die Spiegelschicht 14 und die Kontaktschicht 14a und die weitere Kontaktschicht 14b weisen vorteilhaft eine Verkapselung 14c auf.
  • Mittels einer Durchkontaktierung 15 durch die aktive Zone 13 erfolgt eine Kontaktierung des n-dotierten Halbleiterbereichs 12a mit der n-Kontaktstelle 12.
  • An der vom Saphirsubstrat 1 abgewandten Oberfläche weist der Halbleiterchip 10a eine p-Kontaktstelle 11 und eine n-Kontaktstelle 12 auf, welche beispielsweise aus mehreren Teilschichten zusammengesetzt sein können, beispielsweise aus Ti/Pt-Schichten und einer nach außen abschließenden Goldschicht. Die p-Kontaktstelle 11 und die n-Kontaktstelle 12 können vorteilhaft als Kontaktpads ausgeführt sein.
  • Der Halbleiterchip 10a ist an den p- und n-Kontaktstellen 11 und 12 vorteilhaft oberflächenmontierbar. Insbesondere können die p-Kontaktstelle 11 und die n-Kontaktstelle 12 gemeinsam eine ebene Montagefläche für den Halbleiterchip ausbilden.
  • Eine Kontaktführung 15a, welche mit der n-Kontaktstelle 12 verbunden ist und sich durch die Durchkontaktierung 15 erstreckt ist nach außen hin durch eine elektrisch isolierende äußere Verkapselung geschützt.
  • Zusätzlich zu der Verkapselung der Spiegelschicht 14 weist der Halbleiterchip 10a eine äußere Verkapselung 16 auf, welche die Außenseiten des Halbleiterchips 10a bedeckt. Auf diese Weise werden insbesondere die Mesaflanken der epitaktisch gewachsenen Schichtenfolge und die Kontaktschichten vor äußeren Einflüssen, insbesondere vor dem Eindringen von Feuchtigkeit, geschützt. Die äußere Verkapselung 16 kann eine Kombination aus einer vorzugsweise durch Atomlagenabscheidung (ALD) abgeschiedenen Al2O3-Schicht und einer Siliziumoxid- und/oder Nitridschicht umfassen.
  • Die 1b zeigt in einer schematischen Seitenansicht das optoelektronische Bauelement 10 nach Verfahrensschritten A) und B), wobei die Verfahrensschritten A) und B) in der angegebenen Reihenfolge erfolgen. Der lichtemittierende Halbleiterchip 10a wird mit einer dem Saphirsubstrat 1 abgewandten Seite auf dem Träger 4 angeordnet.
  • Es ist vorteilhaft möglich, dass eine Vielzahl von Halbleiterchips 10a in einem Waferverbund angeordnet sind und auf einem einzigen Träger 4 in derselben Weise angeordnet werden, wie dies für einen einzelnen Halbleiterchip 10a der Fall ist.
  • Der Halbleiterchip 10a wird vorteilhaft auf dem Träger 4 aufgeklebt, wobei es sich bei dem Träger 4 um eine Thermo-Release Folie handeln kann, welche auf einem starren Träger angeordnet ist. Die Thermo-Release-Folie und der starre Träger bilden in diesem Fall vorteilhaft den Träger 4. Der Träger 4 ist mechanisch stabil, so dass der Halbleiterchip 10a, oder eine Vielzahl von Halbleiterchips, mechanisch stabil auf dem Träger 4 angeordnet werden kann.
  • Die 1c zeigt eine Vielzahl von Halbleiterchips 10a in einem Waferverbund. Die Halbleiterchips 10a sind vorteilhaft alle auf einem tragenden Element, beispielsweise einem Saphirsubstrat 1 angeordnet. Die 1c zeigt eine Draufsicht auf das Saphirsubstrat 1. Die Halbleiterchips 10a können vorteilhaft in gleichen Abständen zueinander angeordnet sein.
  • Die 2 zeigt in einer schematischen Seitenansicht das Bauelement 10 nach einem Verfahrensschritt C). Das Saphirsubstrat wurde nach dem Anordnen des Halbleiterchips 10a auf dem Träger 4 vom Halbleiterchip 10a abgelöst, beispielsweise mittels Laser-Lift-Off. Vorteilhaft wurde das Saphirsubstrat von der Abstrahlseite vollständig entfernt, wonach nach einem Verfahrensschritt C) der n-dotierte Halbleiterbereich 12a des Halbleiterchips 10a an einer dem Träger 4 abgewandten Seite des Halbleiterchips 10a vorteilhaft freiliegt.
  • Die 3 zeigt in einer schematischen Seitenansicht das Bauelement 10 aus der 2 nach einem Verfahrensschritt D). Auf die Seite des Halbleiterchips 10a, von welcher das Saphirsubstrat 1 im Verfahrensschritt C) abgelöst wurde, wird im Verfahrensschritt D) ein Konverterelement 5 aufgebracht.
  • Vorteilhaft wird das Konverterelement 5 auf den n-dotierten Halbleiterbereich 12a des Halbleiterchips 10a aufgebracht. Bei dem Konverterelement 5 kann es sich vorteilhaft um ein einkristallines Konverterelement oder um eine Glasplatte mit einem darin eingebrachten Konvertermaterial handeln. Vorteilhaft kann es sich hierbei um ein keramisches Plättchen als Konverterelement handeln. Im Falle eines einkristallinen Konverterelements kann beispielsweise ein Cryophosphor verwendet werden, wie es beispielsweise von Crytur oder Hitachi erzeugt wird. Das einkristalline Konverterelement kann vorteilhaft einen Stapel mehrerer Konverterelemente umfassen. Das Konverterelement 5 wurde vor dem Aufbringen vorteilhaft mit einer Klebeschicht 7 versehen, und wird im Verfahrensschritt D) auf dem Halbleiterchip 10a aufgeklebt. Die Klebeschicht 7 umfasst beispielsweise klares und transparentes Silikon, welches mittels Spin-Coating auf das Konverterelement 5 aufgebracht wurde.
  • Alternativ dazu kann das Konverterelement 5 auch mittels anodischem Bonden auf die epitaktisch gewachsene Schichtenfolge 10b aufgebracht werden. Die Anwendung einer Klebeschicht ist hierbei nicht notwendig.
  • Nach einem Verfahrensschritt D) weist der Halbleiterchip 10a eine mechanisch stabile Verbindung mit dem Konverterelement 5 auf, welches vorteilhaft thermisch gut an den Halbleiterchip 10a angebunden ist.
  • Die 4 zeigt in einer schematischen Seitenansicht das Bauelement 10 aus der 3 nach Verfahrensschritten E) und F).
  • Es erfolgt ein Anordnen des Halbleiterchips 10a auf einem Hilfsträger 4a (Verfahrensschritt E)), wobei das Konverterelement 5 dem Hilfsträger 4a zugewandt ist, und ein Ablösen des Trägers 4 vom Halbleiterchip 10a (Verfahrensschritt F)). Nach dem Verfahrensschritt E) ist das Konverterelement 5 mechanisch stabil mit dem Hilfsträger 4a verbunden.
  • Die Verfahrensschritte D) und E) können vorteilhaft auch gleichzeitig erfolgen.
  • Die 5 zeigt in einer schematischen Seitenansicht den Halbleiterchip 10a aus der 4, wobei ein weiterer Halbleiterchip 10a auf dem Hilfsträger 4a angeordnet ist. Die Halbleiterchips wurden vorteilhaft in einem Waferverbund bereitgestellt und die Verfahrensschritte B) bis F) in der genannten Reihenfolge an den Halbleiterchips im Waferverbund durchgeführt. Im Waferverbund wird im Verfahrensschritt A) vorteilhaft eine Vielzahl von Halbleiterchips 10a bereitgestellt. Zur einfacheren Veranschaulichung sind in der 5 nur zwei Halbleiterchips 10a gezeigt.
  • Das Konverterelement kann vorteilhaft den Halbleiterchip und/oder den Waferverbund stabilisieren.
  • Das Konverterelement 5 kann vorteilhaft eine ebene Form mit konstanter Dicke umfassen und sich vorteilhaft lateral über die Halbleiterchips 10a oder den Waferverbund hinaus erstrecken. Beispielsweise weist das Konverterelement 5 eine Dicke von größer 100 µm oder größer 200 µm auf. Das Konverterelement 5 weist vorteilhaft eine ebene Oberfläche auf. Das Konverterelement 5 kann auf der Abstrahlseite vorteilhaft eine Aufrauung umfassen. Vor dem Vereinzeln kann das Konverterelement 5 beispielsweise eine in Draufsicht runde Form umfassen. Nach dem Vereinzeln kann sich das Konverterelement 5 in lateraler Richtung wenige µm über den Halbleiterchip 10a hinaus erstrecken, beispielsweise an allen Seiten des Halbleiterchips 10a. Das Konverterelement 5 weist vorteilhaft an lateralen Rändern Vereinzelungsspuren auf.
  • Ähnlich einer äußeren Verkapselung der Seitenflächen des Halbleiterchips 10a kann auch eine reflektierende Schicht auf die Seitenflächen des Konverterelements aufgebracht werden (nicht gezeigt). Die reflektierende Schicht kann beispielsweise Silber, Aluminium, einen dielektrischen Spiegel oder eine Kombination daraus umfassen.
  • Nach dem Verfahrensschritt F) wird der Waferverbund in eine Vielzahl von Halbleiterchips 10 vereinzelt. Das Vereinzeln erfolgt beispielsweise mittels Laserstrahlschneiden, Stealth Dicing, Plasma Dicing oder mechanischem Sägen, wobei vorteilhaft das Konverterelement 5 und der Hilfsträger 4a zertrennt werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Saphirsubstrat
    4
    Träger
    4a
    Hilfsträger
    5
    Konverterelement
    7
    Klebeschicht
    10
    optoelektronisches Bauelement
    10a
    lichtemittierender Halbleiterchip
    11
    p-Kontaktstelle
    11a
    p-dotierter Halbleiterbereich
    12
    n-Kontaktstelle 12
    12a
    n-dotierter Halbleiterbereich
    13
    aktive Zone
    14
    Spiegelschicht
    14a
    Kontaktschicht
    14b
    weitere Kontaktschicht
    14c
    Verkapselung
    15
    Durchkontaktierung
    15a
    Kontaktführung
    16
    äußere Verkapselung
    A)
    Verfahrensschritt
    B)
    Verfahrensschritt
    C)
    Verfahrensschritt
    D)
    Verfahrensschritt
    E)
    Verfahrensschritt
    F)
    Verfahrensschritt

Claims (15)

  1. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) umfassend die Schritte: A) Bereitstellen zumindest eines lichtemittierenden Halbleiterchips (10a) umfassend ein Saphirsubstrat (1) und eine epitaktisch gewachsene Schichtenfolge (10b), B) Anordnen des lichtemittierenden Halbleiterchips (10a) mit einer dem Saphirsubstrat (1) abgewandten Seite auf einen Träger (4), C) Ablösen des Saphirsubstrats (1) vom Halbleiterchip (10a), D) Aufbringen eines Konverterelements (5) auf einem Bereich des Halbleiterchips (10a), in welchem das Saphirsubstrat (1) abgelöst wurde, E) Anordnen des Halbleiterchips (10a) auf einen Hilfsträger (4a), so dass das Konverterelement (5) dem Hilfsträger (4a) zugewandt ist, und F) Ablösen des Trägers (4) vom Halbleiterchip (10a).
  2. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach Anspruch 1, bei dem die Verfahrensschritte A) bis F) in der angegebenen Reihenfolge erfolgen.
  3. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach Anspruch 1, bei dem im Verfahrensschritt A) eine Vielzahl von lichtemittierenden Halbleiterchips (10a) in einem Waferverbund bereitgestellt werden.
  4. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach dem vorhergehenden Anspruch, bei dem nach dem Verfahrensschritt F) der Waferverbund mit dem Konverterelement (5) und dem Hilfsträger (4a) in eine Vielzahl von optoelektronischen Bauelementen (10) vereinzelt wird.
  5. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach dem vorhergehenden Anspruch, bei dem das Vereinzeln mittels Laserstrukturierung (laser scribing), Stealth Dicing (keine Übersetzung bekannt), Plasmaschneiden (plasma dicing) oder mechanischem Sägen erfolgt.
  6. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach einem der vorhergehenden Ansprüche, bei dem im Verfahrensschritt D) das Konverterelement (5) auf alle Halbleiterchips (10a) aufgebracht wird.
  7. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach einem der vorhergehenden Ansprüche, bei dem das Konverterelement (5) einkristallin ist.
  8. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach einem der vorhergehenden Ansprüche, bei dem das Konverterelement (5) mit einer Klebeschicht (7) beschichtet wird und das Konverterelement (5) mit der Klebeschicht (7) auf den Halbleiterchip(s) (10a) aufgeklebt wird.
  9. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach dem vorhergehenden Anspruch, bei dem die Klebeschicht (7) transparent ist und Si umfasst.
  10. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach einem der vorhergehenden Ansprüche 8 oder 9, bei dem die Klebeschicht (7) mittels Spin-coating auf das Konverterelement (5) aufgebracht wird.
  11. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach Anspruch 7, bei dem das Konverterelement (5) anodisch auf die epitaktisch gewachsene Schichtenfolge (10b) gebondet wird.
  12. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach einem der vorhergehenden Ansprüche 1 bis 6 oder 8 bis 10, bei dem das Konverterelement (5) ein Konvertermaterial (5a) umfasst, das in Glas eingebracht ist.
  13. Verfahren zur Herstellung eines optoelektronischen Bauelements (10) nach dem vorhergehenden Anspruch, bei dem das Konverterelement (5) ein keramisches Plättchen umfasst oder ein keramisches Plättchen ist.
  14. Optoelektronisches Bauelement (10) umfassed einen lichtemittierenden Halbleiterchip (10a) mit – einer epitaktisch gewachsenen Schichtenfolge (10b) mit einem p-dotierten Halbleiterbereich (11a), einem n-dotierten Halbleiterbereich (12b) und einer aktiven Zone, wobei der n-dotierte Halbleiterbereich (12b) einer Abstrahlseite (2) des Halbleiterchips (10a) zugewandt ist, – einer p-Kontaktstelle (11) und eine n-Kontaktstelle (12), welche beide auf einer gleichen Seite des Halbleiterchips (10a) angeordnet sind, und welche von der Abstrahlseite (2) des Halbleiterchips (10a) abgewandt sind, – einer Spiegelschicht (14), welche auf dem p-dotierten Halbleiterbereich (11a) angeordnet ist und dem n-dotierten Halbleiterbereich (12b) abgewandt ist, und – einem Konverterelement (5), welches auf dem n-dotierten Halbleiterbereich (12b) angeordnet ist und dem p-dotierten Halbleiterbereich (11a) abgewandt ist.
  15. Optoelektronisches Bauelement (10) nach dem vorhergehenden Anspruch, bei dem das Bauelement (10) eine äußere Verkapselung (16) umfasst, welche den Halbleiterchip 10a) an Seitenflächen und an einer der Abstrahlseite (2) abgewandten Seite verkapselt, wobei die p-Kontaktstelle (11) und die n-Kontaktstelle (12) die äußere Verkapselung durchkontaktieren.
DE102016108682.7A 2016-05-11 2016-05-11 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement Withdrawn DE102016108682A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016108682.7A DE102016108682A1 (de) 2016-05-11 2016-05-11 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE112017002426.9T DE112017002426B4 (de) 2016-05-11 2017-05-10 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US16/098,172 US10854793B2 (en) 2016-05-11 2017-05-10 Method for producing an optoelectronic component and optoelectronic component
PCT/EP2017/061218 WO2017194623A1 (de) 2016-05-11 2017-05-10 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016108682.7A DE102016108682A1 (de) 2016-05-11 2016-05-11 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Publications (1)

Publication Number Publication Date
DE102016108682A1 true DE102016108682A1 (de) 2017-11-16

Family

ID=58699138

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102016108682.7A Withdrawn DE102016108682A1 (de) 2016-05-11 2016-05-11 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE112017002426.9T Active DE112017002426B4 (de) 2016-05-11 2017-05-10 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112017002426.9T Active DE112017002426B4 (de) 2016-05-11 2017-05-10 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Country Status (3)

Country Link
US (1) US10854793B2 (de)
DE (2) DE102016108682A1 (de)
WO (1) WO2017194623A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114026705A (zh) * 2019-04-23 2022-02-08 奥斯兰姆奥普托半导体股份有限两合公司 发光二极管模块、发光二极管显示模块及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217776A1 (de) * 2012-09-28 2014-06-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301075B2 (ja) 2004-05-12 2009-07-22 パナソニック電工株式会社 発光ダイオード用パッケージおよびそれを用いた発光装置
DE102008039790B4 (de) * 2008-08-26 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102009051746A1 (de) 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8232117B2 (en) * 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
CZ201188A3 (cs) 2011-02-17 2013-02-20 Crytur Spol. S R. O. Príprava monokrystalu granátové struktury s dotací o prumeru az 500 mm
DE102014100772B4 (de) * 2014-01-23 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102014102292A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217776A1 (de) * 2012-09-28 2014-06-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips

Also Published As

Publication number Publication date
US10854793B2 (en) 2020-12-01
WO2017194623A1 (de) 2017-11-16
DE112017002426B4 (de) 2024-02-29
DE112017002426A5 (de) 2019-01-17
US20190148606A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
EP2162928B1 (de) Verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente und optoelektronisches bauelement
DE102005007601B4 (de) Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2149160B1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE112015002479B4 (de) Halbleiterbauelement und Beleuchtungsvorrichtung
EP2901479B1 (de) Optoelektronisches bauelement
EP2612372B1 (de) Leuchtdiodenchip
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
EP2270875A1 (de) Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
DE102012102847A1 (de) Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
WO2009092362A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements und eines wafers
DE112011104415T5 (de) Hochleistungs-LEDs mit Linsen aus nichtpolymerem Material und Verfahren zur Herstellung derselben
DE102014100773A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102017104479B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
DE102015107586A1 (de) Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
WO2016180810A1 (de) Optoelektronischer halbleiterchip und leuchtmittel
WO2018202685A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102012101889A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011111980A1 (de) Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
DE112017002426B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2009079982A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips
WO2018019846A1 (de) Strahlungsemittierender halbleiterchip, verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips, strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102019131502A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority