DE102011103412A1 - Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement - Google Patents

Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement Download PDF

Info

Publication number
DE102011103412A1
DE102011103412A1 DE201110103412 DE102011103412A DE102011103412A1 DE 102011103412 A1 DE102011103412 A1 DE 102011103412A1 DE 201110103412 DE201110103412 DE 201110103412 DE 102011103412 A DE102011103412 A DE 102011103412A DE 102011103412 A1 DE102011103412 A1 DE 102011103412A1
Authority
DE
Germany
Prior art keywords
carrier substrate
recess
semiconductor chip
insulating layer
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201110103412
Other languages
English (en)
Inventor
Siegfried Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE201110103412 priority Critical patent/DE102011103412A1/de
Priority to US14/122,513 priority patent/US9281425B2/en
Priority to DE201211002368 priority patent/DE112012002368A5/de
Priority to PCT/EP2012/058921 priority patent/WO2012168040A1/de
Priority to CN201280027636.4A priority patent/CN103563110B/zh
Publication of DE102011103412A1 publication Critical patent/DE102011103412A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines Halbleiterbauelements angegeben, bei dem ein Trägersubstrat (2) bereitgestellt wird, das einen Montagebereich (2a) und eine Aussparung (2b) aufweist, die im Montagebereich (2a) des Trägersubstrats (2) ausgebildet ist. Nach Montage eines Halbleiterchips (1) wird eine elektrisch isolierende Schicht (4) auf dem Trägersubstrat (2) derart aufgebracht, dass die elektrisch isolierende Schicht (4) die erste Aussparung (2b) des Trägersubstrats (2) vollständig ausfüllt. Eine zweite Aussparung (4a) wird in der elektrisch isolierenden Schicht (4) ausgebildet. Anschließend wird eine elektrisch leitende Schicht (5) auf der elektrisch isolierenden Schicht (4) derart aufgebracht, dass die zweite Aussparung (4a) als Durchkontaktierung mit der elektrisch leitenden Schicht (5) ausgefüllt ist. Weiter wird ein derart hergestelltes Halbleiterbauelement angegeben.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Bauelements, das ein Trägersubstrat und einen Halbleiterchip umfasst. Weiter betrifft die vorliegende Erfindung ein derartiges optoelektronisches Halbleiterbauelement.
  • Bei der Herstellung von Halbleiterbauelementen mit dünnen Halbleiterchips, die unter anderem eine einseitige elektrische Kontaktierung aufweisen, sind exakte Justageprozesse notwendig, um die Halbleiterchips auf Trägersubstraten zu montieren. Dabei ist beispielsweise bei einem Halbleiterchip, der eine ringförmige Isolation zwischen p- und n-Kontaktbereich des Halbleiterchips aufweist, der ringförmige Bereich freistehend und mechanisch von dem Trägersubstrat nicht unterstützt. Ein derartiger mechanisch nicht unterstützter Bereich zur Kontakttrennung der einseitigen elektrischen Kontaktierung führt nachteilig zu einer geringeren mechanischen Stabilität und somit zur Anfälligkeit von Beschädigungen durch externe mechanische Einflüsse.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren anzugeben, das die oben genannten Nachteile vermeidet, wodurch sich vorteilhafterweise ein mechanisch stabiles Halbleiterbauelement ergibt, wobei im Herstellungsverfahren gleichzeitig eine vereinfachte Chipjustage ermöglicht wird.
  • Diese Aufgabe wird durch ein Herstellungsverfahren mit den Merkmalen des Anspruchs 1 gelöst. Weiter wird diese Aufgabe durch ein optoelektronisches Halbleiterbauelement mit den Merkmalen des Anspruchs 12 gelöst. Vorteilhafte Weiterbildungen des Herstellungsverfahrens und des Halbleiterbauelements sind Gegenstand der abhängigen Ansprüche.
  • In einer Ausführungsform umfasst das Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements folgende Verfahrensschritte:
    • A1) Bereitstellen zumindest eines Halbleiterchips, der eine zur Strahlungserzeugung geeignete aktive Schicht aufweist,
    • A2) Bereitstellen eines Trägersubstrats, das zumindest einen Montagebereich für den Halbleiterchip und zumindest eine erste Aussparung aufweist, die im Montagebereich des Trägersubstrats ausgebildet ist,
    • B) Montieren des Halbleiterchips auf dem Montagebereich des Trägersubstrats,
    • C) Aufbringen einer elektrisch isolierenden Schicht auf der von dem Halbleiterchip abgewandten Seite des Trägersubstrats derart, dass die elektrisch isolierende Schicht die erste Aussparung des Trägersubstrats vollständig ausfüllt,
    • D) Ausbilden zumindest einer zweiten Aussparung in der elektrisch isolierenden Schicht, wobei die zweite Aussparung im Bereich der ersten Aussparung des Trägersubstrats ausgebildet wird, und
    • E) Aufbringen einer elektrisch leitenden Schicht auf der von dem Trägersubstrat abgewandten Seite der elektrisch isolierenden Schicht derart, dass die elektrisch leitende Schicht die zweite Aussparung der elektrisch isolierenden Schicht als Durchkontaktierung ausfüllt.
  • Das Herstellungsverfahren ermöglicht vorteilhafterweise eine vereinfachte Chipjustage und eine mechanisch ganzflächige Unterstützung des Halbleiterchips durch das Trägersubstrat und der elektrisch isolierenden Schicht. Insbesondere wird die erste Aussparung des Trägersubstrats mit der elektrisch isolierenden Schicht gefüllt und dient so zur mechanischen Unterstützung des Halbleiterchips. Zum Herstellen eines elektrisch leitenden Kontakts durch die elektrisch isolierende Schicht findet die zweite Aussparung Verwendung, durch die die elektrisch leitende Schicht geführt ist. Vorteilhafterweise können die Genauigkeitsanforderungen bei der Chipjustage, also bei der Anordnung des Halbleiterchips auf dem Montagebereich des Trägersubstrats, reduziert werden, da die Kontaktdurchführung durch das Trägersubstrat vollständig mit der elektrisch isolierenden Schicht unterlegt ist. Für einen derartigen Herstellungsprozess können vorteilhafterweise größere Substrate als herkömmlicherweise verwendet werden, die vorzugsweise zudem aus einem kostengünstigen Material gebildet sein können. Aufgrund der elektrisch isolierenden Schicht ist weiter eine gute externe thermische Ankopplung des Halbleiterbauelements möglich.
  • Die Verfahrensschritte A1) und A2) können parallel oder nacheinander durchgeführt werden. Anschließend erfolgen die Verfahrensschritte B) bis E) in der beanspruchten Reihenfolge.
  • Nach Durchlaufen der Verfahrensschritte A) bis E) ist der Halbleiterchip auf einem Träger angeordnet, der gebildet wird durch das Trägersubstrat, durch die elektrisch isolierende Schicht und durch die elektrisch leitende Schicht. Insbesondere erstreckt sich die elektrisch isolierende Schicht auf der von dem Halbleiterchip abgewandten Seite des Trägersubstrats in lateraler Richtung. Ebenso erstreckt sich die elektrisch leitende Schicht auf der von dem Trägersubstrat abgewandten Seite der elektrisch isolierenden Schicht in lateraler Richtung. Der Träger wird somit durch einen Mehrschichtenaufbau gebildet, wobei die Schichten jeweils mit Aussparungen und Durchkontaktierungen in vertikaler Richtung durchzogen sind.
  • Die elektrisch leitende Schicht füllt vorzugsweise die zweite Aussparung der elektrisch isolierenden Schicht vollständig aus. Die erste Aussparung des Trägersubstrats ist somit mit der elektrisch isolierenden Schicht und die zweite Aussparung vollständig mit der elektrisch leitenden Schicht gefüllt, sodass das Trägersubstrat eine ebene und planare Hauptfläche aufweist, die den Montagebereich umfasst.
  • Das Halbleiterbauelement ist ein optoelektronisches Bauelement, das die Umwandlung von elektrisch erzeugten Daten oder Energien in Lichtemission ermöglicht oder umgekehrt. Beispielsweise ist der optoelektronische Halbleiterchip ein strahlungsemittierender Halbleiterchip, beispielsweise eine LED.
  • Die aktive Schicht des Halbleiterchips enthält vorzugsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfachquantentopfstruktur (SQW, single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • Der Halbleiterchip setzt sich vorzugsweise aus einer epitaktisch aufgewachsenen Halbleiterschichtenfolge zusammen, die die aktive Schicht enthält. Die Halbleiterschichten der Halbleiterschichtenfolge enthalten vorzugsweise ein III/V-Halbleitermaterial. III/V-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten, über den sichtbaren bis in den infraroten Spektralbereich besonders geeignet. Der Halbleiterchip kann ein Aufwachssubstrat umfassen, auf dem die Halbleiterschichtenfolge im Herstellungsverfahren aufgewachsen worden ist.
  • Gemäß zumindest einer Ausführungsform weist der Halbleiterchip auf der dem Trägersubstrat zugewandten Seite zwei voneinander elektrisch isolierte elektrische Kontaktbereiche auf, wobei die erste und die zweite Aussparung in einem in einer vertikalen Richtung benachbarten Bereich zu einem der zwei Kontaktbereiche ausgebildet wird.
  • Einer der elektrischen Kontaktbereiche des Halbleiterchips ist demnach in vertikaler Richtung über der ersten und zweiten Aussparung angeordnet. Durch die Aussparungen kann so eine Durchkontaktierung der elektrisch leitenden Schicht zu diesem Kontaktbereich des Halbleiterchips geführt sein. Der zweite Kontaktbereich des Halbleiterchips kann beispielsweise über das Trägersubstrat elektrisch kontaktiert sein, das von der elektrisch leitenden Schicht mittels der elektrisch isolierenden Schicht vollständig elektrisch getrennt ist.
  • Alternativ kann der zweite Kontaktbereich ebenfalls mittels einer Durchkontaktierung durch den Träger elektrisch kontaktierbar sein.
  • Der Halbleiterchip weist somit eine einseitige Kontaktierung auf. Die von dem Trägersubstrat abgewandte Seite des Halbleiterchips weist damit keinen elektrischen Kontaktbereich auf, sodass durch diese Seite eine effiziente Strahlungsauskopplung erzielt wird, wobei so mit Vorteil keine Abschattungs- oder Absorptionseffekte auftreten.
  • Die einseitige Kontaktierung auf der dem Trägersubstrat zugewandten Seite des Halbleiterchips kann beispielsweise mittels eines ringförmigen Kontakts erzeugt sein. Beispielsweise findet hierbei eine ringförmige Isolation zwischen einem p- und einem n-Kontaktbereich des Halbleiterchips Verwendung.
  • Gemäß zumindest einer Ausführungsform wird ein Durchmesser der zweiten Aussparung kleiner ausgebildet als ein Durchmesser der ersten Aussparung. Durch die kleinere Ausgestaltung der ersten Aussparung kann eine verbesserte mechanische, ganzflächige Unterstützung des Halbleiterchips durch den Träger gewährleistet werden. Die zweite Aussparung ist dabei punktuell geöffnet, sodass lediglich ein geringer zentraler Bereich der ersten Aussparung nicht mit der elektrisch isolierenden Schicht ausgefüllt ist und so lediglich ein kleiner Bereich nicht zur mechanischen Unterstützung des Halbleiterchips beiträgt. Durch die Unterlegung der ersten Aussparung mit der elektrisch isolierenden Schicht können mit Vorteil zudem die Genauigkeitsanforderungen bei der Chipjustage reduziert werden.
  • Gemäß zumindest einer Ausführungsform weisen die erste Aussparung einen Durchmesser von wenigstens 70 μm und höchstens 90 μm und die zweite Aussparungen einen Durchmesser von wenigstens 10 μm und höchstens 30 μm auf. Die erste Aussparung ist somit mehr als doppelt so groß wie die erste Aussparung.
  • Gemäß zumindest einer Ausführungsform wird die zweite Aussparung zumindest teilweise in der ersten Aussparung ausgebildet. Die zweite Aussparung führt demnach zumindest teilweise durch die erste Aussparung. So kann eine Durchkontaktierung aus Material der elektrisch leitenden Schicht von der von dem Halbleiterchip abgewandten Seite des Trägersubstrats zum Kontaktbereich des Halbleiterchips erzeugt werden.
  • Gemäß zumindest einer Ausführungsform wird die Durchkontaktierung punktförmig ausgebildet. Insbesondere wird die zweite Aussparung so klein wie möglich ausgebildet, sodass eine möglichst große mechanische Unterstützung des Halbleiterchips durch den Träger gewährleistet wird. Die zweite Aussparung ist dabei derart groß ausgebildet, dass eine ausreichende elektrisch leitende Verbindung der elektrisch leitenden Schicht zu einem der Kontaktbereiche des Halbleiterchips erzeugt wird.
  • Gemäß zumindest einer Ausführungsform wird nach dem Verfahrensschritt E) die elektrisch leitende Schicht strukturiert. Beispielsweise ist unter jedem der Kontaktbereiche des Halbleiterchips eine erste und eine zweite Aussparung angeordnet, wobei die elektrisch isolierende Schicht in jeder ersten Aussparung und die elektrisch leitende Schicht in jeder zweiten Aussparung als Durchkontaktierung ausgebildet sind. In diesem Fall wird die elektrisch leitende Schicht derart strukturiert, dass die Durchkontaktierungen mittels der Strukturierung elektrisch voneinander isoliert sind.
  • Gemäß zumindest einer Ausführungsform umfasst das Herstellungsverfahren nach dem Verfahrensschritt E) einen oder mehrere der weiteren Verfahrensschritte:
    • – Aufrauen einer Auskoppelfläche des Halbleiterchips, die dem Trägersubstrat gegenüberliegt,
    • – Aufbringen einer Konverterschicht und/oder einer Passivierungsschicht auf der dem Trägersubstrat gegenüberliegenden Seite des Halbleiterchips, und/oder
    • – Dünnen oder vollständiges Ablösen eines Aufwachssubstrats des Halbleiterchips.
  • Die Konverterschicht ist dabei vorzugsweise dazu geeignet, eine von dem Halbleiterchip emittierte Strahlung in Strahlung einer anderen Wellenlänge umzuwandeln.
  • Gemäß zumindest einer Ausführungsform wird in den Verfahrensschritten A1) und A2) eine Mehrzahl von Halbleiterchips bereitgestellt, wobei das Trägersubstrat eine Mehrzahl von Montagebereichen für die Halbleiterchips und eine Mehrzahl von ersten Aussparungen aufweist. Im Verfahrensschritt B) wird jeweils einer der Halbleiterchips auf jeweils einem der Montagebereiche angeordnet. Im Verfahrensschritt D) wird eine Mehrzahl von zweiten Aussparungen in der elektrisch isolierenden Schicht ausgebildet, wobei jeweils eine der zweiten Aussparungen im Bereich jeweils einer der ersten Aussparungen des Trägersubstrats ausgebildet werden.
  • Vorliegend wird somit ein Halbleiterbauelement hergestellt, das eine Mehrzahl von Halbleiterchips umfasst, die mittels Durchkontaktierungen durch das Trägersubstrat elektrisch leitend verbindbar sind. Jeder der Halbleiterchips wird dabei zur mechanischen Chipunterstützung mittels der elektrisch isolierenden Schicht unterlegt.
  • Gemäß zumindest einer Ausführungsform wird nach dem Verfahrensschritt E) anschließend das Halbleiterbauelement zu einzelnen Halbleiterchips und/oder zu Halbleiterchip-Modulen vereinzelt. Als Halbleiterchip-Modul wird insbesondere ein Modul angesehen, das eine Mehrzahl von Halbleiterchips umfasst, die beispielsweise serienverschaltet miteinander sind.
  • Gemäß zumindest einer Ausführungsform werden im Verfahrensschritt B) die Halbleiterchips mit einem Pick-and-Place-Verfahren auf den Montagebereichen des Trägersubstrats aufgebracht. Durch die Unterlegung der ersten Aussparung mit der elektrisch isolierenden Schicht sind dabei mit Vorteil geringere Genauigkeitsanforderungen bei der Chipjustage notwendig.
  • Die Aussparungen im Trägersubstrat und/oder in der elektrisch isolierenden Schicht werden beispielsweise mittels eines gesteuerten Lasers erzeugt. Zum Ausbilden der Durchkontaktierung in der zweiten Aussparung wird beispielsweise die elektrisch isolierende Schicht mit einer Metallschicht hinterlegt, wobei die Durchkontaktierungen galvanisch mit den Kontaktbereichen des Halbleiterchips hergestellt werden.
  • Gemäß zumindest einer Ausführungsform umfasst das optoelektronische Halbleiterbauelement zumindest einen Halbleiterchip und ein Trägersubstrat, wobei der Halbleiterchip eine zur Strahlungserzeugung geeignete aktive Schicht aufweist. Das Trägersubstrat weist zumindest einen Montagebereich für den Halbleiterchip und zumindest eine erste Aussparung auf, die im Montagebereich ausgebildet ist. Der Halbleiterchip ist auf dem Montagebereich des Trägersubstrats angeordnet. Auf der von dem Halbleiterchip abgewandten Seite des Trägersubstrats ist eine elektrisch isolierende Schicht aufgebracht, die die erste Aussparung des Trägersubstrats ausfüllt. Eine zweite Aussparung ist in der elektrisch isolierenden Schicht im Bereich der ersten Aussparung des Trägersubstrats ausgebildet. Eine elektrisch leitende Schicht ist auf der von dem Trägersubstrat abgewandten Seite der elektrisch isolierenden Schicht angeordnet, wobei die elektrisch leitende Schicht die zweite Aussparung der elektrisch isolierenden Schicht als Durchkontaktierung ausfüllt.
  • Der Halbleiterchip des Bauelements weist somit eine einseitige Chipkontaktierung auf, die dem Trägersubstrat zugewandt ist. Die Durchkontaktierungen durch das Trägersubstrat und die elektrisch isolierende Schicht ermöglichen dabei die elektrische Kontaktierung des Halbleiterchips. vorzugsweise weist das Trägersubstrat zumindest zwei erste Aussparungen auf, die jeweils unter einem der Kontaktbereiche des Halbleiterchips angeordnet sind. Die elektrisch isolierende Schicht weist dabei vorzugsweise zwei zweite Aussparungen auf, die jeweils in einer der ersten Aussparungen angeordnet sind. Die zweiten Aussparungen sind dabei jeweils vollständig mit Material der elektrisch leitenden Schicht ausgefüllt.
  • Die in Verbindung mit dem Herstellungsverfahren angeführten Merkmale finden auch im Zusammenhang mit dem Halbleiterbauelement Verwendung und umgekehrt.
  • Gemäß zumindest einer Ausführungsform ist das Trägersubstrat eine Metallfolie oder eine Folie aus Keramik. Als Metallfolie kann beispielsweise eine Molybdänfolie Verwendung finden.
  • Das Trägersubstrat wird vorzugsweise rückseitig mit der elektrisch isolierenden Schicht überzogen, wobei die elektrisch isolierende Schicht dabei die ersten Aussparungen des Trägersubstrats vollständig auskleiden, sodass der Halbleiterchip mit seiner ganzen Fläche mechanisch unterstützt ist.
  • Gemäß zumindest einer Ausführungsform ist die elektrisch isolierende Schicht eine Kunststoffschicht, vorzugsweise eine Kunststofffolie.
  • Gemäß zumindest einer Ausführungsform sind das Trägersubstrat, die elektrisch isolierende Schicht und/oder die elektrisch leitende Schicht jeweils als Folie ausgebildet.
  • In der elektrisch isolierenden Schicht werden beispielsweise mit einem Laser punktuell zweite Aussparungen geöffnet, sodass jeweils ein Chipkontaktbereich offen liegt. Dabei wird nur der Bereich mittelbar unter dem Chipkontaktbereich geöffnet, sodass der verbleibende Bereich der ersten Aussparung des Trägersubstrats weiterhin mit der elektrisch isolierenden Schicht ausgefüllt ist und so zur mechanischen Unterstützung des Halbleiterchips dient. Die Durchkontaktierung der elektrisch leitenden Schicht gewährleistet die externe elektrische Kontaktierung des Bauelements.
  • Gemäß zumindest einer Ausführungsform wird ein erfindungsgemäßes Halbleiterbauelement, das eine Mehrzahl von Halbleiterchips aufweist, als Bildschirmhinterleuchtung oder als serienverschaltetes Modul zur Seiteneinkopplung in Lichtverteilungsplatten verwendet.
  • Weitere Vorteile und vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den 1 und 2 beschriebenen Ausführungsbeispielen. Es zeigen:
  • 1A bis 1K jeweils einen schematischen Querschnitt eines Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbauelements im Herstellungsverfahren,
  • 2A bis 2C jeweils Ausschnitte aus einem erfindungsgemäßen Halbleiterbauelement im Herstellungsverfahren.
  • In den Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Bestandteile und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Bestandteile, wie beispielsweise Schichten, Strukturen, Komponenten und Bereiche zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
  • In den 1A bis 1K sind jeweils Querschnitte eines Halbleiterbauelements im Herstellungsverfahren dargestellt. In 1A ist ein Substrat 11 bereitgestellt, auf dem eine Mehrzahl von Halbleiterchips 1 angeordnet sind. Das Substrat 11 ist vorzugsweise als Folie ausgebildet. Die Halbleiterchips 1 weisen jeweils eine zur Strahlungserzeugung geeignete aktive Schicht 1a auf. Die Halbleiterchips 1 sind beispielsweise LEDs und weisen vorzugsweise eine einseitige Kontaktierung auf. Das bedeutet, dass die Halbleiterchips 1 jeweils beide Kontaktbereiche auf derselben Seite aufweisen. Beispielsweise sind die Kontaktbereiche der Halbleiterchips 1 auf der dem Substrat 11 zugewandten Seite angeordnet. In diesem Fall weist die von dem Substrat 11 abgewandte Seite der Halbleiterchips 1 keine Kontaktbereiche auf. Diese Seite ist demnach zur Strahlungsauskopplung geeignet, wobei Absorptionsverluste in beispielsweise den Kontaktbereichen auf dieser Seite so vermieden werden können.
  • Parallel oder nachfolgend wird ein Trägersubstrat 2 bereitgestellt, wie in 1B dargestellt. Das Trägersubstrat 2 weist zumindest einen Montagebereich 2a für zumindest einen Halbleiterchip 1 auf. Zudem weist das Trägersubstrat 2 zwei erste Aussparungen 2b auf, die im Montagebereich 2a des Trägersubstrats 2 ausgebildet sind. Das Trägersubstrat 2 weist vorzugsweise ein thermisch an das Material des Halbleiterchips angepasstes Material auf. Beispielsweise ist das Trägersubstrat 2 eine Molybdänfolie oder ein Al2O3-Keramiksubstrat. Bevorzugt ist das Trägersubstrat 2 als Folie ausgebildet. Die ersten Aussparungen 2b im Trägersubstrat 2 werden beispielsweise mittels einer Laseraufbohrung, Ätzung oder mittels eines Stanzprozesses hergestellt.
  • Auf das Trägersubstrat 2 wird im anschließenden Verfahrensschritt eine Lotschicht 3 aufgebracht, wobei die ersten Aussparungen 2b ebenfalls ausgespart werden (siehe 1C). Die Lotschicht 3 weist beispielsweise als Material ein Metall oder eine Metalllegierung auf, das für einen Lötprozess geeignet ist.
  • Im anschließenden Verfahrensschritt wird, wie in 1D dargestellt, der Halbleiterchip 1 von dem Substrat 11 abgelöst und auf den Montagebereich des Trägersubstrats 2 aufgebracht. Zum Montieren des Halbleiterchips 1 wird dieser auf dem Montagebereich des Trägersubstrats 2 aufgelötet. Die ersten Aussparungen 2b sind dabei vertikal unterhalb des Halbleiterchips 1 angeordnet. Insbesondere ist jeweils eine erste Aussparung 2b in jeweils einem Kontaktbereich des Halbleiterchips 1 ausgebildet. Unterhalb bedeutet insbesondere, dass die erste Aussparung 2b jeweils in vertikaler Richtung benachbart zum Halbleiterchip 1 ausgebildet ist. Das Übertragen des Halbleiterchips 1 von dem Substrat 11 auf das Trägersubstrat 2 erfolgt beispielsweise mittels eines Pick-and-Place-Verfahrens.
  • Wie in 1E dargestellt wird anschließend auf der von dem Halbleiterchip 1 abgewandten Seite des Trägersubstrats 2 eine elektrisch isolierende Schicht 4 aufgebracht. Die elektrisch isolierende Schicht wird dabei so aufgebracht, dass die ersten Aussparungen 2b des Trägersubstrats 2 vollständig mit Material der elektrisch isolierenden Schicht 4 ausgefüllt sind. Das Trägersubstrat 2 und die elektrisch isolierende Schicht 4 bilden demnach auf der dem Halbleiterchip 1 zugewandten Seite eine ebene Hauptfläche aus. Im Bereich der ersten Aussparungen 2b grenzt die elektrisch isolierende Schicht 4 demnach direkt an die Kontaktbereiche des Halbleiterchips 1 an.
  • Die elektrisch isolierende Schicht 4 ist vorzugsweise eine Kunststofffolie, beispielsweise eine Schicht aufweisend Parylen oder Polymer oder ein RCC-Material. Die elektrisch isolierende Schicht wird beispielsweise mittels eines Vakuumlaminierprozesses auf dem Trägersubstrat 2 aufgebracht.
  • Wie in 1F dargestellt werden anschließend zwei zweite Aussparungen 4a in der elektrisch isolierenden Schicht 4 ausgebildet, wobei die zweiten Aussparungen jeweils in einem Bereich jeweils einer ersten Aussparung des Trägersubstrats ausgebildet werden. Die zweiten Aussparungen 4a sind demnach jeweils in der ersten Aussparung des Trägersubstrats ausgebildet. Die zweiten Aussparungen 4a führen dabei vollständig durch die elektrisch isolierende Schicht 4 im Bereich der ersten Aussparung, sodass jeweils die Kontaktbereiche des Halbleiterchips 1 von der elektrisch isolierenden Schicht zumindest teilweise freigelegt sind. In der elektrisch isolierenden Schicht werden punktuell die zweiten Aussparungen so ausgebildet, dass nur jeweils der Kontaktbereich des Halbleiterchips zum Vorschein kommt. Das Öffnen erfolgt beispielsweise mit einem gesteuerten Laser, womit mit Vorteil nur der Bereich unmittelbar unter dem Halbleiterchipkontaktbereich geöffnet werden kann. Der verbleibende Bereich der ersten Aussparung bleibt weiterhin mit dem Material der elektrisch isolierenden Schicht 4 ausgefüllt und dient so vorteilhafterweise weiter zur mechanischen Unterstützung des Halbleiterchips.
  • Ein Durchmesser der zweiten Aussparung 4a ist dabei jeweils kleiner ausgebildet als ein Durchmesser der ersten Aussparung des Trägersubstrats.
  • Das Aufbringen der elektrisch isolierenden Schicht und das Ausbilden der zweiten Aussparungen in der elektrisch isolierenden Schicht sind in Zusammenhang mit den 2A bis 2C näher erläutert.
  • Im nächsten Verfahrensschritt wird, wie in dem Ausführungsbeispiel der 1G dargestellt, eine elektrisch leitende Schicht 5 auf der von dem Trägersubstrat 2 abgewandten Seite der elektrisch isolierenden Schicht 4 aufgebracht. Die elektrisch leitende Schicht 5 wird dabei so aufgebracht, dass in den zweiten Aussparungen der elektrisch isolierenden Schicht 4 Durchkontaktierungen 5b aus Material der elektrisch leitenden Schicht 5 ausgebildet sind. Vorzugsweise sind die zweiten Aussparungen vollständig mit Material der elektrisch leitenden Schicht 5 ausgefüllt. Dadurch kann wiederum eine ebene Fläche der dem Halbleiterchip 1 zugewandten Seite des Trägersubstrats 2 erzeugt werden.
  • Das Trägersubstrat 2, die elektrisch isolierende Schicht 4 und die elektrisch leitende Schicht 5 bilden zusammen einen Träger für den Halbleiterchip 1 aus. Die verschiedenen Schichten 2, 4, 5 des Trägers können dabei jeweils als Folie ausgebildet sein. Beispielsweise wird die elektrisch leitende Schicht 5 aus einem Metallseedlayer gebildet, wobei die Durchkontaktierungen 5b galvanisch hergestellt werden und so einen elektrischen Kontakt zu den Kontaktbereichen des Halbleiterchips 1 ermöglichen.
  • Die elektrisch leitende Schicht 5 ist beispielsweise eine Kupferschicht, vorzugsweise eine Kupferfolie.
  • Im anschließenden Verfahrensschritt wird, wie in 1H dargestellt, die elektrisch leitende Schicht 5 strukturiert. Insbesondere wird die elektrisch leitende Schicht 5 in zwei Bereiche unterteilt, die durch einen Abstand voneinander räumlich und elektrisch getrennt sind. Jeder Bereich weist dabei eine Durchkontaktierung auf, sodass die Kontaktbereiche des Halbleiterchips 1 getrennt voneinander elektrisch kontaktierbar sind und dabei elektrisch voneinander isoliert sind. Die Bereiche sind durch die Strukturierung 5a getrennt, die als Aussparung oder Loch ausgebildet ist.
  • Zudem wird im Verfahrensschritt der 1H ein Aufwachssubstrat, auf dem die Halbleiterschichtenfolge des Halbleiterchips 1 aufgewachsen worden ist und das auf der von dem Trägersubstrat 2 abgewandten Seite des Halbleiterchips 1 aufgebracht ist, vollständig abgelöst. Der Halbleiterchip 1 ist somit ein Dünnfilmhalbleiterchip. Alternativ kann lediglich ein Teil des Aufwachssubstrats abgedünnt werden.
  • In dem Verfahrensschritt zu 1I wird anschließend die von dem Trägersubstrat 2 abgewandten Seite des Halbleiterchips 1 aufgeraut. Durch diese Aufrauung kann vorteilhafterweise die Strahlungsauskoppeleffizienz des Halbleiterchips erhöht werden.
  • Anschließend wird auf die aufgeraute Oberfläche des Halbleiterchips 1 eine Passivierungsschicht 6 aufgebracht, wie in 1J dargestellt. Die Passivierungsschicht 6 ermöglicht eine planare Auskoppelfläche des Halbleiterchips 1.
  • Anschließend kann eine Konverterschicht 7 auf dem Trägersubstrat 2 und auf dem Halbleiterchip 1 auf der gegenüberliegenden Seite des Trägersubstrats 2 aufgebracht werden. Die Konverterschicht 7 wird beispielsweise auf das Trägersubstrat und den Halbleiterchip auflaminiert. Die Konverterschicht 7 ist insbesondere geeignet, zumindest einen Teil der von dem Halbleiterchip 1 im Betrieb emittierten Strahlung in Strahlung eines anderen Wellenlängenbereichs zu konvertieren.
  • Die Verfahrensschritte der 1A bis 1J können auch für eine Mehrzahl von Halbleiterchips 1 gleichzeitig durchgeführt werden, wie in 1K angedeutet. Dabei werden eine Mehrzahl von Montagebereichen und eine Mehrzahl von ersten Aussparungen im Verfahrensschritt der 1B und 1C am Trägersubstrat bereitgestellt. Anschließend wird im Verfahrensschritt zu 1D jeweils ein Halbleiterchip auf jeweils einem Montagebereich angeordnet. Jeweils unterhalb eines Halbleiterchips sind jeweils zwei erste Aussparungen ausgebildet. Anschließend werden nach Aufbringen der elektrisch isolierenden Schicht 4 (wie in 1E gezeigt) jeweils unter jedem Halbleiterchip 2 zweite Aussparungen ausgebildet, wie in 1F exemplarisch für einen Halbleiterchip dargestellt. Anschließend werden eine Mehrzahl von zweiten Aussparungen in der elektrisch isolierenden Schicht ausgebildet, die als Durchkontaktierungen mittels der elektrisch leitenden Schicht 5 ausgefüllt werden, sodass jeweils ein Halbleiterchip von extern elektrisch kontaktierbar ist.
  • Der Verbund aus Halbleiterbauelementen, wie in 1K dargestellt, kann anschließend zu einzelnen Halbleiterchips oder zu Halbleiterchip-Modulen vereinzelt werden. Derart hergestellte Halbleiterbauelemente finden beispielsweise Verwendung als Bildschirmhinterleuchtung oder als serienverschaltetes Modul zur Seiteneinkopplung in Lichtverteilungsplatten.
  • In den 2A bis 2C sind die Verfahrensschritte des Aufbringens der elektrisch isolierenden Schicht und das Ausbilden der zweiten Aussparung in der elektrisch isolierenden Schicht 4 näher dargestellt. Hierbei weist der Halbleiterchip 1 eine ringförmige Kontaktierung auf der dem Trägersubstrat 2 zugewandten Seite auf. Dabei ist ein Kontaktbereich 1b des Halbleiterchips 1 von einem zweiten Kontaktbereich 1c ringförmig umschlossen, wobei zwischen dem ersten Kontaktbereich 1b und dem zweiten Kontaktbereich 1c ein ringförmig ausgebildeter Abstand ausgebildet ist. Die erste Aussparung 2b des Trägersubstrats 2 ist in vertikaler Richtung direkt unterhalb des ersten Kontaktbereichs 1b und der ringförmigen Aussparung ausgebildet. Beispielsweise weist die erste Aussparung 2b einen Durchmesser D2 von wenigstens 70 μm und höchstens 90 μm auf, wie in 2A dargestellt.
  • Wie in 2B dargestellt wird anschließend die elektrisch isolierende Schicht 4 in der ersten Aussparung des Trägersubstrats 2 angeordnet. Das Material der elektrisch isolierenden Schicht 4 füllt dabei zudem die ringförmige Aussparung zwischen den Kontaktbereichen des Halbleiterchips 1 aus. Die zweite Aussparung in der elektrisch isolierenden Schicht 4 ist in vertikaler Richtung direkt unterhalb des ersten Kontaktbereichs 1b des Halbleiterchips 1 ausgebildet. Dabei ist der Durchmesser D4 der zweiten Aussparung 4a beispielsweise an die Ausdehnung des ersten Kontaktbereichs 1b des Halbleiterchips 1 anpasst. Beispielsweise weist die zweite Aussparung 4a einen Durchmesser D4 von wenigstens 10 μm und höchstens 30 μm auf. Die zweite Aussparung ist demnach kleiner als die erste Aussparung des Trägersubstrats und in der ersten Aussparung angeordnet.
  • Anschließend wird in der zweiten Aussparung 4a die Durchkontaktierung mittels des Materials der elektrisch leitenden Schicht ausgebildet (nicht dargestellt).
  • In 2C ist eine Unteransicht auf den Halbleiterchip des Ausführungsbeispiels der 2B dargestellt. Der erste Kontaktbereich 1b des Halbleiterchips wird von dem Material der elektrisch isolierenden Schicht 4 ringförmig umgeben. Die elektrisch isolierende Schicht 4 wird wiederum von dem zweiten Kontaktbereich 1c des Halbleiterchips umgeben, sodass die elektrisch isolierende Schicht 4 den ersten Kontaktbereich 1b und den zweiten Kontaktbereich 1c räumlich und elektrisch voneinander trennt.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombinationen selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben sind.

Claims (15)

  1. Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements mit den folgenden Verfahrensschritten: A1) Bereitstellen zumindest eines Halbleiterchips (1), der eine zur Strahlungserzeugung geeignete aktive Schicht (1a) aufweist, A2) Bereitstellen eines Trägersubstrats (2), das zumindest einen Montagebereich (2a) für den Halbleiterchip (1) und zumindest eine erste Aussparung (2b) aufweist, die im Montagebereich (2a) des Trägersubstrats (2) ausgebildet ist, B) Montieren des Halbleiterchips (1) auf dem Montagebereich (2a) des Trägersubstrats (2), C) Aufbringen einer elektrisch isolierenden Schicht (4) auf der von dem Halbleiterchip (1) abgewandten Seite des Trägersubstrats (2) derart, dass die elektrisch isolierende Schicht (4) die erste Aussparung (2b) des Trägersubstrats (2) vollständig ausfüllt, D) Ausbilden zumindest einer zweiten Aussparung (4a) in der elektrisch isolierenden Schicht (4), wobei die zweite Aussparung (4a) im Bereich der ersten Aussparung (2b) des Trägersubstrats (2) ausbildet wird, und E) Aufbringen einer elektrisch leitenden Schicht (5) auf der von dem Trägersubstrat (2) abgewandten Seite der elektrisch isolierenden Schicht (4) derart, dass die elektrisch leitende Schicht (5) die zweite Aussparung (4a) der elektrisch isolierenden Schicht (4) als Durchkontaktierung (5b) ausfüllt.
  2. Verfahren nach Anspruch 1, wobei der Halbleiterchip (1) auf der dem Trägersubstrat (2) zugewandten Seite zwei voneinander elektrisch isolierte elektrische Kontaktbereiche (1b, 1c) aufweist, wobei die erste und zweite Aussparung (2b, 4a) in einem in vertikaler Richtung benachbarten Bereich zu einem der zwei Kontaktbereiche (1b, 1c) ausgebildet wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Durchmesser (D4) der zweiten Aussparung (4a) kleiner ausgebildet wird als ein Durchmesser (D2) der ersten Aussparung (2b).
  4. Verfahren nach Anspruch 3, wobei die erste Aussparung (2b) einen Durchmesser (D2) von wenigstens 70 μm und höchstens 90 μm und die zweite Aussparung (4a) einen Durchmesser (D4) von wenigstens 10 μm und höchstens 30 μm aufweisen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Aussparung (4a) zumindest teilweise in der ersten Aussparung (2b) ausgebildet wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Durchkontaktierung (5b) punktförmig ausgebildet wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Verfahrensschritt E) die elektrisch leitende Schicht (5) strukturiert wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Verfahrensschritt E) – eine Auskoppelfläche des Halbleiterchips (1), die dem Trägersubstrat (2) gegenüberliegt, aufgeraut wird, – eine Konverterschicht (7) und/oder eine Passivierungsschicht (6) auf der dem Trägersubstrat (2) gegenüberliegenden Seite des Halbleiterchips (1) aufgebracht wird, und/oder – ein Aufwachssubstrat des Halbleiterchips (1) gedünnt oder vollständig abgelöst wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei in den Verfahrensschritten A1) und A2) – eine Mehrzahl von Halbleiterchips (1) bereitgestellt wird, und – das Trägersubstrat (2) eine Mehrzahl von Montagebereichen (2a) für die Halbleiterchips (1) und eine Mehrzahl von ersten Aussparungen (2b) aufweist, im Verfahrensschritt B) – jeweils einer der Halbleiterchips (1) auf jeweils einem der Montagebereichen (2a) angeordnet wird, und im Verfahrensschritt D) – eine Mehrzahl von zweiten Aussparungen (4a) in der elektrisch isolierenden Schicht (4) ausgebildet wird, wobei jeweils eine der zweiten Aussparungen (4a) im Bereich jeweils einer der ersten Aussparungen (2b) des Trägersubstrats (2) ausbildet werden.
  10. Verfahren nach Anspruch 9, wobei nach dem Verfahrensschritt E) das Halbleiterbauelement zu einzelnen Halbleiterchips (1) und/oder zu Halbleiterchip-Modulen vereinzelt wird.
  11. Verfahren nach Anspruch 9 oder 10, wobei im Verfahrensschritt B) die Halbleiterchips (1) mit einem Pick-and-Place-Verfahren auf den Montagebereichen (2a) des Trägersubstrats (2) aufgebracht werden.
  12. Optoelektronisches Halbleiterbauelement, das zumindest einen Halbleiterchip (1) und ein Trägersubstrat (2) umfasst, wobei – der Halbleiterchip (1) eine zur Strahlungserzeugung geeignete aktive Schicht (1a) aufweist, – das Trägersubstrat (2) zumindest einen Montagebereich (2a) für den Halbleiterchip (1) und zumindest eine erste Aussparung (2b) aufweist, die im Montagebereich (2a) des Trägersubstrats (2) ausgebildet ist, – der Halbleiterchip (1) auf dem Montagebereich (2a) des Trägersubstrats (2) angeordnet ist, – auf der von dem Halbleiterchip (1) abgewandten Seite des Trägersubstrats (2) eine elektrisch isolierende Schicht (4) aufgebracht ist, die die erste Aussparung (2b) des Trägersubstrats (2) ausfüllt, – eine zweite Aussparung (4a) in der elektrisch isolierenden Schicht (4) im Bereich der ersten Aussparung (2b) des Trägersubstrats (2) ausgebildet ist, und – eine elektrisch leitende Schicht (5) auf der von dem Trägersubstrat (2) abgewandten Seite der elektrisch isolierenden Schicht (4) angeordnet ist, die die zweite Aussparung (4b) der elektrisch isolierenden Schicht (2) als Durchkontaktierung (5b) ausfüllt.
  13. Halbleiterbauelement nach Anspruch 12, wobei das Trägersubstrat (2) eine Metallfolie oder eine Folie aus Keramik ist.
  14. Halbleiterbauelement nach Anspruch 12 oder 13, wobei die elektrisch isolierende Schicht (4) eine Kunststoffschicht ist.
  15. Verwendung eines Halbleiterbauelements nach einem der vorhergehenden Ansprüche 12 bis 14, das eine Mehrzahl von Halbleiterchips (1) aufweist, als Bildschirmhinterleuchtung oder als serienverschaltetes Modul zur Seiteneinkopplung in Lichtverteilungsplatten.
DE201110103412 2011-06-06 2011-06-06 Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement Withdrawn DE102011103412A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE201110103412 DE102011103412A1 (de) 2011-06-06 2011-06-06 Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
US14/122,513 US9281425B2 (en) 2011-06-06 2012-05-14 Method for producing an optoelectronic semiconductor component and such a semiconductor component
DE201211002368 DE112012002368A5 (de) 2011-06-06 2012-05-14 Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
PCT/EP2012/058921 WO2012168040A1 (de) 2011-06-06 2012-05-14 Verfahren zum herstellen eines optoelektronischen halbleiterbauelements und derartiges halbleiterbauelement
CN201280027636.4A CN103563110B (zh) 2011-06-06 2012-05-14 用于制造光电子半导体器件的方法和这样的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201110103412 DE102011103412A1 (de) 2011-06-06 2011-06-06 Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102011103412A1 true DE102011103412A1 (de) 2012-12-06

Family

ID=46085046

Family Applications (2)

Application Number Title Priority Date Filing Date
DE201110103412 Withdrawn DE102011103412A1 (de) 2011-06-06 2011-06-06 Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
DE201211002368 Withdrawn DE112012002368A5 (de) 2011-06-06 2012-05-14 Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und derartiges Halbleiterbauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE201211002368 Withdrawn DE112012002368A5 (de) 2011-06-06 2012-05-14 Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und derartiges Halbleiterbauelement

Country Status (4)

Country Link
US (1) US9281425B2 (de)
CN (1) CN103563110B (de)
DE (2) DE102011103412A1 (de)
WO (1) WO2012168040A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013114107A1 (de) * 2013-12-16 2015-07-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102014102292A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102014103828A1 (de) * 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8602745B2 (en) 2004-08-26 2013-12-10 Pentair Water Pool And Spa, Inc. Anti-entrapment and anti-dead head function
US10192849B2 (en) 2014-02-10 2019-01-29 Infineon Technologies Ag Semiconductor modules with semiconductor dies bonded to a metal foil
TWI568026B (zh) * 2014-11-04 2017-01-21 錼創科技股份有限公司 發光裝置
DE102015113310B4 (de) * 2015-08-12 2022-08-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102016100320A1 (de) 2016-01-11 2017-07-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, optoelektronisches Modul und Verfahren zur Herstellung eines optoelektronischen Bauelements
US20210083160A1 (en) * 2017-12-14 2021-03-18 Osram Opto Semiconductors Gmbh Semiconductor Device and Method for Producing a Carrier Element Suitable for a Semiconductor Device
US11824126B2 (en) 2019-12-10 2023-11-21 Maxeon Solar Pte. Ltd. Aligned metallization for solar cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222433A1 (en) * 2003-05-05 2004-11-11 Lamina Ceramics Light emitting diodes packaged for high temperature operation
US20100001395A1 (en) * 2008-03-25 2010-01-07 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006005062A2 (en) * 2004-06-30 2006-01-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US7276724B2 (en) * 2005-01-20 2007-10-02 Nanosolar, Inc. Series interconnected optoelectronic device module assembly
TW200921942A (en) * 2007-11-14 2009-05-16 Advanced Optoelectronic Tech Packaging structure of light emitting diode device and method of fabricating the same
US20090189179A1 (en) * 2008-01-28 2009-07-30 Fong-Yuan Wen Method for manufacturing light emitting diode package
US8193632B2 (en) * 2008-08-06 2012-06-05 Industrial Technology Research Institute Three-dimensional conducting structure and method of fabricating the same
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
KR101064026B1 (ko) * 2009-02-17 2011-09-08 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
CN101587933B (zh) * 2009-07-07 2010-12-08 苏州晶方半导体科技股份有限公司 发光二极管的晶圆级封装结构及其制造方法
US8441020B2 (en) * 2010-03-10 2013-05-14 Micron Technology, Inc. Light emitting diode wafer-level package with self-aligning features
CN201804913U (zh) * 2010-09-30 2011-04-20 江阴长电先进封装有限公司 圆片级led封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222433A1 (en) * 2003-05-05 2004-11-11 Lamina Ceramics Light emitting diodes packaged for high temperature operation
US20100001395A1 (en) * 2008-03-25 2010-01-07 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
DE102009032486A1 (de) * 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013114107A1 (de) * 2013-12-16 2015-07-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102014102292A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
US10193037B2 (en) 2014-02-21 2019-01-29 Osram Opto Semiconductor Gmbh Method for producing an optoelectronic device
DE102014103828A1 (de) * 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen
US10109780B2 (en) 2014-03-20 2018-10-23 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing optoelectronic semiconductor components

Also Published As

Publication number Publication date
WO2012168040A1 (de) 2012-12-13
US20140151724A1 (en) 2014-06-05
CN103563110B (zh) 2016-10-26
DE112012002368A5 (de) 2014-02-20
CN103563110A (zh) 2014-02-05
US9281425B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
DE102011103412A1 (de) Verfahren zum Herstellen eines optolektronischen Halbleiterbauelements und derartiges Halbleiterbauelement
WO2009039841A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
WO2017009183A1 (de) Optoelektronische anordnung sowie verfahren zur herstellung einer optoelektronischen anordnung
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
EP1920462A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE102008049188A1 (de) Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
WO2013045576A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements mit einer drahtlosen kontaktierung
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
DE102006015115A1 (de) Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
DE102015114583A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
WO2017167792A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip
DE102015114579B4 (de) Halbleiterchip
DE102017107834A1 (de) Strahlungsemittierendes bauelement
WO2017178424A1 (de) Lichtemittierender halbleiterchip, lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
WO2016188702A1 (de) Verfahren zur herstellung eines elektronischen bauelements mit einem trägerelement und elektronisches bauelement mit einem trägerelement
EP2474049B1 (de) Optoelektronisches modul aufweisend zumindest einen ersten halbleiterkörper mit einer strahlungsaustrittsseite und einer isolationsschicht und verfahren zu dessen herstellung
DE102018111021A1 (de) Lichtemittierendes halbleiterbauteil und verfahren zur herstellung eines licht emittierenden halbleiterbauteils
DE102014118349B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority

Effective date: 20131206