JP4061062B2 - 半導体発光素子の製法および酸化炉 - Google Patents

半導体発光素子の製法および酸化炉 Download PDF

Info

Publication number
JP4061062B2
JP4061062B2 JP2001379722A JP2001379722A JP4061062B2 JP 4061062 B2 JP4061062 B2 JP 4061062B2 JP 2001379722 A JP2001379722 A JP 2001379722A JP 2001379722 A JP2001379722 A JP 2001379722A JP 4061062 B2 JP4061062 B2 JP 4061062B2
Authority
JP
Japan
Prior art keywords
sample
oxidation
chamber
semiconductor
water vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001379722A
Other languages
English (en)
Other versions
JP2003179309A (ja
Inventor
寛展 齋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001379722A priority Critical patent/JP4061062B2/ja
Priority to US10/318,121 priority patent/US6979581B2/en
Publication of JP2003179309A publication Critical patent/JP2003179309A/ja
Priority to US11/234,156 priority patent/US20060016397A1/en
Application granted granted Critical
Publication of JP4061062B2 publication Critical patent/JP4061062B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31666—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H01S5/0042—On wafer testing, e.g. lasers are tested before separating wafer into chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18358—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] containing spacer layers to adjust the phase of the light wave in the cavity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、面発光レーザやストライプ型レーザのように、電流を一部領域に限定させる半導体発光素子の製法およびそれに用いる酸化炉に関する。さらに詳しくは、選択酸化用半導体層を外周部から酸化せることにより、電流注入領域を画定する場合に、その場観察により電流注入領域の大きさを精度よく制御する半導体発光素子の製法およびそれに用いる酸化炉に関する。
【０００２】
【従来の技術】
従来の面発光レーザは、たとえば図６に示されるような構造が知られている。すなわち、たとえばＧａＡｓからなる半導体基板４１上に、ＤＢＲ（Distributed Brag Reflector）と呼ばれる屈折率の異なる半導体層の積層構造からなり、特定の周波数帯の光を反射させる下部多層反射膜４２が積層され、その上に図示しない下部スペーサー層、活性層、上部スペーサー層の積層構造からなる発光層形成部４６、ＤＢＲからなる上部多層反射膜４８が形成され、発光領域とする電流注入領域以外の部分にプロトンなどをイオン注入することにより絶縁領域４７が形成されている。この表面および半導体基板の裏面に、図示しない上部および下部の電極が設けられ、反射率を若干小さくされた上部多層反射膜４８を通して、上面電極に設けられる図示しない小さな出射口からレーザビーム光が出射されるようになっている。
【０００３】
また、最近では、プロトンなどのイオン注入による絶縁化に変えて、発光層形成部４６と上部多層反射膜４８との間に、たとえばＡｌＡｓなどからなる水蒸気などにより容易に酸化し易い選択酸化用半導体層を介在させ、電流注入領域およびその外周の一定領域がメサ状に残存するように外周部をエッチングしてから、水蒸気雰囲気の下で外周の露出部から選択的に酸化させ、電流注入領域の部分だけ酸化させないように酸化処理を中止することにより、電流制限層を形成する方法も考えられている。
【０００４】
この酸化処理を停止することにより、中心部に所定の範囲の電流注入領域を形成する従来の方法は、予め、サンプルにより一定条件で酸化処理をし、そのサンプルを酸化炉から取り出して、酸化の進む距離を測定し、そのデータのもとで、一定時間の酸化処理をすることにより、所定の電流注入領域になるように処理が行われている。
【０００５】
前述のように、酸化し易い選択酸化用半導体層を介在させて、半導体積層部を形成した後に、周囲から酸化させることにより、中心部に所望の大きさの電流注入領域が残存するように電流制限層を形成すれば、従来のように、半導体積層工程の途中で成長装置から取り出してマスクを設け、エッチングをするという半導体層の成長工程中に異質の工程を挟んだり、半導体積層部が形成された後に、マスクをしてイオン注入などにより電流注入領域周囲の半導体層を絶縁化するという複雑な工程を挟むことなく、狭い範囲に電流を注入することができる。
【０００６】
【発明が解決しようとする課題】
前述のように、選択酸化用半導体層を用いることにより、半導体積層部形成後に選択酸化を行って電流制限層を形成する方法は、製造工程的に簡単で好ましい。しかし、サンプルにより酸化条件を設定して行っても、酸化スピードは、酸化炉内に設置される基板温度のバラツキ、水蒸気の分圧変化や温度変化、電流制限層の厚さのバラツキなどにより変動し易く、サンプルによる条件出しを何回も行う必要があり、非常に時間がかかると共に、それでも、実際に行う場合のバラツキが大きいという問題がある。とくに、面発光レーザの場合、従来用いられているようなマルチモード発振では電流注入領域の幅が８μｍ角程度で、そのバラツキも±１〜２μｍ程度あってもそれほど問題にならないが、今後要求されるシングルモード発振をさせるには、波長にもよるが、３.５μｍ角程度以下でないとシングルモードにならず、余り小さくすると出力が極端に低下するため、そのバラツキは０.５μｍ程度以下に抑えなければならず、従来の一定条件を設定することにより酸化処理を行うという方法では、非常に歩留りが低下して実用的でないという問題がある。
【０００７】
さらに、本発明者の鋭意検討の結果、酸化をさせる当初は、酸化時間と酸化が進む距離とがほぼ比例関係にあるが、電流注入領域として酸化させないで残存させる領域の幅が５μｍ以下位になると、比例関係が崩れ、同じ時間でも酸化の進みが大きくなり、シングルモード発振をさせるような小さな電流注入領域にするには、予め設定する条件での酸化では、精度よく制御することができないことを見出した。
【０００８】
本発明は、このような状況に鑑みなされたもので、選択酸化用半導体層の酸化量を厳密に制御し、面発光レーザ、ストライプ型半導体レーザ、発光ダイオード（ＬＥＤ）などの電流を一定領域に狭窄する素子を高性能に製造し得る半導体発光素子の製法を提供することを目的とする。
【０００９】
本発明の他の目的は、選択酸化用半導体層の酸化量を厳密に制御することができる酸化炉を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による半導体発光素子の製法は、（ａ）基板上に発光層形成部および電流注入領域確定のための選択的酸化用半導体層を含む半導体積層部を成長し、（ｂ）前記電流注入領域およびその近傍領域がメサ状に残るように、前記半導体積層部の一部をエッチングにより除去し、（ｃ）顕微鏡により前記半導体積層部の表面側から赤外光を照射して前記選択的酸化用半導体層に焦点を合せ、その反射光により前記選択酸化用半導体層を観察しながら、該選択酸化用半導体層をメサ状にエッチングされた外周部から中心部側に酸化させることにより中心部に所定範囲の電流注入領域を形成し、（ｄ）前記半導体積層部の両側に電気的に接続されるように電極を形成することを特徴とする。
【００１１】
ここに選択酸化用半導体層とは、他の半導体層と連続的に積層した後に、酸化処理を行うことにより、その半導体層のみを他の半導体層より広い範囲に酸化し、所望の範囲に酸化物領域を形成し得る層を意味する。
【００１２】
この方法によれば、たとえばチャンバの外側に取り付けられた顕微鏡により直接選択酸化用半導体層の酸化の進行を観察しながら酸化処理をしている、すなわち、その場観察による酸化処理を行っているので、基板温度の変動、導入する水蒸気温度やキャリアガスに対する濃度の変動など、酸化条件に影響する要因のバラツキが生じても、常に一定量の酸化処理をすることができる。そのため、品質の安定した半導体発光素子を高い歩留りで得ることができる。なお、酸化処理を行いながら直接顕微鏡により酸化状態を観察するには、従来の酸化炉では、炉外に設ける顕微鏡では顕微鏡から試料が遠すぎて、直接試料を観察することができず、半導体積層部とチャンバの観察用窓との間隔を顕微鏡の選択酸化用半導体層への焦点を合せられる程度の狭い間隔に形成する必要があり、さらに、間隔を狭くすることにより変動し易い、半導体積層部近傍への酸化源の供給量（水蒸気濃度）や温度などを、酸化炉の説明で後述するように、安定化し、均一化する必要がある。
【００１３】
本発明による酸化炉は、上面側に観察用窓が形成されたチャンバと、該チャンバ内に設けられる試料載置台と、該試料載置台の近傍に設けられ、前記試料を加熱するヒータと、前記試料近傍に酸化のための水蒸気を供給する水蒸気源と、前記チャンバの外側に取り付けられ、前記観察用窓を介して前記試料を観察する顕微鏡とからなり、前記観察用窓が、前記チャンバに設けられた貫通孔を閉塞するように該チャンバの内面および外面に設けられる透明板からなる２重構造に形成され、前記試料表面と前記観察用窓との距離が前記顕微鏡により前記試料の特定層に焦点を合せて観察し得るように、前記試料載置台が設けられ、赤外光を照射して、該試料の特定層の酸化進行を観察しながら酸化処理を行い得る構造になっている。
【００１４】
ここに試料とは、たとえば半導体発光素子に電流制限層を形成する場合、ウェハ状の基板に半導体積層部を形成したものを意味し、顕微鏡により観察される試料は、そのウェハに形成されるチップ群のうちの、１個または数個のチップの特定半導体層になる。
【００１５】
前記透明板が、それぞれ０ . １〜０ . ２ｍｍの厚さに形成されることにより、窓に厚いガラスなどを用いると、顕微鏡による観察像にブレが生じ、正確な酸化状態を観察し難いが、薄くすることにより非常に観察精度が上がり、酸化による変化を観察することができた。さらに、前記薄い透明板をチャンバの内外両面に設ける２重構造にすることにより、試料近傍の水蒸気温度均一化に都合が良かった。
【００１６】
さらに、前記試料載置台が、前記試料の側部を被覆する形状に形成されることにより、前述の試料と観察窓との間隔を狭くすることにより変動し易い、半導体積層部近傍への酸化源の供給量（水蒸気濃度）や温度などを、安定にし、かつ、均一にすることができる。この試料載置台の試料部分に凹部を形成したり、試料周囲に凸部を形成することにより、より一層試料近傍の水蒸気の温度や濃度を均一にすることができる。
【００１７】
さらに、前記水蒸気を導入するため前記チャンバに設けられる水蒸気供給パイプにヒータが設けられ、前記水蒸気を前記試料の酸化温度と同等またはそれ以上の高温にして前記チャンバ内に導入したり、水蒸気の導入は、通常チッ素などのキャリアガスと共に導入されるが、キャリアガスの量の割合を非常に小さくしたり、水蒸気のみで導入するようにすることにより、温度の低いキャリアガスの影響を受け難くすることができ、チャンバ内での試料載置台の位置がチャンバの一部内壁に偏っていても、その導入ガスによる影響を受け難くすることができる。
【００１８】
このような工夫を施すことにより、チャンバ外部に取り付けられる顕微鏡により、チャンバ内部の試料の状況を直接観察できるように、試料載置台をチャンバ内壁の一部に近い場所に設置することができ、その外側に取り付けられる顕微鏡を介して、テレビモニタにより、その場観察で、その酸化の進行状態を把握しながら酸化処理をすることができる。
【００１９】
【発明の実施の形態】
つぎに、本発明による酸化炉およびそれを用いて半導体発光素子を製造する方法について説明をする。本発明による酸化炉は、図１にその概略説明図が示されているように、上面側に観察用窓５が形成されたチャンバ１内に試料載置台２が設けられており、その試料載置台２の近傍に、試料１０を加熱するヒータ３が設けられている。そして、試料１０近傍に酸化のための水蒸気を供給する水蒸気源として、水蒸気供給パイプ４ａと排出パイプ４ｂがチャンバ１の側壁に取り付けられている。図１に示される例では、チャンバ１上面に設けられる観察用窓５が、チャンバ１に設けられる貫通孔１ａと、その貫通孔１ａを塞ぐようにチャンバ１の内面および外面にそれぞれ０.１〜０.２ｍｍ程度の薄いガラス板５ａ、５ｂがそれぞれ貼着されることにより形成されている。
【００２０】
チャンバ１の観察用窓５の外側には、顕微鏡１１が取り付けられている。この顕微鏡１１は、観察用窓５を介して試料１０を観察し得るようにチャンバ１に非常に近接して取り付けられている。さらにこの顕微鏡１１には、ビジコンカメラまたはＣＣＤカメラなどのカメラ１２が直接接続されており、カメラ１２には、ケーブル１４を介してテレビモニタ１３が接続されている。本発明では、試料１０表面と観察用窓５との距離Ｂが１０ｍｍ以下程度と、顕微鏡１１により試料１０の特定層に焦点を合せて観察し得るように形成され、試料１０の特定層（たとえば選択酸化用半導体層）の酸化進行を観察しながら酸化処理を行い得る構造になっていることに特徴がある。
【００２１】
チャンバ１は、たとえば石英ガラスやステンレスなどにより天井（上壁）を有する円筒状などの形状に形成されている。チャンバ１の側壁には、酸化源である水蒸気ガスを導入する水蒸気供給パイプ（水蒸気源）４ａと、排出する排出パイプ４ｂが設けられると共に、その上面側（上壁）には、観察用窓５が形成されている。図１に示される例では、試料近傍の水蒸気温度均一化手段として、水蒸気供給パイプ４ａにヒータ４ｃが設けられ、導入する水蒸気の温度を試料１０の温度と同程度の４００〜５００℃程度に維持できるようにされている。これは、前述のように試料１０の表面と観察窓５との距離を近づけているため、試料１０の温度が下がり易く、均一な酸化を得難いという問題を解消するためである。なお、水蒸気は、チャンバ１側壁から導入されないで、底面側から導入されてもよく、チャンバ１内で直接水蒸気を発生させるものでもよい。
【００２２】
観察用窓５は、後述する顕微鏡１１により、たとえばウェハ状の半導体積層部からなる試料の特定半導体層（たとえば選択酸化用半導体層）を観察するためのもので、たとえばチャンバ１の上壁に貫通孔１ａが形成され、その貫通孔１ａを塞ぐように、チャンバ１内壁および外壁に０.１〜０.２ｍｍ程度の薄い石英ガラスなどからなる透明ガラス板が貼着されることにより形成されている。この観察用窓５は、チャンバ１が石英ガラスなどの透明なもので形成されていても、形成される必要であった。
【００２３】
すなわち、本発明者は、チャンバ１が石英ガラスからなる場合に、直接そのチャンバ１の外側から顕微鏡１１により試料の特定半導体層を観察しようとしたが、チャンバ１はその機械的強度の必要性から、数ｍｍ以上の厚さがあるため、厚さに伴う像のボケにより、酸化径制御に必要な１μｍ以下の精度が得られず、０.１〜０.２ｍｍ程度の厚さにしないと観測できないことを見出した。さらに、チャンバ１内の高温（たとえば４００〜５００℃）とチャンバ１外の室温との温度差に拘わらず、チャンバ１の上壁に近づけた試料１０の温度を均一に保持することが必要であり、２重構造にすることにより、観察と均一な酸化の面内分布を両立させることに成功した。しかし、前述の水蒸気温度均一化手段を講ずることにより、いずれか一方のみに設ける場合でも、試料の温度を均一に保持することができた。
【００２４】
このチャンバ１内には、試料載置台２が設けられている。試料載置台２は、たとえばＣｕ、ＳｉＣ、Ａｌ2Ｏ3、ＰＢＮなどからなり、たとえば半導体積層部が成長されたウェハからなる試料１０を載置し、たとえば４００〜５００℃程度に加熱するもので、試料載置台２の下側には、加熱用のヒータ３が設けられている。本発明では、この試料載置台２とチャンバ１の天井との間隔、すなわち試料を載置したときの試料１０表面とチャンバ１上壁内面との間隔Ｂが、従来は、２０ｃｍ程度あったものを、１０ｍｍ程度以下と非常に近づけている。これは、顕微鏡で直接半導体積層部の特定半導体層における酸化の有無を観察するためには、焦点距離の位置にその特定半導体層を合せる必要があり、顕微鏡１１の先端と試料表面との距離（ほぼ焦点距離）Ａが０.６〜１.５ｃｍ程度であるからである。一方、試料表面側とチャンバ１の内壁との間隔が狭くなると、とくに試料近傍における水蒸気の分布がチャンバ１内で不均一になり、均一な酸化処理を行うことができなくなる。
【００２５】
本発明者は、その影響をなくすべく鋭意検討を重ねて調べた結果、とくにチャンバ１の内壁に近い部分では、チャンバ１外の温度の影響と共に、チャンバ１の内壁に沿って流れる水蒸気により温度が下げられ、とくに試料外周部での温度の均一化に影響を受けやすいこと、チャンバ内壁と試料１０との距離があれば、内壁から試料１０の位置まで水蒸気が下がってくる間に水蒸気の温度が上昇して温度の均一化を図りやすいが、その距離が小さいと水蒸気の温度分布にムラができること、などの現象を見出した。そして、図１に示され、前述のように、導入する水蒸気をチャンバ１に導入する際に直接加熱し、水蒸気の温度自身を試料と同程度の４００〜５００℃程度に上昇させて試料側に送ることにより、その影響を除去することができ、前述のように観察と均一な酸化の面内分布を両立させることができた。
【００２６】
この場合、前述の水蒸気温度を高温にして導入するのに加え、図４（ａ）〜（ｃ）に試料１０および観察窓５の部分の拡大断面説明図が示されるように、試料載置台２の試料１０部分に凹部２ａを形成しておくことにより、導入した水蒸気の流れが直接試料１０に当らないため、試料１０全体の温度分布および試料１０周囲の水蒸気濃度を均一にしやすいため好ましい。図４（ａ）は、試料載置台２にただ凹部２ａを形成しただけの単純な構造であるが、この構造でも水蒸気は図１に矢印Ｓで示されるように、チャンバ１の内壁に沿って登り頂部では横方向に流れるため、その流れを阻止して試料１０には当らず、試料１０週辺の水蒸気温度の均一化に寄与する。また、図４（ｂ）に示されるように、試料１０周囲の載置台２に凸部２ｂを設けても同様の効果が得られ、さらに図４（ｃ）に示されるように、凹部２ａと凸部２ｂの両方を形成することにより、より一層試料１０の温度およびその周囲の水蒸気濃度の均一化を図ることができる。すなわち、導入する水蒸気温度を高くしたり、試料載置台２の形状を工夫することにより、水蒸気の温度および／または濃度の均一化手段が構成されている。
【００２７】
チャンバ１外側の観察窓５上には、チャンバ１内の試料１０を観察することができるように、顕微鏡１１が取り付けられている。顕微鏡１１の焦点距離Ａが試料１０の特定半導体層に合せられるように顕微鏡１１は取り付けられているが、前述のように試料載置台２がチャンバ１の上壁側に取り付けられているため、観察用窓５にその先端を近づけて取り付けることにより、試料１０に焦点距離を合せられるように顕微鏡１１を取り付けることができる。
【００２８】
従来は、前述のように、チャンバ内での水蒸気の均一化を図るため、試料台２がチャンバ１内部の下の方に設けられており、顕微鏡による直接の観測をするこができず、一定条件の下での酸化状態を、チャンバ１から試料１０を取り出して測定したり、赤外ファイバをチャンバ１内に差し込んで測定することが試みられていたが、いずれも厳密な酸化状態を知ることができなかった。しかし、本発明によれば、直接顕微鏡１１により、試料の酸化状態をその場観察しながら酸化処理をすることができるため、非常に正確に酸化処理をすることができる。
【００２９】
この顕微鏡１１は、通常のタングステンランプやキセノンランプなどからなる光源からの光を照射し、その反射光による像を観察するものであるが、光を透過しやすく、平坦で一様な選択酸化用半導体層の表面を観察するため、可視光より短波長で、強度が強く乱反射してノイズの発生しやすい光を除去するフィルタを介して行うことが好ましい。さらに、面発光レーザでは、半導体積層部表面にＤＢＲという多層反射膜が設けられ、発光する光の大部分を反射させて共振器内に閉じ込める構造になっているため、発光する波長の光はできるだけカットした方がＤＢＲでの反射による影響を避けるため好ましい。たとえば後述する面発光レーザのＤＢＲの波長に対する光の透過率は、図３に示されるような帯域特性を有しており（７００ｎｍ以下の波長はＤＢＲでは透過するが、半導体層で吸収されるため透過率が小さくなっている）、８２０〜９５０ｎｍの波長帯域をカットした光であることが好ましい。しかし、この波長帯域でも、８５０ｎｍの光は共振器との関係で少しは透過し、測定に用いることもできる。
【００３０】
しかし、顕微鏡の焦点をＤＢＲより内部の選択酸化用半導体層に合せているため、ＤＢＲにより反射する波長の光が除去されていなくても、選択酸化用半導体層の酸化の進捗状態を観察することができる。また、使用する光の波長は、可視光でなく、赤外光であっても、後述するカメラによりその強度を認識することができる。しかし、波長の短い方が、感度がよいため好ましい。
【００３１】
顕微鏡１１には、ビジコンカメラまたはＣＣＤカメラなどのカメラ１２とテレビモニタ１３がケーブル１４を介して接続されており、顕微鏡１１により焦点を合せられた試料１０の特定半導体層の像を光源である赤外線の反射光により明暗の像としてテレビモニタ１３に映し出すことができ、テレビモニタ１３を観察しながら、酸化処理を進めることができる。なお、半導体レーザなどの半導体装置を製造する場合、半導体基板のウェハに数百個のチップ分を纏めて半導体積層部を成長し、各チップごとにメサ形状を形成し、ウェハごと酸化処理が施される。この場合、そのうちの１個または数個のチップをサンプルとして観察しながら酸化処理を進めるが、チャンバ１内部の水蒸気分布や温度分布が一定でない虞れのあるときは、顕微鏡を横にずらせて端の方のチップの酸化状態を調べ、バラツキのある場合にはヒータ３の部分的加熱の強さを調整して均一化を図ることもできる。
【００３２】
このテレビモニタ１３に映し出される像の変化例が、図２に示されている。すなわち、図２において、（ａ）は酸化処理を始める前の選択酸化用半導体層の像である。この状態では、たとえばＡｌＡｓからなる選択酸化用半導体層は、隣接する半導体層との屈折率差が小さく、顕微鏡からの光の反射は小さいため、顕微鏡による像は全体が暗く見える。つぎに酸化を進めると、とくに水蒸気により酸化し易いＡｌＡｓからなる選択酸化用半導体層が外周側から水蒸気の侵入により酸化し、Ａｌ2Ｏ3が形成される。Ａｌ2Ｏ3は、その屈折率が１〜２程度であり、半導体層の屈折率３〜３.５程度と大きく異なるため、その反射率が酸化していない部分と大きく異なり、コントラストの差が現れる。その結果、酸化した部分は反射光が強く、図２（ｂ）に示されるように、外周部が白く映り、酸化していない内周部は暗く映る。さらに、酸化を進めると、ＡｌＡｓ層の中心側の方へ水蒸気が侵入して酸化し、図２（ｃ）に示されるように、所望の寸法Ｃだけ暗い部分を残すことができる。図２（ｃ）に示される外周部の白い部分は、酸化によりＡｌ2Ｏ3になっているため、絶縁層で電流を流すことができない。そのため、この寸法Ｃを測定しながら酸化処理をすることにより、所望の大きさ（中心部の暗い部分）の電流注入領域のみに電流を狭窄する電流制限層となる。
【００３３】
つぎに、本発明による半導体発光素子の製法を、図５に断面説明図が示される面発光型半導体レーザを例に取り説明する。
【００３４】
たとえばｎ形ＧａＡｓ基板１をＭＯＣＶＤ（有機金属化学気相成長）装置内に入れ、反応ガスのトリエチルガリウム（ＴＥＧ）またはトリメチルガリウム（ＴＭＧ）、アルシン（ＡｓＨ3）、トリメチルアルミニウム（ＴＭＡ）、ｎ形ドーパントとしてのＨ2Ｓｅ、ｐ形層形成の場合はｐ形ドーパントとしてのジメチル亜鉛（ＤＭＺｎ）などの必要なガスをそれぞれ導入し、図５に示されるように、ｎ形のＡｌ0.9Ｇａ0.1ＡｓとＡｌ0.2Ｇａ0.8Ａｓとを交互にλ／４の厚さづつ３３ペア程度積層し、下部多層反射膜（ＤＢＲ）２を成長する。
【００３５】
ついで、たとえばＡｌ0.6Ｇａ0.4Ａｓからなるｎ形スペーサー層３を０.０７〜０.０９μｍ程度、ノンドープのＡｌ0.3Ｇａ0.7Ａｓからなるウェル層とＡｌ0.6Ｇａ0.4Ａｓからなるバリア層を５層づつ程度積層する多重量子井戸構造（ＭＱＷ）の活性層４を０.０５〜０.０７μｍ程度、ｐ形スペーサー層５を０.０７〜０.０９μｍ程度順次成長することにより、発光層形成部６を形成する。その上にｐ形のＡｌＡｓからなる選択酸化用半導体層７を０.０２〜０.０５μｍ程度成長する。この発光層形成部６と選択酸化用半導体層７との厚さが共振器長になるため、合計の厚さで発光する光の波長程度になるように各層の厚さが決定される。その後、ｐ形のＡｌ0.9Ｇａ0.1ＡｓとＡｌ0.2Ｇａ0.8Ａｓの交互の積層膜を２３ペア程度形成し、上部多層反射膜（ＤＢＲ）８を形成する。この下部多層反射膜２から上部多層反射膜８までが半導体積層部９になる。
【００３６】
つぎに、半導体積層部９の表面にマスクとするためのＳｉＯ2またはレジスト膜などを全面に設け、中心部の電流注入領域部分と、その外周に１０〜５０μｍ程度の幅が残存するようにパターニングをして図示しないマスクを形成する。そして、たとえばウェットエッチングまたはＲＩＥ法もしくはＩＣＰ法などによるドライエッチングにより、露出する半導体積層部９を下部多層反射膜２が露出する程度までエッチングし、図１に示されるように、電流注入領域およびその周辺部をメサ状（３０μｍ×３０μｍ程度のメサ状）に形成する。なお、図１に示されている例は、１個のチップの部分のみが示されているが、実際に大きな基板１から、多数個のチップが形成され、図１に示されるメサ形状がマトリクス状に基板１上に形成されている。
【００３７】
その後、前述の図１に示されるような酸化炉の試料載置台に、半導体積層部のメサ形状が多数形成されたウェハを載せ、選択酸化用半導体層７を顕微鏡１１の焦点位置に合うように顕微鏡１１を設定する。そして、水蒸気を導入しながら、基板温度を４００〜５００℃程度に加熱することにより、前述のように、選択酸化用半導体層７の外周部から内部に向って酸化が進む。この場合、発光層形成部６や上部多層反射膜も同様に水蒸気が侵入して酸化するが、発光層形成部はＡｌＧａＡｓのＡｌの比率が０.６程度と小さいため、その酸化スピードは非常に遅く、外周部が僅かに酸化する程度で、とくにレーザとしては問題がなく、また、上部多層反射膜８もＡｌが０.９の層が比較的酸化し易いが、Ａｌがほぼ１００％の選択酸化用半導体層７の酸化と比べると、１／１０程度に下がり、何ら影響を受けない。そのため、選択酸化用半導体層７の酸化状況を顕微鏡により観察しながら、所定領域の外周まで酸化が進んだら、酸化処理を中止することにより精度よく電流注入領域が形成される電流制限層７となる。
【００３８】
その後、メサ状にエッチングされた周囲の凹部にポリイミドなどの絶縁膜（図示せず）を充填し、表面側にＡｕ／Ｔｉなどの金属を蒸着などにより設けてパターニングすることにより、また、半導体基板１の裏面側にＡｕ／Ａｕ-Ｇｅ-Ｎｉなどの金属を蒸着などにより設けることにより、上部電極１０および下部電極１１を形成する。なお、上部電極１０のパターニングは、電流注入領域上に設けられると共に、その中心部に数μｍ角程度の出射口１０ａが形成されるように行われる。そして、ダイシングをし、チップ化することにより、図５に示される構造の面発光型半導体レーザが得られる。
【００３９】
下部多層反射膜２および上部多層反射膜８は、たとえばＡｌ0.9Ｇａ0.1ＡｓとＡｌ0.2Ｇａ0.8Ａｓのように、屈折率の異なる層を、λ／４の厚さ（λは活性層で発光する光の波長）で交互に積層することにより、Brag反射を利用したＤＢＲ（Distributed Brag Reflection）として形成されている。この多層反射膜２、８は、２層の屈折率差が大きければ、少ない数の積層により大きな反射率が得られ、屈折率差が小さいと、より多くの組を積層することにより大きな反射率が得られる。前述のように、下部多層反射膜２は、たとえば３３組程度で、反射率が９９．９９９％以上程度になるように形成され、上部多層反射膜７は、たとえば２３組程度で、下部多層反射膜２より反射率を低くして９８〜９９％程度に形成され、その一部を出射することができるようになっている。
【００４０】
発光層形成部６は、たとえば活性層４よりバンドギャップの大きい材料であるＡｌ0.6Ｇａ0.4ＡｓなどのＡｌＧａＡｓ系化合物半導体からなり、キャリアを活性層４に閉じ込める下部および上部のスペーサー層３、５により活性層４を挟持する構造に形成されている。活性層４は、所望の発光波長になるバンドギャップの材料が用いられ、バルク構造または単一もしくは多重量子井戸構造に形成される。たとえばストライプ構造の半導体レーザと同様に、多重量子井戸構造（ＭＱＷ）にすることにより、低しきい値となり好ましい。多重量子井戸構造にする場合、たとえばウェル層をＡｌ0.3Ｇａ0.7Ａｓで７ｎｍ程度、バリア層をＡｌ0.6Ｇａ0.4Ａｓにより１０ｎｍ程度として、ウェル層が３層程度になるように交互に積層されるＭＱＷ構造のものが用いられる。
【００４１】
選択酸化用半導体層７は、前述の例では、ＡｌＡｓを用いたが、他の半導体層よりとくに酸化し易い材料であればよい。ＡｌＧａＡｓ系では、Ａｌの混晶比率が大きいほどすなわち１００％に近いほど酸化し易く、１００％であれば、９０％の場合より１０倍程度、酸化スピードが早い。したがって、他の半導体層の組成との関係で多少ＧａやＩｎなどを含んだものでも使用でき、Ａｌが１０ａｔ％以下、さらに好ましくは、５ａｔ％以下のＡｌを含むIII-Ｖ族化合物などを用いることができる。
【００４２】
この上下両側の多層反射膜２、８により挟まれた発光層形成部６と選択酸化用半導体層７の全体の厚さが、共振器になるように形成されるため、発光波長の整数倍、たとえば発光波長と同じ長さになるように積層されている。
【００４３】
本発明の製法によれば、酸化処理と酸化させない電流注入領域の幅の測定とを同時に行っているため、予めその炉を立ち上げる際、および製品などにより異常が発生する際などに、一々酸化炉の条件を調べて酸化条件を設定する必要がなく、従来酸化条件を設定するのに６時間程度要していたのに対して、１回当り１０分程度の酸化処理により、酸化工程を完了することができる。しかも、測定しながら酸化処理を行っているため、酸化させない電流注入領域の幅を、０.５μｍ程度の精度で非常に正確に残存させることができる。
【００４４】
すなわち、従来のＡｌＡｓを酸化することにより電流注入領域を形成する面発光レーザでは、その場観察による酸化領域の制御ができないため、サンプルを酸化して酸化状態を調べることによる酸化条件出しを行ってから、実際の製品の酸化処理を行っていた。そのため、サンプルを１回酸化して結果を調べるのに１時間以上かかり、４〜５回は続けて行わなければ条件出しをすることができず、半日以上の時間が条件出しにかかり、それでも作業の都度酸化炉の条件が変動し、８μｍ程度の幅の電流注入領域を形成するのに、１〜２μｍ程度のバラツキが発生していた。しかし、本発明により、非常に短時間で酸化処理を行うことができると共に、その精度を非常に向上させることができる。
【００４５】
前述の例では、面発光レーザの例であったが、電流制限層埋込みストライプ型の半導体レーザの電流制限層に用いても、非常に高精度の酸化制御をすることができるため、数μｍ幅のストライプを正確に形成することができる。この場合、ウェハからバー状にダイシングをした後、ストライプに沿った側面から酸化処理を行い、その後チップに劈開することにより、劈開面には酸化処理は行われない。また、前述のように、ストライプに沿った側面側をエッチングしてバー状のメサを形成してから、酸化処理をすることもできる。さらに、ＬＥＤでも、たとえばチップ周囲には、電流を流さないで、チップの内部だけで発光させる場合に、チップの周囲をエッチングによりメサ状にし、酸化処理をすることによりチップ周囲に酸化による絶縁層を形成することができる。
【００４６】
【発明の効果】
本発明の半導体発光素子の製法によれば、選択酸化用半導体層電流注入領域のみを除いて酸化をすることにより、電流制限層を形成する場合に、その場観察により酸化状況を観測しながら酸化処理を行っているため、半導体の積層工程の途中でエッチング工程を挟む構造と同程度の精度で電流注入領域を形成することができながら、積層工程の途中でエッチング工程を必要としないため、製造工程が非常に簡単であると共に、半導体層の結晶性が非常に優れ、高特性の半導体発光素子が得られる。しかも、面発光半導体レーザにする場合、電流注入領域を精度よく制御することができるため、その領域を小さくしてシングルモード発振をさせながら、必要な出力を取り出すことができ、光通信、光ピックアップなどに有効に利用することができる。
【００４７】
さらに、本発明の酸化炉によれば、内部に設置する試料を顕微鏡で直接観測し得るように載置台とチャンバ上面との距離が設定されているため、テレビモニタにより試料を観察しながら酸化処理をすることができる。その結果、種々の状況変化に拘わらず、酸化処理を非常に精度よく制御することができ、半導体レーザや発光ダイオードなどの半導体発光素子の電流制限層などを選択的酸化用半導体層の選択酸化により形成することができ、半導体発光素子の特性向上や製造工数の削減に大きく寄与する。
【図面の簡単な説明】
【図１】本発明による酸化炉の概略説明図である。
【図２】本発明による酸化炉によりその場観察による像の変化例を説明する図である。
【図３】図５に示される構造のＤＢＲの波長に対する光の透過率の例を示す図である。
【図４】水蒸気温度および濃度の均一化手段の例を示す部分断面説明図である。
【図５】本発明の半導体発光素子の製法により製造される一例の面発光半導体レーザの断面説明図である。
【図６】従来の面発光レーザの一例を示す断面説明図である。
【符号の説明】
１ チャンバ
２ 試料載置台
３ ヒータ
５ 観察用窓
１０ 試料
１１ 顕微鏡
１２ カメラ
１３ テレビモニタ
２２ 下部多層反射膜
２６ 発光層形成部
２７ 選択酸化用半導体層
２９ 半導体積層部

Claims (5)

  1. （ａ）基板上に発光層形成部および電流注入領域確定のための選択的酸化用半導体層を含む半導体積層部を成長し、
    （ｂ）前記電流注入領域およびその近傍領域がメサ状に残るように、前記半導体積層部の一部をエッチングにより除去し、
    （ｃ）顕微鏡により前記半導体積層部の表面側から赤外光を照射して前記選択的酸化用半導体層に焦点を合せ、その反射光により前記選択酸化用半導体層を観察しながら、該選択酸化用半導体層をメサ状にエッチングされた外周部から中心部側に酸化させることにより中心部に所定範囲の電流注入領域を形成し、
    （ｄ）前記半導体積層部の両側に電気的に接続されるように電極を形成する
    ことを特徴とする半導体発光素子の製法。
  2. 上面側に観察用窓が形成されたチャンバと、該チャンバ内に設けられる試料載置台と、該試料載置台の近傍に設けられ、前記試料を加熱するヒータと、前記試料近傍に酸化のための水蒸気を供給する水蒸気源と、前記チャンバの外側に取り付けられ、前記観察用窓を介して前記試料を観察する顕微鏡とからなり、前記観察用窓が、前記チャンバに設けられた貫通孔を閉塞するように該チャンバの内面および外面に設けられる透明板からなる２重構造に形成され、前記試料表面と前記観察用窓との距離が前記顕微鏡により前記試料の特定層に焦点を合せて観察し得るように、前記試料載置台が設けられ、赤外光を照射して、該試料の特定層の酸化進行を観察しながら酸化処理を行い得る酸化炉。
  3. 前記透明板が、それぞれ０.１〜０.２ｍｍの厚さである請求項２記載の酸化炉。
  4. 前記試料載置台が、前記試料の側部を被覆する形状に形成されてなる請求項２または３記載の酸化炉。
  5. 前記水蒸気を導入するため前記チャンバに設けられる水蒸気供給パイプにヒータが設けられ、前記水蒸気を前記試料の酸化温度と同等またはそれ以上の高温にして前記チャンバ内に導入する請求項２、３または４記載の酸化炉。
JP2001379722A 2001-12-13 2001-12-13 半導体発光素子の製法および酸化炉 Expired - Fee Related JP4061062B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001379722A JP4061062B2 (ja) 2001-12-13 2001-12-13 半導体発光素子の製法および酸化炉
US10/318,121 US6979581B2 (en) 2001-12-13 2002-12-13 Method of manufacturing semiconductor light emitting device and oxidation furnace
US11/234,156 US20060016397A1 (en) 2001-12-13 2005-09-26 Method of manufacturing semiconductor light emitting device and oxidation furnace

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001379722A JP4061062B2 (ja) 2001-12-13 2001-12-13 半導体発光素子の製法および酸化炉

Publications (2)

Publication Number Publication Date
JP2003179309A JP2003179309A (ja) 2003-06-27
JP4061062B2 true JP4061062B2 (ja) 2008-03-12

Family

ID=19186956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001379722A Expired - Fee Related JP4061062B2 (ja) 2001-12-13 2001-12-13 半導体発光素子の製法および酸化炉

Country Status (2)

Country Link
US (2) US6979581B2 (ja)
JP (1) JP4061062B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4061062B2 (ja) * 2001-12-13 2008-03-12 ローム株式会社 半導体発光素子の製法および酸化炉
US7126750B2 (en) * 2002-07-08 2006-10-24 John Gilmary Wasserbauer Folded cavity semiconductor optical amplifier (FCSOA)
JP4362682B2 (ja) * 2002-09-02 2009-11-11 富士ゼロックス株式会社 面発光型半導体レーザおよびその製造方法ならびにその製造装置
JP2004288674A (ja) * 2003-03-19 2004-10-14 Fuji Xerox Co Ltd 面発光型半導体レーザおよびそれを用いた光通信システム
US7981700B2 (en) 2005-02-15 2011-07-19 Ricoh Company, Ltd. Semiconductor oxidation apparatus and method of producing semiconductor element
JP4415924B2 (ja) * 2005-03-25 2010-02-17 セイコーエプソン株式会社 半導体素子の製造方法、半導体素子の製造装置
JP4969926B2 (ja) * 2006-06-28 2012-07-04 古河電気工業株式会社 加熱処理装置、酸化処理システムおよび加熱処理方法
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
KR100953559B1 (ko) * 2007-12-13 2010-04-21 한국전자통신연구원 파장 가변 반도체 레이저 장치
JP5108735B2 (ja) * 2008-11-28 2012-12-26 株式会社リコー 酸化装置及び酸化方法
JP5504784B2 (ja) 2009-03-18 2014-05-28 株式会社リコー 面発光レーザ、面発光レーザアレイ、光走査装置及び画像形成装置
JP2010251458A (ja) * 2009-04-14 2010-11-04 Sony Corp 半導体層およびその製造方法ならびに半導体レーザおよびその製造方法
JP5636686B2 (ja) 2009-06-04 2014-12-10 株式会社リコー 面発光レーザアレイ、光走査装置、画像形成装置、及び面発光レーザアレイの製造方法
WO2015025809A1 (ja) * 2013-08-23 2015-02-26 株式会社村田製作所 酸化装置
TW201607190A (zh) * 2014-07-18 2016-02-16 Murata Manufacturing Co 垂直共振腔面射型雷射之製造方法
JP2017168626A (ja) * 2016-03-16 2017-09-21 住友電気工業株式会社 面発光半導体レーザを作製する方法
CN107894441B (zh) * 2017-11-27 2023-09-01 洛阳西格马高温电炉有限公司 一种激光局部加热抗氧化性能测试设备及测试方法
CN108878331B (zh) * 2018-08-20 2024-05-31 度亘激光技术（苏州）有限公司 一种批量化半导体湿法氧化装置
CN110451200A (zh) * 2019-09-05 2019-11-15 常州时创能源科技有限公司 一种传送辊及其应用

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4221186A (en) * 1979-01-24 1980-09-09 The United States Of America As Represented By The United States Department Of Energy Apparatus for forming targets
WO1983004269A1 (en) * 1982-06-01 1983-12-08 Massachusetts Institute Of Technology Maskless growth of patterned films
JPH0676664B2 (ja) * 1986-12-09 1994-09-28 キヤノン株式会社 マイクロ波プラズマｃｖｄ法による機能性堆積膜の形成装置
US5143744A (en) * 1991-06-19 1992-09-01 Minnesota Mining And Manufacturing Company Dynamic contact angle measurement system
US5327448A (en) * 1992-03-30 1994-07-05 The Board Of Trustees Of The University Of Illinois Semiconductor devices and techniques for controlled optical confinement
US5900103A (en) * 1994-04-20 1999-05-04 Tokyo Electron Limited Plasma treatment method and apparatus
US5550081A (en) * 1994-04-08 1996-08-27 Board Of Trustees Of The University Of Illinois Method of fabricating a semiconductor device by oxidizing aluminum-bearing 1H-V semiconductor in water vapor environment
US5493577A (en) * 1994-12-21 1996-02-20 Sandia Corporation Efficient semiconductor light-emitting device and method
JP3257328B2 (ja) * 1995-03-16 2002-02-18 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
US5594751A (en) * 1995-06-26 1997-01-14 Optical Concepts, Inc. Current-apertured vertical cavity laser
US6090210A (en) * 1996-07-24 2000-07-18 Applied Materials, Inc. Multi-zone gas flow control in a process chamber
US20030189963A1 (en) * 1996-11-12 2003-10-09 Deppe Dennis G. Low threshold microcavity light emitter
JP4217299B2 (ja) * 1998-03-06 2009-01-28 東京エレクトロン株式会社 処理装置
US6863733B1 (en) * 1999-07-15 2005-03-08 Nec Corporation Apparatus for fabricating thin-film semiconductor device
US7094312B2 (en) * 1999-07-22 2006-08-22 Fsi Company Focused particle beam systems and methods using a tilt column
JP2001060578A (ja) * 1999-08-20 2001-03-06 Nec Corp 真空処理装置
US6555407B1 (en) * 1999-10-26 2003-04-29 Zarlink Semiconductor Ab Method for the controlled oxidiation of materials
US6714572B2 (en) * 1999-12-01 2004-03-30 The Regents Of The University Of California Tapered air apertures for thermally robust vertical cavity laser structures
US20010004114A1 (en) * 1999-12-15 2001-06-21 Masaaki Yuri Semiconductor light emitter and method for fabricating the same
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
DE60131698T2 (de) * 2000-05-31 2008-10-30 Tokyo Electron Ltd. Thermische Behandlungsvorrichtung und Verfahren
JP4556302B2 (ja) * 2000-07-27 2010-10-06 ソニー株式会社 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
US6610612B2 (en) * 2000-12-13 2003-08-26 The University Of Maryland Method of efficient controllable and repeatable wet oxidation in a phosphorous-rich III-V material system
US6838380B2 (en) * 2001-01-26 2005-01-04 Fei Company Fabrication of high resistivity structures using focused ion beams
US6566147B2 (en) * 2001-02-02 2003-05-20 Micron Technology, Inc. Method for controlling deposition of dielectric films
US6346487B1 (en) * 2001-03-10 2002-02-12 International Business Machines Corporation Apparatus and method for forming an oxynitride insulating layer on a semiconductor wafer
JP4061062B2 (ja) * 2001-12-13 2008-03-12 ローム株式会社 半導体発光素子の製法および酸化炉
US7166166B2 (en) * 2002-09-30 2007-01-23 Tokyo Electron Limited Method and apparatus for an improved baffle plate in a plasma processing system

Also Published As

Publication number Publication date
US6979581B2 (en) 2005-12-27
JP2003179309A (ja) 2003-06-27
US20060016397A1 (en) 2006-01-26
US20030139060A1 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
JP4061062B2 (ja) 半導体発光素子の製法および酸化炉
JP3624476B2 (ja) 半導体レーザ装置の製造方法
US6314118B1 (en) Semiconductor device with aligned oxide apertures and contact to an intervening layer
KR101164240B1 (ko) 면 발광 반도체 레이저 및 그 제조 방법 및 전자 소자의제조 방법
JP3766976B2 (ja) 面発光型半導体レーザ装置およびその製造方法
US20050185688A1 (en) Surface emitting semiconductor laser, and method and apparatus for fabricating the same
JP2008258270A (ja) 半導体発光装置
JP2007294789A (ja) 半導体レーザ素子
JP6886493B2 (ja) レーザ面のための量子井戸パッシベーション構造
JP2012069770A (ja) 半導体発光素子および、該半導体発光素子による波長可変光源装置、ｓｄ−ｏｃｔ装置、ｓｓ−ｏｃｔ装置
JPH06314841A (ja) 半導体レーザ及びその製造方法
JP3698251B2 (ja) 選択的酸化法による表面光レーザー（ｖｃｓｅｌ）のアパーチャ製造装置及び方法
JPH10233559A (ja) 半導体レーザ装置、その作製方法およびそれを用いた光通信方式
JP3818388B1 (ja) 面発光型半導体レーザ装置およびその製造方法
JP2010165723A (ja) 面発光レーザの製造方法
FR2502847A1 (fr) Dispositif emetteur de lumiere a semi-conducteurs comportant une structure de canalisation du courant
JPH08316577A (ja) 半導体発光素子の製造方法
JP4680015B2 (ja) 窒化物半導体レーザ素子およびその製造方法
JP4813009B2 (ja) 半導体光素子の製造方法
JP2868074B2 (ja) 面発光素子及びその製造方法
US7453914B2 (en) Optical element
JP2943719B2 (ja) 半導体レーザおよびその製造方法
JP2001093897A (ja) 半導体製造装置及び半導体製造方法
JP2006135358A (ja) 半導体製造装置及び半導体製造方法
JP2024101345A (ja) 垂直共振器面発光レーザ素子の製造方法及び垂直共振器面発光レーザ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees