CN103794488B - 一种衬底的刻蚀方法 - Google Patents

一种衬底的刻蚀方法 Download PDF

Info

Publication number
CN103794488B
CN103794488B CN201210433685.XA CN201210433685A CN103794488B CN 103794488 B CN103794488 B CN 103794488B CN 201210433685 A CN201210433685 A CN 201210433685A CN 103794488 B CN103794488 B CN 103794488B
Authority
CN
China
Prior art keywords
substrate
etching
mask pattern
lithographic method
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210433685.XA
Other languages
English (en)
Other versions
CN103794488A (zh
Inventor
蒋中伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201210433685.XA priority Critical patent/CN103794488B/zh
Publication of CN103794488A publication Critical patent/CN103794488A/zh
Application granted granted Critical
Publication of CN103794488B publication Critical patent/CN103794488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching

Abstract

本发明提出一种衬底的刻蚀方法,其包括以下步骤:提供第一衬底;在第一衬底之上形成第一掩膜图形,第一掩膜图形穿透第一衬底;将第一衬底转移至第二衬底;以及通过第一衬底之上的第一掩膜图形对第二衬底进行刻蚀。采用本发明提出的衬底刻蚀方法,能够对难刻蚀材料进行深刻蚀,可以在刻蚀过程中提供足够的掩膜,在保证获得所需的刻蚀深度的同时,保证硬掩膜下的材料不被损伤。此外,该刻蚀方法更加简单方便,可靠性、安全性得到显著提高。

Description

一种衬底的刻蚀方法
技术领域
本发明涉及半导体技术领域,特别涉及一种衬底的刻蚀方法。
背景技术
在半导体工艺中,掩膜技术是一项非常重要的技术。通常通过光刻技术在光刻胶上形成所需的图形,并利用刻蚀工艺将光刻胶上的图形转移至衬底材料上。光刻胶需要具有一定的厚度以及抗刻蚀性,以保证图形的成功转移,同时还要能够保证光刻胶下的材料在刻蚀工艺中不被损伤。如图1-1至图1-5所示,为利用光刻胶掩膜技术的刻蚀工艺示意图:
图1-1为待处理的衬底101,是需要形成图形的材料,通常为硅、蓝宝石、二氧化硅或玻璃;
图1-2在衬底表面涂覆光刻胶102,以光刻胶102作为掩膜;
图1-3利用光刻机和掩膜版103,对光刻胶102进行曝光,掩膜版103上有需要的图形;
图1-4对已曝光光刻胶102进行显影,掩膜版上的图形就转移到光刻胶102上面;
图1-5利用形成图形的光刻胶102为模版,对衬底101进行刻蚀,可以为干法刻蚀也可以为湿法刻蚀,光刻胶102上的图形就转移到了衬底101,通过刻蚀工艺的时间来控制图形的深度。
在衬底101的刻蚀过程中,光刻胶102的厚度也会逐渐减薄,为保护衬底101上的图形不被伤害,通常要求在衬底101达到所需刻蚀深度时仍有部分光刻胶残留。但是,光刻胶的耐刻蚀能力较差,特别是对于难刻蚀材料如玻璃、二氧化硅、蓝宝石等,若在衬底上需要形成的图形的深度较深例如当所需刻蚀的深度达到100um以上时,传统的光刻胶掩膜技术已经不能满足要求。例如,在刻蚀工艺中,现有技术中的光刻胶厚度将不足以保护衬底。而由于光刻能量的限制,光刻胶厚度也不可随意增加,对于很厚的光刻胶(如>10um以上)很难完全曝光。
而采用二氧化硅、氮化硅、金属等作为硬掩膜的刻蚀技术,能够提高衬底对掩膜的刻蚀选择比,获得所需的刻蚀深度。如图2-1至图2-7所示,为采用硬掩膜技术的刻蚀流程示意图。
图2-1为待处理的衬底材料201,是需要形成图形的材料,通常为硅、蓝宝石、二氧化硅、玻璃;
图2-2在衬底表面沉积一层二氧化硅、氮化硅、金属或其他所需材料,作为硬掩膜202;
图2-3在硬掩膜表面涂覆光刻胶203;
图2-4利用光刻机和掩膜版204,对光刻胶203进行曝光,掩膜版204上有需要的图形;
图2-5对已曝光光刻胶203进行显影,掩膜版204上的图形转移到光刻胶203上面;
图2-6利用形成图形的光刻胶203为模版,进行刻蚀工艺,直到达到衬底所需刻蚀深度如图2-7所示。
由于硬掩膜的耐刻蚀性要优于光刻胶材料,可以使得在衬底材料上获得更深的刻蚀深度。但是,采用二氧化硅或氮化硅材料作为硬掩膜,硬掩膜需要使用气相沉积的方法进行制备,增加了工艺复杂程度,同时沉积速度相对较慢,为获得较厚的硬掩膜,需要的工艺时间较长。
综上所述,现有技术存在的缺点是,对于传统的光刻胶掩膜技术,由于光刻胶抗刻蚀能力较差,光刻胶厚度又不能无限加厚,使得深刻蚀工艺中光刻胶不足以保护衬底材料,不能达到所需刻蚀深度。而对于硬掩膜技术,采用二氧化硅或氮化硅材料作为硬掩膜,硬掩膜需要使用气相沉积的方法进行制备,增加了工艺复杂程度,同时沉积速度相对较慢,为获得较厚的硬掩膜,需要的工艺时间较长;采用金属掩膜,通常采取湿法刻蚀的方法制备,需要使用氢氟酸、盐酸等液体,存在安全隐患。同时采用金属掩膜刻蚀时还可能会对工艺腔体造成金属污染。
发明内容
本发明的目的旨在至少从一定程度上解决上述的技术缺陷之一。
为此,本发明的目的在于提出一种衬底的刻蚀方法,该方法不需要采用气相沉积设备,也不存在金属对腔室的污染,能够获得厚的硬掩膜,对衬底进行深刻蚀。刻蚀方法更加简单方便,可靠性、安全性得到显著提高。
为达到上述目的,本发明的实施例提出了一种衬底的刻蚀方法,该方法包括以下步骤:提供第一衬底;在第一衬底之上形成第一掩膜图形,所述第一掩膜图形穿透第一衬底;将第一衬底转移至第二衬底;以及通过第一衬底之上的第一掩膜图形对第二衬底进行刻蚀。
根据本发明实施例提出的衬底的刻蚀方法,通过深硅工艺和激光刻蚀技术处理第一衬底,能够获得>400um的硬掩膜,从而能够对难刻蚀材料进行深刻蚀,即使所需的刻蚀深度达到100um,也可以在刻蚀过程中提供足够的掩膜,保证获得所需的刻蚀深度,同时保证硬掩膜下的材料不被损伤。此外,该刻蚀方法更加简单方便,可靠性、安全性得到显著提高。
在本发明的一个实施例中,第一衬底可以为Si衬底。
在本发明的一个实施例中,在第一衬底之上形成掩膜图形包括:在第一衬底之上形成光刻胶,其中,光刻胶具有与第一掩膜图形对应的第二掩膜图形;以及通过第二掩膜图形刻蚀第一衬底以形成第一掩膜图形。
在本发明一个的实施例中,所述刻蚀为深反应离子刻蚀。
采用深反应离子刻蚀可以增加对光刻胶的选择比。
在本发明的另一个实施例中,通过激光刻蚀在第一衬底之上形成第一掩膜图形。
采用激光刻蚀能够在较厚的第一衬底上形成第一掩膜图形。
在本发明的实施例中,第二衬底可以为玻璃、SiO2或Si。
本发明的一个实施例中,所述的刻蚀方法还包括:对具有第一掩膜图形的第一衬底进行抛光处理以达到预设的厚度。
对第一衬底进行抛光处理,则可以满足选择非预设厚度的第一衬底材料的要求。
在本发明的一个实施例中,第一衬底和第二衬底可以通过粘接或通过键合相互固定。
在本发明的一个实施例中,所述第一衬底为具有预设厚度的硅衬底。
本发明附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1-1至图1-5为现有技术的采用光刻胶掩膜技术的刻蚀工艺流程示意图;
图2-1至图2-7为现有技术的采用硬掩膜技术的刻蚀工艺流程示意图;
图3为根据本发明实施例的衬底的刻蚀方法的流程图;
图4-1至图4-7为根据本发明实施例的采用深反应离子刻蚀技术的衬底刻蚀工艺流程示意图;以及
图5-1至图5-4为根据本发明实施例的采用激光刻蚀技术的衬底刻蚀工艺流程示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
在本发明的描述中,需要说明的是,除非另有规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。
参照下面的描述和附图,将清楚本发明的实施例的这些和其他方面。在这些描述和附图中,具体公开了本发明的实施例中的一些特定实施方式,来表示实施本发明的实施例的原理的一些方式,但是应当理解,本发明的实施例的范围不受此限制。相反,本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
下面参照附图来描述根据本发明实施例提出的衬底的刻蚀方法。
本发明实施例提出的一种衬底的刻蚀方法的流程如图3所示,该方法包括如下步骤:
步骤301,提供第一衬底。
本发明的一个实施例中,如图4-1所示,为待处理的第一衬底,第一衬底可以为Si衬底401。
步骤302,在第一衬底之上形成第一掩膜图形,第一掩膜图形穿透第一衬底,形成硬掩模层。
首先,在第一衬底之上形成光刻胶402,其中,光刻胶402具有与第一掩膜图形对应的第二掩膜图形,本发明的一个实施例中,方法如下:
在第一衬底Si衬底401上涂覆光刻胶402,如图4-2所示,利用光刻机和掩膜版403,对光刻胶402进行曝光,随后对光刻胶402进行显影,如图4-3和图4-4所示,则光刻胶402上形成了第二掩膜图形。
然后,通过第二掩膜图形刻蚀第一衬底Si衬底401以形成第一掩膜图形。在本发明的一个实施例中,采用深反应离子刻蚀技术对具有第一掩膜图形的第一衬底例如Si衬底401进行刻蚀,是为了提高对光刻胶402的选择比,获得理想深度的硅掩膜版。深反应离子刻蚀技术中的Bosch工艺,其对光刻胶的选择比可达50:1以上,所以10um的光刻胶厚度,对于Si衬底401的刻蚀深度可达450um以上。也可以采用低温刻蚀工艺,如将Si衬底401的温度降至零下100度以下,也可以有效地提高对光刻胶的选择比,满足Si衬底401刻蚀深度的需要。对第一衬底Si衬底401进行的刻蚀,可以选择预设厚度的Si衬底401,把衬底完全刻蚀透,如图4-5所示,或者选择大于预设厚度的Si衬底401,刻蚀到一定的深度,然后对具有第一掩膜图形的第一衬底Si衬底401进行抛光处理以达到预设的厚度。通过对第一衬底Si衬底401的刻蚀,使第一衬底Si衬底401上具有与第二掩膜图形相对应的第一掩膜图形。
步骤303,将第一衬底转移至第二衬底。
在本发明的一个实施例中,如图4-6所示,将具有第一掩膜图形的第一衬底Si衬底401与第二衬底404可以通过粘接或键合的方式相互固定,当然,也可以直接堆叠。其中,第二衬底404可以为玻璃、SiO2或Si。
步骤304,通过第一衬底之上的第一掩膜图形对第二衬底404进行刻蚀。
对固定好的第一衬底Si衬底401和第二衬底404进行刻蚀。由于第一衬底Si衬底401具有第一掩膜图形,所以刻蚀后第二衬底404具有与第一掩膜图形对应的图形,并获得所需的刻蚀深度,如图4-7所示。
在本发明另一个实施例中,通过激光刻蚀的方式在第一衬底Si衬底501上形成第一掩膜图形,如图5-1至图5-4所示,为采用激光刻蚀技术的衬底刻蚀工艺流程示意图,该方法的步骤如下:
首先,提供第一衬底,如图5-1所示为待处理的第一衬底Si衬底501;
其次,在第一衬底之上形成第一掩膜图形,第一掩膜图形穿透第一衬底。利用激光刻蚀技术在第一衬底Si衬底501上刻蚀,在Si衬底501上形成第一掩膜图形。对第一衬底Si衬底501进行的刻蚀,可以选择预设厚度的Si衬底501,把衬底完全刻蚀透,或者选择大于预设厚度的Si衬底501,刻蚀到一定的深度,然后对第一衬底Si衬底501进行抛光处理以达到预设的厚度。如图5-2所示,为完全刻蚀透的情况。
再次,将第一衬底转移至第二衬底。如图5-3所示,将具有第一掩膜图形的第一衬底Si衬底501与第二衬底502通过粘接或键合的方式相互固定。第二衬底502同样可以为玻璃、SiO2或Si。
最后,通过第一衬底Si衬底501之上的第一掩膜图形对第二衬底502进行刻蚀。对固定好的第一衬底Si衬底501和第二衬底502进行刻蚀。由于第一衬底Si衬底501具有第一掩膜图形,所以刻蚀后第二衬底502具有与第一掩膜图形对应的图形,并达到所需的刻蚀深度,如图5-4所示。
根据本发明实施例提出的衬底的刻蚀方法,通过深硅刻蚀工艺和激光刻蚀技术处理第一衬底,能够获得>400um的较厚的具有所需图形的硬掩膜,从而能够对难刻蚀材料进行深刻蚀,即使所需的刻蚀深度达到100um,也能在刻蚀过程中提供足够的掩膜,保证达到所需的刻蚀深度,同时保证硬掩膜下的材料不被损伤。此外,该刻蚀方法更加简单方便,可靠性、安全性得到提高。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同限定。

Claims (8)

1.一种衬底的刻蚀方法,其特征在于,包括以下步骤:
提供第一衬底,其中,所述第一衬底为Si衬底;
在所述第一衬底之上形成第一掩膜图形,所述第一掩膜图形穿透所述第一衬底;
将所述第一衬底转移至第二衬底;以及
通过所述第一衬底之上的第一掩膜图形对所述第二衬底进行刻蚀,其中,刻蚀后的第二衬底具有与第一掩膜图形对应的图形,并达到所需的刻蚀深度,其中,刻蚀深度达到100um。
2.如权利要求1所述的衬底的刻蚀方法,其特征在于,在第一衬底之上形成第一掩膜图形,进一步包括:
在所述第一衬底之上形成光刻胶,其中,所述光刻胶具有与所述第一掩膜图形对应的第二掩膜图形;以及
通过所述第二掩膜图形刻蚀所述第一衬底以形成所述第一掩膜图形。
3.如权利要求2所述的衬底的刻蚀方法,其特征在于,所述刻蚀为深反应离子刻蚀。
4.如权利要求1所述的衬底的刻蚀方法,其特征在于,通过激光刻蚀在第一衬底之上形成第一掩膜图形。
5.如权利要求1所述的衬底的刻蚀方法,其特征在于,所述第二衬底为玻璃、SiO2或Si。
6.如权利要求1所述的衬底的刻蚀方法,其特征在于,还包括:
对具有第一掩膜图形的第一衬底进行抛光处理以达到预设的厚度。
7.如权利要求1所述的衬底的刻蚀方法,其特征在于,所述第一衬底和第二衬底通过粘接或通过键合相互固定。
8.如权利要求1所述的衬底的刻蚀方法,其特征在于,所述第一衬底为具有预设厚度的硅衬底。
CN201210433685.XA 2012-11-02 2012-11-02 一种衬底的刻蚀方法 Active CN103794488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210433685.XA CN103794488B (zh) 2012-11-02 2012-11-02 一种衬底的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210433685.XA CN103794488B (zh) 2012-11-02 2012-11-02 一种衬底的刻蚀方法

Publications (2)

Publication Number Publication Date
CN103794488A CN103794488A (zh) 2014-05-14
CN103794488B true CN103794488B (zh) 2018-01-09

Family

ID=50670038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210433685.XA Active CN103794488B (zh) 2012-11-02 2012-11-02 一种衬底的刻蚀方法

Country Status (1)

Country Link
CN (1) CN103794488B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676588A (zh) * 2014-11-18 2016-06-15 北京北方微电子基地设备工艺研究中心有限责任公司 衬底刻蚀方法
CN105039984B (zh) * 2015-06-30 2018-01-26 电子科技大学 一种改进的NiCr合金湿法刻蚀工艺
CN105665941A (zh) * 2016-03-17 2016-06-15 京东方科技集团股份有限公司 激光处理方法、柔性产品的制造方法和显示装置
CN106325003A (zh) * 2016-08-24 2017-01-11 深圳市华星光电技术有限公司 一种有机导电薄膜的图形化方法
CN109683334B (zh) * 2019-01-16 2021-07-27 南方科技大学 一种透射式光分束器及其制造方法
CN111508929B (zh) * 2020-04-17 2022-02-22 北京北方华创微电子装备有限公司 图形片及半导体中间产物

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930521A (zh) * 2004-03-09 2007-03-14 旭硝子株式会社 合成石英玻璃制成的光掩模基片和光掩模
CN101484983A (zh) * 2006-05-01 2009-07-15 三菱化学株式会社 蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法
CN101529605A (zh) * 2006-10-27 2009-09-09 佳能株式会社 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207573B1 (en) * 1999-05-19 2001-03-27 Infineon Technologies North America Corp. Differential trench open process
CN102054746B (zh) * 2009-11-02 2012-10-31 中芯国际集成电路制造(上海)有限公司 硅通孔互连结构形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930521A (zh) * 2004-03-09 2007-03-14 旭硝子株式会社 合成石英玻璃制成的光掩模基片和光掩模
CN101484983A (zh) * 2006-05-01 2009-07-15 三菱化学株式会社 蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法
CN101529605A (zh) * 2006-10-27 2009-09-09 佳能株式会社 半导体构件、半导体物品制造方法以及使用该制造方法的led阵列

Also Published As

Publication number Publication date
CN103794488A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
CN103794488B (zh) 一种衬底的刻蚀方法
JP2016535930A5 (zh)
CN101863447B (zh) 采用光刻和干法刻蚀制作倾斜侧壁二氧化硅结构的方法
JP2002373912A (ja) 集積回路および微細加工システム
US8853803B2 (en) Micro-electromechanical system devices
US20040180517A1 (en) Method for structuring a flat substrate consisting of a glass-type material
KR20210153676A (ko) 캐리어 기판을 구비하는 디스플레이를 제조하기 위한 방법, 이 방법에 따라 제조된 캐리어 기판, 그리고 유연한 디스플레이를 위해 의도된 커버 유리
KR20070051691A (ko) 테이퍼 구조들의 플라즈마 식각
CN105006440A (zh) 一种真空键合大气加压混合键合方法
CN109987573A (zh) 半导体结构及其制造方法
US5766367A (en) Method for preventing micromechanical structures from adhering to another object
US20090236311A1 (en) Method and Apparatus for Structuring Components Made of a Material Composed of Silicon Oxide
JP2003251598A (ja) 基板貫通エッチング方法
CN108242393A (zh) 一种半导体器件的制造方法
CN103576445A (zh) 作为硅槽刻蚀掩膜的光刻胶的光刻方法
US9613904B2 (en) Semiconductor structure and manufacturing method thereof
CN104118845B (zh) 一种在soi硅片上制备微机械悬空结构的方法
CN114906796A (zh) 一种具有z轴止挡的圆片级真空封装方法和mems封装结构
CN103241705A (zh) 硅腐蚀局部终止层制作方法
TWI780216B (zh) 半導體裝置之製造方法及半導體裝置
US6977212B2 (en) Fabricating a semiconductor device using fully cured bisbenzocyclobutene
CN105632907B (zh) 一种半导体器件的制作方法
RU2704199C1 (ru) Способ создания структуры - кремний на изоляторе
RU2672033C1 (ru) Способ формирования областей кремния в объеме кремниевой пластины
JP6180162B2 (ja) 基板の貼り合わせ方法および貼り合わせ基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

GR01 Patent grant
GR01 Patent grant