CN101484983A - 蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法 - Google Patents

Abstract

本发明提供蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法。所述蚀刻方法具有：在150℃以上的温度形成金属氟化物层作为形成在半导体层(2)上的蚀刻掩模(3)的至少一部分的步骤；将该金属氟化物层图案化的步骤；和将图案化的金属氟化物层(3)作为掩模，对上述半导体层进行蚀刻的步骤。根据该蚀刻方法，通过比较简单的处理，即使是例如III－V族氮化物半导体那样的难以蚀刻的半导体层也能够容易地进行蚀刻。

Description

蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法

技术领域

本发明涉及半导体的蚀刻方法以及使用了该方法的半导体装置的制造方法。特别是涉及适合用在发光二极管(LED)等使用GaN类材料的电子器件、发光器件的制造中的蚀刻方法。

背景技术

一直以来，使用III-V族化合物半导体的电子器件和发光器件为人们所知。特别是作为发光器件，实现了由形成在GaAs基板上的AlGaAs类材料或AlGaInP类材料产生的红色发光，由形成在GaP基板上的GaAsP类材料产生的橙色发光或黄色发光等。此外，还已知在InP基板上使用InGaAsP类材料的红外发光器件。

作为这些器件的形态，已知利用自然放射光的发光二极管(lightemitting diode：LED)，进一步已知在内部具有用于取出感应放射光的光学反馈功能的激光二极管(laser diode：LD)以及半导体激光器，它们被用作显示器件、通信用器件、高密度光记录用光源器件、高精度光加工用器件、以及医疗用器件等。

在二十世纪九十年代以后，对含有作为V族元素的氮的In_xAl_yGa_(1-x-y)N类III-V族化合物半导体(0≤x≤1、0≤y≤1、0≤x+y≤1)进行了研究开发，使用该半导体的器件的发光效率得到飞跃性的改善，实现了高效率的蓝色LED、绿色LED。通过此后的研究开发，实现了即使在紫外区域效率也高的LED，目前，蓝色LD已开发到市售的程度。

若将紫外或蓝色LED作为激发光源与荧光体形成一体，则可以实现白色LED。白色LED由于存在用作下一代照明器件的可能性，因此，成为激发光源的紫外或蓝色LED的高输出功率化、高效率化在产业上的意义极大。现在，对着眼于照明用途的蓝色或紫外LED的高效率化、高输出功率化的研究倾注精力。

在此，为了元件的高输出功率化即提高总辐射通量，必须将元件大型化以及确保元件对大的投入电力具有耐性。此外，通常的LED为点光源，相对于此，得到充分大型化的元件表现出作为面光源的发光特性，特别适用于照明用途中。

但是，对于仅是将通常的小型LED的面积形状相似地进行放大的元件，通常得不到元件整体的发光强度的均一性。因此，提出了在同一基板上集成LED的方案。例如，日本特开平11-150303号公报(专利文献1)中公开了一种将各个LED串联连接而成的集成型发光部件，来作为适于用作面光源的发光部件。此外，日本特开2002-26384号公报(专利文献2)中，以提供大面积且发光效率良好的集成型氮化物半导体发光元件为目的，公开了一种集成LED的方法。在集成化的过程中，必须将作为单一发光单元的一对pn结与其它发光单元电分离，因此在氮化物半导体层上形成有效的“沟槽”的技术是非常重要的。

日本特开平11-150303号公报(专利文献1)中，记载了为了使作为单一发光单元的一对pn结在单元之间完全电分离，使用Ni掩模来蚀刻GaN层直至露出绝缘性基板的方案(专利文献1，参见段落0027)。此外，日本特开2002-26384号(专利文献2)中，也为了将作为单一发光单元的一对pn结部分与其它发光单元分离，通过RIE(反应性离子蚀刻)法，以SiO2作为掩模来蚀刻GaN类材料直至到达蓝宝石基板，形成单元间的分离沟槽(专利文献2，参见图2、图3以及段落0038)。

但是，专利文献1中使用的Ni等金属掩模、专利文献2中使用的SiO₂等氧化物、还有公知的SiN等氮化物掩模作为GaN类材料的蚀刻掩模，其耐蚀刻性不足，得不到选择比，从而在蚀刻的形状控制等方面存在问题。此外，作为现实问题，为了用SiO₂等氧化物掩模来蚀刻超过数微米厚的作为厚膜的GaN类外延层，有必要使用膜厚极厚的SiO₂掩模，因而在生产效率方面也存在问题。

此外，除了上述金属掩模、氧化物掩模和氮化物掩模之外，还提出了氟化物类的掩模。

例如，J.Vac.Sci.Technol.B第8卷、p.28、1990(非专利文献1)中记载了如下内容：通过使用了PMMA抗蚀剂的剥离(lift off)法形成SrF₂掩模和AlF₃掩模，并将该掩模作为用于形成GaN类材料的分离沟槽、蚀刻AlGaAs类材料、实施再生长等的掩模，还记载了通过室温下的MBE法形成AlSrF掩模的内容。但是，在本发明人的研究中，室温下成膜的氟化物类掩模的品质不足，虽然作为AlGaAs类材料等蚀刻比较容易的材料的蚀刻掩模发挥了功能，但是作为GaN类材料等非常难以蚀刻的材料的蚀刻掩模，其耐性不足。此外，对于室温下形成的单独的SrF₂掩模，如后所述，其侧壁的凹凸成为问题。

此外，同样地在日本特开平6-310471号公报(专利文献3)中也记载了在GaAs、InGaAs、InGaAsP类材料的微细蚀刻中可以使用由剥离法制造的SrF₂和AlF₃的内容。该文献中虽然未对蚀刻掩模的成膜条件进行记载，但是由于掩模的图案化方法基于使用能够进行电子束曝光的抗蚀剂的剥离法，因此推定，该掩模是在从室温到至多100℃左右的成膜温度下进行成膜而得到的膜。如上所述，对于在室温左右下成膜的掩模来说，作为GaN类材料的蚀刻掩模，其耐性不足，此外其侧壁的凹凸成为问题。

另外，在日本特开平5-36648号公报(专利文献4)中也公开了使用由剥离法而图案化的金属掩模、SrF₂掩模来蚀刻GaAs类材料的方法。该文献中也未记载SrF₂掩模的成膜条件，但是由于掩模的图案化基于剥离法，因此推定，该掩模是在从室温到至多100℃左右的成膜温度下进行成膜而得到的膜。

如上所述，金属氟化物虽然被用作GaAs等III-V族化合物半导体的蚀刻掩模，但是，将其用于GaN等III-V族氮化物半导体中，且以剥离法以外的方法进行金属氟化物层的图案化的方法尚未知晓。此外，在将剥离法用于金属氟化物的图案化这一现有技术中，受到金属氟化物的膜质的限制，因而存在工艺条件的自由度低这样的问题。

专利文献1：日本特开平11-150303号公报

专利文献2：日本特开2002-26384号公报

专利文献3：日本特开平6-310471号公报

专利文献4：日本特开平5-36648号公报

非专利文献1：J.Vac.Sci.Technol.B，第8卷，p.28，1990年

发明内容

本发明是鉴于以往的问题而提出的，其目的在于，提供一种半导体层的蚀刻方法，该方法通过比较简单的过程，即使是例如III-V族氮化物半导体那样的难以蚀刻的半导体层也能够容易地蚀刻。

另外，本发明的另一目的在于，提供适于这种蚀刻方法的蚀刻掩模。

另外，本发明的再一目的在于，提供具有上述蚀刻方法作为一个步骤的半导体装置的制造方法，特别是半导体发光装置的制造方法。

本发明涉及一种半导体层的蚀刻方法，该方法具有：准备半导体层的步骤；在150℃以上的温度形成金属氟化物层作为形成在该半导体层上的蚀刻掩模的至少一部分的步骤；将该金属氟化物层图案化的步骤；和将图案化的金属氟化物层作为掩模，对上述半导体层进行蚀刻的步骤。

此外，本发明涉及一种蚀刻掩模，该掩模含有在150℃～480℃的温度下形成的金属氟化物层。

进一步，本发明涉及一种III-V族氮化物半导体层的蚀刻方法，其特征在于，该方法具有：在III-V族氮化物半导体层上，形成含有二价或三价金属元素的金属氟化物层作为蚀刻掩模的至少一部分的步骤；通过湿式蚀刻将该金属氟化物层图案化的步骤；和将图案化的金属氟化物层作为掩模，对上述III-V族氮化物半导体层进行干式蚀刻的步骤。

进一步，本发明涉及一种半导体层积结构，在该结构中具有：III-V氮化物半导体层和蚀刻掩模层，所述蚀刻掩模层含有在150℃～480℃的温度下形成的金属氟化物层。

进一步，本发明涉及具有上述蚀刻方法作为一个步骤的半导体装置的制造方法以及通过这种方法制造的半导体装置。

根据本发明，可以提供一种半导体蚀刻方法，该方法通过比较简单的过程，即使是例如III-V族氮化物半导体那样的难以蚀刻的半导体层也能够容易地蚀刻。

根据本发明的其它方式，可以提供适于这种蚀刻方法的蚀刻掩模。

进一步，根据本发明的其它方式，可以提供具有上述蚀刻方法作为一个步骤的半导体装置的制造方法，特别是半导体发光装置的制造方法。

附图说明

图1是说明一实施方式的蚀刻方法的步骤截面图。

图2是说明一实施方式的蚀刻方法的步骤截面图。

图3是说明一实施方式的蚀刻方法的步骤截面图。

图4是说明一实施方式的蚀刻方法的步骤截面图。

图5是说明一实施方式的蚀刻方法的步骤截面图。

图6是说明一实施方式的蚀刻方法的步骤截面图。

图7是说明一实施方式的蚀刻方法的步骤截面图。

图8是说明一实施方式的蚀刻方法的步骤截面图。

图9是说明对表面上形成有金属层的半导体层应用本发明的蚀刻方法的一实施方式的步骤截面图。

图10是说明对表面上形成有金属层的半导体层应用本发明的蚀刻方法的一实施方式的步骤截面图。

图11是说明对表面上形成有金属层的半导体层应用本发明的蚀刻方法的一实施方式的步骤截面图。

图12是说明对表面上形成有金属层的半导体层应用本发明的蚀刻方法的一实施方式的步骤截面图。

图13是说明对表面上形成有金属层的半导体层应用本发明的蚀刻方法的一实施方式的步骤截面图。

图14是说明对表面上形成有金属层的半导体层的蚀刻进行简化的一实施方式的步骤截面图。

图15是说明对表面上形成有金属层的半导体层的蚀刻进行简化的一实施方式的步骤截面图。

图16是说明对表面上形成有金属层的半导体层的蚀刻进行简化的一实施方式的步骤截面图。

图17是说明对表面上形成有金属层的半导体层的蚀刻进行简化的一实施方式的步骤截面图。

图18是说明对表面上形成有金属层的半导体层的蚀刻进行简化的一实施方式的步骤截面图。

符号说明

1 基板

2 半导体层

3 蚀刻掩模层

4 抗蚀剂掩模层

7 电极

8 电极

9 蚀刻掩模层

10 开口

11 沟槽

21 第二蚀刻掩模(SiNx等)

22 金属氟化物掩模

25 凹部

26 沟槽

具体实施方式

本说明书中，“层积”或“重叠”的表达，不仅指物体之间直接接触的状态，而且只要不脱离本发明宗旨，有时还指两方不相互接触但将一方投影到另一方上时两方在空间上重叠的状态。此外，“～之上(～之下)”的表达，不仅用于物体之间直接接触而一方被配置在另一方之上(下)的状态，而且只要不脱离本发明宗旨，有时还用于不相互接触而一方被配置在另一方之上(下)的状态。另外，“～之后(之前)”的表达用于某事件在别的事件之后(前)立即发生的情况，或者某事件在与别的事件之间隔着第三事件之后(之前)发生的情况。此外，“相接”的表达，不仅指“物与物直接接触的情况”，而且只要适合本发明宗旨，有时还指“物与物不直接接触而隔着第三部件间接相接的情况”、“物与物直接接触的部分和物与物隔着第三部件间接相接的部分同时存在的情况”等。此外，“数值1～数值2”的表达是以在数值1以上且数值2以下的含义使用。

进一步，本发明中，“外延生长”不仅是指在所谓的晶体生长装置内形成外延层，而且还将此后的利用热处理、带电粒子处理、等离子体处理等来对外延层进行的载流子的活化处理等也包括在内记载为外延生长。

[A部分]

本发明的第一方式涉及下述事项，用A部分对其进行说明。

1.半导体层的蚀刻方法，该方法具有：

准备半导体层的步骤，

在150℃以上的温度下形成金属氟化物层作为形成在该半导体层上的蚀刻掩模的至少一部分的步骤，

将该金属氟化物层图案化的步骤，和

将图案化的金属氟化物层作为掩模，对上述半导体层进行蚀刻的步骤。

2.上述1记载的方法，其特征在于，上述金属氟化物层在480℃以下的温度形成。

3.上述1或2记载的方法，其中，上述金属氟化物层含有二价或三价金属元素。

4.上述3记载的方法，其特征在于，上述金属氟化物层为选自由SrF₂、AlF₃、MgF₂、BaF₂、CaF₂以及它们的组合组成的组中的层。

5.上述1～4任意一项记载的方法，其特征在于，上述金属氟化物层的形成步骤是通过真空蒸镀法实施的。

6.上述1～5任意一项记载的方法，其特征在于，上述半导体层的蚀刻步骤是通过干式蚀刻实施的。

7.上述6记载的方法，其特征在于，上述干式蚀刻为使用至少含有氯原子的气体种的等离子体激发干式蚀刻。

8.上述7记载的方法，其特征在于，含有氯原子的上述气体种为选自由Cl₂、BCl₃、SiCl₄、CCl₄以及它们的两种以上的组合组成的组中的气体种。

9.上述7或8记载的方法，其特征在于，利用电感耦合型激发进行上述干式蚀刻时的等离子体激发。

10.上述1～9任意一项记载的方法，其特征在于，上述金属氟化物层的图案化步骤是通过使用抗蚀剂的湿式蚀刻实施的。

11.上述10记载的方法，其特征在于，上述湿式蚀刻中使用的蚀刻剂含有酸或碱。

12.上述11记载的方法，其特征在于，上述蚀刻剂至少含有盐酸或氢氟酸。

13.上述1～12任意一项记载的方法，其中，在上述半导体层的蚀刻步骤之后进一步具有上述金属氟化物层的除去步骤。

14.上述13记载的方法，其特征在于，上述金属氟化物层的除去步骤是通过含有酸或碱的蚀刻剂实施的。

15.上述1～14任意一项记载的方法，其特征在于，形成在上述半导体层上的蚀刻掩模具有上述金属氟化物层和除金属氟化物以外的第二掩模层的多层结构部分。

16.上述15记载的方法，其特征在于，上述第二掩模层对在进行上述金属氟化物层的除去步骤时除去上述金属氟化物层的蚀刻剂具有耐性。

17.上述15或16记载的方法，其特征在于，上述第二掩模层为氧化物或氮化物层。

18.上述15～17任意一项记载的方法，其特征在于，上述第二掩模层选自硅氮化物、硅氧化物以及它们的组合中的任意一种。

19.上述15～18任意一项记载的方法，其特征在于，上述金属氟化物层存在于上述蚀刻掩模的表面侧，上述第二掩模层存在于上述金属氟化物层的下部，并且对上述半导体层进行蚀刻时上述金属氟化物层成为耐蚀刻层。

20.上述19记载的方法，其特征在于，上述第二掩模层比上述金属氟化物层小。

21.上述19或20记载的方法，其特征在于，上述第二掩模层被覆金属层。

22.上述1～21任意一项记载的方法，其特征在于，上述半导体层包含半导体基板、基板与半导体层的层积结构中的半导体层、以及半导体基板与半导体层的层积结构中的半导体层和半导体基板中的任意一种。

23.上述1～22任意一项记载的方法，其特征在于，上述半导体层在上述蚀刻掩模形成之前形成了凹凸。

24.一种蚀刻掩模，其含有在150℃～480℃的温度下形成的金属氟化物层。

25.上述24记载的蚀刻掩模，其特征在于，上述金属氟化物层选自由SrF₂、AlF₃、MgF₂、BaF₂、CaF₂以及它们的组合组成的组中的层。

26.上述24或25记载的蚀刻掩模，其特征在于，上述金属氟化物层是通过真空蒸镀法形成的。

27.上述24～26任意一项记载的蚀刻掩模，其中，所述蚀刻掩模用于干式蚀刻用途。

28.上述24～27任意一项记载的蚀刻掩模，其中，所述蚀刻掩模能够通过湿式蚀刻图案化。

29.上述24～28任意一项记载的蚀刻掩模，其特征在于，上述蚀刻掩模具有上述金属氟化物层与氧化物层和/或氮化物层的层积部分。

30.一种半导体装置的制造方法，其具有上述1～23任意一项记载的蚀刻方法作为一个步骤。

31.一种半导体装置，其通过上述30中记载的制造方法形成。

[A部分的实施方式的说明]

本发明的蚀刻方法如上所述具有：准备半导体层的步骤；在150℃以上的温度下形成金属氟化物层作为形成在该半导体层上的蚀刻掩模的至少一部分的步骤；将该金属氟化物层图案化的步骤；和将图案化的金属氟化物层作为掩模，对上述半导体层进行蚀刻的步骤。以下适当参照图1～图8来对本发明进行说明。

<半导体层>

对成为蚀刻对象的半导体层的材料不特别限定，可以举出硅、锗、III-V族化合物半导体以及II-VI化合物半导体等通常在半导体装置中使用的半导体。特别是，如果是可以通过干式蚀刻进行蚀刻的半导体层，则任意的半导体层都可以应用本发明的金属氟化物蚀刻掩模。但是，本发明的金属氟化物蚀刻掩模由于耐干式蚀刻性非常高，因此即使适用于难以利用干式蚀刻进行蚀刻的半导体时，也可以确保大的蚀刻选择比，所以可以最大地发挥本发明的效果。

此外，对半导体层的形成方法也不加以限定，可以应用以任意方法形成的半导体层。本发明的半导体层可以为半导体基板本身，可以为形成在基板上的半导体层，还可以为半导体基板和形成在其上的半导体层的组合。将本发明应用于发光元件的制造中时，优选半导体层为利用外延生长等薄膜晶体生长技术形成在基板上的层。此处，“薄膜晶体生长”不仅是指在所谓的MOCVD(金属有机化学气相沉积)、MBE(分子束外延)、等离子体辅助MBE、PLD(脉冲激光沉积)、PED(脉冲电子束沉积)、VPE(气相外延)、LPE(液相外延)法等的晶体生长装置内形成薄膜层、无定形层、微晶、多晶、单晶或它们的层积结构，而且还将此后的利用热处理、等离子体处理等对薄膜层进行的载流子的活化处理等也包括在内记载为薄膜晶体生长。

作为有用性高且通常难以进行干式蚀刻的半导体层的材料，即作为应用本发明的蚀刻掩模时理想的半导体，优选在构成元素中含有选自In、Ga、Al、B以及它们的两种以上的组合中的元素，进一步优选在半导体层中含有作为V族原子的氮原子，最优选在半导体层中仅含有作为V族原子的氮原子。作为半导体层，具体地说，可以举出GaN、InN、AlN、InGaN、AlGaN、InAlN、InAlGaN、InAlBGaN等III-V族氮化物半导体(下文为了简化有时也称为GaN类半导体)。根据需要这些半导体也可以含有Si、Mg等元素作为掺杂剂。

需要说明，本发明也可以适用于除III-V族氮化物半导体之外的半导体(例如GaAs类、GaP类、InP类、Si类等)的蚀刻中。

半导体层可以为多层结构，使用本发明制造III-V族氮化物半导体(GaN类)发光元件时，优选半导体层含有进行了薄膜晶体生长(代表性地为外延生长)的缓冲层、第一导电型包层、第一导电型接触层、活性层结构、第二导电型包层、第二导电型接触层等。

在以下的说明中，如图1所示，以形成在基板1上的半导体层2为蚀刻对象的情况为代表例进行说明，但是也可以适用于不存在半导体层2而基板本身为干式蚀刻对象的半导体层的情况、基板1和半导体层2都为干式蚀刻对象的半导体层的情况。

作为半导体层形成在基板上的情况中的基板，只要是能够形成目标半导体层的基板，则不特别限定，可以使用半导体基板和陶瓷基板、绝缘性基板和导电性基板、以及透明基板和不透明基板等。优选考虑到作为目标的半导体装置、半导体制造过程等来适当选择。

例如，在制造GaN类发光元件结构时，优选基板在光学上对元件的发光波长大致透明。这里，大致透明是指，基板对发光波长完全没有吸收，或者即使有吸收，也不会由于该基板的吸收导致光输出降低50％以上。此外，制造GaN类发光元件时，优选基板为电绝缘性基板。这是由于，假设进行所谓的倒装片装配时，即使焊料等附着在基板周边，对向半导体发光器件注入电流也无影响。作为这种情况的基板的具体材料，优选从蓝宝石、SiC、GaN、LiGaO₂、ZnO、ScAlMgO₄、NdGaO₃和MgO中选择，以使例如InAlGaN类发光材料或InAlBGaN类材料在其上外延生长，特别优选为蓝宝石、GaN、ZnO基板。特别是使用GaN基板时，对于其Si的掺杂浓度来说，在使用无掺杂基板的情况下，从电阻方面和结晶性方面考虑优选Si浓度为3×10¹⁷cm^-3以下、进一步优选为1×10¹⁷cm^-3以下。

本发明中使用的基板不仅优选为通过所谓的密勒指数完全确定的正基板，而且从控制外延生长时的结晶性方面考虑，还优选为所谓的倾斜基板(miss oriented substrate)。当在倾斜基板上形成的半导体层为外延层时，由于倾斜基板具有在台阶流动模式下使晶体生长良好的效果，对半导体层的表面形状改善也有效果，因而倾斜基板被广泛用作基板。例如，以蓝宝石的c+面基板为基板，来用作GaN类材料的晶体生长用基板时，优选使用在m+方向上倾斜0.2度左右的面。作为倾斜基板，通常广泛使用具有约0.1～0.2度的微倾斜的倾斜基板，但是对于形成在蓝宝石上的GaN类材料来说，为了消除因施加在活性层结构内的作为发光点的量子阱层上的压电效应导致的电场，也可以具有比较大的偏角。

为了利用MOCVD或MBE等晶体生长技术制造半导体层，可以对基板预先实施化学蚀刻或热处理等。此外，可以有意地进行使基板上形成凹凸的加工，由此能够不将在外延层与基板的界面上产生的贯通位错引入到发光元件或后述的发光单元的活性层附近。此时，在具有凹凸的表面上形成蚀刻掩模层，但是本发明中即使在这种情况下也可以形成良好的蚀刻掩模层。

考虑目标半导体装置和半导体处理来选择基板的厚度，但是在装置制造初期，通常优选预先形成例如250μm～700μm左右，以预先确保半导体装置在晶体生长、元件制造过程中的机械强度。使用该基板，并用溅射、蒸镀或外延生长等方法形成半导体层后，还优选通过抛光步骤在处理过程中将基板厚度减薄以易于适当分离成各元件，在特定的实施方式中，最终制成半导体元件、特别是半导体发光器件时，优选形成例如厚度约100μm以下。

<金属氟化物层的成膜>

图2表示在半导体层2上形成蚀刻掩模层3的情况。在蚀刻掩模层中含有至少一层金属氟化物层。

构成金属氟化物层的材料可以举出二价或三价金属的氟化物，特别优选为选自长周期表的2族(2A族)、3族(3A族)、12族(2B族)和13族(3B族)中的金属元素的氟化物。具体地说，可以举出SrF₂、CaF₂、MgF₂、BaF₂、AlF₃等，若考虑到耐干式蚀刻性与湿式蚀刻性的平衡，则优选为SrF₂、CaF₂、MgF₂，其中优选为CaF₂和SrF₂，最优选为SrF₂。

本发明发现，通过将这些金属氟化物，特别是选自SrF₂、CaF₂、MgF₂、BaF₂、AlF₃以及它们的组合中的金属氟化物在150℃以上的温度下成膜，膜质得到提高，从而作为蚀刻掩模层的特性得到大幅度提高，基于该发现而完成了本发明。需要说明的是，在以下的说明中，有时将在150℃以上的温度下的成膜简称为“高温成膜”。另外，作为本发明的说明，称为“金属氟化物层”时，通常是指利用高温成膜以及根据本发明形成的金属氟化物层。

如上所述，一直以来存在使用SrF₂等金属氟化物作为蚀刻掩模的提案，但是仅已知在常温附近的温度形成的膜，这种膜使掩模图案通过使用光致抗蚀剂的剥离法得以形成。但是，在常温附近形成的膜的膜质不好，与半导体层的密合性非常低，且仅得到“毛糙”的膜。

本发明中，采用高温成膜的结果就是不能采用以往的使用光致抗蚀剂的剥离法来图案化金属氟化物膜。因此，具体如后所述，优选采用通过湿式蚀刻来图案化金属氟化物膜。因此，要求金属氟化物膜对半导体层的蚀刻(通常为干式蚀刻)具有足够的耐性，另一方面，要求金属氟化物膜能够容易地进行用于将其图案化的蚀刻(优选为湿式蚀刻)，且形成的图案形状、特别是侧壁部分的直线性良好。另外，图案化时的开口部的宽度的控制性也是重要的。对于以往的在常温附近形成的SrF₂等膜来说，关于通过湿式蚀刻形成的图案形状，由于侧壁部分的直线性得不到保证，凹凸显著，并且也不能确保开口部宽度的控制性，所以作为用于蚀刻半导体层的掩模层是完全没有希望的。

本发明中，由于金属氟化物层的成膜温度为150℃以上，因此其与底层的密合性优异，形成致密的膜，同时通过蚀刻形成图案后，掩模侧壁的直线性也优异。成膜温度优选为250℃以上，进一步优选为300℃以上，最优选为350℃以上。特别是在350℃以上成膜得到的金属氟化物层与所有底层的密合性优异且形成致密的膜，表现出较高的耐干式蚀刻性，同时，对于形成的图案形状来说，侧壁部分的直线性也非常优异，开口部宽度的控制性也得到确保，作为蚀刻掩模是最理想的。

如此，优选在高温下成膜，以形成如下的蚀刻掩模：与底层的密合性优异且形成致密的膜，表现出较高的耐干式蚀刻性，同时，对于形成的图案形状来说，侧壁部分的直线性和开口部宽度的控制性非常优异。但是，另一方面，若成膜温度过高，则金属氟化物层对于后述的湿式蚀刻的蚀刻剂的耐性超出所需程度，从而使用光致抗蚀剂的图案化变得不易或将其除去变得不易。特别是如后所述，若在干式蚀刻半导体层时，SrF₂等掩模暴露在氯等等离子体下，则此后实施的掩模层除去时的蚀刻速度与暴露在氯等等离子体下之前相比有降低的趋势。因此，金属氟化物在过度的高温下成膜从其图案化和最终除去方面考虑不优选。

首先，对于暴露在干式蚀刻半导体层时的等离子体下之前的金属氟化物来说，越低温成膜的层，在盐酸等蚀刻剂中的蚀刻速度越大，蚀刻的进行越快，成膜温度越高则蚀刻速度越低，蚀刻的进行越缓慢。若成膜温度为300℃以上，则与成膜温度为250℃左右的膜相比，蚀刻速度明显降低，但是若成膜温度为350℃～450℃左右，则蚀刻速度处于非常适宜的范围。但是，若成膜温度超过480℃，则蚀刻速度的绝对值过度减小，要消耗过多的时间用于金属氟化物层的图案化，此外，可能很难在不剥离抗蚀剂掩模层等的条件下进行图案化。另外，对于暴露在干式蚀刻半导体层时的等离子体下之后的金属氟化物层，具有在除去时对盐酸等的湿式蚀刻速度降低的性质，对于在过度的高温下的成膜来说，在半导体层蚀刻后难以除去不需要的金属氟化物层。

并且，若在过度的高温下实施金属氟化物的制膜，则使基板、半导体层或如后所述形成在半导体层上的金属层等过度受热，制造半导体发光元件等时，掩模制造过程有可能对装置带来不良影响。

从这方面考虑，金属氟化物层的成膜温度优选为480℃以下，进一步优选为470℃以下，特别优选为460℃以下。

对于半导体层的蚀刻条件，金属氟化物层与半导体层的蚀刻选择比为40以上，优选为200以上，进一步优选为400以上，即使是III-V族氮化物半导体，该蚀刻条件也是可以的。

作为金属氟化物层的形成方法，可以采用溅射法、电子束蒸镀法和真空蒸镀法等通常的成膜方法。但是，利用溅射法、电子束蒸镀法等方法时有可能形成选择比低的蚀刻掩模。认为这是因为，电子、离子等直接与氟化物发生碰撞，因此根据条件有可能使氟化物离解为金属和氟。因此，利用这些成膜方法时，有必要适当选择成膜条件，因而在制造条件方面产生制约。另一方面，例如采用利用电阻加热的真空蒸镀法不存在这种问题而最优选。需要说明，即使是利用电子束的蒸镀法，若不直接对氟化物材料照射电子束而是用电子束对装有材料的坩锅进行加热等间接加热，则与电阻加热法同样地优选。若通过这些蒸镀法进行成膜，则可以容易地将耐干式蚀刻性优异的金属氟化物层成膜。

另外，作为SrF₂等金属氟化物层的成膜速度，优选为0.05nm/sec～3nm/sec(纳米/秒)左右，进一步优选为0.1nm/sec～1nm/sec左右。在该范围内成膜的金属氟化物层与底层的密合性充分，形成对等离子体的耐性得到确保的膜，所以更优选。

本发明中，蚀刻掩模层可以为金属氟化物层的单层膜，可以为金属氟化物层的多层膜，还可以为与不是金属氟化物层的第二掩模层的多层结构。本发明中，形成的蚀刻掩模层只要在半导体层的蚀刻时金属氟化物层露出表面并能够保护下部的结构即可。因此，为了保护半导体或保护形成在半导体上的部件，或为了其它目的，可以在蚀刻掩模层的半导体层侧形成其它层。本发明的一实施方式中，例如如后述例子所述，还优选制成在金属氟化物层的下部形成了SiN_x、SiO_x等膜作为第二掩模层的多层膜，以在最终除去金属氟化物层时，不除去形成在半导体层的表面上的金属层。此外，除了具有形成于金属氟化物层的下部的第二掩模层之外，还可以在金属氟化物层的上部具有第三掩模层等。这些蚀刻掩模层可以根据目的适当选择。

<金属氟化物层的图案化>

本发明中，优选通过蚀刻将高温成膜的金属氟化物层图案化为期望的形状。在该金属氟化物层的蚀刻中，选择可蚀刻金属氟化物且与半导体层的蚀刻条件不同的条件，特别优选为使用酸或碱的湿式蚀刻法。

在包含金属氟化物层的蚀刻掩模层的图案化中，优选使用其它掩模进行。例如，如图3所示，利用光致抗蚀剂材料在蚀刻掩模层3之上形成抗蚀剂掩模层4，通过曝光、显影等通常的光刻法将抗蚀剂掩模层4如图4所示图案化。

本发明中，如图5所示，之后优选将图案化的抗蚀剂掩模层4作为掩模，对含有金属氟化物层的蚀刻掩模层3进行蚀刻并转印图案。

作为湿式蚀刻的蚀刻剂，优选为含有盐酸、氢氟酸、硫酸、磷酸、硝酸等酸的水溶液，可以举出根据需要进一步含有过氧化氢等氧化剂、乙二醇等稀释剂等的蚀刻剂。虽然还要考虑金属氟化物层的材料和成膜条件等来选择蚀刻剂，但是特别优选至少含有盐酸或氢氟酸的蚀刻剂，例如，将SrF₂图案化时，优选为盐酸，为了将CaF₂图案化而优选为氢氟酸。此外，也可以利用碱进行蚀刻，在任意一种蚀刻中都可以并用光照射、加热等。

如此，蚀刻掩模层3的湿式蚀刻结束，形成图5的结构，然后，通常除去不需要的抗蚀剂掩模层4，如图6所示得到了图案化的蚀刻掩模层3形成于半导体层上的结构。

<半导体层的蚀刻>

在半导体层的蚀刻步骤中，如图7所示，将蚀刻掩模层3作为掩模来蚀刻半导体层2。

半导体层的蚀刻优选使用干式蚀刻法。根据半导体层的材料、结晶性和其它性质，可以适当选择干式蚀刻法的气体种、偏压功率、真空度等条件。半导体层为III-V族氮化物半导体时，作为干式蚀刻的气体种，优选选自Cl₂、BCl₃、SiCl₄、CCl₄以及它们的组合中的气体种。在干式蚀刻时，由这些气体种产生的氯类等离子体能够在GaN类材料与高温成膜的金属氟化物材料之间实现大的选择比，因此，可以几乎不蚀刻高温成膜的金属氟化物材料而对氮化物半导体层进行蚀刻。从而可以实现形状控制性优异的半导体层的蚀刻。需要说明，在干式蚀刻时，金属氟化物层的厚度几乎不减少，但是膜的特性、特别是其在湿式蚀刻时的耐性发生变化，湿式蚀刻速度有降低的趋势。

此处，作为干式蚀刻时的等离子体生成方式，电容耦合型的等离子体生成(CCP型)、电感耦合型的等离子体生成(ICP型)、以电子回旋共振为基础的等离子体生成(ECR型)等任意方式均适合。但是，本发明中，优选通过电感耦合型的等离子体生成来产生氯类等离子体。这是由于，与其它方式相比，电感耦合型等离子体生成可以提高等离子体密度，蚀刻III-V族氮化物半导体材料等时是适合的。此处，干式蚀刻时的等离子体密度优选为0.05×10¹¹(cm^-3)～10.0×10¹¹(cm^-3)，进一步优选为1×10¹¹(cm^-3)～7.0×10¹¹(cm^-3)。而且本发明中，由于高温成膜的金属氟化物层具有较高的耐蚀刻性，即使是通过电感耦合方式形成的等离子体是密度高的等离子体，高温成膜的金属氟化物层也表现出足够的耐性。

例如，将SiN_x、SiO_x等氮化物或氧化物、Ni等金属作为掩模时，氮化物半导体层与掩模的选择比为5～20左右，但是利用本发明的金属氟化物掩模时，能够实现与氮化物半导体层的选择比为100以上。因此，根据本发明的方法，在深度蚀刻III-V族氮化物半导体层时特别优选使用本发明的金属氟化物掩模。即使在III-V族氮化物半导体层的情况下，蚀刻深度为1μm以上、优选为2μm以上、进一步优选为3μm以上、最优选为5μm以上、即使进一步超过10μm也可以适用本发明的金属氟化物掩模。另外，氮化物半导体层与掩模的选择比依赖于金属氟化物掩模的材质、厚度、半导体层的材质，但是形成足够厚的SrF₂掩模对半导体层进行蚀刻时，也能够对非常厚的层进行蚀刻。欲蚀刻的半导体层的厚度通常为50mm以下，优选为35mm以下，更优选为5mm以下，进一步优选为1mm以下，最优选为500μm以下。作为对极其厚的半导体层进行蚀刻的情况，可以举出使用SrF₂掩模来对厚度3mm～35mm左右的厚膜的GaN基板进行蚀刻的情况；对进一步生长在该基板上的GaN外延层等、与基板的厚度大致相等的薄膜晶体生长层同时进行蚀刻的情况等。此外，当然可以不进行基板的蚀刻而仅对7μm左右的薄膜晶体生长层进行蚀刻。此外，此时由于其选择比大，可以适当缩短通过蚀刻形成的沟槽的宽度，例如，可以形成沟槽的宽度为100μm以下，优选为10μm以下，进一步优选为3μm以下。沟槽的深度与沟槽的开口宽度的纵横比(深度/宽度)可以适当地自由选择，在III-V族氮化物半导体层的情况下，所述纵横比也可以为0.1以上、优选为2以上，直至50左右，例如纵横比为约30。

此外，在本发明中，对半导体层进行蚀刻的深度可以适当选择，图7表示将半导体层完全蚀刻至基板的情况，但是也可以蚀刻至半导体层中的某个位置，此外，通过改变蚀刻气体种等，可以连续地对基板(可以为非蓝宝石等半导体的材料)的一部分进行蚀刻。可以适当选择蚀刻到什么程度或蚀刻至构成半导体层的哪个层。

图7所示的半导体层在蚀刻结束后，根据需要可以除去蚀刻掩模层，也可以在保留蚀刻掩模层的状态下实施不同的处理。通常优选除去蚀刻掩模层。

图8表示除去蚀刻掩模层3后的结构。为了将构成蚀刻掩模层3的金属氟化物层除去，可以用任意方法进行，例如，可以通过含有酸或碱的蚀刻剂除去金属氟化物层。在上述金属氟化物层的图案化步骤中，选择金属氟化物易被蚀刻、半导体层难被蚀刻的条件，但在除去金属氟化物层的步骤中也可以采用与图案化步骤相同的条件。

因此，作为湿式蚀刻的蚀刻剂，优选为含有盐酸、氢氟酸、硫酸、磷酸、硝酸等酸的水溶液，可以举出根据需要进一步含有过氧化氢等氧化剂、乙二醇等稀释剂等的蚀刻剂。虽然还要考虑金属氟化物层的材料和成膜条件等来选择蚀刻剂，但是特别优选至少含有盐酸或氢氟酸的蚀刻剂，例如，除去SrF₂时优选为盐酸，为了除去CaF₂而优选为氢氟酸。此外，也可以利用碱除去，在任意一种蚀刻中为了促进反应或提高选择性等，都可以适当并用光照射、加热等。

此外，金属氟化物层作为干式蚀刻半导体层时的掩模层使用之后，湿式蚀刻速度有降低的趋势，即在蚀刻剂中的溶解性有降低的趋势，因此优选的是，考虑该方面来确定整个过程的各条件。

以如上方式除去不需要的蚀刻掩模层，但是也可以不除去蚀刻掩模层，使用蚀刻掩模层作为例如选择生长用掩模，进一步形成半导体层。特别是实施外延生长时，SrF₂等金属氟化物材料也可以用作选择生长用掩模。

[不同实施方式的说明]

对本发明的特定的一实施方式进行说明。该方式是将本发明的蚀刻方法应用于图9所示的结构中的例子，在图9所示的结构中，基板1上的半导体层2已存在台阶，并且在该半导体层上形成有由金属层形成的电极7、电极8。

例如，通过本发明的蚀刻方法对形成有由铝等形成的电极、配线等金属层的半导体层进行蚀刻的情况下，在蚀刻结束后除去金属氟化物时，有时由于含有酸或碱的蚀刻剂使电极、配线等金属层受到侵蚀而被除去。这种情况下，将蚀刻掩模层制成含有金属氟化物层、以及除金属氟化物以外的第二掩模层的多层结构，用对蚀刻剂具有耐性的第二掩模层(第二掩模层为除金属氟化物层以外的层)被覆含有金属层的半导体层表面。进而，必须在不侵蚀金属层的条件下将第二掩模层除去。作为第二掩模层，可以举出SiO_x、AlO_x、TiO_x、TaO_x、HfO_x和ZrO_x等氧化物，SiN_x、AlN_x等氮化物以及它们的组合。这些第二掩模层由于具有耐湿式蚀刻性，利用同时不蚀刻金属等的干式蚀刻法也能够最终除去上述第二掩模层，因而这些第二掩模层是非常理想的。特别是从制造比较容易的方面考虑，优选第二掩模层为SiN_x和SiO_x，特别优选为SiN_x。

在图10的状态中，在具有金属层(电极7、电极8)的半导体层2上，从半导体层侧开始，形成SiN_x等不是金属氟化物的层和金属氟化物层的具有多层结构的蚀刻掩模层9，如图11、图12所示，对半导体层2进行干式蚀刻时，表面的金属氟化物层起到掩模的作用。然后，为了除去蚀刻掩模层9，首先通过酸或碱除去金属氟化物层，此时，SiN_x等第二掩模层(不是金属氟化物)保护铝等电极7、电极8。接着，通过干式蚀刻，能够不侵蚀金属层而将SiN_x等不是金属氟化物的层除去，得到图13的结构。

需要说明，可以将蚀刻掩模层的一部分(例如仅将金属层(例如电极7、电极8)的上部的蚀刻掩模层)形成为多层结构，将不是金属层的部分的上部的蚀刻掩模层形成为单层。另外，2层以上的蚀刻掩模层可以在半导体装置制造时的任意一个场合下使用，但是特别优选在考虑整个过程的一致性之后使用。

因此，对考虑了过程的一致性之后，利用部分为多层结构的蚀刻掩模进行蚀刻的例子进行说明。首先，图14是表示了如下形态的图：形成有第二蚀刻掩模21，该第二蚀刻掩模21是由除金属氟化物以外的掩模材料形成的，对形成在基板1上的半导体层2进行蚀刻，形成了凹部25。第二蚀刻掩模21例如用SiN_x形成，对包含金属层(电极7)的区域进行遮盖。未被第二蚀刻掩模21覆盖的区域被蚀刻，形成凹部25。即使半导体层2为GaN等难以蚀刻的材料，在凹部25的深度较浅的情况下，用SiN_x等公知的掩模材料也可以对其进行充分的蚀刻。

接着，将金属氟化物层作为掩模来较深地进行蚀刻时，不除去第二蚀刻掩模21，而如图15所示，形成金属氟化物掩模22。因此，金属层(电极7)上及其附近的半导体层表面形成金属氟化物掩模与第二蚀刻掩模的双层结构。

接着，如图16所示，将金属氟化物掩模22作为掩模，对半导体层2进行深蚀刻，形成沟槽26。如上所述，金属氟化物层由于耐干式蚀刻性较高，因而能够进行深蚀刻。接着，若通过例如酸除去金属氟化物掩模22，则如图17所示，残留第二蚀刻掩模21。因此，在通过湿式蚀刻除去金属氟化物掩模22时金属层未被侵蚀。最后，利用金属层(电极7)、半导体层都不受到损伤的方法除去第二蚀刻掩模21，得到如图18所示的在半导体层2上形成有浅凹部25和深沟槽26的结构。可以根据半导体层的材质、金属层的材质等来选择这种方法，但是，例如，金属层的表面为Al等的情况下，当半导体层为GaN层等、第二蚀刻掩模为SiNx等时，优选实施以氟类气体为反应性气体的反应性离子蚀刻等干式蚀刻。如此，在半导体装置的制造步骤中具有对半导体层进行浅蚀刻的第一蚀刻步骤和对半导体层进行深蚀刻的第二蚀刻步骤时，在第一蚀刻步骤中使用除金属氟化物之外的第二掩模作为掩模，在蚀刻后不除去掩模，在第二蚀刻步骤中在其上形成金属氟化物层掩模层，局部或全部形成多层结构，由此可以有效地保护金属层，并同时使制造方法得到简化。

另外，本发明中，优选采用真空蒸镀法、特别是电阻加热方式等电子、等离子体等带电粒子不直接碰撞到材料上而进行加热的方法来形成金属氟化物层，因为这样能够抑制离解成金属材料与氟，但是为了进一步改善台阶被覆性、特别是侧壁的被覆性，作为蚀刻掩模层，优选采用与上述同样的多层结构。

例如，用等离子体CVD法成膜的氧化物层、氮化物层在台阶基板的侧壁的被覆性方面优异。作为这种层，可以举出SiO_x、AlO_x、TiO_x、TaO_x、HfO_x和ZrO_x等氧化物，SiN_x、AlN_x等氮化物以及它们的组合。特别是从制造比较容易的方面考虑，优选为SiN_x和SiO_x，特别优选为SiN_x。

如此，从金属层的保护和台阶被覆这两方面考虑，优选将蚀刻掩模层形成金属氟化物层与除金属氟化物层之外的层的多层结构。特别是考虑了过程的一致性之后，采用局部为多层掩模的结构，由此可以实现金属层的保护，并同时简化了制造步骤。

以上说明的本发明的蚀刻方法可以适用于各种半导体装置的制造中，可以用于半导体制造过程的蚀刻步骤中。

如上所述，本发明的蚀刻掩模还极其适于蚀刻方法及半导体的制造过程。

[B部分]

进一步，本发明的第二方式涉及下述内容，通过B部分对其进行说明。

B部分的公开内容：

1.III-V族氮化物半导体层的蚀刻方法，其特征在于，该方法具有：

在III-V族氮化物半导体层上形成金属氟化物层作为蚀刻掩模的至少一部分的步骤，

利用蚀刻将该金属氟化物层图案化的步骤，和

将图案化的金属氟化物层作为掩模，对上述III-V族氮化物半导体层进行蚀刻的步骤。

2.上述1记载的方法，其特征在于，上述金属氟化物层含有二价或三价金属元素，

通过湿式蚀刻实施上述金属氟化物层的图案化步骤，

通过干式蚀刻实施上述III-V族氮化物半导体层的蚀刻步骤。

3.上述2记载的方法，其特征在于，上述金属氟化物层为选自由SrF₂、AlF₃、MgF₂、BaF₂、CaF₂以及它们的组合组成的组中的层。

4.上述2或3记载的方法，其特征在于，通过真空蒸镀法进行上述金属氟化物层的形成步骤。

5.上述2～4任意一项记载的方法，其特征在于，上述干式蚀刻为使用至少含有氯原子的气体种的等离子体激发干式蚀刻。

6.上述5记载的方法，其特征在于，含有氯原子的上述气体种为选自由Cl₂、BCl₃、SiCl₄、CCl₄以及它们的两种以上的组合组成的组中的气体种。

7.上述5或6记载的方法，其特征在于，利用电感耦合型激发进行上述干式蚀刻时的等离子体激发。

8.上述2～7任意一项记载的方法，其特征在于，上述金属氟化物层在150℃～480℃的温度形成。

9.上述2～8任意一项记载的方法，其特征在于，上述金属氟化物层的图案化步骤具有：

通过光刻在上述金属氟化物层之上形成图案化的光致抗蚀剂膜的子步骤，和

将该图案化的光致抗蚀剂膜作为掩模，使用含有酸或碱的蚀刻剂对上述金属氟化物层进行湿式蚀刻的子步骤。

10.上述9记载的方法，其特征在于，上述蚀刻剂含有盐酸或氢氟酸。

11.上述2～10任意一项记载的方法，其中，在上述III-V族氮化物半导体层的蚀刻步骤之后，进一步具有利用含有酸或碱的蚀刻剂来除去上述金属氟化物层的步骤。

12.上述2～11任意一项记载的方法，其特征在于，形成在上述III-V族氮化物半导体层上的蚀刻掩模具有上述金属氟化物层和第二掩模层的多层结构部分，所述第二掩模层为除金属氟化物以外的层，并对在上述金属氟化物层的除去步骤中使用的蚀刻剂具有耐性，上述金属氟化物层成为干式蚀刻时的耐蚀刻层。

13.上述12记载的方法，其特征在于，上述第二掩模层为氧化物层或氮化物层。

14.上述12或13记载的方法，其特征在于，上述第二掩模层为选自硅氮化物、硅氧化物以及它们的组合中的层。

15.上述12～14任意一项记载的方法，其特征在于，上述第二掩模层比上述金属氟化物层小。

16.上述12～15任意一项记载的方法，其特征在于，上述第二掩模层被覆金属层。

17.上述1～16任意一项记载的方法，其特征在于，上述III-V族氮化物半导体层在上述蚀刻掩模形成之前形成了凹凸。

18.一种半导体层积结构，其具有III-V族氮化物半导体层和蚀刻掩模层，该蚀刻掩模层包含在150℃～480℃的温度下形成的金属氟化物层。

19.上述18记载的半导体层积结构，其特征在于，上述蚀刻掩模层仅由上述金属氟化物层构成。

20.上述18记载的半导体层积结构，其中，上述蚀刻掩模层具有上述金属氟化物层与氧化物层或氮化物层的层积结构部分，所述氧化物层或氮化物层与该金属氟化物层相接并形成在该金属氟化物层的下部。

21.上述18～20任意一项记载的半导体层积结构，其中，上述蚀刻掩模层被图案化。

22.上述18～21任意一项记载的半导体层积结构，其特征在于，上述金属氟化物层为选自由SrF₂、AlF₃、MgF₂、BaF₂、CaF₂以及它们的组合组成的组中的层。

23.一种半导体装置的制造方法，该方法具有利用上述1～17任意一项记载的蚀刻方法在III-V族氮化物半导体层上形成沟槽的步骤。

24.一种半导体装置，其通过上述23记载的制造方法形成。

根据上述发明，可以提供III-V族氮化物半导体层的新型蚀刻方法。该发明利用含有二价或三价金属元素的金属氟化物层的特性来实现湿式蚀刻比较容易且干式蚀刻耐性优异这一对乍看是矛盾的特性，采用该方法的结果可以增大金属氟化物层的形成条件的自由度，还能够根据干式蚀刻和湿式蚀刻等各步骤条件来适当设定膜质。

特别是，根据本发明的一方式能够形成干式蚀刻耐性高的膜质的层，因而通过比较简单的过程就能够容易地对III-V族氮化物半导体层进行干式蚀刻。因此，本发明优选用于半导体装置的制造方法中，在该方法中具有在III-V族氮化物半导体层上形成微细沟槽(例如，宽度窄且深的沟槽)等微细结构的步骤。

[B部分的实施方式的说明]

在用B部分说明的发明中，蚀刻的对象为III-V族氮化物半导体层。III-V族氮化物半导体层的材料是III-V族化合物半导体中含有的V族原子的主要成分为氮元素的材料。优选在V族原子中90％(原子％)以上为氮原子，更优选95％以上为氮原子、特别优选98％以上为氮原子、最优选V族原子100％为氮原子。氮原子的含有比例越高则越难以进行III-V族氮化物半导体层的蚀刻，但在本发明中，由于使用耐蚀刻性高的蚀刻掩模，因而可以进行选择比大的蚀刻。作为III族元素，优选含有选自In、Ga、Al、B以及它们的两种以上组合中的元素。具体地说，可以举出GaN、InN、AlN、InGaN、AlGaN、InAlN、InAlGaN、InAlBGaN等III-V族氮化物半导体(以下为了简化有时称为GaN类半导体)。根据需要这些半导体材料可以含有Si、Mg等元素作为掺杂剂。

此外，对III-V族氮化物半导体层的形成方法也不加以限定，可以应用由任意方法形成的半导体层(参照A部分)。III-V族氮化物半导体层可以为多层结构，使用本发明来制造III-V族氮化物半导体(GaN类)发光元件时，优选III-V族氮化物半导体层含有进行了薄膜晶体生长(代表性地为外延生长)的缓冲层、第一导电型包层、第一导电型接触层、活性层结构、第二导电型包层、第二导电型接触层等。

如图1所示，以形成在基板1上的III-V族氮化物半导体层2为蚀刻对象的情况为代表例，但是也可以应用如下情况：在不存在层2而基板本身为干式蚀刻对象的III-V族氮化物半导体层的情况；基板1和层2都为干式蚀刻对象的III-V族氮化物半导体层的情况；基板1不是III-V族氮化物半导体层而层2为III-V族氮化物半导体层，对基板1和层2都进行蚀刻的情况等。对于III-V族氮化物半导体层形成在基板上时的基板，如A部分中的说明所述。

在B部分中，蚀刻对象为III-V族氮化物半导体层，为了适合于本发明的步骤，用作掩模的金属氟化物层对在例如金属氟化物层的图案化步骤中使用的蚀刻剂具有适度的(通常为具有较大的)溶解性，并且有必要在蚀刻中使用的图案掩模出现剥离或损伤之前，在实用的时间范围内，将露出于图案掩模开口处的部分的金属氟化物材料蚀刻除去。同时该金属氟化物层必须具有在III-V族氮化物半导体层的干式蚀刻步骤中，与III-V族氮化物半导体相比实用的蚀刻耐性。因此，含有二价或三价金属元素的金属氟化物层若具有适于这种方法的物性则不特别限定，选择材料和成膜条件以使其具有这种物性。

在B部分涉及的发明中，关于例如金属氟化物层的材料和制造条件等的实施方式以及优选的范围、之后的制造步骤等，参照A部分中说明的条件。此外，B部分涉及的发明在与上述公开内容不矛盾的范围内参照A部分的记载。

特别是本发明的蚀刻方法能够理想地用在半导体装置的制造方法中的于III-V族氮化物半导体层上形成沟槽的蚀刻步骤中。

此外，本发明的半导体层积结构(具有III-V族氮化物半导体层和含有在150℃～480℃的温度下形成的金属氟化物层的蚀刻掩模层)在上述蚀刻方法的步骤途中形成，作为具有微细且深的沟槽等微细结构的半导体装置的制造的中间部件是非常有用的。

实施例

以下举出实施例对本发明的特征进行更具体的说明。以下的实施例中所示的材料、用量、比例、处理内容、处理顺序等只要不脱离本发明的宗旨就可以进行适当改变。因此，本发明的范围不应被以下所述的具体例限定性地解释。此外，在以下的实施例中参照的附图存在为了容易理解结构而强行改变尺寸的部分，实际的尺寸如下文记载。

<实施例1>

通过MOCVD法在蓝宝石基板上生长了Si掺杂GaN半导体层，在各种不同的基板温度下通过电阻加热法将SrF₂膜真空蒸镀到上述Si掺杂GaN半导体层上。对所形成的SrF₂膜(用于干式蚀刻GaN层，作为蚀刻掩模)的图案化特性、干式蚀刻时的耐性、在其后的除去处理时的湿式蚀刻特性等进行详细地考察。

在成膜后的SrF₂膜的图案化中，以抗蚀剂作为掩模，使用按照体积比以1比10将盐酸(含有氯化氢36％)和水混合而成的蚀刻剂，在室温下实施湿式蚀刻，对此时的蚀刻速度、形成的SrF₂膜图案的侧壁的直线性、开口宽度的绝对值的控制性进行评价。并且，采用Cl₂等离子体，对利用了如此图案化的SrF₂掩模的Si掺杂GaN层实施干式蚀刻，对SrF₂掩模的进行干式蚀刻时的适应性进行评价。另外，对于经历了利用氯等离子体对Si掺杂GaN半导体层进行干式蚀刻的SrF₂膜，还测定利用盐酸(含有36％氯化氢)和水(按照体积比为1比10)的蚀刻剂将其除去时在室温下的蚀刻速度。

此外，在形成SrF₂膜时，将在Si掺杂GaN半导体层上形成Ti/Al/Au金属以及进一步在其上形成SiN_x膜的样品放置在同一室中，对SrF₂膜形成时的热历程所导致的金属电极部分的耐性、表面状态的变化也进行了确认。在确认金属的表面状态时，在SrF₂膜形成后，通过除去SrF₂膜且进一步除去SiN_x膜后来观察金属的表面状态。

蚀刻速度测定以及评价结果如表1所示。

由表1可知，在150℃以上的基板温度下成膜的SrF₂膜作为在干式蚀刻中使用的蚀刻掩模是适合的。还可知，考虑到在干式蚀刻后以实用的速度除去SrF₂膜以及在下层存在金属层的情况等时，在480℃以下的基板温度下形成的SrF₂膜是理想的。

<实施例2>

参照图1～图8，对在构成半导体发光装置的半导体层上通过蚀刻形成元件间分离沟槽的实施例进行说明。

准备厚度为430μm的c+面蓝宝石基板1，在其上以如下方式形成半导体层2。首先，使用MOCVD法，形成厚度10nm的低温生长的无掺杂GaN层作为第一缓冲层，然后在1040℃下形成厚度1μm的无掺杂GaN层作为第二缓冲层。进一步形成2μm厚的Si掺杂(Si浓度1×10¹⁸cm^-3)的GaN层作为第一导电型(n型)第二包层，形成0.5μm厚的Si掺杂(Si浓度2×10¹⁸cm^-3)的GaN层作为第一导电型(n型)接触层，进一步形成0.1μm厚Si掺杂(Si浓度1.5×10¹⁸cm^-3)的Al_0.15Ga_0.85N层作为第一导电型(n型)第一包层。进一步，将作为阻隔层的在850℃下成膜为13nm厚的无掺杂GaN层和作为量子阱层的在720℃下成膜为2nm厚的无掺杂In_0.1Ga_0.9N层交替形成，使量子阱层共计为五层，量子阱层的两侧为阻隔层，由此形成的膜作为活性层结构。进一步，使生长温度为1025℃，形成0.1μm厚的Mg掺杂(Mg浓度5×10¹⁹cm^-3)的Al_0.15Ga_0.85N层作为第二导电型(p型)第一包层。进一步，连续地形成0.05μm厚的Mg掺杂(Mg浓度5×10¹⁹cm^-3)的GaN层作为第二导电型(p型)第二包层。最后形成0.02μm厚的Mg掺杂(Mg浓度1×10²⁰cm^-3)的GaN层作为第二导电型(p型)接触层。

之后，使MOCVD生长炉中的温度缓慢降低，取出晶片，结束外延生长，制造出图1的到形成了半导体层为止的结构。

接着，如图2所示，在450℃下，以0.2nm/sec的蒸镀速度通过真空蒸镀法形成400nm厚的单层的SrF₂作为蚀刻掩模层3。接着，如图3所示，通过旋转涂布形成抗蚀剂掩模层4，然后通过光刻法形成抗蚀剂图案。接着，为了使用抗蚀剂图案4来图案化蚀刻掩模层3(SrF₂单层)，将蚀刻掩模层3浸渍在盐酸(含有36％氯化氢)和水的体积比为1:10的蚀刻剂中240秒，对SrF₂层进行了如图5所示的蚀刻。蚀刻后的SrF₂层的直线性优异，还不产生不期望的剥离等，保持较高的密合性。接着，通过丙酮和氧等离子体灰化，如图6所示除去抗蚀剂层，表面露出SrF₂层的蚀刻掩模。接着，使用电感耦合性的氯等离子体，如图7所示，对相当于元件间的分离用的沟槽的那部分的全部的半导体外延层进行蚀刻。在干式蚀刻步骤中，尽管对超过3.8μm的厚膜(平均3.868μm)的GaN类材料进行干式蚀刻，但SrF₂层几乎不被蚀刻。最后如图8所示，在盐酸与水的体积比为1:10的蚀刻剂中浸渍300秒，完全除去不需要的SrF₂层，完成了半导体发光发光装置的元件间的分离用沟槽的形成。所制造的元件间分离用沟槽的宽度为100μm。

<实施例3>

参照图1和图9～图12，对不同的实施例进行说明。准备厚度为430μm的c+面蓝宝石基板1，在其上以如下方式形成半导体层2。首先，使用MOCVD法，形成厚度20nm的低温生长的无掺杂GaN作为第一缓冲层，然后在1040℃下形成厚度1μm的无掺杂GaN作为第二缓冲层2。连续地形成2μm厚的Si掺杂(Si浓度1×10¹⁸cm^-3)的GaN层作为第一导电型(n型)第二包层，形成0.5μm厚的Si掺杂(Si浓度2×10¹⁸cm^-3)的GaN层作为第一导电型(n型)接触层，进一步形成0.1μm厚的Si掺杂(Si浓度1.5×10¹⁸cm^-3)的Al_0.15Ga_0.85N层作为第一导电型(n型)第一包层。进一步，将作为阻隔层的在850℃下成膜为13nm厚的无掺杂GaN层和作为量子阱层的在715℃下成膜为2nm厚的无掺杂In_0.13Ga_0.87N层交替形成，使量子阱层共计为三层，量子阱层两侧为阻隔层，由此形成的膜作为活性层结构。进一步，使生长温度为1025℃，形成0.1μm厚的Mg掺杂(Mg浓度5×10¹⁹cm^-3)的Al_0.15Ga_0.85N层作为第二导电型(p型)第一包层。进一步，连续地形成0.05μm厚的Mg掺杂(Mg浓度5×10¹⁹cm^-3)的GaN层作为第二导电型(p型)第二包层。最后形成0.02μm厚的Mg掺杂(Mg浓度1×10²⁰cm^-3)的GaN层作为第二导电型(p型)接触层。

之后使MOCVD生长炉的温度缓慢降低，取出晶片，结束外延生长(图1的结构)。

为了对结束了外延生长的半导体的层积结构实施使第一导电型(n型)接触层露出的第一蚀刻步骤，进行了蚀刻用掩模的形成。此处，使用真空蒸镀法，在基板温度为200℃、蒸镀速度为0.5nm/sec的条件下，在半导体层的整个面上成膜SrF₂层。接着，通过光刻步骤，在SrF₂层上形成光致抗蚀剂图案，利用盐酸将SrF₂层的一部分蚀刻以形成图案，制造第一蚀刻用掩模。接着，作为第一蚀刻步骤，利用使用了BCl₃气体的电感耦合性等离子体将p-GaN接触层、p-GaN第二包层、p-AlGaN第一包层、由InGaN量子阱层和GaN阻隔层形成的活性层结构、n-AlGaN第一包层蚀刻，直至蚀刻到n-GaN接触层中的某个位置，使成为n型载流子的注入部分的n型接触层露出。

在利用电感耦合性等离子体进行的等离子体蚀刻结束后，利用盐酸将SrF₂掩模层全部除去。在此，在基板温度200℃下成膜的SrF₂掩模在图案化时形成直线性优异的掩模，且即使通过等离子体蚀刻也几乎不被蚀刻，对氯类等离子体的耐蚀刻性也良好。

接着，在所形成的台阶上，为了通过剥离法来图案化p侧电极7，通过光刻法形成抗蚀剂图案。作为用于形成p侧电极7的金属层A，通过真空蒸镀法层积Pd20nm和Au1000nm，在丙酮中通过剥离法除去不需要的部分。接着，然后进行热处理，完成p侧电极(形成图9中的p侧电极7)。如此，由于不暴露在等离子体处理等中来形成p侧电极7，因此在p侧电流注入区域不产生损伤。

接着，为了进一步通过剥离法来图案化n侧电极8，通过光刻法形成抗蚀剂图案。此处，作为用于形成n侧电极的金属层，通过真空蒸镀法在晶片的整个面上形成Ti(20nm厚)/Al(1500nm厚)，在丙酮中通过剥离法除去不需要的部分。接着，然后实施热处理，完成n侧电极8(形成图9中的n侧电极8)。

利用至此的步骤形成了到图9为止的结构。

接着，为了由SiN_x膜与SrF₂膜的多层膜形成蚀刻掩模层9，首先，在400℃的成膜温度下使用p-CVD法形成200nm厚的SiN_x膜。接着，在400℃的高温下，形成400nm厚的SrF₂层掩模。此时，以0.5nm/sec的蒸镀速度使装有样品的罩自转和公转，由此形成SrF₂掩模，得到图10的形状。

进一步，为了将发光单元间分离，使用光刻法形成在分离沟槽形成部分具有开口的光致抗蚀剂图案，使用该抗蚀剂掩模，对SrF₂和SiN_x的层积结构的蚀刻掩模层9进行湿式蚀刻，形成开口10。在SrF₂层的蚀刻中，使用以盐酸(含有36％氯化氢):水＝1:10的体积比混合而成的蚀刻剂实施240秒选择性的蚀刻，接着，在SiN_x层的蚀刻中，使用以氢氟酸：氟化铵的体积比为1:5的蚀刻剂实施3分钟选择性的蚀刻。此时，得到SrF₂部分、SiN_x部分的直线性和密合性都优异的图案化了的蚀刻掩模层(图11)。

接着，在图11的结构中，从蚀刻掩模层9的开口10处，利用使用了Cl₂气的电感耦合性的等离子体激发对半导体层2进行干式蚀刻，形成分离沟槽11。在蚀刻过程中，用作蚀刻掩模的多层掩模几乎不被蚀刻(图12)。

最后，通过在盐酸中浸渍5分钟来除去全部SrF₂部分。此时，SiN_x掩模部分完全未被蚀刻。因此，电极层不会被盐酸侵蚀。接着，为了除去已成为不需要的SiN_x掩模，使用SF₆气体实施1分钟反应性蚀刻，除去SiN_x掩模，得到图13的形状。

接着，沿着所形成的元件间的分离用沟槽切下元件，完成发光装置。

工业实用性

本发明的蚀刻方法对高精度地蚀刻半导体层、特别是GaN等III-V族氮化物半导体层是有用的。

Claims (55)

1.一种半导体层的蚀刻方法，该方法具有：

准备半导体层的步骤；

在150℃以上的温度形成金属氟化物层作为形成在所述半导体层上的蚀刻掩模的至少一部分的步骤；

将该金属氟化物层图案化的步骤；和

将图案化的金属氟化物层作为掩模，对所述半导体层进行蚀刻的步骤。

2.如权利要求1所述的方法，其特征在于，所述金属氟化物层在480℃以下的温度形成。

3.如权利要求1或2所述的方法，其中，所述金属氟化物层含有二价或三价金属元素。

4.如权利要求3所述的的方法，其特征在于，所述金属氟化物层为选自由SrF₂、AlF₃、MgF₂、BaF₂、CaF₂以及它们的组合组成的组中的层。

5.如权利要求1～4任意一项所述的方法，其特征在于，利用真空蒸镀法进行所述金属氟化物层的形成步骤。

6.如权利要求1～5任意一项所述的方法，其特征在于，利用干式蚀刻进行所述半导体层的蚀刻步骤。

7.如权利要求6所述的方法，其特征在于，所述干式蚀刻为使用了至少含有氯原子的气体种的等离子体激发干式蚀刻。

8.如权利要求7所述的方法，其特征在于，含有氯原子的所述气体种为选自由Cl₂、BCl₃、SiCl₄、CCl₄以及它们的两种以上的组合组成的组中的气体种。

9.如权利要求7或8所述的方法，其特征在于，利用电感耦合型激发进行所述干式蚀刻时的等离子体激发。

10.如权利要求1～9任意一项所述的方法，其特征在于，所述金属氟化物层的图案化步骤是通过使用抗蚀剂的湿式蚀刻进行的。

11.如权利要求10所述的方法，其特征在于，所述湿式蚀刻中使用的蚀刻剂含有酸或碱。

12.如权利要求11所述的方法，其特征在于，所述蚀刻剂至少含有盐酸或氢氟酸。

13.如权利要求1～12任意一项所述的方法，其中，在所述半导体层的蚀刻步骤之后进一步具有所述金属氟化物层的除去步骤。

14.如权利要求13所述的方法，其特征在于，所述金属氟化物层的除去步骤是利用含有酸或碱的蚀刻剂进行的。

15.如权利要求1～14任意一项所述的方法，其特征在于，形成在所述半导体层上的蚀刻掩模具有所述金属氟化物层和除金属氟化物以外的第二掩模层的多层结构部分。

16.如权利要求15所述的方法，其特征在于，所述第二掩模层对在进行所述金属氟化物层的除去步骤时除去所述金属氟化物层的蚀刻剂具有耐性。

17.如权利要求15或16所述的方法，其特征在于，所述第二掩模层为氧化物层或氮化物层。

18.如权利要求15～17任意一项所述的方法，其特征在于，所述第二掩模层为选自硅氮化物、硅氧化物以及它们的组合中的层。

19.如权利要求15～18任意一项所述的方法，其特征在于，所述金属氟化物层存在于所述蚀刻掩模的表面侧，所述第二掩模层存在于所述金属氟化物层的下部，对所述半导体层进行蚀刻时所述金属氟化物层成为耐蚀刻层。

20.如权利要求19所述的方法，其特征在于，所述第二掩模层比所述金属氟化物层小。

21.如权利要求19～21任意一项所述的方法，其特征在于，所述第二掩模层被覆金属层。

22.如权利要求1～21任意一项所述的方法，其特征在于，所述半导体层包含半导体基板、基板与半导体层的层积结构中的半导体层、以及半导体基板与半导体层的层积结构中的半导体层和半导体基板中的任意一种。

23.如权利要求1～22任意一项所述的方法，其特征在于，所述半导体层在所述蚀刻掩模形成之前形成了凹凸。

24.一种蚀刻掩模，该蚀刻掩模含有在150℃～480℃的温度形成的金属氟化物层。

25.如权利要求24所述的蚀刻掩模，其特征在于，所述金属氟化物层为选自由SrF₂、AlF₃、MgF₂、BaF₂、CaF₂以及它们的组合组成的组中的层。

26.如权利要求24或25所述的蚀刻掩模，其特征在于，所述金属氟化物层是通过真空蒸镀法形成的。

27.如权利要求24～26任意一项所述的蚀刻掩模，其中，所述蚀刻掩模用于干式蚀刻用途。

28.如权利要求24～27任意一项所述的蚀刻掩模，其中，所述蚀刻掩模能够通过湿式蚀刻图案化。

29.如权利要求24～28任意一项所述的蚀刻掩模，其特征在于，所述蚀刻掩模具有所述金属氟化物层与氧化物层和/或氮化物层的层积部分。

30.一种半导体装置的制造方法，该方法具有权利要求1～23任意一项所述的蚀刻方法作为一个步骤。

31.一种半导体装置，该装置是通过权利要求30所述的制造方法形成的。

32.一种III-V族氮化物半导体层的蚀刻方法，其特征在于，该方法具有：

在III-V族氮化物半导体层上形成金属氟化物层作为蚀刻掩模的至少一部分的步骤；

通过蚀刻将该金属氟化物层图案化的步骤；和

将图案化的金属氟化物层作为掩模，对所述III-V族氮化物半导体层进行蚀刻的步骤。

33.如权利要求32所述的方法，其特征在于，所述金属氟化物层含有二价或三价金属元素，

利用湿式蚀刻实施所述金属氟化物层的图案化步骤，

利用干式蚀刻实施所述III-V族氮化物半导体层的蚀刻步骤。

34.如权利要求33所述的方法，其特征在于，所述金属氟化物层为选自由SrF₂、AlF₃、MgF₂、BaF₂、CaF₂以及它们的组合组成的组中的层。

35.如权利要求33或34所述的方法，其特征在于，利用真空蒸镀法进行所述金属氟化物层的形成步骤。

36.如权利要求33～35任意一项所述的方法，其特征在于，所述干式蚀刻为使用至少含有氯原子的气体种的等离子体激发干式蚀刻。

37.如权利要求36所述的方法，其特征在于，含有氯原子的所述气体种为选自由Cl₂、BCl₃、SiCl₄、CCl₄以及它们的两种以上的组合组成的组中的气体种。

38.如权利要求36或37所述的方法，其特征在于，利用电感耦合型激发进行所述干式蚀刻时的等离子体激发。

39.如权利要求33～38任意一项所述的方法，其特征在于，所述金属氟化物层在150℃～480℃的温度形成。

40.如权利要求33～39任意一项所述的方法，其特征在于，所述金属氟化物层的图案化步骤具有：

通过光刻在所述金属氟化物层上形成图案化的光致抗蚀剂膜的子步骤，和

将所述图案化的光致抗蚀剂膜作为掩模，使用含有酸或碱的蚀刻剂对所述金属氟化物层进行湿式蚀刻的子步骤。

41.如权利要求40所述的方法，其特征在于，所述蚀刻剂含有盐酸或氢氟酸。

42.如权利要求33～41任意一项所述的方法，其中，在所述III-V族氮化物半导体层的蚀刻步骤之后，进一步具有利用含有酸或碱的蚀刻剂来除去所述金属氟化物层的步骤。

43.如权利要求33～42任意一项所述的方法，其特征在于，形成在所述III-V族氮化物半导体层上的蚀刻掩模具有所述金属氟化物层和第二掩模层的多层结构部分，所述第二掩模层为除金属氟化物以外的层并对在所述金属氟化物层的除去步骤中使用的蚀刻剂具有耐性，所述金属氟化物层成为干式蚀刻时的耐蚀刻层。

44.如权利要求43所述的方法，其特征在于，所述第二掩模层为氧化物层或氮化物层。

45.如权利要求43或44所述的方法，其特征在于，所述第二掩模层为选自硅氮化物、硅氧化物以及它们的组合中的层。

46.如权利要求43～45任意一项所述的方法，其特征在于，所述第二掩模层比所述金属氟化物层小。

47.如权利要求43～46任意一项所述的方法，其特征在于，所述第二掩模层被覆金属层。

48.如权利要求32～47任意一项所述的方法，其特征在于，所述III-V族氮化物半导体层在所述蚀刻掩模形成之前形成了凹凸。

49.一种半导体层积结构，该结构具有III-V族氮化物半导体层和蚀刻掩模层，该蚀刻掩模层含有在150℃～480℃的温度形成的金属氟化物层。

50.如权利要求49所述的半导体层积结构，其特征在于，所述蚀刻掩模层仅由所述金属氟化物层构成。

51.如权利要求49所述的半导体层积结构，其中，所述蚀刻掩模层具有所述金属氟化物层与氧化物层或氮化物层的层积结构部分，所述氧化物层或氮化物层与所述金属氟化物层相接并形成在该金属氟化物层的下部。

52.如权利要求49～51任意一项所述的半导体层积结构，其中，所述蚀刻掩模层被图案化。

53.如权利要求49～52任意一项所述的半导体层积结构，其特征在于，所述金属氟化物层为选自由SrF₂、AlF₃、MgF₂、BaF₂、CaF₂以及它们的组合组成的组中的层。

54.一种半导体装置的制造方法，该方法具有利用权利要求32～48任意一项所述的蚀刻方法在III-V族氮化物半导体层形成沟槽的步骤。

55.一种半导体装置，该装置通过权利要求54所述的制造方法形成。

Images