CN101479858B - 集成型半导体发光装置及其制造方法 - Google Patents

集成型半导体发光装置及其制造方法 Download PDF

Info

Publication number
CN101479858B
CN101479858B CN2007800240728A CN200780024072A CN101479858B CN 101479858 B CN101479858 B CN 101479858B CN 2007800240728 A CN2007800240728 A CN 2007800240728A CN 200780024072 A CN200780024072 A CN 200780024072A CN 101479858 B CN101479858 B CN 101479858B
Authority
CN
China
Prior art keywords
layer
light
mentioned
conductive
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800240728A
Other languages
English (en)
Other versions
CN101479858A (zh
Inventor
堀江秀善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Mitsubishi Kasei Corp
Original Assignee
Mitsubishi Kasei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Kasei Corp filed Critical Mitsubishi Kasei Corp
Publication of CN101479858A publication Critical patent/CN101479858A/zh
Application granted granted Critical
Publication of CN101479858B publication Critical patent/CN101479858B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种集成型化合物半导体发光装置，其发光强度的面内均匀性优异，能够大面积的面光源发光。该发光装置具有形成在透明基板(21)上的2个以上发光单元(11)，发光单元具有薄膜结晶层(24、25、26)、第一和第二导电型侧电极(27、28)，光取出方向为基板侧，第一和第二导电型侧电极形成在光取出方向的相反侧，发光单元之间通过发光单元间分离槽(12)电分离，并且基板和第一导电型包层之间具有光学结合层(23)，所述光学结合层(23)共用设置在2个以上的发光单元之间，将2个以上的发光单元光学结合，使光在集成型化合物半导体发光装置全体分布。

Description

集成型半导体发光装置及其制造方法
技术领域
本发明涉及集成型的化合物半导体发光装置，特别是涉及使用GaN系材料的发光二极管(LED)。需要说明的是，本说明书中，所用的术语发光二极管或LED通常包括激光二极管、超辐射发光二极管等发光元件。
背景技术
以往已知有使用III-V族化合物半导体的电子器件和发光器件。特别是发光器件，已经实现了利用形成在GaAs基板上的AlGaAs系材料或AlGaInP系材料的红色发光、利用形成在GaP基板上的GaAsP系材料的橙色或黄色发光等。另外，还已知有在InP基板上使用了InGaAsP系材料的红外发光器件。
作为这些器件的形态，已知有利用自然放出的光的发光二极管(lightemitting diode：LED)、进一步内置了用于获取受激发射光的光学反馈功能的激光二极管(laser diode：LD)和半导体激光器，这些器件可以用作显示装置、通信用器件、高密度光记录用光源器件、高精度光加工用器件以及医疗用器件等。
二十世纪九十年代以后，进行了含有V族元素氮的InxAlyGa(1-x-y)N系III-V族化合物半导体(0≦x≦1、0≦y≦1、0≦x+y≦1)的研究开发，使用该半导体的器件的发光效率得到了飞跃性改善，实现了高效率的蓝色LED、绿色LED。经其后的研究开发，在紫外区域也实现了高效率的LED，并且现在已有蓝色LD销售。
以紫外或蓝色LED作为激发光源与荧光体进行一体化时，能够实现白色LED。白色LED具有作为第二代照明器件的可能性，所以其对成为激发光源的紫外或蓝色LED的高功率化、高效率化的产业上的意义极大。现在正在致力于照明用途的蓝色或紫外LED的高效率化、高功率化的研究。
基于元件的高功率化，即为了改善总辐射束，必须确保与元件的大型化和大的投入电力对应的耐性。另外，与通常的LED是点光源不同，充分大型化的元件显示出作为面光源的发光特性，特别适合用于照明用途。
但是，对于仅是简单地将通常的小型LED的面积以相似形增大的元件来说，其通常存在不能得到元件整体的发光强度的均匀性的问题。此时，可以考虑在基板上并置2个以上的元件。例如，日本特开平11-150303号公报(专利文献1)、日本特开2001-156331号公报(专利文献2)、日本特开2002-26384号公报(专利文献3)和日本特开2003-115611号公报(专利文献4)记载了在同一基板上形成2个以上的LED的技术。
日本特开平11-150303号公报(专利文献1)公开了一种集成型发光部件，其在基板上串联连接有2个以上的LED。该文献中，为了将具有1对pn结的单一发光单元部分完全电分离，在使用Ni掩模下对GaN层进行蚀刻，直至绝缘性基板露出(参见段落0027)。因而，各发光单元不过是简单地形成在同一基板上的独立的LED。如专利文献1的图6所示，将各发光单元分离的分离槽部分不发光，所以这只是简单地排列发光元件，不是发光强度的均匀性高的面光源。另外，这样的形态下存在当集成化的元件中的一个发光单元发生劣化时，仅该处发生发光强度极端下降的问题。另外，其制作方法方面，特别是使用Ni等金属掩模对GaN系材料进行干蚀刻的方法，由于金属掩模的耐性不一定高，所以对GaN系材料进行蚀刻时，不能得到选择比，在蚀刻的形状控制等方面存在问题。
日本特开2001-156331号公报(专利文献2)也记载了一种集成型装置，其在同一基板上形成有2个以上的发光单元。但是，同样地，如该文献的图2所示，其中含有1对pn结部分的发光单元被分离槽完全相互分离，不过是同一基板上的独立的LED。因此，将发光单元分离的分离槽部分(未公开制作方法)不发光，所以不能确保面光源整体的发光强度的均匀性。另外，这样的形态下存在当集成化的元件中的一个发光单元发生劣化时，仅该处发生发光强度极端下降的问题。
日本特开2002-26384号公报(专利文献3)中，基于提供大面积的发光效率好的集成型氮化物半导体发光元件的目的，公开了一种LED的集成方法。但是，如该文献中的图2、图3和段落0038所记载的那样，发光单元与其他的发光单元部分之间的分离槽是通过RIE法对半导体层进行蚀刻而形成的，蚀刻中以SiO2为掩模一直蚀刻到蓝宝石基板。由于将发光单元分离开的分离槽部分不发光，所以与专利文献1、2相同，不能确保面光源整体的发光强度的均匀性。并且，当集成化的元件中的一个发光单元发生劣化时，也存在仅该处发生发光强度极端下降的问题。并且，该分离槽形成过程中，使用SiO2作为蚀刻掩模(氧化物掩模、氮化物掩模的耐性不一定高)，对GaN系材料进行蚀刻时，不能得到选择比，在蚀刻的形状控制等方面也存在问题。
另外，日本特开2003-115611号公报(专利文献4)中，基于用作面发光光源或显示器的目的，公开了LED集成化的发光装置。该文献中记载了两种类型的装置，其中的一个类型的装置中，具有1对pn结部分的发光单元相互电分离(权利要求4、图10(b)等)。并且，该分离是通过切割成块而形成的(图10)。该类型的装置与上述的3个文献相同，由于发光强度在发光单元间的分离槽部分大大降低，所以不能确保面光源整体的均匀性。另外，1个发光单元发生劣化的情况下，同样存在仅其附近发生发光强度极端下降的问题。该文献记载的第二种类型的装置中，含有1对pn结部分的发光单元相互电连接(权利要求5、图10(a)等)。该类型的装置中，n型半导体层在发光装置整体中是共用的(图10(a))。这种情况下，电流从n侧电极不仅流入距离最近的p侧电极，而且从一个n侧电极流入所有的p侧电极，发光装置整体的电流注入效率不高。另外，由于所有的p侧电极和所有的n侧电极相互电结合，所以1处劣化，则装置整体劣化。因此，该类型的装置本质上不是面向面光源的大面积化的。
专利文献1：日本特开平11-150303号公报
专利文献2：日本特开2001-156331号公报
专利文献3：日本特开2002-26384号公报
专利文献4：日本特开2003-115611号公报
发明内容
本发明的目的是提供一种能够大面积的面光源发光的集成型化合物半导体发光装置，其发光强度的面内均匀性优异。另外，本发明的目的还在于提供一种装置，其中，即使对于每个发光单元来说显示出了发光强度多少有一些偏差的劣化，也能确保高的面内均匀性，并且能够持续确保高的面内均匀性。
本发明涉及一种集成型化合物半导体发光装置，其是具有对发光波长透明的基板和形成在该基板上的2个以上发光单元的集成型化合物半导体发光装置，其特征在于，
上述发光单元在上述基板上具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
主要的光取出方向是上述基板侧，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
上述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
并且，在上述基板和上述第一导电型半导体层之间具有光学结合层，所述光学结合层在上述2个以上的发光单元之间是共用设置的，将上述2个以上的发光单元光学结合，使1个发光单元发出的光分布到其他的发光单元。
另外，本发明涉及一种集成型化合物半导体发光装置，其是具有对发光波长透明的基板和形成在该基板上的2个以上发光单元的集成型化合物半导体发光装置，其特征在于，
上述发光单元在上述基板上具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
主要的光取出方向是上述基板侧，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
上述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
在一个发光单元内设置有2个以上的发光点和至少1个上述第一导电型侧电极，所述发光点包括上述活性层结构、上述第二导电型半导体层和上述第二导电型侧电极，一个发光单元内通过上述第一导电型半导体层而电导通，
并且，上述基板和上述第一导电型半导体层之间具有光学结合层，所述光学结合层在上述2个以上的发光单元之间是共用设置的，将上述2个以上的发光单元光学结合，使1个发光单元发出的光分布到其他的发光单元。
本发明还涉及一种集成型化合物半导体发光装置，其是具有2个以上发光单元的集成型化合物半导体发光装置，其特征在于，
上述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
从上述活性层结构观察，主要的光取出方向是上述第一导电型半导体层侧方向，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
上述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
并且，相对于上述第一导电型半导体层在上述主要的光取出方向侧具有光学结合层，且在上述光学结合层的上述主要的光取出方向侧具有缓冲层，所述光学结合层在上述2个以上的发光单元之间是共用设置的，将上述2个以上的发光单元光学结合，使从一个发光单元发出的光分布到其他的发光单元。
本发明还涉及一种集成型化合物半导体发光装置，其是具有2个以上发光单元的集成型化合物半导体发光装置，其特征在于，
上述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
从上述活性层结构观察，主要的光取出方向是上述第一导电型半导体层侧方向，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
上述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
在一个发光单元内设置有2个以上的发光点和至少1个上述第一导电型侧电极，所述发光点包括上述活性层结构、上述第二导电型半导体层和上述第二导电型侧电极，一个发光单元内通过上述第一导电型半导体层而电导通，
并且，相对于上述第一导电型半导体层在上述主要的光取出方向侧具有光学结合层，且在上述光学结合层的上述主要的光取出方向侧具有缓冲层，所述光学结合层在上述2个以上的发光单元之间是共用设置的，将上述2个以上的发光单元光学结合，使从一个发光单元发出的光分布到其他的发光单元。
另外，本发明还涉及这些发光装置的制造方法。
根据本发明，能够提供一种能够大面积面光源发光的集成型化合物半导体发光装置，其发光强度的面内均匀性优异。另外，还能提供一种装置，其中，即使对于每个发光单元来说显示出了发光强度多少有一些偏差的劣化，也能确保高的面内均匀性，并且能够持续确保高的面内均匀性。
特别是，根据本发明，在发光装置的面积大于数cm2的情况下也能实现发光强度均匀性比较高的面方式的蓝色或紫外发光。另外，本发明涉及从基板侧获取光而p侧、n侧的电极均配置在光获取侧的相反侧的倒装芯片型发光元件，电流的导入不使用金属线等，可以用焊料等在具有金属配线且散热性好的基台(sub-mount)等上熔接p侧、n侧电极，装载元件，所以能够确保充分的散热性和高的光取出效率。
本发明中，发光单元彼此电分离且通过光学结合层光学结合，所以在某个发光单元的量子阱层发出的光也分布到了其他的发光单元部分。因此，本发明的发光装置在以往构成中辉度发生降低的发光单元之间也有光被放射出来，所以得到了均匀性比较高的面发光。并且，发光单元之间即使发光强度有偏差或者表现出一些存在偏差的劣化情况，因为有光学结合层的存在，所以面内发光强度的均匀性也高。进而，即使在一个发光单元发生了不良情况而不能点亮的情况下，因为在不良发光单元的正上方确保了一定程度的发光强度，所以面均匀性也良好。
附图说明
图1-1是表示部分A公开的发明的发光装置的1例的图。
图1-2是表示部分A公开的发明的发光装置的1例的完成前的结构的图。
图1-3是表示部分A公开的发明的发光装置的1例的图。
图1-4是表示部分A公开的发明的发光装置的1例的完成前的结构的图。
图1-5是示意性表示活性层结构的图。
图1-6是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-7是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-8是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-9是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-10是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-11是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-12是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-13是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-14是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图1-15是表示实施例A-1制造的发光装置的图。
图1-16是表示实施例A-2制造的发光装置的图。
图1-17是表示部分A公开的发明的发光装置的1例的图。
图1-18是表示部分A公开的发明的发光装置的1例的图。
图1-19是表示部分A公开的发明的发光装置的1例的图。
图1-20是表示部分A公开的发明的发光装置的1例的图。
图1-21是表示部分A公开的发明的制造方法的1个实施方式的工序剖视图。
图2-1是表示部分B公开的发明的发光装置的1例的图。
图2-2是表示部分B公开的发明的发光装置的1例的完成前的结构的图。
图2-3是表示部分B公开的发明的发光装置的1例的图。
图2-4是表示部分B公开的发明的发光装置的1例的完成前的结构的图。
图2-6是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图2-7是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图2-8是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图2-9是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图2-10是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图2-11是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图2-12是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图2-13是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图2-14是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图2-15是表示实施例B-1制造的发光装置的图。
图2-16是表示实施例B-2制造的发光装置的图。
图2-17是表示部分B公开的发明的发光装置的1例的图。
图2-18是表示部分B公开的发明的发光装置的1例的图。
图2-19是表示部分B公开的发明的发光装置的1例的图。
图2-20是表示部分B公开的发明的发光装置的1例的图。
图2-21是表示部分B公开的发明的制造方法的1个实施方式的工序剖视图。
图3-1是表示部分C公开的发明的发光装置的1例的图。
图3-2是表示部分C公开的发明的发光装置的1例的完成前的结构的图。
图3-4是表示部分C公开的发明的制造方法的1个实施方式的工序剖视图。
图3-5是表示部分C公开的发明的制造方法的1个实施方式的工序剖视图。
图3-6是表示部分C公开的发明的制造方法的1个实施方式的工序剖视图。
图3-7是表示部分C公开的发明的制造方法的1个实施方式的工序剖视图。
图3-8是表示部分C公开的发明的制造方法的1个实施方式的工序剖视图。
图3-9是表示部分C公开的发明的制造方法的1个实施方式的工序剖视图。
图3-10是表示部分C公开的发明的制造方法的1个实施方式的工序剖视图。
图3-11是表示实施例C-1制造的发光装置的图。
图3-12是表示实施例C-2制造的发光装置的图。
图3-13是表示部分C公开的发明的发光装置的1例的图。
图3-14是表示部分C公开的发明的发光装置的1例的图。
图3-15是表示部分C公开的发明的发光装置的1例的图。
图3-16是表示部分C公开的发明的发光装置的1例的图。
图3-17是表示部分C公开的发明的制造方法的1个实施方式的工序剖视图。
图4-1是表示部分D公开的发明的发光装置的1例的图。
图4-2是表示部分D公开的发明的发光装置的1例的完成前的结构的图。
图4-4是表示部分D公开的发明的制造方法的1个实施方式的工序剖视图。
图4-5是表示部分D公开的发明的制造方法的1个实施方式的工序剖视图。
图4-6是表示部分D公开的发明的制造方法的1个实施方式的工序剖视图。
图4-7是表示部分D公开的发明的制造方法的1个实施方式的工序剖视图。
图4-8是表示部分D公开的发明的制造方法的1个实施方式的工序剖视图。
图4-9是表示部分D公开的发明的制造方法的1个实施方式的工序剖视图。
图4-10是表示部分D公开的发明的制造方法的1个实施方式的工序剖视图。
图4-11是表示实施例D-1制造的发光装置的图。
图4-12是表示实施例D-2制造的发光装置的图。
图4-13是表示部分D公开的发明的发光装置的1例的图。
图4-14是表示部分D公开的发明的发光装置的1例的图。
图4-15是表示部分D公开的发明的发光装置的1例的图。
图4-16是表示部分D公开的发明的发光装置的1例的图。
图4-17是表示部分D公开的发明的制造方法的1个实施方式的工序剖视图。
符号说明
10  发光装置
11  发光单元
12  发光单元间分离槽
13  装置间分离槽
14  划线区域
15  不形成绝缘层的部分
17  发光点
21  基板
22  缓冲层
22a 第1缓冲层
22b 第2缓冲层
23  光学结合层
24  第一导电型包层
24a 第一导电型第一包层
24b 第一导电型第二包层
24c 第一导电型(n型)接触层
25  活性层结构
26  第二导电型包层
26a 第二导电型第一包层
26b 第二导电型第二包层
26c 第二导电型(p型)接触层
27  第二导电型侧电极
28  第一导电型侧电极
30  绝缘层
35  第二电流注入区域
36  第一电流注入区域
37  第二导电型侧电极露出部分
40  基台(部分A和B中)、支持体(部分C和D中)
41  金属面
42  金属焊料
45  低反射光学膜
51  第一蚀刻掩模(SiNx等)
52  第二和/或第三蚀刻掩模(金属氟化物掩模)
具体实施方式
本说明书中，除了两者彼此直接接触的状态之外，在不脱离本发明的宗旨的范围，“层积”或“重叠”有时也指相互不接触但将一个向另一个投影时两者空间上重叠的状态。另外，除了两者之间直接接触，一个被配置在另一个之上(下)的状态之外，在不脱离本发明的宗旨的范围，“～之上(～之下)”的用语有时也用于相互不接触地将一个配置在另一个的上(下)方的状态。进而，在某个事件在另一个事件的不长时间之后(前)发生的情况中、以及在某个事件和另一个事件之间夹有第三事件并在所夹的第三事件之后(前)发生的情况中，“～后(前，先于)”的用语也都可以使用。另外，除了“物体与物体直接接触的情况”之外，在符合本发明的宗旨的范围，“相接”的用语有时也指“物体与物体不直接接触，但夹着第三部件间接地相接的情况”、“同时存在物体与物体直接接触的部分和通过第三部件间接地相接的部分的情况”等。
另外，本发明中，“薄膜结晶成长”是指在所谓MOCVD(Metal OrganicChemical Vapor Deposition(金属有机化学气相沉积))、MBE(MolecularBeam Epitaxy(分子束外延生长))、等离子体辅助MBE、PLD(Pulsed LaserDeposition(脉冲激光沉积))、PED(Pulsed Electron Deposition(脉冲电子沉积))、VPE(Vapor Phase Epitaxy(气相外延生长))、LPE(Liquid PhaseEpitaxy(液相外延生长))法等的结晶成长装置内形成薄膜层、无定形层、微晶、多晶、单晶、或者它们的层积结构，并包括其后的薄膜层的热处理、等离子体处理等的载流子的活化处理等。
将本发明分成部分A～部分D进行说明。各部分的记载中，通常，“本发明”除了是指该部分中所记载的结构或方法的发明以外，还指其他的部分记载的结构或方法的发明。但是，根据上下文，在明确表示该部分所记载的结构或方法的发明的情况下以及在与其他的部分的发明有矛盾的情况下，仅指该部分记载的结构或方法的发明。
<<部分A>>
部分A公开的发明涉及下述的技术方案。
1.一种集成型化合物半导体发光装置，其具有对发光波长透明的基板和形成在该基板上的2个以上发光单元，其特征在于，
上述发光单元在上述基板上具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
主要的光取出方向是上述基板侧，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
上述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
并且，在上述基板和上述第一导电型半导体层之间具有光学结合层，所述光学结合层在上述2个以上的发光单元之间是共用设置的，将上述2个以上的发光单元光学结合，使1个发光单元发出的光分布到其他的发光单元。
2.如上述1所述的发光装置，其特征在于，上述光学结合层作为上述薄膜结晶层的一部分设置在上述基板和上述第一导电型包层之间，并且上述2个以上的发光单元之间共用所述光学结合层。
3.如上述1或2所述的发光装置，其特征在于，在发光波长下上述基板的平均折射率以nsb表示、上述光学结合层的平均折射率以noc表示、上述第一导电型半导体层的平均折射率以n1表示时，满足nsb<noc和n1<noc的关系。
4.如上述1～3任一项所述的发光装置，其特征在于，设上述发光装置的发光波长为λ(nm)、上述基板在发光波长下的平均折射率为nsb、上述光学结合层的平均折射率为noc、上述光学结合层的物理厚度为toc(nm)，并将上述光学结合层和上述基板的相对折射率差Δ(oc-sb)定义为Δ(oc-sb)≡((noc)2—(nsb)2)/(2×(noc)2)时，所选择的toc满足
5.如上述1～4任一项所述的发光装置，其特征在于，设上述发光装置的发光波长为λ(nm)、上述光学结合层在发光波长下的平均折射率为noc、第一导电型半导体层的平均折射率为n1、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)时，所选择的toc满足
Figure G2007800240728D00142
6.如上述1～5任一项所述的发光装置，其特征在于，上述光学结合层全体的比电阻ρoc(Ω·cm)满足0.5≦ρoc的关系。
7.如上述1～6任一项所述的发光装置，其特征在于，上述光学结合层为2个以上的层的层积结构。
8.如上述1～7任一项所述的发光装置，其特征在于，对于上述2个以上的发光单元，在相邻接的发光单元之间，从上述薄膜结晶层的表面除去，直到上述光学结合层的界面，或直到上述光学结合层的一部分，从而形成上述发光单元间分离槽。
9.如上述1～8任一项所述的发光装置，其中，上述发光单元间分离槽的宽度为2～300μm。
10.如上述1～9任一项所述的发光装置，其特征在于，该发光装置还具有与上述基板相接的缓冲层。
11.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割开的，该装置间分离槽的形成止于上述光学结合层的中途。
12.如上述10所述的发光装置，其特征在于，上述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割开的，该装置间分离槽的形成止于上述缓冲层的中途。
13.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割开的，形成的该装置间分离槽到达上述基板。
14.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割开的，该装置间分离槽的形成中除去了上述基板的一部分。
15.如上述1～14任一项所述的发光装置，其特征在于，该发光装置具有绝缘层，该绝缘层覆盖上述发光单元间分离槽内的底面和侧面的全部，并且，在上述发光装置的侧面露出的层之中，该绝缘层至少覆盖上述第一导电型半导体层、活性层结构和第二导电型半导体层的侧面，该绝缘层与上述第一导电型侧电极的主要的光取出方向侧的一部分相接，覆盖与上述第二导电型侧电极的主要的光取出方向相反侧的一部分。
16.如上述15所述的发光装置，其特征在于，上述绝缘层覆盖上述装置间分离槽的侧面露出的所有的层。
17.如上述16所述的发光装置，其中，在上述装置间分离槽内的槽底面设置未被上述绝缘层覆盖的区域作为上述划线区域。
18.如上述15所述的发光装置，其特征在于，上述装置间分离槽内的槽底面未形成上述绝缘层，并且在上述装置间分离槽的侧面露出的层之中，从上述槽底面侧到不具有导电性的层的至少一部分也没有形成上述绝缘层。
19.如上述1～18任一项所述的发光装置，其特征在于，上述薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成。
20.如上述1～19任一项所述的发光装置，其特征在于，上述活性层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱层的层数时，B和W满足B＝W+1。
21.如上述1～20任一项所述的发光装置，其特征在于，上述基板选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3和MgO组成的组。
22.如上述15～18任一项所述的发光装置，其特征在于，上述绝缘层是由2个以上的层构成的介电体多层膜。
23.如上述15～18和22任一项所述的发光装置，其特征在于，用R2表示从上述第一导电型半导体层侧向上述光学结合层垂直入射的该发光装置的发光波长的光在上述光学结合层被反射的反射率，并分别用R12表示从上述第二导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率、用R11表示从第一导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率时，所构成的上述绝缘层满足下述所有的条件，
(式1)R2<R12
(式2)R2<R11
(式3)R2<R1q。
24.如上述1～23任一项所述的发光装置，其特征在于，上述基板的光取出侧的表面不是平坦的。
25.如上述1～24任一项所述的发光装置，其特征在于，在基板的光取出侧具有低反射光学膜，以使在以R3表示从上述光学结合层向基板侧垂直入射的该发光装置的发光波长的光在基板被反射的反射率、以R4表示从上述基板向光取出侧的空间垂直入射的该发光装置的发光波长的光在与空间的界面被反射的反射率时，满足R4<R3。
26.如上述1～25任一项所述的发光装置，其特征在于，第一导电型是n型，第二导电型是p型。
27.如上述1～26任一项所述的发光装置，其特征在于，上述第一导电型侧电极和上述第二导电型侧电极通过焊料与具有金属面的基台接合。
28.一种集成型化合物半导体发光装置的制造方法，所述集成型化合物半导体发光装置在同一基板上具有2个以上的发光单元，其特征在于，所述方法具有下述工序：
在对发光波长透明的基板上进行光学结合层的成膜的工序；
进行薄膜结晶层的成膜的工序，所述薄膜结晶层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；
在上述第二导电型半导体层的表面形成第二导电型侧电极的工序；
使上述第一导电型半导体层的一部分在表面露出的第一蚀刻工序；
在通过上述第一蚀刻工序露出的第一导电型半导体层的面形成第一导电型侧电极的工序；
第二蚀刻工序，从上述薄膜结晶层表面除去，直到上述光学结合层的界面，或者从上述薄膜结晶层表面除去，直到上述光学结合层的一部分，以形成用于将上述发光单元相互电分离的发光单元间分离槽；和
第三蚀刻工序，至少除去上述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽。
29.如上述28所述的方法，其特征在于，将上述光学结合层的成膜工序作为上述薄膜结晶层的成膜工序的一部分，并且先于上述第一导电型半导体层的形成进行该工序。
30.如上述28或29所述的方法，其特征在于，以nsb表示上述基板的平均折射率、以noc表示上述光学结合层的平均折射率时，满足nsb<noc的关系。
31.如上述28～30任一项所述的方法，其特征在于，设上述发光装置的发光波长为λ(nm)、上述基板在发光波长下的平均折射率为nsb、上述光学结合层的平均折射率为noc、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和基板的相对折射率差Δ(oc-sb)定义为Δ(oc-sb)≡((noc)2—(nsb)2)/(2×(noc)2)时，所选择的toc满足
Figure G2007800240728D00181
32.如上述28～31任一项所述的方法，其特征在于，设上述发光装置的发光波长为λ(nm)、上述光学结合层在发光波长下的平均折射率为noc、第一导电型半导体层在发光波长下的平均折射率为n1、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)时，所选择的toc满
Figure G2007800240728D00182
33.如上述28～32任一项所述的方法，其特征在于，上述光学结合层全体的比电阻ρoc(Ω·cm)满足0.5≦ρoc的关系。
34.如上述28～33任一项所述的方法，其特征在于，以2个以上的层的层积结构进行上述光学结合层的成膜。
35.如上述28～34任一项所述的方法，其中，在进行上述光学结合层的成膜的工序前，具有在上述基板上形成缓冲层的工序。
36.如上述28～35任一项所述的方法，其特征在于，与上述第二蚀刻工序同时或另外进行上述第三蚀刻工序，从而，从上述薄膜结晶层表面蚀刻到上述光学结合层的界面，或者从薄膜结晶层表面进行蚀刻直到除去上述光学结合层的一部分。
37.如上述35所述的方法，其特征在于，进行上述第三蚀刻工序，从上述薄膜结晶层表面蚀刻到除去缓冲层的一部分。
38.如上述28～35任一项所述的方法，其特征在于，上述第三蚀刻工序中，进行蚀刻直至达到上述基板表面。
39.如上述28～35任一项所述的方法，其特征在于，上述第三蚀刻工序中，以也将上述基板的一部分除去的方式进行蚀刻。
40.如上述28～39任一项所述的方法，其特征在于，上述第二和第三蚀刻工序以使用气体物质的干蚀刻法进行，所述气体物质为选自由Cl2、BCl3、SiCl4、CCl4和两种以上这些气体的组合组成的组中的物质。
41.如上述40所述的方法，其特征在于，使用经图案化的金属氟化物层作为蚀刻掩模。
42.如上述41所述的方法，其特征在于，上述金属氟化物层选自由SrF2、AlF3、MgF2、BaF2、CaF2和这些物质的组合组成的组。
43.如上述28～42任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，并且在形成上述第一导电型侧电极的工序之前还具有形成绝缘层的工序。
44.如上述43所述的方法，其特征在于，形成上述绝缘层的工序在第一～第三蚀刻工序之后进行。
45.如上述28～35任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，
上述第三蚀刻工序中，进行蚀刻，从表面蚀刻到除去上述光学结合层的至少一部分，或者蚀刻到除去上述缓冲层的至少一部分(限于存在缓冲层的情况)，或者以至少达到上述基板的深度进行蚀刻，从而形成上述装置间分离槽，
并且，在第一～第三蚀刻工序之后、形成上述第一导电型侧电极的工序之前，还具有：形成绝缘层的工序；和
在上述装置间分离槽内，除去在槽底面堆积的绝缘层的一部分，形成划线区域的工序。
46.如上述28～35任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，
上述第三蚀刻工序中，进行蚀刻，从表面蚀刻到除去上述光学结合层的至少一部分，或者蚀刻到除去上述缓冲层的至少一部分(限于存在缓冲层的情况)，或者以至少达到上述基板的深度进行蚀刻，从而形成上述装置间分离槽，
并且，在第一～第三蚀刻工序之后、形成上述第一导电型侧电极的工序之前，还具有：形成绝缘层的工序；和
在上述装置间分离槽内，除去槽底面堆积的绝缘层的全部和形成在上述装置间分离槽的侧壁的绝缘层之中的上述槽底面侧的一部分的工序。
47.如上述45所述的方法，其特征在于，同时实施上述第二、第三蚀刻工序，进行蚀刻，直至蚀刻到上述光学结合层的界面，或直至除去光学结合层的一部分，从而形成上述装置间分离槽。
48.如上述46所述的方法，其特征在于，同时实施上述第二、第三蚀刻工序，进行蚀刻，直至蚀刻到上述光学结合层的界面，或直至除去光学结合层的一部分，从而形成上述装置间分离槽。
49.如上述28～48所述的方法，其特征在于，所述方法还具有分离成2个以上发光装置的工序以及将上述第一导电型侧电极和第二导电型侧电极接合于基台上的金属层的工序。
50.如上述49所述的方法，其特征在于，通过焊料进行上述接合。
通过该部分公开的发明，能够提供能大面积面光源发光的集成型化合物半导体发光装置，其发光强度的面内均匀性优异。并且，还提供一种装置，即使对于每个发光单元来说显示出了发光强度多少有一些偏差的劣化，也能确保高的面内均匀性，并且能够持续确保高的面内均匀性。
特别是即使发光装置的面积大于数cm2，也能实现发光强度的均匀性比较高的面方式的蓝色或紫外发光。另外，本发明涉及一种倒装芯片型发光元件，其中，从基板侧获取光，p侧、n侧的电极均配置在与光获取侧的相反侧，电流的导入不使用金属线等，可以用焊料等在具有金属配线且散热性好的基台等上熔接p侧、n侧电极，装载元件，所以能够确保充分的散热性和高的光取出效率。
该部分公开的发明中，发光单元彼此电分离，并且通过光学结合层光学结合，所以在某个发光单元的量子阱层发出的光也分布到了其他的发光单元部分。因此，本发明的发光装置在以往构成中辉度发生降低的发光单元之间也有光被放射出来，所以得到了均匀性比较高的面发光。并且，发光单元之间即使发光强度有偏差或者表现出一些存在偏差的劣化情况，因为有光学结合层的存在，所以面内发光强度的均匀性高。进而，即使在一个发光单元发生了不良情况而不能点亮的情况下，因为在不良发光单元的正上方确保了一定程度的发光强度，所以面均匀性也良好。
〔部分A的发明的实施方式的说明〕
下面对该部分的发明进行更详细的说明。
图1-1中给出了该部分公开的发明的集成型化合物半导体发光装置(以下简称为发光装置)的一例。并且，图1-2中给出了制作过程中发光装置的形状，为了更详细地说明图1-1的发光装置的结构，也参照图1-2进行说明。此处，如图1-1、图1-2所示，给出了通过3个发光单元11构成了1个发光装置10的例子，但对集成的个数没有特别限定，可以在所提供的一个基板内设定适当的个数。例如可以集成2个，并且可以集成超过500个。此处，优选25～200个，并且优选2维排列。
该部分公开的发明中，一个发光单元如图所示那样在基板21上至少具有化合物半导体薄膜结晶层、第二导电型侧电极27以及第一导电型侧电极28，所述化合物半导体薄膜结晶层具有包含第一导电型包层24的第一导电型半导体层、包含第二导电型包层26的第二导电型半导体层、和夹在上述第一和第二导电型半导体层之间的活性层结构25。如图所示，发光单元间分离槽12将集成型化合物半导体发光装置10内的发光单元11划分开，但基板21和光学结合层23在发光单元之间是共用设置的。另外，最先成膜在基板上的缓冲层22也是在发光单元之间共用设置的。
该例子中，在第二导电型包层26的表面的一部分设置了第二导电型侧电极27，第二导电型包层26与第二导电型侧电极27的接触部分形成了第二电流注入区域35。并且，在这种第二导电型包层、活性层结构的一部分、第一导电型包层的一部分被除去了的构成下，与在除去了这些部分的位置露出的第一导电型包层24相接地设置第一导电型侧电极28，由此形成了第二导电型侧电极27和第一导电型侧电极28相对于基板设置在同侧的构成。
该部分公开的发明中，发光单元11通过发光单元间分离槽12而相互电分离。即，发光单元间分离槽12截断了薄膜结晶层中导电性高的层，发光单元之间没有实质性电结合。此外，该部分公开的发明中，1个发光单元内的发光点(独立的发光部)是1个。
另一方面，本发明中，光学结合层23在发光单元之间共用存在，发光单元形成光学结合的状态。即，由于在光学结合层的适度传播和放射(漏出)，从某一个发光单元放射出的光也传到了其他单元部分，并不是仅局部存在于一个发光单元部分，也传到了其他发光单元部分。因此，发光单元间分离槽12需要到达光学结合层的界面，或者如图1-1所示那样，以光学结合层未被截断的状态到达光学结合层的中途。因此，光学结合层实质是绝缘性的，并且为了实现层内适度的导波功能，以折射率相对较高的材料构成该光学结合层，具体见后面所述。
另外，本发明中，发光单元间分离槽的宽度优选为2～300μm、进一步优选为5～50μm、最优选为8～15μm。发光单元间分离槽的宽度小时，光学结合层得到了改善，与此同时面发光的均匀性也得到了改善。
图1-2中还示出了同一基板上与中央的发光装置10邻接的其他发光装置的一部分，这些发光装置10由装置间分离槽13分开。在装置间分离槽13中的划线区域14进行划线、切断，将各发光装置分离，通过金属焊料42，将第二导电型侧电极27和第一导电型侧电极28分别连接到基台40上的金属面41上，得到图1-1所示的发光装置。
该例子中，除去薄膜结晶层直至到达基板，从而形成了装置间分离槽，这是装置间分离槽的优选形态之一。另一方面，装置间分离槽还优选形成到光学结合层和缓冲层的合层的中途的形态，另外，还可以是除去了基板的一部分来形成该分离槽的形态。这些情况下，均能容易地在相对于光学结合层位于活性层结构侧的导电性高的层的侧壁形成绝缘层。任何情况下，通过在装置分离槽内的划线区域进行分割，分割成了一个一个的发光装置。
该部分公开的发明的发光装置中，绝缘层30覆盖包括薄膜结晶层22～26的表面、侧壁等的露出部分的大部分，另外，图1-1的发光装置的侧壁部分的绝缘层形状，即发光装置未被分离的图1-2的状态下的装置间分离槽13中的绝缘层形状，可以有几种形态。任一形态下，均优选在将发光装置分离前，在划分发光装置的装置间分离槽13中有不存在绝缘层的部分。并且优选从不存在绝缘膜的部分将发光装置之间分离。其结果是，本发明的发光装置的优选形状中，覆盖侧壁的绝缘层未到达发光装置的端部。绝缘层的优选形态的具体例如下所示。
该部分公开的发明的一形态中，如图1-2所示，绝缘层30并没有覆盖装置间分离槽13的槽内的全部表面，在与基板面(即槽底面)接触的部分形成了未形成有绝缘层30的划线区域14。因此，在将装置之间分离时不对薄膜结晶层造成损害，并且不产生绝缘层的剥离等，所以是优选的。最终得到的发光装置中，如图1-1的A部分所示，绝缘层30未达到基板末端。呈该形状的装置中，保证了绝缘层不发生剥离，所以即使发光单元的侧壁存在焊料的包绕，也不会损害发光装置的功能，该装置的可靠性高。
另外，该部分公开的发明的不同的形态中，如图1-4所示，在基板面(即槽底面)和接近基板的槽侧壁部分未形成绝缘层30，存在不形成绝缘层的部分15。装置之间分离时，该结构也不产生绝缘层的剥离，因此其也是优选的。所得到的发光装置中，如图1-3的B部分所示，绝缘层30未到达基板面，存在不形成绝缘层的部分15。该图中，露出到缓冲层22的壁面的全部和光学结合层23的壁面的一部分，但也可以覆盖光学结合层的侧壁，露出缓冲层的侧壁的一部分。露出的部分优选是没有掺杂的非掺杂层。优选光学结合层也被绝缘层覆盖。呈该形状的装置中，如果绝缘层不发生剥离得到保证，并且露出的部位是绝缘性高的材料，则与图1-1的形态的发光装置同样，是可靠性高的装置。另外，蚀刻到基板的一部分来形成装置间分离槽的情况下，有时槽的壁面之中仅基板部分露出，缓冲层被绝缘层所覆盖。
另外，装置间分离槽一直形成到光学结合层和缓冲层的合层中途的情况下，得到了下述形状的发光装置。首先，在装置间分离槽一直形成到光学结合层23的中途的情况下，例如如图1-17和图1-18所示，光学结合层23和缓冲层22一直存在到发光装置端部，缓冲层的壁面全部露出，光学结合层中存在基于装置间分离槽的底面的阶梯差，光学结合层的侧壁具有与缓冲层的侧壁一致的未被绝缘层覆盖的部分和从发光装置端向内侧偏移了的侧壁部分(装置间分离槽的侧壁)。此处，图1-17和图1-18中，光学结合层23和缓冲层22的端部与基板端面一致，但根据分割方法，其也可以位于基板21的内侧，还可以突出到基板21的外侧。图1-17的例子中，绝缘层30如图1-17中的C部分所示那样，从离开光学结合层23的端部的槽底面的位置开始，覆盖分离槽底面部分和分离槽的侧壁部分。这与图1-1和图1-2中装置间分离槽截止到光学结合层23的中途的形态对应。另外，图1-18的例子与图1-3和图1-4中装置间分离槽截止到光学结合层23中途的形态对应，如图1-18的D部分所示，从发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
其次，在装置间分离槽一直形成到缓冲层22中途的情况下，例如如图1-19和图1-20所示，缓冲层22一直存在到发光装置端部，缓冲层中存在基于装置间分离槽的底面的阶梯差，缓冲层的侧壁具有未被绝缘层覆盖的部分(装置端部分)和从发光装置端向内侧偏移了的侧壁部分(装置间分离槽的侧壁)。这种情况下，缓冲层22的端部在图1-19和图1-20中与基板端面一致，但根据分割方法，其也可以位于基板21的内侧，还可以突出到基板21的外侧。图1-19的例子中，绝缘层30如图1-19中的E部分所示那样，从离开缓冲层22的端部的槽底面的位置开始，覆盖分离槽底面部分和分离槽的侧壁部分，并且覆盖光学结合层23的侧壁(装置间分离槽的侧壁)。这与图1-1和图1-2中装置间分离槽在缓冲层22中途截止的形态对应。图1-20的例子与图1-3和图1-4中将装置间分离槽在缓冲层22中途截止的形态对应，如图1-20的F部分所示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
如这些例子所示，即使在装置间分离槽一直形成到光学结合层和缓冲层的合层中途的情况下，呈覆盖侧壁的绝缘层未到达发光装置的端部的形状的装置也保证了绝缘层不发生剥离，并且，露出的层是用绝缘性高的材料构成的，由此这样的装置与图1-1、图1-3的形态的发光装置相同，是可靠性高的装置。
另外，该部分公开的发明的发光装置中，优选如图1-1所示，绝缘层30与第一导电型侧电极28的主要的光取出方向侧的一部分相接，即在第一导电型侧电极28和第一导电型半导体层(图中为第一导电型包层24)的接触部分的周围存在夹着绝缘层的部分；和绝缘层30覆盖第二导电型侧电极27的与主要的光取出方向相反侧的一部分，即具有绝缘层覆盖第二导电型侧电极27的周围的部分，而在第二导电型侧电极27和第二导电型半导体层(图中为第二导电型包层26)之间不存在绝缘层。该形态意味着在形成第二导电型侧电极27之后形成绝缘层30，绝缘层30形成之后，形成第一导电型侧电极28。遵照这样的顺序的制造方法将在后面叙述，由于对第二导电型包层26等第二导电型半导体层的损害少，并且对第一导电型侧电极的损害少，所以该方法能够得到高效率的发光装置。即意味着具有这样的结构的发光装置具有高效率。
另外，第二导电型侧电极27的尺寸与第二电流注入区域35相同，但优选第二导电型侧电极的露出面37(第二导电型侧电极露出部分)的尺寸小于第二电流注入区域35的尺寸。另外，在覆盖第一导电型包层24的表面的绝缘层30的一部分设有第一导电型侧电极28与第一导电型包层24接触用的开口，这部分成为了第一电流注入区域36。优选使第一导电型侧电极28的面积大于第一电流注入区域。
另外，还优选第二导电型侧电极和第一导电型侧电极在空间上没有重叠。
下面对构成装置的各部件和结构进行更详细的说明。
<基板>
基板21只要光学上对元件的发光波长基本透明，则对材料等没有特别限定。此处，基本透明是指对发光波长没有吸收，或者存在吸收，但该基板的吸收不会导致光输出功率下降50％以上。
优选基板是电绝缘性基板。这是因为，在进行芯片倒装的情况下，即使焊料等附着在基板周边，也不会影响电流向发光装置的注入。作为具体的材料，为了使例如InAlGaN系发光材料或InAlBGaN系材料在其上进行薄膜结晶成长，优选从蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3和MgO中选择，特别优选蓝宝石、GaN、ZnO基板。特别是使用GaN基板时，从电阻的观点和结晶性的观点出发，优选使用未掺杂基板的情况下，其Si的掺杂浓度为3×1017cm-3的Si浓度以下，更优选为1×1017cm-3以下。
该部分公开的发明所使用的基板不仅可以是所谓的完全根据面指数确定的最佳基板，而且从控制薄膜结晶成长时的结晶性方面考虑，还可以是所谓的偏角度基板(miss oriented substrate)。偏角度基板具有促进台阶流模式下的良好的结晶成长的效果，所以在元件的形态改善方面有效，被广泛用作基板。例如使用蓝宝石的c+面基板作为InAlGaN系材料的结晶成长用基板时，优选使用在m+方向倾斜0.2度左右的面。作为偏角度基板，通常广泛使用的是带有0.1～0.2度左右的微小倾斜的偏角度基板，但对于形成在蓝宝石上的InAlGaN系材料来说，为了消除由施加在活性层结构内作为发光点的量子阱层的压电效果引起的电场，也可以带有较大的偏角度。
为了利用MOCVD、MBE等结晶成长技术制造集成型化合物半导体发光装置，可以预先对基板实施化学蚀刻、热处理等。另外，基于后述的与缓冲层的关系，有意地制成了带有凹凸的基板，因此可以不将在薄膜结晶层与基板的界面产生的贯通转移导入发光元件或者后述的发光单元的活性层附近。
该部分公开的发明中，为了将光封闭在后述的光学结合层进行一部分导波，优选基板在集成型化合物半导体发光装置的发光波长下的折射率相对小于光学结合层的平均折射率。
作为基板的厚度，该部分公开的发明的1个实施方式中，在装置制作初期通常为250～700μm左右，一般进行设置以确保半导体发光装置的结晶成长、元件制作工艺的机械强度。使用该基板使薄膜结晶层成长后，为了容易地分离成各个元件，优选适当通过研磨工序，在工艺中途使基板变薄，最终对于发光装置来说，厚度为100μm左右以下。另外，基板厚度通常为30μm以上。
另外，该部分公开的发明的不同的实施方式中，基板的厚度与以往不同，可以厚一些，例如可以是350μm左右，甚至是400μm或500μm左右的厚度。
另外，为了将光封闭在后述的光学结合层进行导波，选择基板，使之成为相对于对导波路折射率较低的层，在此情况下，基板的物理厚度优选比4λ/nsb厚，其中，λ为发光装置的发光波长(nm)、nsb为基板的平均折射率。
进一步优选在基板的主要的光取出方向的面形成有所谓的低反射涂布层或者低反射光学膜。由此可抑制由基板-空气界面的折射率差引起的反射，能够实现高功率化、元件的高效率化。此处，优选在基板的光获取侧具有低反射光学膜，该低反射光学膜在以R3表示从光学结合层向基板侧垂直入射的该发光装置的发光波长的光在基板被反射的反射率、以R4表示从基板向光获取侧的空间垂直入射的该发光装置的发光波长的光在与空间的界面被反射的反射率时，使元件在发光波长下的反射率R4满足R4<R3。例如基板是蓝宝石的情况下，优选使用MgF2等作为低反射涂布膜。这是由于相对于基板在发光波长下的折射率ns，低反射涂布膜的折射率优选接近
Figure G2007800240728D0027132207QIETU
ns，而MgF2的折射率接近蓝宝石的折射率的平方根。
该部分公开的发明中，基板的主要的光取出方向的面优选是非平坦的面或粗面。由此能高效率地取出在量子阱层内发出的光，这在元件的高功率化、高效率化的观点方面是优选的。另外，设元件的发光波长为λ(nm)时，对于其粗面的粗糙程度，优选平均粗糙度Ra(nm)满足λ/5(nm)<Ra(nm)<10×λ(nm)，更优选满足λ/2(nm)<Ra(nm)<2×λ(nm)。
<缓冲层>
基于主要进行薄膜结晶成长的目的形成缓冲层22，在基板上进行薄膜结晶成长的基础上，抑制转移、缓和基板结晶的不完全性、减轻基板结晶与所期望的薄膜结晶成长层之间的各种相互不协调等。
将作为该部分公开的发明中优选的形态的InAlGaN系材料、InAlBGaN系材料、InGaN系材料、AlGaN系材料、GaN系材料等在异种基板上进行薄膜结晶成长时，不必确保与基板的晶格常数匹配，所以缓冲层是特别重要的。例如，利用有机金属气相成长法(MOVPE法)进行后述的光学结合层以后的薄膜结晶成长层的成长时，可以使用在600℃附近的低温成长AlN层作为缓冲层，或者使用在500℃附近形成的低温成长GaN层。另外，还可以使用在800℃～1000℃左右的高温成长的AlN、GaN、AlGaN、InAlGaN、InAlBGaN等。这些层通常较薄，厚度为5～40nm左右。
缓冲层22不必一定是单一的层，为了进一步改善结晶性，可以在低温成长的GaN缓冲层之上具有数微米左右的在1000℃程度的温度成长的未实施掺杂的GaN层。实际上通常具有厚膜的厚度为0.5～7μm左右的缓冲层。该部分公开的发明中，缓冲层在化合物半导体发光装置内的发光单元之间共用存在，所以优选不具有进行了掺杂的层。但是，基于结晶性等观点而在缓冲层内具有进行了掺杂的层时，掺杂层成长后，需要进一步形成未掺杂层，以便能够确保发光单元之间的完全电绝缘。另外，还可在缓冲层内层积形成掺杂层和未掺杂层。
另外，关于缓冲层的形成，还可使用横方向成长技术(ELO)，其是所谓的微通道取向外延中的一种技术，由此能够大幅降低蓝宝石等基板与InAlGaN系材料之间发生的贯通转移的密度。并且，使用在基板的表面实施了凹凸加工的加工基板时，可以在进行横向成长时消减位错的一部分，优选将这样的基板和缓冲层的组合应用于该部分公开的发明。另外，此时还具有通过基板上形成的凹凸而提高了光取出效率的效果，所以是优选的。
该部分公开的发明中，缓冲层是各发光单元之间的共用层，所以其可以与后述的光学结合层形成一体，以实现发光单元之间的光学结合。另外，此时，必须不妨碍各发光单元之间的电绝缘。另外，缓冲层的一部分或全部还可以兼作光学结合层。
另外，缓冲层有时为装置间分离槽的露出部分。特别是露出未掺杂部分时，能够抑制组装装置时由焊料等引起的绝缘不良，所以是优选的。
<光学结合层>
该部分公开的发明的光学结合层是实现构成发光装置的发光单元之间的光学结合的层，并且其是不妨碍集成型半导体发光装置内存在的发光单元之间的电绝缘的层。
光学结合层23优选由化合物半导体层形成，优选如图1-1、1-2所示，其存在于缓冲层和第一导电型半导体层(图中为第一导电型包层)之间。另外，对成膜方法没有特别限制，为了简便地制作集成型半导体发光装置，优选采用薄膜结晶成长技术与其他的薄膜结晶层同时进行制作。
该部分公开的发明中，优选对光学结合层的折射率进行选择，以便至少在层内封闭某种程度的光，即，使得光的分布密度高到某种程度。因此，光学结合层的平均折射率(noc)优选大于基板的平均折射率(nsb)和第一导电型包层的平均折射率。特别优选大于存在于光学结合层和活性层结构之间的第一导电型半导体层的平均折射率(n1)。另外，还优选光学结合层的平均折射率(noc)为缓冲层的平均折射率(nbf)以上，特别是大于缓冲层的平均折射率。另外，特别优选构成光学结合层的材料对从量子阱层发出的光透明。对于基于InAlGaN系等III—V族氮化物的发光装置来说，还优选在不吸收从活性层结构发出的光的程度上含有In、Al，从提高折射率的观点出发，特别优选含有In。
另外，光学结合层不必是单层，可以由2个以上的层构成。由2个以上的层构成时，例如AlGaN、InGaN、InAlGaN和GaN等的层既可以存在2个以上，也可以是超晶格结构。
此处，各层的平均折射率(nav)是构成该层的n种材料各自的折射率(nx)与该材料的物理厚度(tx)的积的总和除以整体厚度得到的值，通过nav＝(n1×t1+n2×t2+···+nn×tn)/(t1+t2+···tn)进行计算。
另外，在某些结构下，光学结合层会体现引发对光散射、引起多重反射、薄膜干涉等的效果，利用这些效果，能提高发光装置整体的光获取面的均匀性。
作为光学结合层的例子，例如在活性层结构具有组成为InaGa1-aN的量子阱层、发光波长为460nm、第一导电型包层为n-GaN、缓冲层为未掺杂GaN、基板为蓝宝石的情况下，可以使用单层未掺杂GaN作为光学结合层。此外，通常半导体材料在对该材料透明的波长下的折射率随载流子浓度增高而变小。
另外，在活性层结构具有组成为InaGa1-aN的量子阱层、其发光波长为460nm、第一导电型包层由n-GaN和n-AlGaN层构成、缓冲层为未掺杂GaN和Si掺杂GaN的层积结构、基板是蓝宝石的情况下，可以使用单层未掺杂GaN作为光学结合层。此外，通常半导体材料在对该材料透明的波长下的折射率随载流子浓度增高而变小。
另外，在活性层结构具有组成为InaGa1-aN的量子阱层、其发光波长为460nm、第一导电型包层由n-GaN和n-AlGaN层构成、缓冲层是未掺杂GaN和Si掺杂GaN的层积结构、基板是Si掺杂GaN的情况下，作为光学结合层，可以使用多层结构等，该多层结构具有期望厚度和期望数量的InbGa1-bN，这种InbGa1-bN的组成对厚膜的未掺杂GaN中的发光波长是透明的。此外，通常半导体材料在对该材料透明的波长下的折射率随载流子浓度增高而变小。
这些结构中，有时更优选光学结合层含有InbGa1-bN和IncAldGa1-c-dN等材料，通过适当选择其组成中的b、c、d和厚度等，可以使其在460nm透明，并且使折射率大于第一导电型半导体层有时含有的n-GaN、缓冲层有时含有的未掺杂GaN、基板有时含有的蓝宝石的折射率，所以能够用作光学结合层，这些结构还可以是单层，也可以以选自这些结构和未掺杂GaN层的2层以上的层积结构的形式进行使用。
另外，光学结合层还优选具有由InGaN层和GaN层构成的超晶格或量子阱结构，所述InGaN层中设定了In组成和InGaN层的厚度，从而不吸收化合物半导体发光元件的发光波长。
另外，对于光学结合层来说，重要的是选择其厚度，以便作为接受从各发光单元发出的光的一部分并将光在发光单元相互之间传播的多模光导波路发挥作用。
以toc(nm)表示光学结合层的物理厚度、以λ(nm)表示发光装置的发光波长、以noc表示光学结合层的平均折射率、以n1表示第一导电型半导体层的平均折射率、以nsb表示基板的平均折射率时，将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)。另外，将光学结合层和基板的相对折射率差Δ(oc-sb)定义为Δ(oc-sb)≡((noc)2—(nsb)2)/(2×(noc)2)。此时，将光学结合层视为以第一导电型半导体层的平均折射率夹着的对称平板导波路的话，只要标准化频率为π/2以上，就满足了该导波路成为多模导波路的条件，所以优选对toc进行选择以满
Figure G2007800240728D00311
同时，假设将光学结合层视为以基板的平均折射率夹着的对称平板导波路的话，只要标准化频率为π/2以上，就满足了该导波路成为多模导波路的条件，所以优选对toc进行选择以满足
Figure G2007800240728D00312
具体地说，例如在波长460nm下光学结合层的平均折射率为2.50、基板的平均折射率为1.70时，光学结合层的厚度为约0.13μm以上即可满足上式。另外，例如在波长460nm下光学结合层的平均折射率为2.50、第一导电型半导体层的平均折射率为2.499时，光学结合层的厚度为约3.3μm以上即可满足上式。
如此实现了光的封闭，由此发光单元之间的光学结合增强，集成型化合物半导体发光装置容易实现均匀的发光。于是，在发光单元之间的发光单元间分离槽部分也存在光学结合层，所以在发光单元间分离槽附近也可以得到比较均匀的发光。
此外，将光严密地封闭在光学结合层时，集成型化合物半导体发光装置的发光均匀性提高，但是变得不易取出光，因此优选适当选择光学结合层的厚度、材料、结构、构成、折射率等，在具有一定程度漏出的情况下产生导波。特别是关于其厚度，将光学结合层的厚度设计得极厚，过度地封闭导波路的光也不是优选的，例如，厚度的上限优选为30μm以下，更优选为10μm以下，最优选为5μm以下。
另外，光学结合层对各发光单元是共用存在的，但必须对材料进行选择，以免妨碍各发光单元之间的电绝缘。例如发光装置内所有的发光单元电结合的情况下，发光单元(一对pn结)中的一个发生劣化时，其影响并不限于劣化的发光单元的光度降低，还表现为集成型化合物半导体发光装置内全体的电流注入通路的变化。因此，一个发光单元的劣化被放大，表现为发光装置的特性变动。本发明中，光学结合层极优选对材料进行选择以确保各发光单元之间的电绝缘。通过呈电绝缘状态，从而即使驱动中某个发光单元发生了劣化，其也只是一个发光单元的问题。另外，通过使邻接的发光单元光学结合，从而发生了劣化的发光单元部分附近也可期待光学结合层导波来的一定程度的光的输出，避免发光强度极度地降低。因此，比较容易保持包括发生了劣化的部分在内的发光强度的面内均匀性。
此处，光学结合层具有实质上一个发光单元的劣化等变化不影响其他单元的程度的绝缘性即可，例如层全体的比电阻ρoc(Ω·cm)优选为0.5(Ω·cm)以上。更优选为1.0(Ω·cm)以上、进一步优选为1.5(Ω·cm)以上、最优选为5(Ω·cm)以上。光学结合层优选未进行掺杂，这是因为未掺杂的光学结合层的比电阻高，但光学结合层由2个以上的层构成等的情况下，即使存在一部分掺杂的层，只要其在未掺杂层之间，发光单元之间没有电结合，就没有问题。这种情况下，与第一导电型半导体层(例如第一导电型包层)邻接的层具有上述的比电阻即可。另外，对于半导体来说，在对其材料透明的波长区域，即使是同一材料，未掺杂层的折射率通常也比有意进行了掺杂且具有大量的载流子的层的折射率大，所以从光学特性方面考虑，或者从电特性方面考虑，均优选未掺杂层。
该部分公开的发明中，光学结合层将发光单元彼此光学结合，使光四处分布，与此相对，上述的缓冲层用于在基板上进行结晶成长时减轻各种不协调，所以两者的功能不同。但是，有时同一层同时具有2个功能。另外，光学结合层或缓冲层由2个以上的层构成时，有时一部分的层具有2个功能。此外，即使组成相同，在成长方法、条件不同的情况下，有时也只具有一个方面的功能。
如上所述，该部分公开的发明的发光单元之间存在发光单元间分离槽，该分离槽是以至少截断第一导电型包层的方式形成的。这是因为，通常包层等将载流子注入发光单元内的pn结，所以进行了掺杂的情况下，为了确保电绝缘，该部分公开的发明中，必须以各发光单元为单位分离包层。因此，发光单元间分离槽只要到达光学结合层的界面即可。但是，为了容易地制造分离槽，通常该分离槽一直形成到光学结合层的中途。
另外，在发光单元间分离槽中露出的薄膜结晶层的侧面优选覆盖有绝缘层。这是因为，将发光装置以芯片倒装方式安装于基台等时，能够防止在薄膜结晶层的侧壁等发生因焊料引起的短路等。
<第一导电型半导体层和第一导电型包层>
该部分公开的发明的代表的形态中，如图1-1所示那样存在第一导电型包层24，其与光学结合层23相接，并在发光单元间被截断。第一导电型包层24与后述的第二导电型包层26一同发挥作用，高效地对后述的活性层结构25注入载流子，并且抑制从活性层结构的溢出，具有用于高效率实现量子阱层处的发光的功能。另外，同时其还有助于将光封闭在活性层结构附近，具有用于高效率实现量子阱层处的发光的功能。为了像接触层那样提高装置的功能或者基于制造上的理由，第一导电型半导体层除了上述具有壳功能的层之外还含有在第一导电型进行了掺杂的层。广义上，可以将第一导电型半导体层的全体看作第一导电型包层，这种情况下，接触层等可以看作第一导电型包层的一部分。
通常，第一导电型包层优选由折射率小于后述的活性层结构的平均折射率且带隙大于后述的活性层结构的平均带隙的材料构成。另外，在与活性层结构内的层特别是阻隔层的关系上，通常由形成所谓I型能带排列的材料构成第一导电型包层。基于这种方针，可结合为了实现所期望的发光波长而准备的基板、缓冲层、活性层结构等来适当选择第一导电型包层材料。
例如，使用C+面蓝宝石作为基板、使用低温成长的GaN作为缓冲层、使用高温成长的未掺杂GaN作为光学结合层的情况下，第一导电型包层可以使用GaN系材料、AlGaN系材料、AlGaInN系材料、InAlBGaN系材料、或者其多层结构。此处，该部分公开的发明中，光学结合层的平均折射率(noc)优选大于基板的平均折射率(nsb)和第一导电型包层的平均折射率。特别优选大于存在于光学结合层和活性层结构之间的第一导电型半导体层的平均折射率(n1)。并且优选为缓冲层的平均折射率(nbf)以上，特别优选大于缓冲层的平均折射率。
第一导电型包层的载流子浓度的下限优选为1×1017cm-3以上，更优选为5×1017cm-3以上，最优选为1×1018cm-3以上。上限优选为5×1019cm-3以下，更优选为1×1019cm-3以下，最优选为7×1018cm-3以下。另外，此处，第一导电型是n型的情况下，掺杂剂最优选为Si。
关于第一导电型包层的结构，图1-1的一例中给出了由单一层构成的第一导电型包层，但是第一导电型包层可以由2层以上的层构成。这种情况下，可以使用例如GaN系材料和AlGaN系材料、InAlGaN系材料、InAlBGaN系材料。另外，还可以将第一导电型包层的全体制成异种材料的层积结构，实现超晶格结构。此外，对于第一导电型包层内，还可改变上述的载流子浓度。
在第一导电型包层与第一导电型侧电极接触的部分有意地提高该载流子的浓度，可以降低与该电极的接触电阻率。
优选对第一导电型包层的一部分进行蚀刻，并且第一导电型包层的露出的侧壁、被蚀刻的部分等中除了实现与后述的第一导电型侧电极接触的第一电流注入区域之外，全部用绝缘层覆盖。
除了第一导电型包层之外，作为第一导电型半导体层根据需要还可以存在不同的层。例如，含有用于容易地将载流子注入到与电极的连接部的接触层。并且，还可以将各层分为组成或形成条件等不同的2个以上的层来构成第一导电型半导体层。
<活性层结构>
第一导电型包层24之上形成有活性层结构25。活性层结构是指含有量子阱层和阻隔层的结构，所述量子阱层是从上述的第一导电型包层和后述的第二导电型包层注入的电子和空穴(或者空穴和电子)发生再结合而发光的层，所述阻隔层与量子阱层邻接配置或者配置在量子阱层和包层之间。此处，为了实现该部分公开的发明的目的之一——高功率化、高效率化，优选活性层结构中的量子阱层的层数为W、阻隔层的层数为B时满足B＝W+1。即，关于包层和活性层结构的全部的层的关系，由于能够高功率化，所以优选形成“第一导电型包层、活性层结构、第二导电型包层”，活性层结构以“阻隔层、量子阱层、阻隔层”的方式形成或者以“阻隔层、量子阱层、阻隔层、量子阱层、阻隔层”的方式形成。图1-5中示意表示了5层量子阱层与6层阻隔层层积形成的结构。
此处，为了在量子阱层实现量子尺寸效果，提高发光效率，量子阱层是层厚与德布罗意(De Broglie)波长同程度的薄的层。因此，为了实现高功率化，优选设置2层以上的量子阱层，而不是设置单层的量子阱层，并制成所述2层以上的量子阱层分离的活性层结构。此时控制各量子阱层之间的结合而使其分离的层是阻隔层。并且，优选存在用于分离包层和量子阱层的阻隔层。例如，包层由AlGaN构成，量子阱层由InGaN构成的情况下，优选其间存在由GaN构成的阻隔层。其间存在由GaN构成的阻隔层时，由于结晶成长的最佳温度不同的情况下也容易进行改变，所以从薄膜结晶成长的角度出发其也是优选的。并且，包层由带隙最宽的InAlGaN构成、量子阱层由带隙最窄的InAlGaN构成的情况下，阻隔层可以使用具有其中间带隙的InAlGaN。进而，包层与量子阱层之间的带隙之差通常大于阻隔层与量子阱层之间的带隙之差，也考虑到载流子向量子阱层的注入效率，量子阱层优选不与包层直接邻接。
量子阱层优选不有意实施掺杂。另一方面，优选对阻隔层实施掺杂，实施降低体系整体的电阻等措施。特别优选在阻隔层掺杂n型掺杂剂、特别是掺杂Si。p型掺杂剂Mg在器件内容易扩散，高功率工作时抑制Mg的扩散是重要的。因此，Si是有效的，优选在阻隔层掺杂Si。但是，优选在量子阱层和阻隔层的界面不实施掺杂。
优选如图1-1所示，1个元件的活性层结构侧壁由绝缘层30覆盖。这样的话，具有在对制作的元件进行倒装焊接时，不发生由活性层结构的侧壁的焊料等引起的短路的优点。
该部分公开的发明中，从各发光单元内的量子阱层发出的光优选具有大致相同的发光光谱。这是为了使化合物半导体发光装置实现面光源性并且实现均匀的发光。
<第二导电型半导体层和第二导电型包层>
第二导电型包层26与上述的第一导电型包层24一同高效地对上述的活性层结构25注入载流子，并且抑制从活性层结构的溢出，具有用于高效率实现量子阱层处的发光的功能。另外，同时其还有助于将光封闭在活性层结构附近，具有用于高效率实现量子阱层处的发光的功能。为了像接触层那样提高装置的功能或者基于制造上的理由，第二导电型半导体层除了含有上述具有壳功能的层之外还含有在第二导电型进行了掺杂的层。广义上，可以将第二导电型半导体层的全体看作第二导电型包层，这种情况下，接触层等可以看作第二导电型包层的一部分。
通常，第二导电型包层优选由折射率小于上述的活性层结构的平均折射率且带隙大于上述的活性层结构的平均带隙的材料构成。另外，关于与活性层结构内的层特别是阻隔层的关系，通常由形成所谓I型能带排列的材料构成第二导电型包层。基于这种方针，可结合为了实现所期望的发光波长而准备的基板、缓冲层、活性层结构等而适当选择第二导电型包层材料。例如，使用C+面蓝宝石作为基板、使用GaN作为缓冲层的情况下，第二导电型包层可以使用GaN系材料、AlGaN系材料、AlGaInN系材料、AlGaBInN系材料等。另外，还可以是上述材料的层积结构。此外，第一导电型包层和第二导电型包层可以由相同的材料构成。
第二导电型包层的载流子浓度的下限优选为1×1017cm-3以上，更优选为4×1017cm-3以上，进一步优选为5×1017cm-3以上，最优选为7×1017cm-3以上。上限优选为7×1018cm-3以下，更优选为3×1018cm-3以下，最优选为2×1018cm-3以下。另外，此处，第二导电型是p型的情况下，掺杂剂最优选为Mg。
关于第二导电型包层的结构，图1-1的一例中给出了由单一层形成的第二导电型包层的例子，但是第二导电型包层可以由2层以上的层形成。这种情况下，可以使用例如GaN系材料和AlGaN系材料。另外，还可以将第二导电型包层的全体制成由异种材料的层积结构形成的超晶格结构。此外，对于第二导电型包层内，还可改变上述的载流子浓度。
通常，GaN系材料中，n型掺杂剂是Si且p型掺杂剂是Mg的情况下，p型GaN、p型AlGaN、p型AlInGaN的结晶性分别不如n型GaN、n型AlGaN、n型AlInGaN。因此，元件制作中，优选在活性层结构的结晶成长后实施结晶性差的p型包层，基于该观点，优选第一导电型是n型、第二导电型是p型。
另外，结晶性差的p型包层(其相当于优选形态下的第二导电型包层)的厚度优选薄到一定程度。这样的话，实施芯片倒装焊接的该部分公开的发明中，基板侧成为了主要的光取出方向，所以不必考虑从后述的第二导电型侧电极侧获取光，能够形成大面积的厚膜电极。因此，如实施正面安装时那样，不必期待第二导电型包层中电流向横方向扩散，从元件结构方面出发，第二导电型包层薄到一定程度也是有利的。但是，过薄的情况下，载流子的注入效率降低，所以其厚度存在最佳值。第二导电型包层的厚度可适当选择，但优选为0.05μm～0.3μm，最优选为0.1μm～0.2μm。
可以有意地在第二导电型包层与第二导电型侧电极接触的部分提高该载流子的浓度，降低与该电极的接触电阻。
优选第二导电型包层的露出的侧壁中除了实现与后述的第二导电型侧电极接触的第二电流注入区域之外，全部用绝缘层覆盖。
进而，除了第二导电型包层之外，根据需要，第二导电型半导体层还可以存在不同的层。例如，含有用于容易地将载流子注入与电极连接的部分的接触层。并且，还可以将各层分成组成或形成条件等不同的2个以上的层来构成第二导电型半导体层。
此外，只要不违反该部分公开的发明的要点，根据需要还可形成不属于上述类别的层作为薄膜结晶层。
<第二导电型侧电极>
第二导电型侧电极用于实现与第二导电型的氮化物化合物半导体良好的欧姆性接触，并且进行芯片倒装时成为了良好的发光波长带域的反射镜，并且进行芯片倒装时，其通过焊料材料等实现了与基台等的良好的焊接。基于该目的，可以适当选择材料，第二导电型侧电极可以是单一的层，也可以是由2层以上的层构成的。通常，采用2层以上的层构成，以达到电极所要求的2个以上的目的。
另外，第二导电型是p型、第二导电型包层的第二导电型侧电极侧是GaN的情况下，作为第二导电型侧电极的构成元素，可以优选含有Ni、Pt、Pd、Mo、Au中的任一元素。特别优选第二导电型侧电极的p侧包层侧的第一层是Ni，第二导电型侧电极的与p侧包层侧的相反侧的表面是Au。此时，Ni的功函的绝对值大，对于p型材料来说，比较适合，另外，考虑到对后述的处理损害的耐性、安装的适合性等，优选Au作为最外表面的材料。
第二导电型侧电极可以注入第二导电型的载流子的话，可以与薄膜结晶层的任意层相接，例如设置有第二导电型侧接触层时，可以与该接触层相接地形成第二导电型侧电极。
<第一导电型侧电极>
第一导电型侧电极用于实现与第一导电型的氮化物化合物半导体良好的欧姆性接触，并且进行芯片倒装时成为了良好的发光波长带域的反射镜，并且进行芯片倒装时，其通过焊料材料等实现了与基台等的良好的焊接。基于该目的，可以适当选择材料。第一导电型侧电极可以是单一的层，也可以是由2层以上的层构成的。通常，采用2层以上的层构成，以达到电极要求的2个以上的目的。
第一导电型是n型时，n侧电极优选选自Ti、Al、Mo的任一个的材料或者含有全部的Ti、Al、Mo(这三种元素都含有)作为构成元素。这是因为这些金属的功函的绝对值小。另外，通常Al在n侧电极的与主要的光取出方向相反的方向露出。
该部分公开的发明中，优选所形成的第一导电型侧电极的面积比第一电流注入区域的面积大，并且第一导电型侧电极和第二导电型侧电极空间上不重叠。这是重要的，以便在用焊料等对发光装置进行芯片倒装时确保足够的面积以确保与基台等的充分的密合性，并且确保充分的间隔以防止第二导电型侧电极和第一导电型侧电极之间因焊料等发生意外短路。
此处，优选第一导电型侧电极与绝缘层相接的部分的宽度中，最窄的部分的宽度为15μm以上。这是因为，在优选通过光刻工序和剥离(lift-off)法形成的第一导电型侧电极的形成工艺中必须有裕度。
第一导电型侧电极可以注入第一导电型的载流子的话，可以与薄膜结晶层的任意层相接，例如设置有第一导电型侧接触层时，可以与该接触层相接地形成第一导电型侧电极。
<绝缘层>
绝缘层30用于避免在实施芯片倒装时安装用焊料、导电性糊料等进到“第二导电型侧电极与第一导电型侧电极之间”、“活性层结构等的薄膜结晶层的侧壁”、“不同的发光单元之间的可能之处”而发生意外的短路。绝缘层只要是能够确保电绝缘的材料即可，可以适当选择材料。例如，优选单层的氧化物、氮化物、氟化物等，具体地说，优选从SiOx、AlOx、TiOx、TaOx、HfOx、ZrOx、SiNx、AlNx、AlFx、BaFx、CaFx、SrFx、MgFx等中选择。这些物质能长期稳定地确保绝缘性。
另一方面，还可以将绝缘层30制成绝缘物的多层膜。此时，由于形成了介电体多层膜，所以通过适当调整绝缘层内的介电体的折射率，能够同时表现出对发光装置内产生的光具有较高光学反射率的所谓高反射涂布的功能。例如，元件的发光波长的中心值为λ的情况下，通过将SiOx和TiOx层积成以各自的光学厚度计为λ/4n(此处n为各材料对波长λ的折射率)等，能够实现高的反射特性。这种情况下，对元件进行芯片倒装焊接时，能够提高光向主要的取出方向侧的取出效率，可以实现元件的高功率化、高效率化，同时可以防止焊料等引起的意外短路等，所以这是非常优选的。
具体地说，优选在从包含第一导电型包层的第一导电型半导体层侧向光学结合层垂直入射的该发光装置的发光波长的光在光学结合层被反射的反射率以R2表示、从包含第二导电型包层的第二导电型半导体层侧垂直入射到绝缘层的该发光装置的发光波长的光在绝缘层被反射的反射率以R12表示、从包含第一导电型包层的第一导电型半导体层侧垂直入射到绝缘层的该发光装置的发光波长的光在绝缘层被反射的反射率以R11表示、从包含量子阱层的活性层结构侧垂直入射到绝缘层的该发光装置的发光波长的光在绝缘层被反射的反射率以R1q表示时，所构成的绝缘层满足(式1)R2<R12、(式2)R2<R11、(式3)R2<R1q中的至少一个条件，特别优选满足式1～3的全部条件。
这些是以介电体多层膜形成的绝缘层作为光学反射镜高效地发挥功能的优选范围。另外，从材料的稳定性、折射率的范围方面考虑，优选介电体膜中含有氟化物，具体地说，优选含有AlFx、BaFx、CaFx、SrFx、MgFx中的任意物质。
<基台>
基台40具有金属层，同时具有向经芯片倒装的元件进行电流注入和放热的功能。基台的母材优选是金属、AlN、SiC、金刚石、BN、CuW中的任意物质。这些材料的散热性优异，能够有效抑制高输出功率的发光元件所不可避免的散热的问题，所以是优选的。另外，Al2O3、Si、玻璃等的成本低，作为基台的母材，其利用范围宽，所以是优选的。此外，从金属选择基台的母材时，优选用具有耐蚀刻性的介电体等覆盖其周围。作为金属母材，优选对发光元件的发光波长的反射率高的材料，优选Al、Ag等。另外，用介电体等覆盖时，优选以各种CVD法形成的SiNx、SiO2等。
发光装置通过各种焊料材料、糊料与基台上的金属面接合。为了确保充分的散热性以实现元件的高功率工作和高效率发光，特别优选通过金属焊料进行接合。作为金属焊料，可以举出In、InAg、PbSn、SnAg、AuSn、AuGe和AuSi等。这些焊料是稳定的，可以参考使用温度环境等适当选择。
另外，该部分公开的发明的集成型化合物半导体发光装置通过自由地改变基台上的金属配线，能够将一个发光装置内的各发光单元并联连接或串联连接，或者混联连接。
〔部分A公开的发光装置的制造方法〕
下面对该部分公开的发明的集成型化合物半导体发光装置的制造方法进行说明。
该部分公开的发明的制造方法的一例如图1-6所示，首先准备基板21，通过薄膜结晶成长，在其表面依次进行缓冲层22、光学结合层23、第一导电型包层24、活性层结构25和第二导电型包层26的成膜。形成这些薄膜结晶层时，优选采用MOCVD法。但是，也可以用MBE法、PLD法、PED法等形成全部的薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合元件的目的等适当变更。另外，薄膜结晶层形成后，可以实施各种处理。此外，本说明书中，所记载的“薄膜结晶成长”包括薄膜结晶层成长后的热处理等。
薄膜结晶层成长之后，为了实现图1-1、图1-2所示的形状，该部分公开的发明优选如图1-6所示那样形成第二导电型侧电极27。即，优选早于绝缘层30的形成、或第一电流注入区域36的形成、甚至第一导电型侧电极28的形成，相对于预定的第二电流注入区域35实施第二导电型侧电极27的形成。这是因为，作为优选的形态，第二导电型是p型的情况下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时，GaN系材料中活化率较差的p-GaN包层中的空穴浓度因处理的损害而会降低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形成工序时，在其表面残留了等离子体损害。因此，该部分公开的发明中，薄膜结晶成长之后，优选先于其他的处理工序(例如后述的第一蚀刻工序、第二蚀刻工序、第三蚀刻工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电型侧电极的形成。
另外，该部分公开的发明中，第二导电型是p型的情况下，如上所述，以第二导电型侧电极的表面是Au为代表例进行了假设，露出面是Au等比较稳定的金属的情况下，即使经历后面的处理，受到处理损害的可能性也低。从该角度出发，该部分公开的发明中同样优选薄膜结晶成长之后先于其他处理工序实施第二导电型侧电极的形成。
此外，该部分公开的发明中，形成有第二导电型侧电极的层是第二导电型接触层的情况下，同样可以减少对第二导电型半导体层的处理损害。
对于第二导电型侧电极27的形成，可以应用溅射、真空淀积等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的剥离法、使用金属掩模等场所选择性的蒸镀等。
形成第二导电型侧电极27之后，如图1-7所示，使第一导电型包层24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工序中，其目的是后述的第一导电型侧电极露出用于注入第一导电型的载流子的半导体层，所以薄膜结晶层具有其他的层例如包层为2层的情况下或者存在接触层的情况下，可以连这些层一起蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用公知的干蚀刻，例如以SiNx等氮化物或SiOx等氧化物作为蚀刻掩模，使用Cl2等，利用等离子体蚀刻法进行干蚀刻。但是，优选使用在后述的第二蚀刻工序、第三蚀刻工序详细说明的金属氟化物掩模来实施的干蚀刻。特别优选使用含有选自由SrF2、AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩模，使用Cl2、SiCl4、BCl3、SiCl4等气体，利用等离子体激发干蚀刻进行蚀刻。另外，作为干蚀刻的方法，能生成高密度等离子体的ICP型干蚀刻是最佳的。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但表面由Au等稳定的金属形成的情况下，第二导电型侧电极受到的处理损害变少。
接着，如图1-8所示，通过第二蚀刻工序形成发光单元间分离槽12。与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。通常第一蚀刻工序蚀刻的层的总和为0.5μm左右，但是第二蚀刻工序中，需要蚀刻第一导电型包层24的全部和光学结合层23的一部分，所以其通常为1μm以上，例如1～5μm的范围、或3μm以上的范围例如3～7μm。有时其厚度为3～10μm，甚至有时超过了10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施需要对膜厚厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的SiNx膜。例如在第二干蚀刻工序蚀刻4μm的GaN系材料时，需要厚度超过0.8μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部分。
因此，第二蚀刻工序中，在形成发光单元间分离槽时，优选使用含有金属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡，构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中最优选SrF2。
金属氟化物膜对第一、第二、第三蚀刻工序进行的干蚀刻具有充分的耐性，另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜，同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异，并且是致密的膜，显示出干蚀刻的高耐性，即使对于图案形状来说，侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且是致密的膜，它显示出干蚀刻的高耐性，即使对于图案形状来说，侧壁部分的线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜，但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其除去。特别是像后述那样在半导体层的干蚀刻时，SrF2等掩模曝露在氯等的等离子体中的情况下，与曝露在氯等的等离子体中之前相比，其后实施的掩模层去除时的蚀刻速度具有降低的趋势。因此，从其图案化和最终去除的角度出发，不优选在过度的高温进行金属氟化物的成膜。
首先，设置曝露在半导体层干蚀刻时的等离子体中之前的金属氟化物，由于蚀刻速度像盐酸等蚀刻剂对低温成膜层的蚀刻速度那么快，所以蚀刻快速进行，提高成膜温度时，蚀刻速度降低，蚀刻的进展变慢。成膜温度为300℃以上时，蚀刻速度明显低于对成膜温度为250℃程度的膜的蚀刻速度，在350℃～450℃的程度时，均处于非常合适的蚀刻速度范围。但是，成膜温度大于480℃时，蚀刻速度的绝对值过小，该金属氟化物的图案化需要花费过多的时间，并且，在抗蚀掩模层等不发生剥离的条件下有时难以进行图案化。另外，设置了在半导体层的干蚀刻时的等离子体中曝露后的金属氟化物的情况下，去除时用盐酸等进行的湿蚀刻的速度降低，在过高的高温成长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下、进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用图案化得到的掩模(可以层积有SiNx、SiO2等，并使金属氟化物层为表面层)进行干蚀刻。作为干蚀刻的气体物质，优选从Cl2、BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时，金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等层积的掩模。这种情况下，既可以在金属氟化物掩模层的下部的全体均存在SiNx、SiO2等，也可以例如如图1-21所示，SiNx、SiO2等掩模51至少形成在不耐酸的材料上即可，不用在金属氟化物掩模层52的下部的全体均存在SiNx、SiO2等掩模51。
通过这样的第二蚀刻工序，形成了如图1-8所示的发光单元间分离槽。
接着，如图1-9所示，通过第三蚀刻工序形成装置间分离槽13。第三蚀刻工序中，由于对缓冲层、光学结合层都要进行蚀刻，所以与第二蚀刻工序相比，要蚀刻的GaN系材料的厚度极厚，有时达到了5～10μm，并且有时超过了10μm。因此，与第二蚀刻工序中说明的同样，优选使用含有金属氟化物层的掩模进行干蚀刻。其优选条件等(包括多层掩模等)如第二蚀刻工序中所述。
形成装置间分离槽时，需要至少截断第一导电型包层。该部分公开的发明的优选形态之一如图1-9所示，所形成的装置间分离槽13达到了基板21。这种情况下，为了将装置分离，在划线、切断等工序中，从形成有薄膜结晶层侧实施金刚石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样优选蚀刻到蓝宝石基板(GaN等其他的基板也相同)的一部分来形成装置间分离槽。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如，装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况下，能够在第一导电型包层的侧壁形成绝缘层，从而能够确保对焊料等的包绕的绝缘性(发光装置制作完成后的形态参见图1-17～图1-20)。这种情况下，优选从侧壁露出的未被绝缘层覆盖的层具有高的绝缘性。将装置间分离槽一直形成到光学结合层的中途的形态下，能够同时实施第二蚀刻工序和第三蚀刻工序，所以具有能够简化工序的优点。
此外，第一蚀刻工序和第二蚀刻工序、第三蚀刻工序先实施哪个工序后实施哪个工序均可。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除去此时的蚀刻掩模的状态下实施第二蚀刻和/或第三蚀刻工序。如图1-21所示，首先，利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀刻，以使第一导电型包层24露出，不除去掩模51，形成基于金属氟化物层的第二和/或第三蚀刻掩模52。然后，在实施第二和/或第三蚀刻工序后，优选利用酸除去掩模52，其后适当除去掩模51。在分别实施第二蚀刻工序和第三蚀刻工序的情况下，第一蚀刻掩模51可以一直存在到两个工序的蚀刻完成。
将所形成的装置分离槽间的最窄部分的宽设为2LWSPT1时，通过切断进行元件的分离时，LWSPT1为20μm以上，例如优选为30μm以上。另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外，LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，需要确保元件制作工序的裕度和划线区域。
第三蚀刻工序之后，如图1-10所示，形成绝缘层30。绝缘层只要是能够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可以采用等离子体CVD法等公知的方法。
接着，如图1-11所示，除去绝缘层30的规定部分，在第二导电型侧电极27上形成绝缘层被去除了的第二导电型侧电极露出部分37、在第一导电型包层上形成绝缘层被去除了的第一电流注入区域36、在装置间分离槽13内形成绝缘层被去除了的划线区域14。第二导电型侧电极27上除去绝缘层30时，优选按照第二导电型侧电极的周边部分覆盖有绝缘层的方式进行除去。即优选第二导电型侧电极露出部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为了防止由焊料材料引起意外的短路等，优选从第二导电型侧电极的周边开始被绝缘层覆盖的宽度中，最窄的部分的宽度设为L2W时，L2W为15μm以上。进一步优选为30μm以上、特别优选为100μm以上。绝缘层覆盖的第二导电型侧电极的面积大时，特别能够降低由金属焊料材料引起的与例如第一导电型侧电极等其他的部分的意外短路。另外，L2w通常为2000μm以下，优选为750μm以下。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另外，绝缘层是由SiOx和TiOx构成的介电体多层膜的情况下，可通过Ar离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和划线区域14的形成可分别进行，但通常同时用蚀刻形成这些部分。划线区域14(图1-2)的宽度设为2Lws时，2Lws优选为30μm以上。另外，该宽度过大会造成浪费，所以2Lws通常为300μm以下、优选为200μm以下。
此外，该部分公开的发明的不同的形态(对应于图1-3、图1-4)下，如图1-12所示，将装置间分离槽内的基板附近的侧壁部分的绝缘层也除去，设置不形成绝缘层的部分15。例如可通过下述的工艺同时除去该槽侧壁的绝缘层的一部分，从而形成所述部分15。通过光刻形成具有与装置间分离槽13的面积大致相等或略小的开口的抗蚀掩模，接着，使用能够蚀刻绝缘层的蚀刻剂，实施湿蚀刻，从而除去装置间分离槽内的基板面上的绝缘层。其后，进一步继续长时间蚀刻，从而发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀刻剂除去，得到了如图1-12所示那样在装置间分离槽的基板侧不存在绝缘层的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层的侧壁优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与基台接合用的焊料等附着在侧壁，也不会发生意外的电短路。
该部分公开的发明中，图1-11和图1-12中的任意形态均能防止安装时意外的电短路等。通常如图1-11那样，在基板上形成有不存在绝缘层的划线区域14的形态就足够了。此外，装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况下，以上述工艺堆积绝缘膜时，虽然在绝缘膜并非堆积在基板面而是堆积在槽底面这点上是不同的，但可以采用同样的工艺。
接着，如图1-13、图1-14所示，形成第一导电型侧电极28。图1-13和图1-14分别对应图1-11和图1-12的结构，其中给出了形成有第一导电型侧电极28的结构。电极材料与已说明的相同，第一导电型是n型时，优选选自Ti、Al和Mo的任意材料或含有全部的Ti、Al、Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向相对的方向露出。
电极材料的成膜可应用溅射、真空淀积等各种成膜技术，为了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模等的场所选择性的蒸镀等。此处，为了一定程度地估算形成工艺中的裕度，第一导电型侧电极与绝缘层相接的部分的宽度中，设最窄部分的宽为L1w时，L1w优选为7μm以上，特别优选为9μm以上。另外，L1w通常为500μm以下，优选为100μm以下。通常为5μm以上，此时能够确保光刻工序和剥离法的工序裕度。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可以与该第一导电型侧接触层相接地形成第一导电型侧电极。
该部分公开的发明的制造方法中，第一导电型侧电极是通过层积结构形成中的最终阶段制造的，这在减少处理损害的观点方面也是有利的。第一导电型是n型的情况下，优选的形态下，对于n侧电极来说，Al形成其电极材的表面。这种情况下，n侧电极如第二导电型侧电极那样在形成绝缘层之前形成时，n侧电极表面即Al金属要经历绝缘层的蚀刻工序。蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简便的，但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的工序时，对电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高，所以也有可能引入包括氧化的损害。因此，该部分公开的发明中，在形成绝缘层后并且除去了绝缘层的预定的不要的部分后进行第一导电型侧电极的形成，这对于减少对电极的损害是有效的。
如此形成图1-13(图1-2)和图1-14(图1-4)的结构后，为了将各集成型化合物半导体发光装置分成一个一个的，使用装置间分离槽，利用金刚石划线对基板实施造伤、利用激光器划线对基板材料的一部分实施烧蚀。
进行装置间分离工序时，装置间分离槽没有一切的薄膜结晶层的情况下(图1-13和图1-14的结构与此相当)，没有对薄膜结晶层引入处理损害。另外，如图1-13和图1-14所示，划线区域也不存在绝缘层的情况下，划线时不会产生绝缘层的剥离等。
另外，存在装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况(例如以与发光单元间分离槽同等的深度使槽形成到光学结合层的中途的情况)，这种情况下，也使用装置间分离槽，利用金刚石划线对基板实施造伤、利用激光器划线对基板材料的一部分实施烧蚀。
造伤(划线)结束后，截断工序中，优选将集成型化合物半导体发光装置分割成一个个的装置，优选通过焊料材料等将其安装在基台上。
如此操作，制成了图1-1和图1-3所示的集成型化合物半导体发光装置。
该部分公开的发明的制造方法中，在能够有效制造具有光学结合层的有利结构的基础上，如上述说明的那样，优选依次实施薄膜结晶层的形成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序、第二蚀刻工序、第三蚀刻工序)、绝缘层的形成、绝缘层的去除(第二导电型侧电极露出部分和第一电流注入区域的形成、装置间分离槽附近的绝缘层的去除)、第一导电型侧电极的形成，通过该工序顺序，能够得到第二导电型侧电极正下方的薄膜结晶层没有损害并且第一导电型侧电极也没有损害的发光装置。所以，装置形状反映了工序流程。即，发光装置内部存在第二导电型侧电极、绝缘层、第一导电型侧电极依次层积得到的结构。即，第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜结晶层)相接，其间没有夹着绝缘层，第二导电型侧电极的上部周边存在用绝缘层覆盖的部分，第一导电型侧电极与第一导电型包层(或其他的第一导电型薄膜结晶层)之间，在电极周围部分存在夹着绝缘层的部分。
<<部分B>>
部分B公开的发明涉及下述技术方案。
1.一种集成型化合物半导体发光装置，其是具有对发光波长透明的基板和形成在该基板上的2个以上发光单元的集成型化合物半导体发光装置，其特征在于，
上述发光单元在上述基板上具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
主要的光取出方向是上述基板侧，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
上述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
在一个发光单元内设置有2个以上的发光点和至少1个上述第一导电型侧电极，所述发光点包括上述活性层结构、上述第二导电型半导体层和上述第二导电型侧电极，一个发光单元内通过上述第一导电型半导体层而电导通，
并且，上述基板和上述第一导电型半导体层之间具有光学结合层，所述光学结合层在上述2个以上的发光单元之间是共用设置的，将上述2个以上的发光单元光学结合，使1个发光单元发出的光分布到其他的发光单元。
2.如上述1所述的发光装置，其特征在于，上述光学结合层作为上述薄膜结晶层的一部分设置在上述基板和上述第一导电型包层之间，并且上述2个以上的发光单元之间共用所述光学结合层。
3.如上述1或2所述的发光装置，其特征在于，在发光波长下上述基板的平均折射率以nsb表示、上述光学结合层的平均折射率以noc表示、上述第一导电型半导体层的平均折射率以n1表示时，满足nsb<noc和n1<noc的关系。
4.如上述1～3任一项所述的发光装置，其特征在于，设上述发光装置的发光波长为λ(nm)、在发光波长下上述基板的平均折射率为nsb、上述光学结合层的平均折射率为noc、上述光学结合层的物理厚度为toc(nm)，并将上述光学结合层和上述基板的相对折射率差Δ(oc-sb)定义为Δ(oc-sb)≡((noc)2—(nsb)2)/(2×(noc)2)时，所选择的toc满足
5.如上述1～4任一项所述的发光装置，其特征在于，设上述发光装置的发光波长为λ(nm)、在发光波长下上述光学结合层的平均折射率为noc、第一导电型半导体层的平均折射率为n1、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)时，所选择的toc满足
Figure G2007800240728D00502
6.如上述1～5任一项所述的发光装置，其特征在于，上述光学结合层全体的比电阻ρoc(Ω·cm)满足0.5≦ρoc的关系。
7.如上述1～6任一项所述的发光装置，其特征在于，上述光学结合层为2个以上的层的层积结构。
8.如上述1～7任一项所述的发光装置，其特征在于，对于上述2个以上的发光单元，在相邻接的发光单元之间，从上述薄膜结晶层的表面除去，直到上述光学结合层的界面，或直到上述光学结合层的一部分，从而形成了上述发光单元间分离槽。
9.如上述1～8任一项所述的发光装置，其中，上述发光单元间分离槽的宽度范围为2～300μm。
10.如上述1～9任一项所述的发光装置，其特征在于，还具有与上述基板相接的缓冲层。
11.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割开的，该装置间分离槽一直形成到上述光学结合层的中途。
12.如上述10所述的发光装置，其特征在于，上述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割开的，该装置间分离槽一直形成到上述缓冲层的中途。
13.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割开的，该装置间分离槽一直形成到上述基板。
14.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置是从设置在2个以上发光装置之间的装置间分离槽内的划线区域分割开的，该装置间分离槽的形成中除去了上述基板的一部分。
15.如上述1～14任一项所述的发光装置，其特征在于，其具有绝缘层，所述绝缘层覆盖上述发光单元间分离槽内的底面和侧面的全部，并且上述发光装置的侧面露出的层之中，所述绝缘层至少覆盖上述第一导电型半导体层、活性层结构和第二导电型半导体层的侧面，所述绝缘层与上述第一导电型侧电极的主要的光取出方向侧的一部分相接，覆盖上述第二导电型侧电极的主要的光取出方向的相反侧的一部分。
16.如上述15所述的发光装置，其特征在于，上述绝缘层覆盖在上述装置间分离槽的侧面露出的所有的层。
17.如上述16所述的发光装置，其中，在上述装置间分离槽内的槽底面设置未被上述绝缘层覆盖的区域作为上述划线区域。
18.如上述15所述的发光装置，其特征在于，上述装置间分离槽内的槽底面未形成上述绝缘层，并且在上述装置间分离槽的侧面露出的层之中，从上述槽底面侧到不具有导电性的层的至少一部分也没有形成上述绝缘层。
19.如上述1～18任一项所述的发光装置，其特征在于，上述薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成。
20.如上述1～19任一项所述的发光装置，其特征在于，上述活性层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱层的层数时，B和W满足B＝W+1。
21.如上述1～20任一项所述的发光装置，其特征在于，上述基板选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3和MgO组成的组。
22.如上述15～18任一项所述的发光装置，其特征在于，上述绝缘层是由2个以上的层构成的介电体多层膜。
23.如上述15～18和22任一项所述的发光装置，其特征在于，用R2表示从上述第一导电型半导体层侧向上述光学结合层垂直入射的该发光装置的发光波长的光在上述光学结合层被反射的反射率，并分别用R12表示从上述第二导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率、用R11表示从第一导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率时，所构成的上述绝缘层满足下述所有的条件，
(式1)R2<R12
(式2)R2<R11
(式3)R2<R1q。
24.如上述1～23任一项所述的发光装置，其特征在于，上述基板的光获取侧的表面不是平坦的。
25.如上述1～24任一项所述的发光装置，其特征在于，在基板的光获取侧具有低反射光学膜，以使在以R3表示从上述光学结合层向基板侧垂直入射的该发光装置的发光波长的光在基板被反射的反射率、以R4表示从上述基板向光获取侧的空间垂直入射的该发光装置的发光波长的光在与空间的界面被反射的反射率时，满足R4<R3。
26.如上述1～25任一项所述的发光装置，其特征在于，第一导电型是n型，第二导电型是p型。
27.如上述1～26任一项所述的发光装置，其特征在于，上述第一导电型侧电极和上述第二导电型侧电极通过焊料与具有金属面的基台接合。
28.一种集成型化合物半导体发光装置的制造方法，所述集成型化合物半导体发光装置在同一基板上具有2个以上的发光单元，其特征在于，所述方法具有下述工序：
在对发光波长透明的基板上进行光学结合层的成膜的工序；
进行薄膜结晶层的成膜的工序，所述薄膜结晶层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；
在上述第二导电型半导体层的表面形成第二导电型侧电极的工序；
第一蚀刻工序，使上述第一导电型半导体层的一部分在表面露出，同时将上述第二导电型半导体层和上述活性层结构截断成2个以上的区域，以形成2个以上包括上述活性层结构、上述第二导电型半导体层和上述第二导电型侧电极的发光点；
在通过上述第一蚀刻工序而露出的第一导电型半导体层的面形成至少1个第一导电型侧电极的工序；
第二蚀刻工序，从上述薄膜结晶层表面除去，直到上述光学结合层的界面，或者从上述薄膜结晶层表面除去，直到上述光学结合层的一部分，以形成用于将上述发光单元相互电分离的发光单元间分离槽；和
第三蚀刻工序，至少除去上述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽。
29.如上述28所述的方法，其特征在于，将上述光学结合层的成膜工序作为上述薄膜结晶层的成膜工序的一部分，并且先于上述第一导电型半导体层的形成进行该工序。
30.如上述28或29所述的方法，其特征在于，以nsb表示上述基板的平均折射率、以noc表示上述光学结合层的平均折射率时，满足nsb<noc的关系。
31.如上述28～30任一项所述的方法，其特征在于，设上述发光装置的发光波长为λ(nm)、在发光波长下上述基板的平均折射率为nsb、上述光学结合层的平均折射率为noc、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和基板的相对折射率差Δ(oc-sb)定义为Δ(oc-sb)≡((noc)2—(nsb)2)/(2×(noc)2)时，所选择的toc满足
Figure G2007800240728D00541
32.如上述28～31任一项所述的方法，其特征在于，设上述发光装置的发光波长为λ(nm)、上述光学结合层在发光波长下的平均折射率为noc、第一导电型半导体层在发光波长下的平均折射率为n1、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)时，所选择的toc满
Figure G2007800240728D00542
33.如上述28～32任一项所述的方法，其特征在于，上述光学结合层全体的比电阻ρoc(Ω·cm)满足0.5≦ρoc的关系。
34.如上述28～33任一项所述的方法，其特征在于，以2个以上的层的层积结构进行上述光学结合层的成膜。
35.如上述28～34任一项所述的方法，其中，在进行上述光学结合层的成膜的工序前具有在上述基板上形成缓冲层的工序。
36.如上述28～35任一项所述的方法，其特征在于，与上述第二蚀刻工序同时或另外进行上述第三蚀刻工序，从上述薄膜结晶层表面蚀刻到上述光学结合层的界面，或者从薄膜结晶层表面蚀刻到除去上述光学结合层的一部分。
37.如上述35所述的方法，其特征在于，进行上述第三蚀刻工序，从上述薄膜结晶层表面蚀刻到除去缓冲层的一部分。
38.如上述28～35任一项所述的方法，其特征在于，上述第三蚀刻工序中，进行蚀刻直至达到上述基板表面。
39.如上述28～35任一项所述的方法，其特征在于，上述第三蚀刻工序中，以也将上述基板的一部分除去的方式进行蚀刻。
40.如上述28～39任一项所述的方法，其特征在于，上述第二和第三蚀刻工序以使用气体物质的干蚀刻法进行，所述气体物质为选自由Cl2、BCl3、SiCl4、CCl4和2种以上这些气体的组合组成的组中的物质。
41.如上述40所述的方法，其特征在于，使用经图案化的金属氟化物层作为蚀刻掩模。
42.如上述41所述的方法，其特征在于，上述金属氟化物层选自由SrF2、AlF3、MgF2、BaF2、CaF2和这些物质的组合组成的组。
43.如上述28～42任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，并且在形成上述第一导电型侧电极的工序之前还具有形成绝缘层的工序。
44.如上述43所述的方法，其特征在于，形成上述绝缘层的工序在第一～第三蚀刻工序之后进行。
45.如上述28～35任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，
上述第三蚀刻工序中，进行蚀刻，从表面蚀刻到除去上述光学结合层的至少一部分，或者蚀刻到除去上述缓冲层的至少一部分(限于存在缓冲层的情况)，或者以至少达到上述基板的深度进行蚀刻，从而形成上述装置间分离槽，
并且，在第一～第三蚀刻工序之后、形成上述第一导电型侧电极的工序之前，还具有：形成绝缘层的工序；和
在上述装置间分离槽内，除去在槽底面堆积的绝缘层的一部分，形成划线区域的工序。
46.如上述28～35任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，
上述第三蚀刻工序中，进行蚀刻，从表面蚀刻到除去上述光学结合层的至少一部分，或者蚀刻到除去上述缓冲层的至少一部分(限于存在缓冲层的情况)，或者以至少达到上述基板的深度进行蚀刻，从而形成上述装置间分离槽，
并且，在第一～第三蚀刻工序之后、形成上述第一导电型侧电极的工序之前，还具有：形成绝缘层的工序；和
在上述装置间分离槽内，将槽底面堆积的绝缘层的全部和形成在上述装置间分离槽的侧壁的绝缘层之中的上述槽底面侧的一部分除去的工序。
47.如上述45所述的方法，其特征在于，同时实施上述第二、第三蚀刻工序，进行蚀刻，直至蚀刻到上述光学结合层的界面，或直至除去光学结合层的一部分，从而形成上述装置间分离槽。
48.如上述46所述的方法，其特征在于，同时实施上述第二、第三蚀刻工序，进行蚀刻，直至蚀刻到上述光学结合层的界面，或直至除去光学结合层的一部分，从而形成上述装置间分离槽。
49.如上述28～48所述的方法，其特征在于，所述方法还具有分离成2个以上发光装置的工序以及将上述第一导电型侧电极和第二导电型侧电极接合于基台上的金属层的工序。
50.如上述49所述的方法，其特征在于，通过焊料进行上述接合。
通过该部分公开的发明，能够提供能大面积面光源发光的集成型化合物半导体发光装置，该装置的发光强度的面内均匀性优异。另外，还提供一种装置，即使对于每个发光单元来说显示出了发光强度多少有一些偏差的劣化，也能确保高的面内均匀性，并且能够持续确保高的面内均匀性。
特别是即使发光装置的面积大于数cm2，也能实现发光强度的均匀性比较高的面方式的蓝色或紫外发光。另外，本发明涉及一种倒装芯片型发光元件，其中，从基板侧获取光，p侧、n侧的电极均配置在与光获取侧的相反侧，电流的导入不使用金属线等，可以用焊料等在具有金属配线且散热性好的基台等上熔接p侧、n侧电极，装载元件，所以能够确保充分的散热性和高的光取出效率。
发光单元彼此电分离，并且通过光学结合层光学结合，所以在某个发光单元的量子阱层发出的光也分布到了其他的发光单元部分。因此，本发明的发光装置在以往构成中辉度发生降低的发光单元之间也有光被放射出来，所以得到了均匀性比较高的面发光。另外，发光单元之间即使发光强度有偏差或者表现出一些存在偏差的劣化情况，因为有光学结合层的存在，所以面内发光强度的均匀性高。并且，即使在一个发光单元发生了不良情况而不能点亮的情况下，因为在不良发光单元的正上方确保了一定程度的发光强度，所以面均匀性也良好。
另外，该部分公开的发明中的发光装置不是仅电结合的发光点的集成，其特征还在于电分离的发光单元中具有适当数量的发光点。即，发光装置整体仅由电结合的发光点形成的情况下，1个发光点的劣化导致装置全体的电流注入通路变化，影响发光装置全体的发光强度的均匀性等。但是，1个发光单元内具有2个以上的适当数量的发光点时，该劣化对电学方面的影响仅限于该发光单元内。另外，如上所述，发光单元之间是光学结合的，所以1个发光点的劣化，即含有该发光点的某个发光单元的劣化，容易得到不受电影响的周边的发光单元的光学补偿，所以是优选的。
〔部分B的发明的实施方式的说明〕
下面对该部分的发明进行更详细的说明。
图2-1中给出了该部分公开的集成型化合物半导体发光装置(以下简称为发光装置)的1例。另外，还参照示出制作当中的形状的图2-2进行了说明，以更详细地说明图2-1的发光装置的结构。此处，如图2-1、图2-2所示，给出了1个发光单元11中存在3个发光点17，由4个发光单元11构成1个发光装置10的例子。但是，对1个发光单元11中存在的发光点的个数和发光单元集成的个数没有特别限定，可以在所提供的一个基板内设定适当的个数。发光单元集成的个数方面，例如可以集成2个，并且可以集成超过500个。此处，优选25～200个发光单元，并且优选2维排列。另外，对一个发光单元内存在的发光点的个数也没有特别限定，例如可以集成2个，并且可以集成超过500个发光点。此处，优选为5～100个，进一步优选为10个～50个，并优选2维排列。
该部分的公开中，一个发光单元如图所示那样在基板21上至少具有化合物半导体薄膜结晶层、第二导电型侧电极27以及第一导电型侧电极28，所述化合物半导体薄膜结晶层具有包含第一导电型包层24的第一导电型半导体层、包含第二导电型包层26的第二导电型半导体层、和夹在上述第一和第二导电型半导体层之间的活性层结构25。如图所示，发光单元间分离槽12将集成型化合物半导体发光装置10内的发光单元11划分开，但基板21和光学结合层23在发光单元之间是共用设置的。另外，最先成膜在基板上的缓冲层22在发光单元之间也是共用设置的。
该例子中，在第二导电型包层26的表面的一部分设置了第二导电型侧电极27，第二导电型包层26与第二导电型侧电极27的接触部分形成了第二电流注入区域35。并且，在这种第二导电型包层、活性层结构的一部分、第一导电型包层的一部分被除去了的构成下，与在除去了这些部分的位置露出的第一导电型包层24相接地设置第一导电型侧电极28，由此形成了第二导电型侧电极27和第一导电型侧电极28相对基板设置在同侧的构成。此时，该部分的公开中，1个发光单元中，活性层结构25和第二导电型半导体层(包含第二导电型包层26)被截断，构成各自能够独立发光的发光点17，第一导电型半导体层在发光单元中是共用存在的。一个发光点17设置一个第二导电型侧电极27。另外，1个发光单元中至少存在1个第一导电型侧电极28即可，但也可以对应发光点的个数设置第一导电型侧电极28。另外，存在的第一导电型侧电极28的个数可以多于1个发光单元内的发光点的个数。但是，本发明中，特别优选实施的第二导电型侧电极是p型电极的情况下，优选第二导电型侧电极的个数或面积大于第一导电型侧电极的个数或面积。这是因为，1个发光单元中，有助于实质发光的部分是存在于第二导电型侧电极之下(根据观察方向或者是之上)的活性层结构内的量子阱层。所以优选1个发光单元内的第二导电型侧电极的个数或面积相对大于第一导电型侧电极的个数或面积。另外，在后述的电流注入区域的关系方面，优选第二电流注入区域的个数或面积大于第一电流注入区域的个数或面积。另外，最优选电极关系、电流注入区域关系均满足上述内容。
本发明中，发光单元11内，发光点17通过第一导电型半导体层而电导通，发光单元11通过发光单元间分离槽12而相互电分离。即，发光单元间分离槽12截断了薄膜结晶层中导电性高的层，发光单元之间没有实质性电结合。
另一方面，本发明中，光学结合层23在发光单元之间共用存在，发光单元形成光学结合的状态。即，由于在光学结合层的适度传播和放射(漏出)，从某一个发光单元放射出的光也传到了其他单元部分，并不是仅局部存在于一个发光单元部分，也传到了其他的发光单元部分。因此，发光单元间分离槽12需要到达光学结合层的界面，或者如图2-1所示那样，以光学结合层未被截断的状态到达光学结合层的中途。因此，光学结合层实质是绝缘性的，并且为了实现层内适度的导波功能，以折射率相对较高的材料构成该光学结合层，具体见下文。
另外，该部分公开的发明中，发光单元间分离槽的宽度优选为2～300μm、进一步优选为5～50μm、最优选为8～15μm。发光单元间分离槽的宽度小时，面发光的均匀性与光学结合层同时得到了提高。
图2-2中还示出了同一基板上与中央的发光装置10邻接的其他发光装置的一部分，这些发光装置10由装置间分离槽13分开。在装置间分离槽13中的划线区域14进行划线、切断，将各发光装置分离，通过金属焊料42，将第二导电型侧电极27和第一导电型侧电极28分别连接到基台40上的金属面41上，得到图2-1所示的发光装置。
该例子中，除去薄膜结晶层直至到达基板，从而形成了装置间分离槽，这是装置间分离槽的优选形态之一。另一方面，装置间分离槽还优选形成到光学结合层和缓冲层的合层的中途的形态，另外，还可以是除去了基板的一部分来形成该分离槽的形态。这些情况下，均能容易地在相对于光学结合层位于活性层结构侧的导电性高的层的侧壁形成绝缘层。任何情况下，通过在装置分离槽内的划线区域进行分割，分割成了一个一个的发光装置。
该部分公开的发明的发光装置中，绝缘层30覆盖包括薄膜结晶层22～26的表面、侧壁等的露出部分的大部分，另外，图2-1的发光装置的侧壁部分的绝缘层形状，即发光装置未被分离的图2-2的状态下的装置间分离槽13中的绝缘层形状可以有几种形态。任一形态下，均优选在将发光装置分离前，在划分发光装置的装置间分离槽13中有不存在绝缘层的部分。并且优选从不存在绝缘膜的部分将发光装置之间分离开。其结果是，该部分公开的发明的发光装置的优选形状下，覆盖侧壁的绝缘层未到达发光装置的端部。绝缘层的优选形态的具体例如下所示。
该部分公开的发明的一形态中，如图2-2所示，绝缘层30并没有覆盖装置间分离槽13的槽内的全部表面，在与基板面(即槽底面)接触的部分形成了未形成有绝缘层30的划线区域14。因此，在将装置之间分离时不对薄膜结晶层造成损害，并且不产生绝缘层的剥离等，所以是优选的。最终得到的发光装置中，如图2-1的A部分所示，绝缘层30未达到基板末端。呈该形状的装置中，保证了绝缘层不发生剥离，所以即使发光单元的侧壁存在焊料的包绕，也不会损害发光装置的功能，该装置的可靠性高。
另外，该部分公开的发明的不同的形态中，如图2-4所示，在基板面(即槽底面)和接近基板的槽侧壁部分未形成绝缘层30，存在不形成绝缘层的部分15。装置之间分离时，该结构也不产生绝缘层的剥离，因此其也是优选的。所得到的发光装置中，如图2-3的B部分所示，绝缘层30未到达基板面，存在不形成绝缘层的部分15。该图中，露出到缓冲层22的壁面的全部和光学结合层23的壁面的一部分，但也可以覆盖光学结合层的侧壁，露出缓冲层的侧壁的一部分。露出的部分优选是没有掺杂的非掺杂层。优选光学结合层也被绝缘层覆盖。呈该形状的装置中，如果保证了绝缘层不发生剥离，并且露出的部位是绝缘性高的材料，则与图2-1的形态的发光装置同样，是可靠性高的装置。另外，蚀刻到基板的一部分来形成装置间分离槽的情况下，有时槽的壁面之中仅基板部分露出，缓冲层被绝缘层所覆盖。
另外，装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况下，得到了下述形状的发光装置。首先，在装置间分离槽一直形成到光学结合层23的中途的情况下，例如如图2-17和图2-18所示，光学结合层23和缓冲层22一直存在到发光装置端部，缓冲层的壁面全部露出，光学结合层中存在基于装置间分离槽的底面的阶梯差，光学结合层的侧壁具有与缓冲层的侧壁一致的未被绝缘层覆盖的部分和从发光装置端向内侧偏移了的侧壁部分(装置间分离槽的侧壁)。此处，图2-17和图2-18中，光学结合层23和缓冲层22的端部与基板端面一致，但根据分割方法，其也可以位于基板21的内侧，还可以突出到基板21的外侧。图2-17的例子中，绝缘层30如图2-17中的C部分所示那样，从离开光学结合层23的端部的槽底面的位置开始，覆盖分离槽底面部分和分离槽的侧壁部分。这与图2-1和图2-2中装置间分离槽截止到光学结合层23中途的形态对应。另外，图2-18的例子与图2-3和图2-4中装置间分离槽截止到光学结合层23中途的形态对应，如图2-18的D部分所示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
其次，在装置间分离槽一直形成到缓冲层22的中途的情况下，例如如图2-19和图2-20所示，缓冲层22一直存在到发光装置端部，缓冲层中存在基于装置间分离槽的底面的阶梯差，缓冲层的侧壁具有未被绝缘层覆盖的部分(装置端部分)和从发光装置端向内侧偏移了的侧壁部分(装置间分离槽的侧壁)。这种情况下，图2-19和图2-20中，缓冲层22的端部与基板端面一致，但根据分割方法，其也可以位于基板21的内侧，还可以突出到基板21的外侧。图2-19的例子中，绝缘层30如图2-19中的E部分所示那样，从离开缓冲层22的端部的槽底面的位置开始，覆盖分离槽底面部分和分离槽的侧壁部分，并且覆盖光学结合层23的侧壁(装置间分离槽的侧壁)。这与图2-1和图2-2中装置间分离槽在缓冲层22中途截止的形态对应。图2-20的例子与图2-3和图2-4中装置间分离槽在缓冲层22中途截止的形态对应，如图2-20的F部分所示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
如这些例子所示，即使在装置间分离槽一直形成到光学结合层和缓冲层的合层中途的情况下，呈覆盖侧壁的绝缘层未到达发光装置的端部的形状的装置也保证了绝缘层不发生剥离，并且露出的层是用绝缘性高的材料构成的，由此这样的装置与图2-1、图2-3的形态的发光装置相同，是可靠性高的装置。
另外，该部分公开的发明的发光装置中，优选如图2-1所示，绝缘层30与第一导电型侧电极28的主要的光取出方向侧的一部分相接，即第一导电型侧电极28和第一导电型半导体层(图中为第一导电型包层24)的接触部分的周围存在夹着绝缘层的部分；和绝缘层30覆盖第二导电型侧电极27的与主要的光取出方向相反侧的一部分，即存在绝缘层覆盖第二导电型侧电极27的周围的部分，并且在第二导电型侧电极27和第二导电型半导体层(图中为第二导电型包层26)之间不存在绝缘层。该形态意味着在形成第二导电型侧电极27之后形成绝缘层30，绝缘层30形成之后，形成第一导电型侧电极28。遵照这样的顺序的制造方法将在后面叙述，由于对第二导电型包层26等第二导电型半导体层的损害少，并且对第一导电型侧电极的损害少，所以该方法能够得到高效率的发光装置。即意味着具有这样的结构的发光装置具有高效率。
另外，第二导电型侧电极27的尺寸与第二电流注入区域35相同，但优选第二导电型侧电极的露出面37(第二导电型侧电极露出部分)的尺寸小于第二电流注入区域35的尺寸。另外，在覆盖第一导电型包层24的表面的绝缘层30的一部分设有第一导电型侧电极28与第一导电型包层24接触用的开口，这部分成为了第一电流注入区域36。优选使第一导电型侧电极28的面积大于第一电流注入区域。
另外，还优选第二导电型侧电极和第一导电型侧电极在空间上没有重叠。
下面对构成装置的各部件和结构进行更详细的说明。
<基板>
该部分的发明采用的基板与部分A记载的相同。
<缓冲层>
该部分的发明采用的缓冲层与部分A记载的相同。
<光学结合层>
该部分的发明采用的光学结合层与部分A记载的相同。
<第一导电型半导体层和第一导电型包层>
该部分的发明采用的第一导电型半导体层和第一导电型包层与部分A记载的相同。
<活性层结构>
该部分的发明采用的活性层结构与部分A记载的相同。
<第二导电型半导体层和第二导电型包层>
该部分的发明采用的第二导电型半导体层和第二导电型包层与部分A记载的相同。
<第二导电型侧电极>
该部分的发明采用的第二导电型侧电极与部分A记载的相同。
<第一导电型侧电极>
该部分的发明采用的第一导电型侧电极与部分A记载的相同。
<绝缘层>
该部分的发明采用的绝缘层与部分A记载的相同。
<基台>
该部分的发明采用的基台与部分A记载的相同。
〔部分B公开的发光装置的制造方法〕
下面对该部分公开的发明的集成型化合物半导体发光装置的制造方法进行说明。
该部分公开的发明的制造方法的一例如图2-6所示，首先准备基板21，通过薄膜结晶成长，在其表面依次进行缓冲层22、光学结合层23、第一导电型包层24、活性层结构25和第二导电型包层26的成膜。形成这些薄膜结晶层时，优选采用MOCVD法。但是，也可以用MBE法、PLD法、PED法等形成全部的薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合元件的目的等适当变更。另外，薄膜结晶层形成后，可以实施各种处理。此外，本说明书中，所记载的“薄膜结晶成长”包括薄膜结晶层成长后的热处理等。
薄膜结晶层成长之后，为了实现图2-1、图2-2所示的形状，该部分公开的发明优选如图2-6所示那样形成第二导电型侧电极27。即，优选早于绝缘层30的形成、或第一电流注入区域36的形成、甚至第一导电型侧电极28的形成，相对于预定的第二电流注入区域35实施第二导电型侧电极27的形成。这是因为，作为优选的形态，第二导电型是p型的情况下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时，GaN系材料中活化率较差的p-GaN包层中的空穴浓度因处理的损害而会降低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形成工序时，在其表面残留了等离子体损害。因此，该部分公开的发明中，薄膜结晶成长之后，优选先于其他的处理工序(例如后述的第一蚀刻工序、第二蚀刻工序、第三蚀刻工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电型侧电极的形成。
另外，该部分公开的发明中，第二导电型是p型的情况下，如上所述，以第二导电型侧电极的表面是Au为代表例进行了假设，露出面是Au等比较稳定的金属的情况下，即使经历后面的处理，受到处理损害的可能性也低。从该角度出发，该部分公开的发明中同样优选薄膜结晶成长之后先于其他处理工序实施第二导电型侧电极的形成。
此外，该部分公开的发明中，形成有第二导电型侧电极的层是第二导电型接触层的情况下，同样可以减少对第二导电型半导体层的处理损害。
第二导电型侧电极27的形成时，可以应用溅射、真空淀积等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的剥离法、使用金属掩模等场所选择性的蒸镀等。
形成第二导电型侧电极27之后，如图2-7所示，使第一导电型包层24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。该工序中，第二导电型半导体层(第二导电型包层26)和活性层结构25被截断，形成了具有活性层结构25、第二导电型半导体层(第二导电型包层26)和第二导电型侧电极27的独立的发光点17的形状。第一蚀刻工序中，其目的是后述的第一导电型侧电极露出用于注入第一导电型的载流子的半导体层，所以薄膜结晶层具有其他的层例如包层为2层的情况下或者存在接触层的情况下，可以连这些层一起蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用公知的干蚀刻，例如以SiNx等氮化物或SiOx等氧化物作为蚀刻掩模，使用Cl2等，利用等离子体蚀刻法进行干蚀刻。但是，优选实施在后述的第二蚀刻工序、第三蚀刻工序详细说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩模，使用Cl2、SiCl4、BCl3、SiCl4等气体，利用等离子体激发干蚀刻进行蚀刻。另外，作为干蚀刻的方法，能生成高密度等离子体的ICP型干蚀刻是最佳的。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但表面由Au等稳定的金属形成的情况下，第二导电型侧电极受到的处理损害变少。
接着，如图2-8所示，通过第二蚀刻工序形成发光单元间分离槽12。与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。通常第一蚀刻工序蚀刻的层的总和为0.5μm左右，但是第二蚀刻工序中，需要蚀刻第一导电型包层24的全部和光学结合层23的一部分，所以其通常为1μm以上，例如1～5μm的范围、或3μm以上的范围例如3～7μm。有时其厚度为3～10μm，甚至有时超过了10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施需要对膜厚厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的SiNx膜。例如在第二干蚀刻工序蚀刻4μm的GaN系材料时，需要厚度超过0.8μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部分。
因此，第二蚀刻工序中，在形成发光单元间分离槽时，优选使用含有金属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡，构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中最优选SrF2。
金属氟化物膜对第一、第二、第三蚀刻工序进行的干蚀刻具有充分的耐性，另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜，同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异，并且是致密的膜，显示出干蚀刻的高耐性，即使对于图案形状来说，侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且是致密的膜，它显示出干蚀刻的高耐性，即使对于图案形状来说，侧壁部分的线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜，但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其除去。特别是像后述那样在半导体层的干蚀刻时，SrF2等掩模曝露在氯等的等离子体中的情况下，与曝露在氯等的等离子体中之前相比，其后实施的掩模层去除时的蚀刻速度具有降低的趋势。因此，从其图案化和最终去除的角度出发，不优选在过度的高温进行金属氟化物的成膜。
首先，设置曝露在半导体层干蚀刻时的等离子体中之前的金属氟化物，由于蚀刻速度像盐酸等蚀刻剂对低温成膜层的蚀刻速度那么快，所以蚀刻快速进行，提高成膜温度时，蚀刻速度降低，蚀刻的进展变慢。成膜温度为300℃以上时，蚀刻速度明显低于对成膜温度为250℃程度的膜的蚀刻速度，在350℃～450℃的程度时，均处于非常合适的蚀刻速度范围。但是，成膜温度大于480℃时，蚀刻速度的绝对值过小，该金属氟化物的图案化需要花费过多的时间，并且，在抗蚀掩模层等不发生剥离的条件下有时难以进行图案化。另外，设置了在半导体层的干蚀刻时的等离子体中曝露后的金属氟化物的情况下，去除时用盐酸等进行的湿蚀刻的速度降低，在过高的高温成长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下，进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用图案化得到的掩模(可以层积有SiNx，SiO2等，并使金属氟化物层为表面层)进行干蚀刻。作为干蚀刻的气体物质，优选从Cl2、BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时，金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等的多层掩模。这种情况下，既可以在金属氟化物掩模层的下部的全体均存在SiNx、SiO2等，也可以例如如图2-21所示，SiNx、SiO2等掩模51至少形成在不耐酸的材料上即可，不用在金属氟化物掩模层52的下部的全体均存在SiNx、SiO2等掩模51。
通过这样的第二蚀刻工序，形成了如图2-8所示的发光单元间分离槽。
接着，如图2-9所示，通过第三蚀刻工序形成装置间分离槽13。第三蚀刻工序中，由于对缓冲层、光学结合层都要进行蚀刻，所以与第二蚀刻工序相比，要蚀刻的GaN系材料的厚度极厚，有时达到了5～10μm，并且有时超过了10μm。因此，与第二蚀刻工序中说明的同样，优选使用含有金属氟化物层的掩模进行干蚀刻。其优选条件等(包括多层掩模等)如第二蚀刻工序中所述。
形成装置间分离槽时，需要至少截断第一导电型包层。该部分公开的发明的优选形态之一如图2-9所示，所形成的装置间分离槽13达到了基板21。这种情况下，为了将装置分离，在划线、切断等工序中，从形成有薄膜结晶层侧实施金刚石划线，此时，能够抑制蓝宝石基板上的GaN系材料的剥离。并且，实施激光器划线时，具有不对薄膜结晶层造成损害的优点。另外，也同样优选蚀刻到蓝宝石基板(GaN等其他的基板也相同)的一部分来形成装置间分离槽。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如，装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况下，能够在第一导电型包层的侧壁形成绝缘层，从而能够确保对焊料等的包绕的绝缘性(发光装置制作完成后的形态参见图2-17～图2-20)。这种情况下，优选从侧壁露出的未被绝缘层覆盖的层具有高的绝缘性。将装置间分离槽一直形成到光学结合层的中途的形态下，能够同时实施第二蚀刻工序和第三蚀刻工序，所以具有能够简化工序的优点。
此外，第一蚀刻工序和第二蚀刻工序、第三蚀刻工序先实施哪个工序后实施哪个工序均没有问题。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除去此时的蚀刻掩模的状态下实施第二蚀刻和/或第三蚀刻工序。如图2-21所示，首先，利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀刻，以使第一导电型包层24露出，不除去掩模51，形成基于金属氟化物层的第二和/或第三蚀刻掩模52。然后，在实施第二和/或第三蚀刻工序后，优选利用酸除去掩模52，其后适当除去掩模51。在分别实施第二蚀刻工序和第三蚀刻工序的情况下，第一蚀刻掩模51可以一直存在到两个工序的蚀刻完成。
将所形成的装置分离槽间的最窄部分的宽设为2LWSPT1时，通过切断分离元件时，LWSPT1为20μm以上，例如优选为30μm以上。另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外，LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，需要确保元件制作工序的裕度和划线区域。
第三蚀刻工序之后，如图2-10所示，形成绝缘层30。绝缘层只要是能够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可以采用等离子体CVD法等公知的方法。
接着，如图2-11所示，除去绝缘层30的规定部分，在第二导电型侧电极27上形成绝缘层被去除了的第二导电型侧电极露出部分37、在第一导电型包层上形成绝缘层被去除了的第一电流注入区域36、在装置间分离槽13内形成绝缘层被去除了的划线区域14。第二导电型侧电极27上除去绝缘层30时，优选按照第二导电型侧电极的周边部分覆盖有绝缘层的方式实施。即优选第二导电型侧电极露出部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为了防止由焊料材料引起意外的短路等，优选从第二导电型侧电极的周边开始被绝缘层覆盖的宽度中，最窄的部分的宽度设为L2W时，L2W为15μm以上。进一步优选为30μm以上、特别优选为100μm以上。绝缘层覆盖的第二导电型侧电极的面积大时，特别能够降低由金属焊料材料引起的与例如第一导电型侧电极等其他的部分的意外短路。另外，L2w通常为2000μm以下，优选为750μm以下。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另外，绝缘层是由SiOx和TiOx构成的介电体多层膜的情况下，可通过Ar离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和划线区域14的形成可分别进行，但通常同时用蚀刻形成这些部分。划线区域14(图2-2)的宽度设为2Lws时，2Lws优选为30μm以上。另外，该宽度过大会造成浪费，所以2Lws通常为300μm以下、优选为200μm以下。
此外，该部分公开的发明的不同的形态(对应图2-3、图2-4)下，如图2-12所示，将装置间分离槽内的基板附近的侧壁部分的绝缘层也除去了，设置不形成绝缘层的部分15。例如可通过下述的工艺同时除去该槽侧壁的绝缘层的一部分，从而形成所述部分15。通过光刻形成具有与装置间分离槽13的面积大致相等或略小的开口的抗蚀掩模，接着，使用能够蚀刻绝缘层的蚀刻剂，实施湿蚀刻，除去装置间分离槽内的基板面上的绝缘层。其后，进一步继续长时间蚀刻，发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀刻剂除去，得到了图2-12所示那样的在装置间分离槽的基板侧不存在绝缘层的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层的侧壁优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与基台接合用的焊料等附着在侧壁，也不会发生意外的电短路。
该部分公开的发明中，图2-11和图2-12中的任意形态均能防止安装时意外的电短路等。通常如图2-11那样，在基板上形成有不存在绝缘层的划线区域14的形态就足够了。此外，装置间分离槽一直形成到光学结合层和缓冲层的合层中途的情况下，以上述工艺堆积绝缘膜时，虽然堆积在槽底面，不是堆积基板面这点上是不同的，但可以采用同样的工艺。
接着，如图2-13、图2-14所示，形成第一导电型侧电极28。图2-13和图2-14分别对应图2-11和图2-12的结构，其中给出了形成有第一导电型侧电极28的结构。电极材料与已说明的相同，第一导电型是n型时，优选选自Ti、Al和Mo的任意材料或含有全部的Ti、Al和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向相对的方向露出。
电极材料的成膜可应用溅射、真空淀积等各种成膜技术，为了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模等的场所选择性的蒸镀等。此处，为了一定程度地估算形成工艺中的裕度，第一导电型侧电极与绝缘层相接的部分的宽度中，设最窄部分的宽为L1w时，L1w优选为7μm以上，特别优选为9μm以上。另外，L1w通常为500μm以下，优选为100μm以下。通常为5μm以上的情况下，能够确保光刻工序和剥离法的工序裕度。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可以与第一导电型侧接触层相接地形成第一导电型侧电极。
该部分公开的发明的制造方法中，第一导电型侧电极是通过层积结构形成中的最终阶段制造的，这在减少处理损害的观点方面也是有利的。第一导电型是n型的情况下，优选的形态下，对于n侧电极来说，Al形成该电极材的表面。这种情况下，n侧电极如第二导电型侧电极那样在形成绝缘层之前形成时，n侧电极表面即Al金属要经历绝缘层的蚀刻工序。蚀刻绝缘层时，如上所述，使用氢氟酸系的蚀刻剂的湿蚀刻等是简便的，但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的工序时，对电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高，所以也有可能引入包括氧化的损害。因此，该部分公开的发明中，在形成绝缘层后并且除去了绝缘层的预定的不要的部分后进行第一导电型侧电极的形成，这对于减少对电极的损害是有效的。
如此形成图2-13(图2-2)和图2-14(图2-4)的结构后，为了将各集成型化合物半导体发光装置分成一个一个的，使用装置间分离槽，利用金刚石划线对基板实施造伤、利用激光器划线对基板材料的一部分实施烧蚀。
进行装置间分离工序时，装置间分离槽没有一切的薄膜结晶层的情况下(图2-13和图2-14的结构与此相当)，没有对薄膜结晶层引入处理损害。另外，如图2-13和图2-14所示，划线区域不存在绝缘层的情况下，划线时不会产生绝缘层的剥离等。
另外，存在装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况(例如以与发光单元间分离槽同等的深度使槽形成到光学结合层的中途的情况)，这种情况下，也使用装置间分离槽，利用金刚石划线对基板实施造伤、利用激光器划线对基板材料的一部分实施烧蚀。
造伤(划线)结束后，截断工序中，优选将集成型化合物半导体发光装置分割成一个个的装置，优选通过焊料材料等将其安装在基台上。
如此操作，制成了图2-1和图2-3所示的集成型化合物半导体发光装置。
该部分公开的发明的制造方法中，在能够有效制造具有光学结合层的有利结构的基础上，如上述说明的那样，优选依次实施薄膜结晶层的形成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序、第二蚀刻工序、第三蚀刻工序)、绝缘层的形成、绝缘层的去除(第二导电型侧电极露出部分和第一电流注入区域的形成、装置间分离槽附近的绝缘层的去除)、第一导电型侧电极的形成，通过该工序顺序，能够得到第二导电型侧电极正下方的薄膜结晶层没有受到损害并且第一导电型侧电极也没有受到损害的发光装置。所以，装置形状反映了工序流程。即，发光装置内部存在第二导电型侧电极、绝缘层、第一导电型侧电极依次层积得到的结构。即，第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜结晶层)相接，其间没有夹着绝缘层，第二导电型侧电极的上部周边存在用绝缘层覆盖的部分，第一导电型侧电极与第一导电型包层(或其他的第一导电型薄膜结晶层)之间，在电极周围部分存在夹着绝缘层的部分。
<<部分C>>
部分C公开的发明涉及下述技术方案。
1.一种集成型化合物半导体发光装置，其是具有2个以上发光单元的集成型化合物半导体发光装置，其特征在于，
上述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
从上述活性层结构观察，主要的光取出方向是上述第一导电型半导体层侧方向，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
上述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
并且，在相对上述第一导电型半导体层的上述主要的光取出方向侧具有光学结合层，且在上述光学结合层的上述主要的光取出方向侧具有缓冲层，所述光学结合层在上述2个以上的发光单元之间是共用设置的，将上述2个以上的发光单元光学结合，使从一个发光单元发出的光分布到其他的发光单元。
2.如上述1所述的发光装置，其特征在于，上述光学结合层是作为上述薄膜结晶层的一部分而共用设置在上述2个以上的发光单元之间的层。
3.如上述1或2所述的发光装置，其特征在于，以noc表示上述光学结合层的平均折射率、以n1表示上述第一导电型半导体层的平均折射率时，满足n1<noc的关系。
4.如上述1～3任一项所述的发光装置，其特征在于，以noc表示上述光学结合层的平均折射率、以nbf表示上述缓冲层的平均折射率时，满足nbf≦noc的关系。
5.如上述1～4任一项所述的发光装置，其特征在于，设上述发光装置的发光波长为λ(nm)、在发光波长下上述光学结合层的平均折射率为noc、第一导电型半导体层的平均折射率为n1、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)时，所选择的toc满足
Figure G2007800240728D00731
6.如上述5所述的发光装置，其特征在于，所选择的toc还满足
Figure G2007800240728D00732
的关系。
7.如上述1～6任一项所述的发光装置，其特征在于，上述光学结合层全体的比电阻ρoc(Ω·cm)满足0.5≦ρoc的关系。
8.如上述1～7任一项所述的发光装置，其特征在于，上述光学结合层为2个以上的层的层积结构。
9.如上述1～8任一项所述的发光装置，其特征在于，对于上述2个以上的发光单元，在相邻接的发光单元之间，从上述薄膜结晶层的表面除去，直到上述光学结合层的界面或，直到上述光学结合层的一部分，从而形成了上述发光单元间分离槽。
10.如上述1～9任一项所述的发光装置，其中，上述发光单元间分离槽的宽度范围为2～300μm。
11.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置从设置在2个以上发光装置之间的装置间分离槽分开，该装置间分离槽一直形成到上述光学结合层的中途。
12.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置从设置在2个以上发光装置之间的装置间分离槽内分开，该装置间分离槽一直形成到上述缓冲层的中途。
13.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置从设置在2个以上发光装置之间的装置间分离槽分开，该装置间分离槽的形成中除去了上述缓冲层。
14.如上述1～13任一项所述的发光装置，其特征在于，该发光装置具有绝缘层，所述绝缘层覆盖上述发光单元间分离槽内的底面和侧面的全部，并且，在上述发光装置的侧面露出的层之中，至少覆盖上述第一导电型半导体层、活性层结构和第二导电型半导体层的侧面，所述绝缘层与上述第一导电型侧电极的主要的光取出方向侧的一部分相接，覆盖与上述第二导电型侧电极的主要的光取出方向相反侧的一部分。
15.如上述14所述的发光装置，其特征在于，该发光装置的侧面存在未形成上述绝缘层的不形成绝缘层区域，并且，上述绝缘层至少覆盖上述第一导电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁。
16.如上述1～15任一项所述的发光装置，其特征在于，上述薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成。
17.如上述1～16任一项所述的发光装置，其特征在于，上述活性层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱层的层数时，B和W满足B＝W+1。
18.如上述14或15所述的发光装置，其特征在于，上述绝缘层是由2个以上的层构成的介电体多层膜。
19.如上述14～18任一项所述的发光装置，其特征在于，用R2表示从上述第一导电型半导体层侧向上述光学结合层垂直入射的该发光装置的发光波长的光在上述光学结合层被反射的反射率，并分别用R12表示从上述第二导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率、用R11表示从第一导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率、用R1q表示从上述活性层结构侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率时，所构成的上述绝缘层满足下述所有的条件，
(式1)R2<R12
(式2)R2<R11
(式3)R2<R1q。
20.如上述1～19任一项所述的发光装置，其特征在于，上述缓冲层的主要的光取出方向的表面不是平坦的。
21.如上述1～20任一项所述的发光装置，其特征在于，在缓冲层的光获取侧具有低反射光学膜，以使在以R3表示从上述光学结合层向缓冲层侧垂直入射的该发光装置的发光波长的光在缓冲层被反射的反射率、以R4表示从上述缓冲层向光获取侧的空间垂直入射的该发光装置的发光波长的光在与空间的界面被反射的反射率时，满足R4<R3。
22.如上述1～21任一项所述的发光装置，其特征在于，第一导电型是n型，第二导电型是p型。
23.如上述1～22任一项所述的发光装置，其特征在于，上述第一导电型侧电极和上述第二导电型侧电极通过金属焊料接合于具有金属面的支持体。
24.如上述23所述的发光装置，其特征在于，上述第一导电型侧电极和上述第二导电型侧电极与上述支持体的金属面的接合是仅通过金属焊料进行的，或者是通过金属焊料和金属焊剂(vamp)进行的。
25.如上述23或24所述的发光装置，其特征在于，上述支持体的母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组成的组。
26.如上述23～25任一项所述的发光装置，其特征在于，上述支持体的发光装置间的分离部分没有形成金属层。
27.一种集成型化合物半导体发光装置的制造方法，其是制造在支持体上具有2个以上的发光单元的集成型化合物半导体发光装置的方法，其特征在于，所述方法具有下述工序：
在基板上依次形成缓冲层和光学结合层的工序；
进行薄膜结晶层的成膜的工序，所述薄膜结晶层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；
在上述第二导电型半导体层的表面形成第二导电型侧电极的工序；
使上述第一导电型半导体层的一部分在表面露出的第一蚀刻工序；
在通过上述第一蚀刻工序露出的第一导电型半导体层的面形成第一导电型侧电极的工序；
第二蚀刻工序，从上述薄膜结晶层表面除去，直到上述光学结合层的界面，或者从上述薄膜结晶层表面除去，直到上述光学结合层的一部分，以形成用于将上述发光单元相互电分离的发光单元间分离槽；
第三蚀刻工序，至少除去上述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽；和
除去上述基板的工序。
28.如上述27所述的方法，其特征在于，在上述除去基板工序之前具有将上述第一导电型侧电极和第二导电型侧电极接合在支持体上的金属面上从而安装于上述支持体的工序。
29.如上述28所述的方法，其特征在于，上述除去基板工序之后具有分离成2个以上发光装置的工序。
30.如上述27～29任一项所述的方法，其特征在于，将上述光学结合层的成膜工序作为上述薄膜结晶层的成膜工序的一部分，并且先于上述第一导电型半导体层的形成进行该工序。
31.如上述27～30任一项所述的方法，其特征在于，以noc表示上述光学结合层的平均折射率、以n1表示上述第一导电型半导体层的平均折射率时，满足n1<noc的关系。
32.如上述27～31任一项所述的方法，其特征在于，以noc表示上述光学结合层的平均折射率、以nbf表示上述缓冲层的平均折射率时，满足nbf≦noc的关系。
33.如上述27～32任一项所述的方法，其特征在于，设上述发光装置的发光波长为λ(nm)、在发光波长下上述光学结合层的平均折射率为noc、第一导电型半导体层的平均折射率为n1、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)时，所选择的toc满足
Figure G2007800240728D0077083232QIETU
。
34.如上述33所述的方法，其特征在于，所选择的toc还满足
Figure G2007800240728D0077083254QIETU
的关系。
35.如上述27～34任一项所述的方法，其特征在于，上述光学结合层全体的比电阻ρoc(Ω·cm)满足0.5≦ρoc的关系。
36.如上述27～35任一项所述的方法，其特征在于，以2个以上的层的层积结构进行上述光学结合层的成膜。
37.如上述27～36任一项所述的方法，其特征在于，与上述第二蚀刻工序同时或者另外进行上述第三蚀刻工序，从上述薄膜结晶层表面蚀刻到上述光学结合层的界面或者蚀刻到除去上述光学结合层的一部分。
38.如上述27～36任一项所述的方法，其特征在于，进行上述第三蚀刻工序，从上述薄膜结晶层表面蚀刻到除去缓冲层的一部分。
39.如上述27～36任一项所述的方法，其特征在于，上述第三蚀刻工序中，蚀刻至少进行到上述基板表面。
40.如上述27～39任一项所述的方法，其特征在于，上述第二和第三蚀刻工序以使用选自由Cl2、BCl3、SiCl4、CCl4和两种以上这些气体的组合组成的组中的气体物质的干蚀刻法进行。
41.如上述40所述的方法，其特征在于，使用经图案化的金属氟化物层作为蚀刻掩模。
42.如上述41所述的方法，其特征在于，上述金属氟化物层选自由SrF2、AlF3、MgF2、BaF2、CaF2和这些物质的组合组成的组。
43.如上述27～42任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，并且在形成上述第一导电型侧电极的工序之前还具有形成绝缘层的工序。
44.如上述43所述的方法，其特征在于，形成上述绝缘层的工序在第一～第三蚀刻工序之后进行。
45.如上述27～36任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，
上述第三蚀刻工序中，以从表面到除去上述光学结合层的至少一部分或者到除去上述缓冲层的至少一部分的深度进行蚀刻，形成上述装置间分离槽，
并且，在第一～第三蚀刻工序之后、形成上述第一导电型侧电极的工序之前，还具有：形成绝缘层的工序；和
在上述装置间分离槽内，除去在槽底面堆积的绝缘层的一部分，形成划线区域的工序。
46.如上述27～36任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，
上述第三蚀刻工序中，以从表面到除去上述光学结合层的至少一部分的深度、从表面到除去上述缓冲层的至少一部分的深度或者从表面至少达到上述基板的深度进行蚀刻，形成上述装置间分离槽，
并且，在第一～第三蚀刻工序之后、形成上述第一导电型侧电极的工序之前，还具有：形成绝缘层的工序；和
在上述装置间分离槽内，将槽底面堆积的绝缘层的全部和形成在上述装置间分离槽的侧壁的绝缘层之中的上述槽底面侧的一部分除去的工序。
47.如上述45所述的方法，其特征在于，同时实施上述第二、第三蚀刻工序，进行蚀刻，直至蚀刻到上述光学结合层的界面，或直至除去光学结合层的一部分，从而形成上述装置间分离槽。
48.如上述46所述的方法，其特征在于，同时实施上述第二、第三蚀刻工序，进行蚀刻，直至蚀刻到上述光学结合层的界面，或直至除去光学结合层的一部分，从而形成上述装置间分离槽。
49.如上述27～48任一项所述的方法，其特征在于，进行上述除去基板的工序时，从上述基板侧照射对上述基板透明但被上述缓冲层吸收的波长的光，将上述缓冲层的一部分分解，使上述基板与上述缓冲层在两者的界面发生剥离。
50.如上述28所述的方法，其特征在于，通过金属焊料进行上述第一导电型侧电极和第二导电型侧电极与上述支持体上的金属面的接合。
51.如上述28或50所述的方法，其特征在于，上述支持体的母材选自由金属、AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组成的组。
52.如上述27～51任一项所述的方法，其特征在于，上述基板选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3和MgO组成的组。
通过该部分公开的发明，能够提供能大面积面光源发光的集成型化合物半导体发光装置，其发光强度的面内均匀性优异。还可提供一种装置，即使对于每个发光单元来说显示出了发光强度多少有一些偏差的劣化，也能确保高的面内均匀性，并且能够持续确保高的面内均匀性。
特别是即使发光装置的面积大于数cm2，也能实现发光强度的均匀性比较高的面方式的蓝色或紫外发光。另外，本发明涉及一种倒装芯片型发光元件，其中，从基板侧获取光，p侧、n侧的电极均配置在与光获取侧的相反侧，电流的导入不使用金属线等，可以用焊料等在具有金属配线且散热性好的基台等上熔接p侧、n侧电极，装载元件，所以能够确保充分的散热性和高的光取出效率。
本发明中，发光单元彼此电分离且通过光学结合层光学结合，所以在某个发光单元的量子阱层发出的光也分布到了其他的发光单元部分。因此，本发明的发光装置在以往构成中辉度发生降低的发光单元之间也有光被放射出来，所以得到了均匀性比较高的面发光。另外，发光单元之间即使发光强度有偏差或者表现出一些存在偏差的劣化情况，因为有光学结合层的存在，所以面内发光强度的均匀性高。并且，即使在一个发光单元发生了不良情况而不能点亮的情况下，因为在不良发光单元的正上方确保了一定程度的发光强度，所以面均匀性也良好。
另外，由于该部分公开的发明在主要的光取出方向不存在基板，所以其还同时具有下述的优点。例如对于由GaN系材料、InGaN系材料、AlGaN系材料、InAlGaN系材料、InAlGaBN系材料等材料的任一材料通过普通的MOCVD法在C+蓝宝石基板上构成的半导体发光元件来说，通常这些材料的蓝宝石基板面侧是氮面，这些材料的成长方向是Ga面。此处，通常Ga面是不易进行化学蚀刻等的面，难以实施用于提高光取出效率的粗面化等，而氮面能够比较容易地进行化学蚀刻，因此，能够进行粗面化等。与此相对，存在基板的情况下，代表性的蓝宝石等基板基本不能进行化学蚀刻。因而，该部分公开的发明中，剥离蓝宝石基板等，其后对露出的氮面进行化学蚀刻，由此能够容易地进行粗面化，从而能够容易地提高发光装置的发光效率等。
〔部分C的发明的实施方式的说明〕
下面对该部分的发明进行更详细的说明。
图3-1中给出了该部分公开的发明的集成型化合物半导体发光装置(以下简称为发光装置)的一例。另外，图3-2中给出了制作过程中发光装置的形状，为了更详细地说明图3-1的发光装置的结构，也参照图3-2进行说明。此处，如图3-1、图3-2所示，给出了通过3个发光单元11构成了1个发光装置10的例子，但对集成的个数没有特别限定，可以在所提供的一个基板内设定适当的个数。例如可以集成2个，并且可以集成超过500个。此处，优选25～200个，并且优选2维排列。
该部分公开的发明中，一个发光单元如图所示那样至少具有化合物半导体薄膜结晶层、第二导电型侧电极27以及第一导电型侧电极28，所述化合物半导体薄膜结晶层具有包含第一导电型包层24的第一导电型半导体层、包含第二导电型包层26的第二导电型半导体层、和夹在上述第一和第二导电型半导体层之间的活性层结构25。如图所示，发光单元间分离槽12将集成型化合物半导体发光装置10内的发光单元11划分开，但光学结合层23在发光单元之间是共用设置的。另外，制造过程中，最先成膜在基板21上的缓冲层22在发光单元之间也是共用的。
该例子中，在第二导电型包层26的表面的一部分设置了第二导电型侧电极27，第二导电型包层26与第二导电型侧电极27的接触部分形成了第二电流注入区域35。并且，在这种第二导电型包层、活性层结构的一部分、第一导电型包层的一部分被除去了的构成下，与在除去了这些部分的位置露出的第一导电型包层24相接地设置第一导电型侧电极28，由此形成了第二导电型侧电极27和第一导电型侧电极28相对基板设置在同侧的构成。
该部分公开的发明中，发光单元11通过发光单元间分离槽12而相互电分离。即，发光单元间分离槽12截断了薄膜结晶层中导电性高的层，发光单元之间没有实质性电结合。此外，该部分公开的发明中，1个发光单元内的发光点(独立的发光部)是1个。
另一方面，该部分公开的发明中，光学结合层23在发光单元之间共用存在，发光单元形成光学结合的状态。即，由于在光学结合层的适度传播和放射(漏出)，从某一个发光单元放射出的光也传到了其他单元部分，并不是仅局部存在于一个发光单元部分，也传到了其他发光单元部分。因此，发光单元间分离槽12需要到达光学结合层的界面，或者如图3-1所示那样，以光学结合层未被截断的状态到达光学结合层的中途。因此，光学结合层实质是绝缘性的，并且为了实现层内适度的导波功能，以折射率相对较高的材料构成该光学结合层，具体见下文。
另外，该部分公开的发明中，发光单元间分离槽的宽度优选为2～300μm、进一步优选为5～50μm、最优选为8～15μm。发光单元间分离槽的宽度小时，面发光的均匀性与光学结合层同时得到了改善。
图3-2还示出了与中央的发光装置10邻接的其他发光装置的一部分。如制造过程中所述，在同一基板21上形成各个发光装置10，这些发光装置10由装置间分离槽13分开。图3-1所示的完成的发光装置相当于通过金属焊料42将图3-2的中的1个发光装置10的第二导电型侧电极27和第一导电型侧电极28分别连接到支持体40上的金属面41而形成的结构。制造方法的一例见下文。
图3-2的例子中，除去薄膜结晶层直至到达基板而形成了装置间分离槽13，这是装置间分离槽的优选形态之一。另一方面，装置间分离槽还优选形成到光学结合层和缓冲层的合层中途的形态，这些情况下，均能容易地在相对于光学结合层位于活性层结构侧的导电性高的层的侧壁形成绝缘层。
该部分公开的发明的发光装置中，绝缘层30覆盖包括薄膜结晶层22～26的表面、侧壁等的露出部分的大部分，另外，图3-1的发光装置的侧壁部分的绝缘层形状，即发光装置未被分离的图3-2的状态下的装置间分离槽13中的绝缘层形状，可以有几种形态。任一种形态下，均优选绝缘层不接触基板，将发光装置分开前，在划分发光装置的装置间分离槽13中有不存在绝缘层的部分。并且优选从不存在绝缘膜的部分将发光装置之间分开。其结果是，本发明的发光装置的优选形状下，覆盖侧壁的绝缘层未到达缓冲层的光获取面侧界面。绝缘层的优选形态的具体例如下所示。
该部分公开的发明的一形态中，如图3-2所示，绝缘层30并没有覆盖装置间分离槽13的槽内的全部表面，在基板面(即槽底面)和接近基板的槽侧壁部分未形成绝缘层30，存在不形成绝缘层的部分15。该结构中，不存在附着于基板21的绝缘层30，所以通过例如剥离来除去基板21时，不存在绝缘层产生剥离等的可能性，因而是最优选的。所得到的发光装置中，如图3-1的B部分所示，绝缘层30未到达基板面，存在不形成绝缘层的部分15。呈该形状的装置中，保证了绝缘层不发生剥离，所以即使存在焊料的包绕，也不会损害发光装置的功能，该装置的可靠性高。
该图3-1中，露出到缓冲层22的壁面的全部和光学结合层23的壁面的一部分，但也可以覆盖光学结合层的侧壁，露出缓冲层的侧壁的一部分(参照图3-11)。露出的部分优选是没有掺杂的非掺杂层。露出的是绝缘性高的材料时，该装置的可靠性高。
另外，装置间分离槽一直形成到光学结合层和缓冲层的合层中途的情况下，得到了下述形状的发光装置。首先，在装置间分离槽一直形成到光学结合层23中途的情况下，例如如图3-13和图3-14所示，光学结合层23和缓冲层22一直存在到发光装置端部，缓冲层的壁面全部露出，光学结合层中存在基于装置间分离槽的底面的阶梯差，光学结合层的侧壁具有与缓冲层的侧壁一致的未被绝缘层覆盖的部分和从发光装置端向内侧偏移了的侧壁部分(装置间分离槽的侧壁)。图3-13的例子中，绝缘层30如图3-13中的C部分所示那样，从离开光学结合层23的端部的槽底面的位置开始，覆盖分离槽底面部分和分离槽的侧壁部分。该形态与图3-2中装置间分离槽截止到光学结合层23中途的形状对应，其中除去堆积在光学结合层的槽底面的绝缘层的一部分，形成划线区域，从划线区域将装置分离。另外，图3-14的例子与图3-1和图3-2中将装置间分离槽在光学结合层23的中途截止的形态对应，如图3-14的D部分所示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
其次，在装置间分离槽一直形成到缓冲层22中途的情况下，例如如图3-15和图3-16所示，缓冲层22一直存在到发光装置端部，缓冲层中存在基于装置间分离槽的底面的阶梯差，缓冲层的侧壁具有未被绝缘层覆盖的部分(装置端部分)和从发光装置端向内侧偏移了的侧壁部分(装置间分离槽的侧壁)。图3-15的例子中，绝缘层30如图3-15中的E部分所示那样，从离开缓冲层22的端部的槽底面的位置开始，覆盖分离槽底面部分和分离槽的侧壁部分，并且覆盖光学结合层23的侧壁(装置间分离槽的侧壁)。该形态与图3-2中装置间分离槽在缓冲层22的中途截止的形状对应，其中除去堆积在缓冲层的槽底面的绝缘层的一部分，形成划线区域，从划线区域将装置分离。图3-16的例子与图3-1和图3-2中将装置间分离槽在缓冲层22的中途截止的形态对应，如图3-16的F部分所示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
如这些例子所示，即使在装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况下，呈覆盖侧壁的绝缘层未到达发光装置的端部的形状的装置也保证了绝缘层不发生剥离，另外，由于是用绝缘性高的材料构成露出的层，所以该装置与图3-1的形态的发光装置相同，是可靠性高的装置。
另外，本发明的发光装置中，如图3-1所示，绝缘层30与第一导电型侧电极28的主要的光取出方向侧的一部分相接，即第一导电型侧电极28和第一导电型半导体层(图中为第一导电型包层24)的接触部分的周围存在夹着绝缘层的部分；和绝缘层30覆盖第二导电型侧电极27的与主要的光取出方向相反侧的一部分，即存在绝缘层覆盖第二导电型侧电极27的周围的部分并且在第二导电型侧电极27和第二导电型半导体层(图中为第二导电型包层26)之间不存在绝缘层。该形态意味着在形成第二导电型侧电极27之后形成绝缘层30，绝缘层30形成之后，形成第一导电型侧电极28。遵照这样的顺序的制造方法将在后面叙述，由于对第二导电型包层26等第二导电型半导体层的损害少，并且对第一导电型侧电极的损害少，所以该方法能够得到高效率的发光装置。即意味着具有这样的结构的发光装置具有高效率。
并且，第二导电型侧电极27的尺寸与第二电流注入区域35相同，但优选第二导电型侧电极的露出面37(第二导电型侧电极露出部分)的尺寸小于第二电流注入区域35的尺寸。另外，在覆盖第一导电型包层24的表面的绝缘层30的一部分设有第一导电型侧电极28与第一导电型包层24接触用的开口，这部分成为了第一电流注入区域36。优选使第一导电型侧电极28的面积大于第一电流注入区域。
另外，还优选第二导电型侧电极和第一导电型侧电极在空间上没有重叠。
下面对构成装置的各部件和结构进行更详细的说明。
<基板>
该部分公开的发明中，基板选择能够使半导体层在其上成长的基板并使用最后能够除去的基板。基板不必是透明的，但优选在制造工序中利用激光脱粘合来剥离基板时透过该特定波长的激光。还优选该基板是电绝缘性基板。这是因为，制造工序中，对导电性基板来说，同样通过激光脱粘合法来剥离基板时，由于其自由电子导致产生吸收等，因此难以采用这样的基板剥离方法。为了使例如InAlGaN系发光材料或InAlBGaN系材料在其上进行薄膜结晶成长，作为具体的材料，优选从蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3、和MgO中选择，特别优选蓝宝石、GaN、ZnO基板。特别是使用GaN基板时，从电阻的观点和结晶性的角度出发，优选使用未掺杂基板的情况下，该Si的掺杂浓度为3×1017cm-3以下，更优选为1×1017cm-3以下。另外，除去基板时，如果以化学蚀刻为前提，优选能够容易地用盐酸除去的ZnO。
该部分公开的发明所使用的基板可以是所谓完全根据面指数确定的最佳基板，从控制薄膜结晶成长时的结晶性方面考虑，还可以是所谓的偏角度基板(miss oriented substrate)。偏角度基板具有促进台阶流模式下的良好的结晶成长的效果，所以在元件的形态改善方面有效，被广泛用作基板。例如使用蓝宝石的c+面基板作为InAlGaN系材料的结晶成长用基板时，优选使用在m+方向倾斜0.2度左右的面。作为偏角度基板，通常广泛使用的是带有0.1～0.2度左右的微小倾斜的偏角度基板，但对于形成在蓝宝石上的InAlGaN系材料来说，为了消除由施加在活性层结构内作为发光点的量子阱层的压电效果引起的电场，也可以带有较大的偏角度。
为了利用MOCVD、MBE等结晶成长技术制造集成型化合物半导体发光装置，可以预先对基板实施化学蚀刻、热处理等。另外，基于后述的与缓冲层的关系，有意地制成了带有凹凸的基板，因此可以不将在薄膜结晶层与基板的界面产生的贯通转移导入发光元件或者后述的发光单元的活性层附近。
作为基板的厚度，该部分公开的发明的1个形态中，装置制作初期通常为250～700μm左右，通常要确保半导体发光装置的结晶成长、元件制作工序的机械强度。使用基板，成长了必要的半导体层后，通过例如研磨、蚀刻或激光脱粘合等除去基板。
<缓冲层>
形成缓冲层22的目的是在基板上主要进行薄膜结晶成长，进行薄膜结晶成长时，抑制转移、缓和基板结晶的不完全性、减轻基板结晶和所期望的薄膜结晶成长层的各种相互不协调等。
该部分公开的发明优选的形态是使用InAlGaN系材料、InAlBGaN系材料、InGaN系材料、AlGaN系材料、GaN系材料等在异种基板上进行薄膜结晶成长，此时，不必确保与基板的晶格常数匹配，所以缓冲层是特别重要的。例如，利用有机金属气相成长法(MOVPE法)进行后述的光学结合层以后的薄膜结晶成长层成长时，可以使用在600℃附近的低温成长AlN层作为缓冲层，或者使用在500℃附近形成的低温成长GaN层。另外，还可以使用在800℃～1000℃左右的高温成长的AlN、GaN、AlGaN、InAlGaN、InAlBGaN等。这些层通常较薄，厚度为5～40nm左右。
缓冲层22不必一定是单一的层，为了进一步改善结晶性，可以在低温成长的GaN缓冲层之上具有数微米左右的在1000℃左右的温度成长的未实施掺杂的GaN层。实际上通常具有厚膜的厚度为0.5～7μm左右的缓冲层。该部分公开的发明中，缓冲层在化合物半导体发光装置内的发光单元之间共用存在，所以优选不具有进行了掺杂的层。但是，基于结晶性等观点而在缓冲层内具有进行了掺杂的层时，掺杂层成长后，需要进一步形成未掺杂层，以便能够确保发光单元之间的完全电绝缘。另外，还可在缓冲层内层积形成掺杂层和未掺杂层。
另外，关于缓冲层的形成，还可使用横向成长技术(ELO)，其是所谓的微通道外延中的一种技术，由此能够大幅降低蓝宝石等基板与InAlGaN系材料之间发生的贯通转移的密度。另外，使用在基板的表面实施了凹凸加工的加工基板时，可以在进行横向成长时消减位错的一部分，并优选将这样的基板和缓冲层的组合应用于该部分公开的发明。另外，此时还具有通过基板上形成的凹凸而提高了光取出效率的效果，所以是优选的。
该部分公开的发明中，缓冲层是各发光单元之间的共用层，所以其可以与后述的光学结合层形成一体，以实现发光单元之间的光学结合。另外，此时，必须不妨碍各发光单元之间的电绝缘。另外，缓冲层的一部分或全部还可以兼作光学结合层。
该部分公开的发明中，为了将光封闭在后述的光学结合层进行导波，缓冲层在发光装置的发光波长下的折射率为光学结合层的平均折射率以下，并优选小于光学结合层的平均折射率。优选以λ(nm)表示发光装置的发光波长、以nbf表示缓冲层的平均折射率时，缓冲层的物理厚度大于4λ/nbf。
另外，由于在制造工序中除去了基板，所以该部分公开的发明的一形态中，缓冲层的表面成为了主要的光获取面。作为后述那样剥离基板的一种方法，可以举出使用对基板透明但缓冲层有吸收的光，对缓冲层的一部分进行光学分解，从而剥离基板的方法。采用这种方法的情况下，选择适合该方法的材料。例如基板为蓝宝石、缓冲层为GaN的情况下，可以实施激光脱粘合，从没有进行薄膜结晶成长的基板侧照射具有248nm的振荡波长的准分子激光，将缓冲层的GaN分解成金属Ga和氮，从而剥离基板。
该部分公开的发明中，由于主要的光取出方向不存在基板，所以优选在缓冲层的主要的光取出方向的面形成所谓的低反射涂布层或者低反射光学膜。这样能够抑制由缓冲层-空气界面的折射率差引起的反射，实现高功率化、元件的高效率化。此处，优选在缓冲层的光获取侧具有低反射光学膜，以使以R3表示从后述的光学结合层向缓冲层侧垂直入射的该发光装置的发光波长的光在缓冲层被反射的反射率、以R4表示从上述缓冲层向光获取侧的空间垂直入射的该发光装置的发光波长的光在与空间的界面被反射的反射率时满足R4<R3。例如缓冲层是GaN的情况下，优选使用Al2O3等作为低反射涂布膜。这是由于，相对于在元件的发光波长下的缓冲层的折射率nbf，优选低反射涂布膜的折射率接近
Figure G2007800240728D0087083729QIETU
，所以Al2O3的折射率接近GaN的折射率的平方根。
该部分公开的发明中，缓冲层的主要的光取出方向的面优选是非平坦的面或粗面。由此能高效率地获取在量子阱层内发出的光，这在元件的高功率化、高效率化的观点方面是优选的。另外，设元件的发光波长为λ(nm)时，对于缓冲层的粗面的程度，优选平均粗糙度Ra(nm)满足λ/5(nm)<Ra(nm)<10×λ(nm)，更优选满足λ/2(nm)<Ra(nm)<2×λ(nm)。
该部分公开的发明中，缓冲层的至少一部分在装置端露出。所以，优选至少将露出部分制成未掺杂部分，因为这样能够抑制装置安装时由焊料等引起的绝缘不良。
<光学结合层>
该部分公开的发明的光学结合层是实现构成发光装置的发光单元之间的光学结合的层，并且其是不妨碍集成型半导体发光装置内存在的发光单元之间的电绝缘的层。
光学结合层23优选由化合物半导体层形成，优选如图3-1、图3-2所示，其存在于缓冲层和第一导电型半导体层(图中为第一导电型包层)之间。另外，对成膜方法没有特别限制，为了简便地制作集成型半导体发光装置，优选采用薄膜结晶成长技术与其他的薄膜结晶层同时制作光学结合层23。
该部分公开的发明中，对光学结合层的折射率进行选择，以使至少在层内产生光的封闭，即，使得光的分布密度提高。所以，优选光学结合层的平均折射率(noc)大于第一导电型包层的平均折射率。特别优选其大于存在于光学结合层和活性层结构之间的第一导电型半导体层的平均折射率。另外，还优选光学结合层的平均折射率(noc)为缓冲层的平均折射率(nbf)以上即nbf≦noc，特别是其大于缓冲层的平均折射率即nbf<noc。另外，对于基于InAlGaN系等III—V族氮化物的发光装置来说，还优选构成光学结合层的材料在不吸收从活性层结构发出的光的程度上含有In、Al，从提高折射率的观点出发，特别优选含有In。
另外，光学结合层不必是单层，可以由2个以上的层构成。由2个以上的层构成时，例如AlGaN、InGaN、InAlGaN和GaN等的层可以存在2个以上，也可以是超晶格结构。
此处，各层的平均折射率(nav)是构成该层的n种材料各自的折射率(nx)与该材料的物理厚度(tx)的积的总和除以整体厚度得到的值，通过nav＝(n1×t1+n2×t2+···+nn×tn)/(t1+t2+···tn)进行计算。
另外，在某些结构下，光学结合层会体现引发对光散射、多重反射、薄膜干涉等的效果，利用这些效果，也能提高发光装置整体的光获取面的均匀性。
作为光学结合层的例子，例如活性层结构具有组成为InaGa1-aN的量子阱层、发光波长为460nm、第一导电型包层为n-GaN、缓冲层为未掺杂GaN、基板为蓝宝石的情况下，可以使用单层未掺杂GaN作为光学结合层。此外，通常半导体材料在对该材料透明的波长下的折射率随载流子浓度增高而变小。
另外，活性层结构具有组成为InaGa1-aN的量子阱层、其发光波长为460nm、第一导电型包层由n-GaN和n-AlGaN层构成、缓冲层为未掺杂GaN和Si掺杂GaN的层积结构、基板是蓝宝石的情况下，可以使用单层未掺杂GaN作为光学结合层。此外，通常半导体材料在对该材料透明的波长下的折射率随载流子浓度增高而变小。
另外，在活性层结构具有组成为InaGa1-aN的量子阱层、其发光波长为460nm、第一导电型包层由n-GaN和n-AlGaN层构成、缓冲层是未掺杂GaN和Si掺杂GaN的层积结构、基板是Si掺杂GaN的情况下，作为光学结合层，可以使用多层结构等，该多层结构具有期望厚度和期望数量的InbGa1-bN，这种InbGa1-bN的组成对厚膜的未掺杂GaN中的发光波长是透明的。此外，通常半导体材料在对该材料透明的波长下的折射率随载流子浓度增高而变小。
这些结构中，有时更优选光学结合层含有InbGa1-bN和IncAldGa1-c-dN等材料，通过适当选择其组成中的b、c、d和厚度等，可以使其在460nm透明，并且使折射率大于第一导电型半导体层有时含有的n-GaN的折射率、缓冲层有时含有的未掺杂GaN的折射率、基板有时含有的蓝宝石的折射率，所以能够用作光学结合层，这些结构还可以是单层，也可以制成从这些结构和未掺杂GaN层中选择的2层以上的层积结构使用。
另外，光学结合层还优选具有由InGaN层和GaN层构成的超晶格或量子阱结构，所述InGaN层中设定了In组成和InGaN层的厚度，从而不吸收化合物半导体发光元件的发光波长。
另外，对于光学结合层来说，同样重要的是，选择其厚度，以接受从各发光单元发出的光的一部分，从而作为将光在发光单元相互传播的多模光导波路发挥作用。
在此以toc(nm)表示光学结合层的物理厚度、以λ(nm)表示发光装置的发光波长、以noc表示光学结合层的平均折射率、以n1表示第一导电型半导体层的平均折射率、将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)。此时，将光学结合层视为以第一导电型半导体层的平均折射率夹着的对称平板(スラブ)导波路的话，只要标准化频率为π/2以上，就满足了该导波路成为多模导波路的条件，所以优选所选择的toc满足
Figure G2007800240728D0090083954QIETU
。更优选是具有较厚的厚度的导波路，所以优选所选择的toc还满足
Figure G2007800240728D0090084009QIETU
的关系。
该条件与折射率条件均是将光封闭在光学结合层的优选条件。具体地说，例如波长460nm下，光学结合层的平均折射率为2.50、第一导电型半导体层的平均折射率为2.499时，优选光学结合层的厚度为约3.3μm以上。
如此实现了光的封闭，由此发光单元之间的光学结合增强，集成型化合物半导体发光装置容易实现均匀的发光。于是，在发光单元间分离槽部分也存在光学结合层，所以在发光单元间分离槽附近也可以得到比较均匀的发光。
此外，将光严密地封闭在光学结合层时，集成型化合物半导体发光装置的发光均匀性提高，但是变得不易获取光，因此优选适当选择光学结合层的厚度、材料、结构、构成、折射率等，在具有一定程度漏出的情况下产生导波。特别是关于其厚度，将光学结合层的厚度极厚，过度地封闭导波路的光，这也不是优选的，例如，其上限优选为30μm以下，更优选为10μm以下，最优选为5μm以下。
另外，光学结合层对各发光单元是共用存在的，但必须选择材料，以免妨碍各发光单元之间的电绝缘。例如发光装置内所有的发光单元电结合的情况下，发光单元(一对pn结)中的一个发生劣化时，其影响并不限于劣化的发光单元的光度降低，而是表现为集成型化合物半导体发光装置内全体的电流注入通路的变化。因此，一个发光单元的劣化放大表现为发光装置的特性变动。该部分公开的发明中，光学结合层极优选对材料进行选择以确保各发光单元之间的电绝缘。电绝缘的情况下，即使驱动中有发光单元发生了劣化，其也只是一个发光单元的问题。另外，邻接的发光单元光学结合的情况下，发生了劣化的发光单元部分附近也可期待光学结合层导波来的一定程度的光的输出，避免发光强度极度地降低。因此，比较容易保持包括发生了劣化的部分的发光强度的面内均匀性。
此处，光学结合层具有实质上一个发光单元的劣化等变化不影响其他单元的程度的绝缘性即可，例如层全体的比电阻ρoc(Ω·cm)优选为0.5(Ω·cm)以上。进一步优选为1.0(Ω·cm)以上、更优选为1.5(Ω·cm)以上、最优选为5(Ω·cm)以上。光学结合层未掺杂时比电阻高，所以是优选的，但光学结合层为2个以上的层的情况下，即使存在一部分掺杂的层，只要其在未掺杂层之间，发光单元之间没有电结合，就没有问题。这种情况下，与第一导电型半导体层(例如第一导电型包层)邻接的层具有上述的比电阻即可。另外，对于半导体来说，在对其材料透明的波长区域，即使是同一材料，未掺杂层的折射率通常也比有意进行了掺杂且具有大量的载流子的层的折射率大，从光学特性方面考虑，或者从电特性方面考虑，均优选未掺杂层。
该部分公开的发明中，光学结合层将发光单元彼此光学结合，使光四处分布，与此相对，上述的缓冲层用于在基板上进行结晶成长时减轻各种不协调，所以两者的功能不同。但是，有时同一层同时具有2个功能。另外，光学结合层或缓冲层由2个以上的层构成时，有时一部分的层具有2个功能。此外，即使组成相同，在成长方法、条件不同的情况下，有时也只具有一个方面的功能。
如上所述，该部分公开的发明的发光单元之间存在发光单元间分离槽，该分离槽是以至少截断第一导电型包层的方式形成的。这是因为，通常包层等将载流子注入发光单元内的pn结，所以进行掺杂的情况下，为了确保电绝缘，该部分公开的发明中，必须在各发光单元分离包层。因此，发光单元间分离槽只要到达光学结合层的界面就足够了。但是，由于难以控制，通常该分离槽一直形成到光学结合层中途。
另外，在发光单元间分离槽中露出的薄膜结晶层的侧面优选覆盖有绝缘层。这是因为，将发光装置以芯片倒装方式安装于支持体等时，能够防止由于薄膜结晶层的侧壁等的焊料引起短路等的发生。
<第一导电型半导体层和第一导电型包层>
该部分的发明采用的第一导电型半导体层和第一导电型包层与部分A记载的相同。
<活性层结构>
该部分的发明采用的活性层结构与部分A记载的相同。
<第二导电型半导体层和第二导电型包层>
该部分的发明采用的第二导电型半导体层和第二导电型包层与部分A记载的相同。
<第二导电型侧电极>
该部分的发明采用的第二导电型侧电极与部分A记载的相同。
<第一导电型侧电极>
该部分的发明采用的第一导电型侧电极与部分A记载的相同。
<绝缘层>
该部分的发明采用的绝缘层与部分A记载的相同。
<支持体>
该部分的发光装置中不存在基板，所以支持体所要求的功能多少与部分A说明的基台不同。
支持体40需要起到在基板剥离时作为薄膜结晶层的支持体的作用，另外，非常优选该支持体还具有元件完成后的电流的导入和散热的功能。基于该观点，支持体的母材优选选自由金属、AlN、SiC、金刚石、BN和CuW组成的组。这些材料的散热性优异，能够有效抑制高功率的发光元件所不可避免的散热的问题，所以是优选的。另外，Al2O3、Si、玻璃等的成本低，作为支持体的母材，其利用范围宽，所以是优选的。另外，后述的基板去除时，优选通过激光照射，将薄膜结晶层的一部分分解成金属Ga和氮时，实施湿蚀刻除去金属Ga，并优选此时支持体是不被蚀刻的材质。此外，有可能会对基板本身也进行湿蚀刻，此时，也优选支持体是不被蚀刻的材质。此外，从金属中选择支持体的母材时，优选用具有耐蚀刻性的介电体等覆盖其周围。作为金属母材，优选对发光元件的发光波长的反射率高的材料，并优选Al、Ag等。另外，用介电体等覆盖时，优选以各种CVD法形成的SiNx、SiO2等。
从还同时具有元件完成后的电流的导入和散热的功能的观点出发，支持体优选在母材上具有电流的导入用的电极配线，并且在该电极配线上安装装置的部分，具有适当的用于将发光装置和支持体接合的粘结层。此处，粘结层可以使用含有Ag的糊料、金属焊剂(vamp)等，从散热性的观点出发，非常优选由金属焊料构成粘结层。与含有Ag的糊料、金属焊剂(vamp)等相比，金属焊料能够实现散热性具有绝对优越性的芯片倒装。此处，作为金属焊料，可以举出In、InAg、InSn、SnAg、PbSn、AuSn、AuGe和AuSi等。特别优选AuSn、AuSi、AuGe等高熔点焊料。这是因为，注入大电流以使发光元件超高功率运转时，元件附近的温度上升到200℃左右，因此，焊料材料的熔点方面，更优选具有高于驱动时的元件温度的熔点的金属焊料。另外，有时为了消除芯片倒装时元件的层差，优选在用金属焊料材料填埋其周围的情况下使用焊剂(vamp)进行结合。
另外，该部分公开的发明的集成型化合物半导体发光装置通过自由地改变支持体上的金属配线，能够将一个发光装置内的各发光单元并联连接或串联连接，或者混联连接。
〔部分C公开的发光装置的制造方法〕
下面对该部分公开的发明的集成型化合物半导体发光装置的制造方法进行说明。
该部分公开的发明的制造方法的一例如图3-4所示，首先准备基板21，通过薄膜结晶成长，在其表面依次进行缓冲层22、光学结合层23、第一导电型包层24、活性层结构25和第二导电型包层26的成膜。形成这些薄膜结晶层时，优选采用MOCVD法。但是，也可以用MBE法、PLD法等形成全部的薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合元件的目的等适当变更。另外，薄膜结晶层形成后，可以实施各种处理。此外，本说明书中，所记载的“薄膜结晶成长”包括薄膜结晶层成长后的热处理等。
薄膜结晶层成长之后，为了实现图3-1、图3-2所示的形状，本发明中优选如图3-4所示那样形成第二导电型侧电极27。即，优选早于绝缘层30的形成、或第一电流注入区域36的形成、甚至第一导电型侧电极28的形成，相对于预定的第二电流注入区域35实施第二导电型侧电极27的形成。这是因为，作为优选的形态，第二导电型是p型的情况下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时，GaN系材料中活化率较差的p-GaN包层中的空穴浓度因处理的损害而会降低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形成工序时，在其表面残留了等离子体损害。因此，本发明中，薄膜结晶成长之后，优选先于其他的处理工序(例如后述的第一蚀刻工序、第二蚀刻工序、第三蚀刻工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电型侧电极的形成。
另外，本发明中，第二导电型是p型的情况下，如上所述，以第二导电型侧电极的表面是Au为代表例进行了假设，露出面是Au等比较稳定的金属的情况下，即使经历后面的处理，受到处理损害的可能性也低。从该角度出发，本发明中也优选薄膜结晶成长之后先于其他处理工序实施第二导电型侧电极的形成。
此外，本发明中，形成有第二导电型侧电极的层是第二导电型接触层的情况下，也可以减少对第二导电型半导体层的处理损害。
第二导电型侧电极27的形成时，可以应用溅射、真空淀积等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的剥离法、使用金属掩模等场所选择性的蒸镀等。
形成第二导电型侧电极27之后，如图3-5所示，使第一导电型包层24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。第一蚀刻工序中，其目的是后述的第一导电型侧电极露出用于注入第一导电型的载流子的半导体层，所以薄膜结晶层具有其他的层例如包层为2层的情况下或者存在接触层的情况下，可以连这些层一起蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用公知的干蚀刻，例如以SiNx等氮化物或SiOx等氧化物作为蚀刻掩模，使用Cl2等，利用等离子体蚀刻法进行干蚀刻。但是，优选实施在后述的第二蚀刻工序、第三蚀刻工序详细说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩模，使用Cl2、SiCl4、BCl3、SiCl4等气体，利用等离子体激发干蚀刻进行蚀刻。另外，作为干蚀刻的方法，能生成高密度等离子体的ICP型干蚀刻是最佳的。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但表面由Au等稳定的金属形成的情况下，第二导电型侧电极受到的处理损害变少。
接着，如图3-6所示，通过第二蚀刻工序形成发光单元间分离槽12。与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。通常第一蚀刻工序蚀刻的层的总和为0.5μm左右，但是第二蚀刻工序中，需要蚀刻第一导电型包层24的全部和光学结合层23的一部分，所以其通常为1μm以上，例如1～5μm的范围、或3μm以上的范围例如3～7μm。有时其厚度为3～10μm，甚至有时超过了10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施需要对膜厚厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的SiNx膜。例如在第二干蚀刻工序蚀刻4μm的GaN系材料时，需要厚度超过0.8μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部分。
因此，第二蚀刻工序中，在形成发光单元间分离槽时，优选使用含有金属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡，构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中最优选SrF2。
金属氟化物膜对第一、第二、第三蚀刻工序进行的干蚀刻具有充分的耐性，另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜，同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异，并且是致密的膜，显示出干蚀刻的高耐性，即使对于图案形状来说，侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且是致密的膜，它显示出干蚀刻的高耐性，即使对于图案形状来说，侧壁部分的线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜，但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其除去。特别是像后述那样在半导体层的干蚀刻时，SrF2等掩模曝露在氯等的等离子体中的情况下，与曝露在氯等的等离子体中之前相比，其后实施的掩模层去除时的蚀刻速度具有降低的趋势。因此，从其图案化和最终去除的角度出发，不优选在过度的高温进行金属氟化物的成膜。
首先，设置曝露在半导体层干蚀刻时的等离子体中之前的金属氟化物，由于蚀刻速度像盐酸等蚀刻剂对低温成膜层的蚀刻速度那么快，所以蚀刻快速进行，提高成膜温度时，蚀刻速度降低，蚀刻的进展变慢。成膜温度为300℃以上时，蚀刻速度明显低于对成膜温度为250℃左右的膜的蚀刻速度，在350℃～450℃左右时，均处于非常合适的蚀刻速度范围。但是，成膜温度大于480℃时，蚀刻速度的绝对值过小，该金属氟化物的图案化需要花费过多的时间，并且，在抗蚀掩模层等不发生剥离的条件下有时难以进行图案化。另外，设置了在半导体层的干蚀刻时的等离子体中曝露后的金属氟化物的情况下，去除时用盐酸等进行的湿蚀刻的速度降低，在过高的高温成长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下，进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用图案化得到的掩模(可以层积有SiNx，SiO2等，并使金属氟化物层为表面层)进行干蚀刻。作为干蚀刻的气体物质，优选从Cl2、BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时，金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等的多层掩模。这种情况下，既可以在金属氟化物掩模层的下部的全体均存在SiNx、SiO2等，也可以例如如图3-17所示，SiNx、SiO2等掩模51至少形成在不耐酸的材料上即可，不用在金属氟化物掩模层52的下部的全体均存在SiNx、SiO2等掩模51。
通过这样的第二蚀刻工序，形成了如图3-6所示的发光单元间分离槽。
接着，如图3-7所示，通过第三蚀刻工序形成装置间分离槽13。第三蚀刻工序中，由于对缓冲层、光学结合层都要进行蚀刻，所以与第二蚀刻工序相比，要蚀刻的GaN系材料的厚度极厚，有时达到了5～10μm，并且有时超过了10μm。因此，与第二蚀刻工序中说明的同样，优选使用含有金属氟化物层的掩模进行干蚀刻。其优选条件等(包括多层掩模等)如第二蚀刻工序中所述。
形成装置间分离槽时，需要至少截断第一导电型包层。本发明的优选形态之一如图3-7所示，所形成的装置间分离槽13达到了基板21。这种情况下，装置的分离容易。另外，形成装置间分离槽时，还可以一直蚀刻到基板的一部分。
另一方面，装置间分离槽未到达基板的形态也是优选的形态。例如，装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况下，能够在第一导电型包层的侧壁形成绝缘层，从而能够确保对焊料等的包绕的绝缘性(发光装置制作完成后的形态参见图3-13～图3-16)。这种情况下，优选从侧壁露出的未被绝缘层覆盖的层具有高的绝缘性。将装置间分离槽一直形成到光学结合层的中途的形态下，能够同时实施第二蚀刻工序和第三蚀刻工序，所以具有能够简化工序的优点。
此外，第一蚀刻工序和第二蚀刻工序、第三蚀刻工序先实施哪个工序后实施哪个工序均没有问题。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除去此时的蚀刻掩模的状态下实施第二蚀刻和/或第三蚀刻工序。如图3-17所示，首先，利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀刻，以使第一导电型包层24露出，不除去掩模51，形成基于金属氟化物层的第二和/或第三蚀刻掩模52。然后，在实施第二和/或第三蚀刻工序后，优选利用酸除去掩模52，其后适当除去掩模51。在分别实施第二蚀刻工序和第三蚀刻工序的情况下，第一蚀刻掩模51可以一直存在到两个工序的蚀刻完成。
将所形成的装置分离槽间的最窄部分的宽设为2LWSPT1时，通过截断分开元件时，LWSPT1为20μm以上，例如优选为30μm以上。另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外，LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，需要确保元件制作工序的裕度和划线区域。
第三蚀刻工序之后，如图3-8所示，形成绝缘层30。绝缘层只要是能够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可以采用等离子体CVD法等公知的方法。
接着，如图3-9所示，除去绝缘层30的规定部分，在第二导电型侧电极27上形成绝缘层被去除了的第二导电型侧电极露出部分37、在第一导电型包层上形成绝缘层被去除了的第一电流注入区域36、在装置间分离槽13内形成绝缘层被从基板面和侧壁去除了的不形成绝缘层的部分15。除去第二导电型侧电极27上的绝缘层30时，优选按照第二导电型侧电极的周边部分覆盖有绝缘层的方式实施。即优选第二导电型侧电极露出部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为了防止由焊料材料引起意外的短路等，优选从第二导电型侧电极的周边开始被绝缘层覆盖的宽度中，最窄的部分的宽度设为L2W时，L2W优选为15μm以上。进一步优选为30μm以上、特别优选为100μm以上。绝缘层覆盖的第二导电型侧电极的面积大时，特别能够降低由金属焊料材料引起的与例如第一导电型侧电极等其他的部分的意外短路。另外，L2w通常为2000μm以下，优选为750μm以下。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另外，绝缘层是由SiOx和TiOx构成的介电体多层膜的情况下，可通过Ar离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和不形成绝缘层的部分15的形成可分别进行，但通常同时通过蚀刻形成这些部分。
例如可以通过下述工艺同时除去设置不形成绝缘层的部分15时的槽侧壁的绝缘层的一部分。通过光刻形成具有与装置间分离槽13的面积大致相等或略小的开口的抗蚀掩模，接着，使用能够蚀刻绝缘层的蚀刻剂，实施湿蚀刻，除去装置间分离槽内的基板面上的绝缘层。其后，进一步继续长时间蚀刻，发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀刻剂除去，得到了图3-9所示那样的在装置间分离槽的基板侧不存在绝缘层的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层的侧壁优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与支持体接合用的焊料等附着在侧壁，也不会发生意外的电短路。这样的绝缘层的去除形状是优选的形状，这是因为，特别是发光装置的制造工序中除去基板时，不会与此相伴发生绝缘层意外剥离等不便。此外，在装置间分离槽一直形成到光学结合层和缓冲层的合层中途的情况下，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分的形态(制作例如如图3-14、图3-16的结构)下，以上述工序堆积绝缘膜时，在槽底面堆积，并不是在基板面堆积，虽然在这点上不同，但可采用相同的工序。另外，绝缘层覆盖分离槽底面的一部分和分离槽的侧壁部分的形态(制作例如如图3-13、图3-15的结构的情况)下，在上述的工序，通过适合预定的形状的光刻，准备适当的蚀刻掩模形状，并且不用进行侧蚀，除去堆积在槽底面的绝缘层的一部分，形成划线区域即可。
接着，形成如图3-10所示的第一导电型侧电极28。电极材料与已说明的相同，第一导电型是n型时，优选选自Ti、Al和Mo的任意材料或含有全部Ti、Al和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向相对的方向露出。
电极材料的成膜可应用溅射、真空淀积等各种成膜技术，为了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模等的场所选择性的蒸镀等。此处，为了一定程度地估算形成工艺中的裕度，第一导电型侧电极与绝缘层相接的部分的宽度中，设最窄部分的宽为L1w时，L1w优选为7μm以上，特别优选为9μm以上。另外，L1w通常为500μm以下，优选为100μm以下。通常为5μm以上的情况下，能够确保光刻工序和剥离法的工序裕度。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可以与第一导电型侧接触层相接地形成第一导电型侧电极。
本发明的制造方法中，第一导电型侧电极是通过层积结构形成中的最终阶段制造的，这在减少处理损害的观点方面也是有利的。第一导电型是n型的情况下，优选的形态下，对于n侧电极来说，Al形成该电极材的表面。这种情况下，n侧电极如第二导电型侧电极那样在形成绝缘层之前形成时，n侧电极表面即Al金属要经历绝缘层的蚀刻工序。蚀刻绝缘层时，如上所述，使用氢氟酸系蚀刻剂的湿蚀刻等是简便的，但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的工序时，对电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高，所以也有可能引入包括氧化的损害。所以，本发明中，在形成绝缘层后并且除去了绝缘层的预定的不要的部分后进行第一导电型侧电极的形成，这对于减少对电极的损害是有效的。
如此形成图3-10(图3-2)的结构后，进行除去基板的前准备。通常首先将图3-10所示的结构作为晶片整体，或者将其一部分与支持体40接合。这是因为，薄膜结晶层全体最高也就是15μm左右的厚度，所以剥离基板后，机械强度变得不足，不仅如此，而且剥离基板后，难以承受后面的处理。支持体的材料等如上所述，并且在支持体上的金属面41(电极配线等)用例如金属焊料42进行连接、安装。
此时，本发明的发光装置中，第二导电型侧电极27和第一导电型侧电极28构成空间上相互不重叠的配置，并且第一导电型侧电极比第一电流注入区域大，具有足够的面积，所以能够防止意外的短路和确保高的散热性，因此是优选的。另外，由于除了缓冲层的一部分、特别是未掺杂部分之外，其他的薄膜结晶层的侧壁被绝缘层保护，因此，即使存在焊料的渗出等，薄膜结晶层内例如活性层结构侧壁也不会发生短路等。
接着，将元件接合于支持体后，剥离基板。基板的剥离可以采用研磨、蚀刻、激光脱粘合等所有的方法。对蓝宝石基板进行研磨的情况下，可以使用金刚石等研磨材料除去基板。另外，还可通过干蚀刻除去基板。此外，例如蓝宝石为基板，利用InAlGaN系材料形成了薄膜结晶成长部分的情况下，可以实施激光脱粘合，使用具有透过蓝宝石基板并在例如缓冲层使用的GaN有吸收的248nm的振荡波长的准分子激光，从蓝宝石基板侧将缓冲层的一部分的GaN分解成金属Ga和氮，剥离基板。
另外，使用ZnO和ScAlMgO4等作为基板的情况下，可以使用HCl等蚀刻剂，通过湿蚀刻除去基板。
此处，本发明的优选形态下，基板上不存在与绝缘层相接的部分。所以实施基板剥离时，不会随之产生绝缘层的剥离等。
其后，在与存在装置间分离槽之处对应的分离区域，将发光装置与支持体一同分离，得到单个的发光装置。此处，优选支持体的分离区域不存在金属配线。此处是因为存在金属配线时，难以实施装置间的分离。该部分公开的发明的集成型化合物半导体发光装置通过自由地改变支持体上的金属配线，能够将一个发光装置内的各发光单元并联连接或串联连接，或者混联连接。
根据母材，支持体的分离区域部分的切断可以选择切割、划线、截断等适当的工序。装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况(例如以与发光单元间分离槽同等的深度使槽形成到光学结合层的中途的情况)下，使用装置间分离槽，利用金刚石划线实施造伤、利用激光器划线对光学结合层和/或缓冲层的一部分实施烧蚀等，由此能够容易地实现薄膜结晶成长层部分的发光装置之间的分离。其后，通过切割支持体，分离成各发光装置。有时，发光装置间的分离时，能够通过切割同时分离薄膜结晶成长层和支持体。
如此操作，制成了图3-11所示的发光装置。
该部分公开的发明的制造方法中，在能够有效制造具有光学结合层的有利结构的基础上，如上述说明的那样，优选依次实施薄膜结晶层的形成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序、第二蚀刻工序、第三蚀刻工序)、绝缘层的形成、绝缘层的去除(第二导电型侧电极露出部分和第一电流注入区域的形成、装置间分离槽附近的绝缘层的去除)、第一导电型侧电极的形成，该工序顺序下，不会损害第二导电型侧电极正下方的薄膜结晶层，并且能够得到第一导电型侧电极也没有损害的发光装置。所以，装置形状反映了工序流程。即，发光装置内部存在第二导电型侧电极、绝缘层、第一导电型侧电极依次层积得到的结构。即，第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜结晶层)相接，其间没有夹着绝缘层，第二导电型侧电极的上部周边存在用绝缘层覆盖的部分，第一导电型侧电极与第一导电型包层(或其他的第一导电型薄膜结晶层)之间，在电极周围部分存在夹着绝缘层的部分。
<<部分D>>
部分D公开的发明涉及下述技术方案。
1.一种集成型化合物半导体发光装置，其是具有2个以上发光单元的集成型化合物半导体发光装置，其特征在于，
上述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
从上述活性层结构观察，主要的光取出方向是上述第一导电型半导体层侧方向，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
上述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
在一个发光单元内设置有2个以上的发光点和至少1个上述第一导电型侧电极，所述发光点包括上述活性层结构、上述第二导电型半导体层和上述第二导电型侧电极，一个发光单元内通过上述第一导电型半导体层而电导通，
并且，相对上述第一导电型半导体层在上述主要的光取出方向侧具有光学结合层，且在上述光学结合层的上述主要的光取出方向侧具有缓冲层，所述光学结合层在上述2个以上的发光单元之间是共用设置的，将上述2个以上的发光单元光学结合，使从一个发光单元发出的光分布到其他的发光单元。
2.如上述1所述的发光装置，其特征在于，上述光学结合层是作为上述薄膜结晶层的一部分而共用设置在上述2个以上的发光单元之间的层。
3.如上述1或2所述的发光装置，其特征在于，以noc表示上述光学结合层的平均折射率、以n1表示上述第一导电型半导体层的平均折射率时，满足n1<noc的关系。
4.如上述1～3任一项所述的发光装置，其特征在于，以noc表示上述光学结合层的平均折射率、以nbf表示上述缓冲层的平均折射率时，满足nbf≦noc的关系。
5.如上述1～4任一项所述的发光装置，其特征在于，设上述发光装置的发光波长为λ(nm)、在发光波长下上述光学结合层的平均折射率为noc、第一导电型半导体层的平均折射率为n1、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)时，所选择的toc满足。
6.如上述5所述的发光装置，其特征在于，所选择的toc还满足
Figure G2007800240728D0104084527QIETU
的关系。
7.如上述1～6任一项所述的发光装置，其特征在于，上述光学结合层全体的比电阻ρoc(Ω·cm)满足0.5≦ρoc的关系。
8.如上述1～7任一项所述的发光装置，其特征在于，上述光学结合层为2个以上的层的层积结构。
9.如上述1～8任一项所述的发光装置，其特征在于，对于上述2个以上的发光单元，在相邻接的发光单元之间，从上述薄膜结晶层的表面除去，直到上述光学结合层的界面，或直到上述光学结合层的一部分，从而形成了上述发光单元间分离槽。
10.如上述1～9任一项所述的发光装置，其中，上述发光单元间分离槽的宽度范围为2～300μm。
11.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置从设置在2个以上发光装置之间的装置间分离槽分开，该装置间分离槽一直形成到上述光学结合层的中途。
12.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置从设置在2个以上发光装置之间的装置间分离槽内分开，该装置间分离槽的形成止于上述缓冲层的中途。
13.如上述1～10任一项所述的发光装置，其特征在于，上述发光装置从设置在2个以上发光装置之间的装置间分离槽分开，该装置间分离槽的形成中除去了上述缓冲层。
14.如上述1～13任一项所述的发光装置，其特征在于，该发光装置具有绝缘层，所述绝缘层覆盖上述发光单元间分离槽内的底面和侧面的全部，并且，在上述发光装置的侧面露出的层之中，至少覆盖上述第一导电型半导体层、活性层结构和第二导电型半导体层的侧面，所述绝缘层与上述第一导电型侧电极的主要的光取出方向侧的一部分相接，覆盖与上述第二导电型侧电极的主要的光取出方向相反侧的一部分。
15.如上述14所述的发光装置，其特征在于，在该发光装置的侧面存在未形成上述绝缘层的不形成绝缘层区域，并且，上述绝缘层至少覆盖上述第一导电型半导体层、上述活性层结构和上述第二导电型半导体层的侧壁。
16.如上述1～15任一项所述的发光装置，其特征在于，上述薄膜结晶层由含有V族氮原子的III-V族化合物半导体构成。
17.如上述1～16任一项所述的发光装置，其特征在于，上述活性层结构由量子阱层和阻隔层构成，以B表示阻隔层的层数、W表示量子阱层的层数时，B和W满足B＝W+1。
18.如上述14或15所述的发光装置，其特征在于，上述绝缘层是由2个以上的层构成的介电体多层膜。
19.如上述14～18任一项所述的发光装置，其特征在于，用R2表示从上述第一导电型半导体层侧向上述光学结合层垂直入射的该发光装置的发光波长的光在上述光学结合层被反射的反射率，并分别用R12表示从上述第二导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率、用R11表示从第一导电型半导体层侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率、用Rlq表示从上述活性层结构侧向上述绝缘层垂直入射的该发光装置的发光波长的光在上述绝缘层被反射的反射率时，所构成的上述绝缘层满足下述所有的条件，
(式1)R2<R12
(式2)R2<R11
(式3)R2<R1q。
20.如上述1～19任一项所述的发光装置，其特征在于，上述缓冲层的主要的光取出方向的表面不是平坦的。
21.如上述1～20任一项所述的发光装置，其特征在于，在缓冲层的光获取侧具有低反射光学膜，以使在以R3表示从上述光学结合层向缓冲层侧垂直入射的该发光装置的发光波长的光在缓冲层被反射的反射率、以R4表示从上述缓冲层向光获取侧的空间垂直入射的该发光装置的发光波长的光在与空间的界面被反射的反射率时，满足R4<R3。
22.如上述1～21任一项所述的发光装置，其特征在于，第一导电型是n型，第二导电型是p型。
23.如上述1～22任一项所述的发光装置，其特征在于，上述第一导电型侧电极和上述第二导电型侧电极通过金属焊料接合于具有金属面的支持体。
24.如上述23所述的发光装置，其特征在于，上述第一导电型侧电极和上述第二导电型侧电极与上述支持体的金属面的接合是仅通过金属焊料进行的或者是通过金属焊料和金属焊剂(vamp)进行的。
25.如上述23或24所述的发光装置，其特征在于，上述支持体的母材选自由AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组成的组。
26.如上述23～25任一项所述的发光装置，其特征在于，上述支持体的发光装置间的分离部分没有形成金属层。
27.一种集成型化合物半导体发光装置的制造方法，其是制造在支持体上具有2个以上的发光单元的集成型化合物半导体发光装置的方法，其特征在于，所述方法具有下述工序：
在基板上依次形成缓冲层和光学结合层的工序；
进行薄膜结晶层的成膜的工序，所述薄膜结晶层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；
在上述第二导电型半导体层的表面形成第二导电型侧电极的工序；
第一蚀刻工序，使上述第一导电型半导体层的一部分在表面露出，同时将上述第二导电型半导体层和上述活性层结构截断成2个以上的区域，以形成2个以上包括上述活性层结构、上述第二导电型半导体层和上述第二导电型侧电极的发光点；
在通过上述第一蚀刻工序而露出的第一导电型半导体层的面形成至少1个第一导电型侧电极的工序；
第二蚀刻工序，从上述薄膜结晶层表面除去，直到上述光学结合层的界面，或者从上述薄膜结晶层表面除去，直到上述光学结合层的一部分，以形成用于将上述发光单元相互电分离的发光单元间分离槽；
第三蚀刻工序，至少除去上述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽；和
除去上述基板的工序。
28.如上述27所述的方法，其特征在于，上述除去基板工序之前具有将上述第一导电型侧电极和第二导电型侧电极接合在支持体上的金属面上从而安装于上述支持体的工序。
29.如上述28所述的方法，其特征在于，上述除去基板工序之后具有分离成2个以上发光装置的工序。
30.如上述27～29任一项所述的方法，其特征在于，将上述光学结合层的成膜工序作为上述薄膜结晶层的成膜工序的一部分，并且先于上述第一导电型半导体层的形成进行该工序。
31.如上述27～31任一项所述的方法，其特征在于，以noc表示上述光学结合层的平均折射率、以n1表示上述第一导电型半导体层的平均折射率时，满足n1<noc的关系。
32.如上述27～31任一项所述的方法，其特征在于，以noc表示上述光学结合层的平均折射率、以nbf表示上述缓冲层的平均折射率时，满足nbf≦noc的关系。
33.如上述27～32任一项所述的方法，其特征在于，设上述发光装置的发光波长为λ(nm)、在发光波长下上述光学结合层的平均折射率为noc、第一导电型半导体层的平均折射率为n1、上述光学结合层的物理厚度为toc(nm)，并将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2—(n1)2)/(2×(noc)2)时，所选择的toc满足
Figure G2007800240728D0107084758QIETU
34.如上述33所述的方法，其特征在于，所选择的toc还满足
Figure G2007800240728D0107084817QIETU
的关系。
35.如上述27～34任一项所述的方法，其特征在于，上述光学结合层全体的比电阻ρoc(Ω·cm)满足0.5≦ρoc的关系。
36.如上述27～35任一项所述的方法，其特征在于，以2个以上的层的层积结构进行上述光学结合层的成膜。
37.如上述27～36任一项所述的方法，其特征在于，与上述第二蚀刻工序同时或者另外进行上述第三蚀刻工序，从上述薄膜结晶层表面蚀刻到上述光学结合层的界面或者蚀刻到除去上述光学结合层的一部分。
38.如上述27～36任一项所述的方法，其特征在于，进行上述第三蚀刻工序，从上述薄膜结晶层表面蚀刻到除去缓冲层的一部分。
39.如上述27～36任一项所述的方法，其特征在于，上述第三蚀刻工序中，蚀刻至少进行到上述基板表面。
40.如上述27～39任一项所述的方法，其特征在于，上述第二和第三蚀刻工序以使用选自由Cl2、BCl3、SiCl4、CCl4和两种以上这些气体的组合组成的组中的气体物质的干蚀刻法进行。
41.如上述40所述的方法，其特征在于，使用经图案化的金属氟化物层作为蚀刻掩模。
42.如上述41所述的方法，其特征在于，上述金属氟化物层选自由SrF2、AlF3、MgF2、BaF2、CaF2和这些物质的组合组成的组。
43.如上述27～42任一项所述的方法，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，并且在形成上述第一导电型侧电极的工序之前还具有形成绝缘层的工序。
44.如上述43所述的方法，其特征在于，形成上述绝缘层的工序在第一～第三蚀刻工序之后进行。
45.如上述27～36任一项所述的发光装置，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，
上述第三蚀刻工序中，以从表面到除去上述光学结合层的至少一部分或者除去上述缓冲层的至少一部分的深度进行蚀刻，形成上述装置间分离槽，
并且，在第一～第三蚀刻工序之后、形成上述第一导电型侧电极的工序之前，还具有：形成绝缘层的工序；和
在上述装置间分离槽内，除去在槽底面堆积的绝缘层的一部分，形成划线区域的工序。
46.如上述27～36任一项所述的发光装置，其特征在于，依次进行形成上述第二导电型侧电极的工序、上述第一蚀刻工序和形成上述第一导电型侧电极的工序，
上述第三蚀刻工序中，以从表面到除去上述光学结合层的至少一部分的深度、从表面到除去上述缓冲层的至少一部分的深度或者从表面至少到上述基板的深度进行蚀刻，形成上述装置间分离槽，
并且，在第一～第三蚀刻工序之后、形成上述第一导电型侧电极的工序之前，还具有形成绝缘层的工序；和
在上述装置间分离槽内，将槽底面堆积的绝缘层的全部和形成在上述装置间分离槽的侧壁的绝缘层之中的上述槽底面侧的一部分除去的工序。
47.如上述45所述的方法，其特征在于，同时实施上述第二、第三蚀刻工序，进行蚀刻，直至蚀刻到上述光学结合层的界面，或直至除去光学结合层的一部分，从而形成上述装置间分离槽。
48.如上述46所述的方法，其特征在于，同时实施上述第二、第三蚀刻工序，进行蚀刻，直至蚀刻到上述光学结合层的界面，或直至除去光学结合层的一部分，从而形成上述装置间分离槽。
49.如上述27～48任一项所述的方法，其特征在于，进行上述除去基板的工序时，从上述基板侧照射对上述基板透明但被上述缓冲层吸收的波长的光，将上述缓冲层的一部分分解，在上述基板与上述缓冲层的界面发生剥离。
50.如上述28所述的方法，其特征在于，通过金属焊料进行上述第一导电型侧电极和第二导电型侧电极与上述支持体上的金属面的接合。
51.如上述28或50所述的方法，其特征在于，上述支持体的母材选自由金属、AlN、Al2O3、Si、玻璃、SiC、金刚石、BN和CuW组成的组。
52.如上述27～51任一项所述的方法，其特征在于，上述基板选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3和MgO组成的组。
通过该部分公开的发明，能够提供能大面积面光源发光的集成型化合物半导体发光装置，其发光强度的面内均匀性优异。另外，还可提供一种装置，即使对于每个发光单元来说显示出了发光强度多少有一些偏差的劣化，也能确保高的面内均匀性，并且能够持续确保高的面内均匀性。
特别是即使发光装置的面积大于数cm2，也能实现发光强度的均匀性比较高的面方式的蓝色或紫外发光。另外，本发明涉及一种倒装芯片型发光元件，其中，从基板侧获取光，p侧、n侧的电极均配置在与光获取侧的相反侧，电流的导入不使用金属线等，可以用焊料等在具有金属配线且散热性好的基台等上熔接p侧、n侧电极，装载元件，所以能够确保充分的散热性和高的光取出效率。
该部分公开的发明中，发光单元彼此电分离，并且通过光学结合层光学结合，所以在某个发光单元的量子阱层发出的光也分布到了其他的发光单元部分。因此，本发明的发光装置在以往构成中辉度发生降低的发光单元之间也有光被放射出来，所以得到了均匀性比较高的面发光。另外，发光单元之间即使发光强度有偏差或者表现出一些存在偏差的劣化情况，因为有光学结合层的存在，所以面内发光强度的均匀性高。并且，即使在一个发光单元发生了不良情况而不能点亮的情况下，因为在不良发光单元的正上方确保了一定程度的发光强度，所以面均匀性也良好。
另外，由于该部分公开的发明在主要的光取出方向不存在基板，所以其还同时具有下述的优点。例如对于由GaN系材料、InGaN系材料、AlGaN系材料、InAlGaN系材料、InAlGaBN系材料等材料通过普通的MOCVD法在C+蓝宝石基板上构成的半导体发光元件来说，通常这些材料的蓝宝石基板面侧是氮面，这些材料的成长方向是Ga面。此处，通常Ga面是不易进行化学蚀刻等的面，难以实施用于提高光取出效率的粗面化等，而氮面能够比较容易地进行化学蚀刻，因此，能够进行粗面化等。与此相对，存在基板的情况下，代表性的蓝宝石等基板基本不能进行化学蚀刻。因而，该部分公开的发明中，剥离蓝宝石基板等，其后对露出的氮面进行化学蚀刻，由此能够容易地进行粗面化，从而能够容易地提高发光装置的发光效率等。
另外，该部分公开的发明中的发光装置不是仅电结合的发光点的集成，其特征还在于电分离的发光单元中具有适当数量的发光点。即，发光装置整体仅由电结合的发光点形成的情况下，1个发光点的劣化导致装置全体的电流注入通路变化，影响发光装置全体的发光强度的均匀性等。但是，1个发光单元内具有2个以上的适当数量的发光点时，该劣化对电学方面的影响仅限于该发光单元内。另外，如上所述，发光单元之间是光学结合的，所以1个发光点的劣化即含有该发光点的某个发光单元的劣化容易得到不受电影响的周边的发光单元的光学补偿，所以是优选的。
〔部分D的发明的实施方式的说明〕
下面对该部分的发明进行更详细的说明。
图4-1中给出了该部分公开的发明的集成型化合物半导体发光装置(以下简称为发光装置)的一例。另外，还参照示出制作中途的形状的图4-2进行了说明，以更详细地说明图4-1的发光装置的结构。此处，如图4-1、图4-2所示，给出了1个发光单元11中存在3个发光点17，由4个发光单元11构成1个发光装置10的例子。但是，对1个发光单元11中存在的发光点的个数和发光单元集成的个数没有特别限定，可以在所提供的一个基板内设定适当的个数。发光单元集成的个数方面，例如可以集成2个，并且可以集成超过500个。此处，优选25～200个，并且优选2维排列。另外，对一个发光单元内存在的发光点的个数也没有特别限定，例如可以集成2个，并且可以集成超过500个。此处，优选为5～100个，进一步优选为10个～50个，并优选2维排列。
该部分公开的发明中，一个发光单元如图所示那样至少具有化合物半导体薄膜结晶层、第二导电型侧电极27以及第一导电型侧电极28，所述化合物半导体薄膜结晶层具有包含第一导电型包层24的第一导电型半导体层、包含第二导电型包层26的第二导电型半导体层、和夹在上述第一和第二导电型半导体层之间的活性层结构25。如图所示，发光单元间分离槽12将集成型化合物半导体发光装置10内的发光单元11划分开，但光学结合层23在发光单元之间是共用设置的。另外，制造过程中，最先成膜在基板21上的缓冲层22在发光单元之间也是共用的。
该例子中，在第二导电型包层26的表面的一部分设置了第二导电型侧电极27，第二导电型包层26与第二导电型侧电极27的接触部分形成了第二电流注入区域35。并且，在这种第二导电型包层、活性层结构的一部分、第一导电型包层的一部分被除去了的构成下，与在除去了这些部分的位置露出的第一导电型包层24相接地设置第一导电型侧电极28，由此形成了第二导电型侧电极27和第一导电型侧电极28相对基板设置在同侧的构成。此时，该部分的公开的发明中，1个发光单元中，活性层结构25和第二导电型半导体层(包含第二导电型包层26)被截断，构成各自能够独立发光的发光点17，第一导电型半导体层在发光单元中是共用存在的。一个发光点17设置一个第二导电型侧电极27。另外，1个发光单元中至少存在1个第一导电型侧电极28即可，但也可以对应发光点的个数设置第一导电型侧电极28。另外，存在的第一导电型侧电极28的个数可以多于1个发光单元内的发光点的个数。但是，本发明中，特别优选实施的第二导电型侧电极是p型电极的情况下，优选第二导电型侧电极的个数或面积大于第一导电型侧电极的个数或面积。这是因为，1个发光单元中，有助于实质发光的部分是存在于第二导电型侧电极之下(根据观察方向或者是之上)的活性层结构内的量子阱层。所以优选1个发光单元内的第二导电型侧电极的个数或面积相对大于第一导电型侧电极的个数或面积。另外，在后述的电流注入区域的关系方面，优选第二电流注入区域的个数或面积大于第一电流注入区域的个数或面积。另外，最优选电极关系、电流注入区域关系均满足上述内容。
该部分公开的发明中，发光单元11内，发光点17通过第一导电型半导体层而电导通，发光单元11通过发光单元间分离槽12而相互电分离。即，发光单元间分离槽12截断了薄膜结晶层中导电性高的层，发光单元之间没有实质性电结合。
另一方面，本发明中，光学结合层23在发光单元之间共用存在，发光单元形成光学结合的状态。即，由于在光学结合层的适度传播和放射(漏出)，从某一个发光单元放射出的光也传到了其他单元部分，并不是仅局部存在于一个发光单元部分，也传到了其他发光单元部分。因此，发光单元间分离槽12需要到达光学结合层的界面，或者如图4-1所示那样，以光学结合层未被截断的状态到达光学结合层的中途。因此，光学结合层实质是绝缘性的，并且为了实现层内适度的导波功能，以折射率相对较高的材料构成该光学结合层，具体见下文。
另外，该部分公开的发明中，发光单元间分离槽的宽度优选为2～300μm、进一步优选为5～50μm、最优选为8～15μm。发光单元间分离槽的宽度小时，面发光的均匀性与光学结合层同时得到了提高。
图4-2还示出了与中央的发光装置10邻接的其他发光装置的一部分。如制造过程中所述，在同一基板21上形成各个发光装置10，这些发光装置10由装置间分离槽13分开。图4-1所示的完成的发光装置相当于通过金属焊料42将图4-2的中的1个发光装置10的第二导电型侧电极27和第一导电型侧电极28分别连接到支持体40上的金属面41而形成的结构。制造方法的一例见下文。
图4-2的例子中，除去薄膜结晶层直至到达基板而形成了装置间分离槽13，这是装置间分离槽的优选形态之一。另一方面，装置间分离槽还优选形成到光学结合层和缓冲层的合层中途的形态。这些情况下，均能容易地在相对于光学结合层位于活性层结构侧的导电性高的层的侧壁形成绝缘层。
该部分公开的发明的发光装置中，绝缘层30覆盖包括薄膜结晶层22～26的表面、侧壁等的露出部分的大部分，另外，图4-1的发光装置的侧壁部分的绝缘层形状，即发光装置未被分离的图4-2的状态下的装置间分离槽13中的绝缘层形状，可以有几种形态。任一形态下，均优选绝缘层不接触基板，将发光装置分离前，在划分发光装置的装置间分离槽13中有不存在绝缘层的部分。并且优选从不存在绝缘膜的部分将发光装置之间分离。其结果是，该部分公开的发明的发光装置的优选形状中，覆盖侧壁的绝缘层未到达缓冲层的光获取面侧界面。绝缘层的优选形态的具体例如下所示。
该部分公开的发明的一形态中，如图4-2所示，绝缘层30并没有覆盖装置间分离槽13的槽内的全部表面，在基板面(即槽底面)和接近基板的槽侧壁部分未形成绝缘层30，存在不形成绝缘层的部分15。该结构中，不存在附着于基板21的绝缘层30，所以通过例如剥离来除去基板21时，不存在绝缘层产生剥离等的可能性，因而是最优选的。所得到的发光装置中，如图4-1的B部分所示，绝缘层30未到达基板面，存在不形成绝缘层的部分15。呈该形状的装置中，保证了绝缘层不发生剥离，所以即使存在焊料的包绕，也不会损害发光装置的功能，该装置的可靠性高。
该图4-1中，露出直到缓冲层22的壁面的全部和光学结合层23的壁面的一部分，但也可以覆盖光学结合层的侧壁，露出缓冲层的侧壁的一部分(参照图4-11)。露出的部分优选是没有掺杂的非掺杂层。露出的是绝缘性高的材料时，该装置的可靠性高。
另外，装置间分离槽一直形成到光学结合层和缓冲层的合层中途的情况下，得到了下述形状的发光装置。首先，在装置间分离槽一直形成到光学结合层23中途的情况下，例如如图4-13和图4-14所示，光学结合层23和缓冲层22一直存在到发光装置端部，缓冲层的壁面全部露出，光学结合层中存在基于装置间分离槽的底面的阶梯差，光学结合层的侧壁具有与缓冲层的侧壁一致的未被绝缘层覆盖的部分和从发光装置端向内侧偏移了的侧壁部分(装置间分离槽的侧壁)。图4-13的例子中，绝缘层30如图4-13中的C部分所示那样，从离开光学结合层23的端部的槽底面的位置开始，覆盖分离槽底面部分和分离槽的侧壁部分。该形态与图4-2中将装置间分离槽在光学结合层23的中途截止的形状对应，其中除去堆积在光学结合层的槽底面的绝缘层的一部分，形成划线区域，从划线区域将装置分离。另外，图4-14的例子与图4-1和图4-2中将装置间分离槽在光学结合层23的中途截止的形态对应，如图4-14的D部分所示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
其次，在装置间分离槽一直形成到缓冲层22中途的情况下，例如如图4-15和图4-16所示，缓冲层22一直存在到发光装置端部，缓冲层中存在基于装置间分离槽的底面的阶梯差，缓冲层的侧壁具有未被绝缘层覆盖的部分(装置端部分)和从发光装置端向内侧偏移了的侧壁部分(装置间分离槽的侧壁)。图4-15的例子中，绝缘层30如图4-15中的E部分所示那样，从离开缓冲层22的端部的槽底面的位置开始，覆盖分离槽底面部分和分离槽的侧壁部分，并且覆盖光学结合层23的侧壁(装置间分离槽的侧壁)。该形态与图4-2中将装置间分离槽在缓冲层22的中途截止，除去堆积在缓冲层的槽底面的绝缘层的一部分，形成划线区域，从划线区域将装置分开的形状相对应。图4-16的例子与图4-1和图4-2中将装置间分离槽在缓冲层22的中途截止的形态对应，如图4-16的F部分所示，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分。
如这些例子所示，即使在装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况下，呈覆盖侧壁的绝缘层未到达发光装置的端部的形状的装置也保证了绝缘层不发生剥离，另外，由于是用绝缘性高的材料构成露出的层，所以该装置与图4-1的形态的发光装置相同，是可靠性高的装置。
另外，本发明的发光装置中，如图4-1所示，绝缘层30与第一导电型侧电极28的主要的光取出方向侧的一部分相接，即第一导电型侧电极28和第一导电型半导体层(图中为第一导电型包层24)的接触部分的周围存在夹着绝缘层的部分；和绝缘层30覆盖第二导电型侧电极27的与主要的光取出方向相反侧的一部分，即存在绝缘层覆盖第二导电型侧电极27的周围的部分并且在第二导电型侧电极27和第二导电型半导体层(图中为第二导电型包层26)之间不存在绝缘层。该形态意味着在形成第二导电型侧电极27之后形成绝缘层30，绝缘层30形成之后，形成第一导电型侧电极28。遵照这样的顺序的制造方法将在后面叙述，由于对第二导电型包层26等第二导电型半导体层的损害少，并且对第一导电型侧电极的损害少，所以该方法能够得到高效率的发光装置。即意味着具有这样的结构的发光装置具有高效率。
并且，第二导电型侧电极27的尺寸与第二电流注入区域35相同，但优选第二导电型侧电极的露出面37(第二导电型侧电极露出部分)的尺寸小于第二电流注入区域35的尺寸。另外，在覆盖第一导电型包层24的表面的绝缘层30的一部分设有第一导电型侧电极28与第一导电型包层24接触用的开口，这部分成为了第一电流注入区域36。优选使第一导电型侧电极28的面积大于第一电流注入区域。
另外，还优选第二导电型侧电极和第一导电型侧电极在空间上没有重叠。
下面对构成装置的各部件和结构进行更详细的说明。
<基板>
该部分的发明采用的基板与部分C记载的相同。
<缓冲层>
该部分的发明采用的缓冲层与部分C记载的相同。
<光学结合层>
该部分的发明采用的光学结合层与部分C记载的相同。
<第一导电型半导体层和第一导电型包层>
该部分的发明采用的第一导电型半导体层和第一导电型包层与部分C记载的相同。
<活性层结构>
该部分的发明采用的活性层结构与部分C记载的相同。
<第二导电型半导体层和第二导电型包层>
该部分的发明采用的第二导电型半导体层和第二导电型包层与部分C记载的相同。
<第二导电型侧电极>
该部分的发明采用的第二导电型侧电极与部分C记载的相同。
<第一导电型侧电极>
该部分的发明采用的第一导电型侧电极与部分C记载的相同。
<绝缘层>
该部分的发明采用的绝缘层与部分C记载的相同。
<支持体>
该部分的发明采用的支持体与部分C记载的相同。
〔部分D公开的发光装置的制造方法〕
下面对该部分公开的发明的集成型化合物半导体发光装置的制造方法进行说明。
该部分公开的发明的制造方法的一例如图4-4所示，首先准备基板21，通过薄膜结晶成长，在其表面依次进行缓冲层22、光学结合层23、第一导电型包层24、活性层结构25和第二导电型包层26的成膜。形成这些薄膜结晶层时，优选采用MOCVD法。但是，也可以用MBE法、PLD法等形成全部的薄膜结晶层或者一部分薄膜结晶层。这些层构成可结合元件的目的等适当变更。另外，薄膜结晶层形成后，可以实施各种处理。此外，本说明书中，所记载的“薄膜结晶成长”包括薄膜结晶层成长后的热处理等。
薄膜结晶层成长之后，为了实现图4-1、图4-2所示的形状，该部分公开的发明优选如图4-4所示那样形成第二导电型侧电极27。即，优选早于绝缘层30的形成、或第一电流注入区域36的形成、甚至第一导电型侧电极28的形成，相对于预定的第二电流注入区域35实施第二导电型侧电极27的形成。这是因为，作为优选的形态，第二导电型是p型的情况下，对在表面露出的p型包层的表面实施各种处理后形成p侧电极时，GaN系材料中活化率较差的p-GaN包层中的空穴浓度因处理的损害而会降低。例如在第二导电型侧电极的形成之前实施利用p-CVD的绝缘层的形成工序时，在其表面残留了等离子体损害。因此，该部分公开的发明中，薄膜结晶成长之后，优选先于其他的处理工序(例如后述的第一蚀刻工序、第二蚀刻工序、第三蚀刻工序、或者绝缘层形成工序、第二导电型侧电极露出部分形成工序、第一电流注入区域形成工序、第一导电型侧电极形成工序等)实施第二导电型侧电极的形成。
另外，该部分公开的发明中，第二导电型是p型的情况下，如上所述，以第二导电型侧电极的表面是Au为代表例进行了假设，露出面是Au等比较稳定的金属的情况下，即使经历后面的处理，受到处理损害的可能性也低。从该角度出发，该部分公开的发明中同样优选薄膜结晶成长之后先于其他处理工序实施第二导电型侧电极的形成。
此外，该部分公开的发明中，形成有第二导电型侧电极的层是第二导电型接触层的情况下，同样可以减少对第二导电型半导体层的处理损害。
第二导电型侧电极27的形成时，可以应用溅射、真空淀积等各种成膜技术，为了形成所期望的形状，可适当使用采用光刻技术的剥离法、使用金属掩模等场所选择性的蒸镀等。
形成第二导电型侧电极27之后，如图4-5所示，使第一导电型包层24的一部分露出。该工序优选通过蚀刻除去第二导电型包层26、活性层结构25、甚至第一导电型包层24的一部分(第一蚀刻工序)。该工序中，第二导电型半导体层(第二导电型包层26)和活性层结构25被截断，形成了具有活性层结构25、第二导电型半导体层(第二导电型包层26)和第二导电型侧电极27的独立的发光点17的形状。第一蚀刻工序中，其目的是后述的第一导电型侧电极露出用于注入第一导电型的载流子的半导体层，所以薄膜结晶层具有其他的层例如包层为2层的情况下或者存在接触层的情况下，可以连这些层一起蚀刻。
第一蚀刻工序中，对蚀刻精度没有太多要求，所以可以使用公知的干蚀刻，例如以SiNx等氮化物或SiOx等氧化物作为蚀刻掩模，使用Cl2等，利用等离子体蚀刻法进行干蚀刻。但是，优选实施在后述的第二蚀刻工序、第三蚀刻工序详细说明的使用金属氟化物掩模的干蚀刻。特别优选使用含有选自由SrF2、AlF3、MgF2、BaF2、CaF2及其组合组成的组中的金属氟化物层的蚀刻掩模，使用Cl2、SiCl4、BCl3、SiCl4等气体，利用等离子体激发干蚀刻进行蚀刻。另外，作为干蚀刻的方法，能生成高密度等离子体的ICP型干蚀刻是最佳的。
此处，第二导电型侧电极27经历了利用等离子体CVD等形成SiNx掩模的过程或者经历了第一蚀刻工序后实施的该SiNx掩模去除工序，但表面由Au等稳定的金属形成的情况下，第二导电型侧电极受到的处理损害变少。
接着，如图4-6所示，通过第二蚀刻工序形成发光单元间分离槽12。与第一蚀刻工序相比，第二蚀刻工序需要更深地蚀刻GaN系材料。通常第一蚀刻工序蚀刻的层的总和为0.5μm左右，但是第二蚀刻工序中，需要蚀刻第一导电型包层24的全部和光学结合层23的一部分，所以其通常为1μm以上，例如1～5μm的范围、或3μm以上的范围例如3～7μm。有时其厚度为3～10μm，甚至有时超过了10μm。
通常，金属掩模、SiNx等氮化物掩模、SiOx等氧化物掩模等与对Cl2系等离子体具有蚀刻耐性的GaN系材料的选择比为5左右，实施需要对膜厚厚的GaN系材料进行蚀刻的第二蚀刻工序时，需要比较厚的SiNx膜。例如在第二干蚀刻工序蚀刻4μm的GaN系材料时，需要厚度超过0.8μm的SiNx掩模。但是，形成这种程度厚度的SiNx掩模时，在实施干蚀刻中SiNx掩模也被蚀刻了，不仅其纵向厚度发生变化，其水平方向的形状也发生了变化，不能有选择地仅蚀刻所期望的GaN系材料部分。
因此，第二蚀刻工序中，在形成发光单元间分离槽时，优选使用含有金属氟化物层的掩模进行干蚀刻。考虑到干蚀刻耐性和湿蚀刻性的平衡，构成金属氟化物层的材料优选为MgF2、CaF2、SrF2、BaF2、AlF3，其中最优选SrF2。
金属氟化物膜对第一、第二、第三蚀刻工序进行的干蚀刻具有充分的耐性，另一方面，对于用于图案化的蚀刻(优选湿蚀刻)，要求其能够容易进行蚀刻，并且图案形状、特别是侧壁部分的线性好。通过将金属氟化物层的成膜温度设定在150℃以上，形成了与底涂层的密合性优异的致密的膜，同时，通过蚀刻进行图案化后，掩模侧壁的线性也优异。成膜温度优选为250℃以上、进一步优选为300℃以上、最优选为350℃以上。特别是在350℃以上成膜得到的金属氟化物层与所有的底涂层的密合性均优异，并且是致密的膜，显示出干蚀刻的高耐性，即使对于图案形状来说，侧壁部分的线性也非常优异，也确保了开口部的宽度的控制性，作为蚀刻掩模是最优选的。
为了制成一种蚀刻掩模，这种蚀刻掩模是与底涂层的密合性优异且是致密的膜，它显示出干蚀刻的高耐性，即使对于图案形状来说，侧壁部分的线性和开口部的宽度的控制性也非常优异，于是，优选在高温进行成膜，但另一方面，成膜温度过高时，蚀刻掩模对湿蚀刻(进行金属氟化物图案化时，优选实施利用盐酸等的湿蚀刻)的耐性过高，因而不容易将其除去。特别是像后述那样在半导体层的干蚀刻时，SrF2等掩模曝露在氯等的等离子体中的情况下，与曝露在氯等的等离子体中之前相比，其后实施的掩模层去除时的蚀刻速度具有降低的趋势。因此，从其图案化和最终去除的角度出发，不优选在过度的高温进行金属氟化物的成膜。
首先，设置曝露在半导体层干蚀刻时的等离子体中之前的金属氟化物，由于蚀刻速度像盐酸等蚀刻剂对低温成膜层的蚀刻速度那么快，所以蚀刻快速进行，提高成膜温度时，蚀刻速度降低，蚀刻的进展变慢。成膜温度为300℃以上时，蚀刻速度明显低于对成膜温度为250℃程度的膜的蚀刻速度，在350℃～450℃的程度时，均处于非常合适的蚀刻速度范围。但是，成膜温度大于480℃时，蚀刻速度的绝对值过小，该金属氟化物的图案化需要花费过多的时间，并且，在抗蚀掩模层等不发生剥离的条件下有时难以进行图案化。另外，设置了在半导体层的干蚀刻时的等离子体中曝露后的金属氟化物的情况下，去除时用盐酸等进行的湿蚀刻的速度降低，在过高的高温成长导致难以除去金属氟化物。
从这样的方面考虑，金属氟化物层的成膜温度优选为480℃以下，进一步优选为470℃以下、特别优选为460℃以下。
考虑这种情况，使用图案化得到的掩模(可以层积有SiNx、SiO2等，并使金属氟化物层为表面层)进行干蚀刻。作为干蚀刻的气体物质，优选从Cl2、BCl3、SiCl4、CCl4及其组合中进行选择。干蚀刻时，SrF2掩模对GaN系材料的选择比大于100，所以容易进行对厚膜GaN系材料的蚀刻，并且能够进行高精度的蚀刻。另外，作为干蚀刻的方法，能生成高密度等离子体的ICP型干蚀刻是最佳的。
蚀刻后，通过盐酸等蚀刻剂除去不需要的金属氟化物层的掩模时，金属氟化物掩模之下存在不耐酸的材料的情况下，例如电极材料不耐酸的情况下，可以制成金属氟化物层为表面层的与SiNx、SiO2等的多层掩模。这种情况下，既可以在金属氟化物掩模层的下部的全体均存在SiNx、SiO2等，也可以例如如图4-17所示，SiNx、SiO2等掩模51至少形成在不耐酸的材料上即可，不用在金属氟化物掩模层52的下部的全体均存在SiNx、SiO2等掩模51。
通过这样的第二蚀刻工序，形成了如图4-6所示的发光单元间分离槽。
接着，如图4-7所示，通过第三蚀刻工序形成装置间分离槽13。第三蚀刻工序中，由于对缓冲层、光学结合层都要进行蚀刻，所以与第二蚀刻工序相比，要蚀刻的GaN系材料的厚度极厚，有时达到了5～10μm，并且有时超过了10μm。因此，与第二蚀刻工序中说明的同样，优选使用含有金属氟化物层的掩模进行干蚀刻。其优选条件等(包括多层掩模等)如第二蚀刻工序中所述。
形成装置间分离槽时，需要至少截断第一导电型包层。该部分公开的发明的优选形态之一如图4-7所示，所形成的装置间分离槽13达到了基板21。这种情况下，装置的分离容易。另外，形成装置间分离槽时，还可以一直蚀刻到基板的一部分。
另一方面，装置间分离槽未达到基板的形态也是优选的形态。例如，装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况下，能够在第一导电型包层的侧壁形成绝缘层，从而能够确保对焊料等的包绕的绝缘性(发光装置制作完成后的形态参见图4-13～图4-16)。这种情况下，优选从侧壁露出的未被绝缘层覆盖的层具有高的绝缘性。将装置间分离槽一直形成到光学结合层的中途的形态下，能够同时实施第二蚀刻工序和第三蚀刻工序，所以具有能够简化工序的优点。
此外，第一蚀刻工序和第二蚀刻工序、第三蚀刻工序先实施哪个工序后实施哪个工序均没有问题。另外，为了简化工艺，优选先实施第一蚀刻工序，在不除去此时的蚀刻掩模的状态下实施第二蚀刻和/或第三蚀刻工序。如图4-17(仅示出了工序中途的表面)所示，首先，利用SiNx、SiO2等耐酸材料(优选SiNx)，形成第一蚀刻掩模51，进行蚀刻，以使第一导电型包层24露出，不除去掩模51，形成基于金属氟化物层的第二和/或第三蚀刻掩模52。然后，在实施第二和/或第三蚀刻工序后，优选利用酸除去掩模52，其后适当除去掩模51。在分别实施第二蚀刻工序和第三蚀刻工序的情况下，第一蚀刻掩模51可以一直存在到两个工序的蚀刻完成。
将所形成的装置分离槽间的最窄部分的宽设为2LWSPT1时，通过截断分开元件时，LWSPT1为20μm以上，例如优选为30μm以上。另外，利用切割等实施元件的分离时，LWSPT1优选为300μm以上。另外，LWSPT1过大会造成浪费，所以LWSPT1通常为2000μm以下。这是因为，需要确保元件制作工序的裕度和划线区域。
第三蚀刻工序之后，如图4-8所示，形成绝缘层30。绝缘层只要是能够确保电绝缘的材料，则可适当进行选择，具体如上所述。成膜方法可以采用等离子体CVD法等公知的方法。
接着，如图4-9所示，除去绝缘层30的规定部分，在第二导电型侧电极27上形成绝缘层被去除了的第二导电型侧电极露出部分37、在第一导电型包层上形成绝缘层被去除了的第一电流注入区域36、在装置间分离槽13内形成绝缘层被从基板面和侧壁去除了的不形成绝缘层的部分15。第除去二导电型侧电极27上的绝缘层30时，优选按照第二导电型侧电极的周边部分覆盖有绝缘层的方式实施。即优选第二导电型侧电极露出部分的表面积比第二电流注入区域的面积小。此处，基于元件制作工序特别是光刻工序的裕度或者为了防止由焊料材料引起意外的短路等，优选从第二导电型侧电极的周边开始被绝缘层覆盖的宽度中，最窄的部分的宽度设为L2W时，L2W优选为15μm以上。进一步优选为30μm以上、特别优选为100μm以上。绝缘层覆盖的第二导电型侧电极的面积大时，特别能够降低由金属焊料材料引起的与例如第一导电型侧电极等其他的部分的意外短路。另外，L2w通常为2000μm以下，优选为750μm以下。
根据所选择的材质，可选择干蚀刻、湿蚀刻等蚀刻方法进行绝缘层的除去。例如，绝缘层为SiNx单层的情况下，可以使用SF6等气体，用干蚀刻进行除去，或者使用氢氟酸系蚀刻剂，利用湿蚀刻进行除去。另外，绝缘层是由SiOx和TiOx构成的介电体多层膜的情况下，可通过Ar离子蚀刻除去所期望的部分的多层膜。
另外，第二导电型侧电极露出部分37、第一电流注入区域36和不形成绝缘层的部分15的形成可分别进行，但通常同时用蚀刻形成这些部分。
此外，设置不形成绝缘层的部分15。例如可通过下述的工艺同时除去该槽侧壁的绝缘层的一部分，形成所述部分15。通过光刻形成具有与装置间分离槽13的面积大致相等或略小的开口的抗蚀掩模，接着，使用能够蚀刻绝缘层的蚀刻剂，实施湿蚀刻，除去装置间分离槽内的基板面上的绝缘层。其后，进一步继续长时间蚀刻，发生了侧蚀，覆盖槽侧壁的基板侧的绝缘层被湿蚀刻剂除去，得到了图4-9所示那样的在装置间分离槽的基板侧不存在绝缘层的形状。如此除去绝缘层的情况下，薄膜结晶层的不存在绝缘层的侧壁优选是未掺杂层的侧壁。这是因为，实施芯片倒装时，万一与支持体接合用的焊料等附着在侧壁，也不会发生意外的电短路。这样的绝缘层的去除形状是优选的形状，这是因为，特别发光装置的制造工序中除去基板时，不会与此相伴发生绝缘层意外剥离等不便。此外，在装置间分离槽一直形成到光学结合层和缓冲层的合层中途的情况下，距发光装置端偏向内侧的侧壁部分(装置间分离槽的侧壁)之中，在主要的光取出方向侧存在未被绝缘层覆盖的部分的形态(制作例如如图4-14、图4-16的结构)下，以上述工序堆积绝缘膜时，在槽底面堆积，并不是在基板面堆积，虽然在这点上不同，但可采用相同的工序。另外，绝缘层覆盖分离槽底面的一部分和分离槽的侧壁部分的形态(制作例如如图4-13、图4-15的结构的情况)下，在上述的工序，通过适合预定的形状的光刻，准备适当的蚀刻掩模形状，并且不用进行侧蚀，除去堆积在槽底面的绝缘层的一部分，形成划线区域即可。
接着，形成如图4-10所示的第一导电型侧电极28。电极材料与已说明的相同，第一导电型是n型时，优选选自Ti、Al和Mo的任意材料或含有全部Ti、Al和Mo作为构成元素。另外，通常Al在与n侧电极的主要的光取出方向相对的方向露出。
电极材料的成膜可应用溅射、真空淀积等各种成膜技术，为了形成电极形状，可以适当使用利用光刻技术的剥离法、利用金属掩模等的场所选择性的蒸镀等。此处，为了一定程度地估算形成工艺中的裕度，第一导电型侧电极与绝缘层相接的部分的宽度中，设最窄部分的宽为L1w时，L1w优选为7μm以上，特别优选为9μm以上。另外，L1w通常为500μm以下，优选为100μm以下。通常为5μm以上的情况下，能够确保光刻工序和剥离法的工序裕度。
该例子中，以第一导电型侧电极的一部分与第一导电型包层相接的方式形成该第一导电型侧电极，但是形成有第一导电型侧接触层时，可以与第一导电型侧接触层相接地形成第一导电型侧电极。
本发明的制造方法中，第一导电型侧电极是通过层积结构形成中的最终阶段制造的，这在减少处理损害的观点方面也是有利的。第一导电型是n型的情况下，优选的形态下，对于n侧电极来说，Al形成该电极材的表面。这种情况下，n侧电极如第二导电型侧电极那样在形成绝缘层之前形成时，n侧电极表面即Al金属要经历绝缘层的蚀刻工序。蚀刻绝缘层时，如上所述，使用氢氟酸系的蚀刻剂的湿蚀刻等是简便的，但Al对含有氢氟酸的各种蚀刻剂的耐性低，有效实施这样的工序时，对电极本身造成了损害。另外，即使实施干蚀刻，由于Al的反应性比较高，所以也有可能引入包括氧化的损害。所以，本发明中，在形成绝缘层后并且除去了绝缘层的预定的不要的部分后进行第一导电型侧电极的形成，这对于减少对电极的损害是有效的。
如此形成图4-10(图4-2)的结构后，进行除去基板的前准备。通常首先将图4-10所示的结构作为晶片整体，或者将其一部分与支持体40接合。这是因为，薄膜结晶层全体最高也就是15μm左右的厚度，所以剥离基板后，机械的强度变得不足，不仅如此，而且剥离基板后，难以承受后面的处理。支持体的材料等如上所述，并且在支持体上的金属面41(电极配线等)用例如金属焊料42进行连接、安装。
此时，本发明的发光装置中，第二导电型侧电极27和第一导电型侧电极28构成空间上相互不重叠的配置，并且第一导电型侧电极比第一电流注入区域大，具有足够的面积，所以能够防止意外的短路和确保高的散热性，因此是优选的。另外，由于除了缓冲层的一部分、特别是未掺杂部分之外，其他的薄膜结晶层的侧壁被绝缘层保护，因此，即使存在焊料的渗出等，薄膜结晶层内例如活性层结构侧壁也不会发生短路等。
接着，将元件接合于支持体后，剥离基板。基板的剥离可以采用研磨、蚀刻、激光脱粘合等所有的方法。对蓝宝石基板进行研磨的情况下，可以使用金刚石等研磨材料除去基板。另外，还可通过干蚀刻除去基板。此外，例如蓝宝石为基板，利用InAlGaN系材料形成了薄膜结晶成长部分的情况下，可以实施激光脱粘合，使用具有透过蓝宝石基板并在例如缓冲层使用的GaN有吸收的248nm的振荡波长的准分子激光，从蓝宝石基板侧将缓冲层的一部分的GaN分解成金属Ga和氮，剥离基板。
另外，使用ZnO和ScAlMgO4等作为基板的情况下，可以使用HCl等蚀刻剂，通过湿蚀刻除去基板。
此处，该部分公开的发明的优选形态下，基板上不存在与绝缘层相接的部分。所以实施基板剥离时，不会随之产生绝缘层的剥离等。
其后，在与存在装置间分离槽处对应的分离区域，将发光装置与支持体一同分离，得到单个的发光装置。此处，优选支持体的分离区域不存在金属配线。此处是因为，存在金属配线时，难以实施装置间的分离。该部分公开的发明的集成型化合物半导体发光装置通过自由地改变支持体上的金属配线，能够将一个发光装置内的各发光单元并联连接或串联连接，或者混联连接。
根据母材，支持体的分离区域部分的切断可以选择切割、划线和截断等适当的工序。另外，装置间分离槽一直形成到光学结合层和缓冲层的合层的中途的情况(例如以与发光单元间分离槽同等的深度使槽形成到光学结合层的中途的情况)下，使用装置间分离槽，利用金刚石划线实施造伤、利用激光器划线对光学结合层和/或缓冲层的一部分实施烧蚀等，由此能够容易地实现发光装置之间的分离。其后，通过切割支持体，可分离成各发光装置。有时，发光装置间的分离中，能够按各发光装置通过切割同时分离薄膜结晶成长层和支持体。
如此操作，制成了图4-1所示的发光装置。
该部分公开的发明的制造方法中，在能够有效制造具有光学结合层的有利结构的基础上，如上述说明的那样，优选依次实施薄膜结晶层的形成、第二导电型侧电极的形成、蚀刻工序(第一蚀刻工序、第二蚀刻工序、第三蚀刻工序)、绝缘层的形成、绝缘层的去除(第二导电型侧电极露出部分和第一电流注入区域的形成、装置间分离槽附近的绝缘层的去除)、第一导电型侧电极的形成，该工序顺序下，不会损害第二导电型侧电极正下方的薄膜结晶层，并且能够得到第一导电型侧电极也没有损害的发光装置。所以，装置形状反映了工序流程。即，发光装置内部存在第二导电型侧电极、绝缘层、第一导电型侧电极依次层积得到的结构。即，第二导电型侧电极与第二导电型包层(或其他的第二导电型薄膜结晶层)相接，其间没有夹着绝缘层，第二导电型侧电极的上部周边存在用绝缘层覆盖的部分，第一导电型侧电极与第一导电型包层(或其他的第一导电型薄膜结晶层)之间，在电极周围部分存在夹着绝缘层的部分。
实施例
下面举出实施例，对本发明的特征进行更具体的说明。下面的实施例所示出的材料、用量、比例、处理内容、处理顺序等可以在不超出本发明的宗旨的范围进行适当变化。因此，不应理解为下面所示的具体例对本发明的范围构成限定。另外，下面的实施例中所参照的附图存在为了便于理解结构而对尺寸进行了改变的部分，其实际的尺寸如下文中所述。
<部分A的发明的实施例>
(实施例A-1)
按下述顺序制作图1-15所示的半导体发光装置。相关的工序图参照图1-6～10、12和14。
准备厚度为430μm的c+面蓝宝石基板21，首先采用MOCVD法在其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a，其后于1040℃层积厚度0.5μm的未掺杂GaN层和厚度0.5μm的Si掺杂(Si浓度7×1017cm-3)GaN层作为厚度1μm的第2缓冲层22b。接着于1035℃形成厚度3.5μm的未掺杂GaN层作为光学结合层23。
进一步，将以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度3×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层全部共5层，其两侧是阻隔层。然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。接着以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导电型(p型)第二包层26b。最后以0.03μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
为了形成p侧电极，使用光刻法对结束了薄膜结晶成长的晶片形成抗蚀图案，进行用于通过剥离法使p侧电极27图案化的准备。此处，通过真空淀积法形成Ni(20nm厚)/Au(500nm厚)作为p侧电极，通过剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极的制作。到此为止的工序完成的结构大致与图1-6对应。此外，到此为止的工序中，没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处，使用p-CVD法，将基板温度设定为400℃，在晶片的整个面形成0.4μm厚度的SiNx膜。此处，p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体以RIE法实施SiNx膜的不要的部分的蚀刻，后述的第一蚀刻工序中不进行薄膜结晶层的蚀刻的部分残留掩模，并将与预定的薄膜结晶层的蚀刻部分相当的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲液氢氟酸除去全部的SiNx掩模。此处，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，p侧电极也完全没有发生变质。到此为止的工序所完成的结构大致与图1-7对应。
接下来，为了实施用于形成各发光装置内具有的发光单元间分离槽12的第二蚀刻工序，利用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去形成发光单元间分离槽的区域的SrF2膜，形成薄膜结晶层的发光单元间分离槽形成用掩模即第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，使用Cl2气体，对薄膜结晶层进行ICP干蚀刻，蚀刻相当于发光单元间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b，直到未掺杂GaN光学结合层23的一部分。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。通过该工序能形成宽10μm的发光单元间分离槽。
通过第二蚀刻工序形成发光单元间分离槽12后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。到此为止的工序所完成的结构大致与图1-8对应。
接下来，为了实施用于形成各个化合物半导体发光装置间的装置间分离槽13的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去形成装置间分离槽的区域部分的SrF2膜，形成薄膜结晶层的装置间分离槽形成用掩模即第三蚀刻工序用SrF2掩模。
接下来，作为第三蚀刻工序，使用Cl2气体，对薄膜结晶层的全部进行ICP等离子体蚀刻，蚀刻相当于装置间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b、未掺杂GaN光学结合层23、缓冲层22(22a、22b)。该第三蚀刻工序中，SrF2掩模基本未被蚀刻。通过该工序能形成装置之间宽50μm的分离槽。
通过第三蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2掩模。此处，由于p侧电极27表面有Au露出，所以完全没有发生变质。到此为止的工序所完成的结构大致与图1-9对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制成介电体多层膜。此时，SiNx和SiOx各自以光学波长为元件发光波长的1/4的厚度形成每一层，以对发光波长具有比较高的反射率。到此为止的工序所完成的结构大致与图1-10对应。
接下来，为了同时实施向由Ni-Au构成的p侧电极27上形成p侧电极露出部分、向n侧接触层24c上形成n侧电流注入区域(36)、除去在装置间分离槽内的未掺杂缓冲层的侧壁的一部分残存的绝缘层的处理，使用光刻技术形成抗蚀掩模。接下来用氢氟酸系蚀刻剂除去未形成抗蚀掩模的介电体多层膜(绝缘层)。进而，利用氢氟酸的侧蚀效果，还除去了缓冲层中的未掺杂部分的侧壁的一部分的介电体多层膜(绝缘层)。此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。到此为止的工序所完成的结构大致与图1-12对应。
接下来，为了形成n侧电极28，使用光刻法，形成抗蚀图案，进行用于通过剥离法使n侧电极图案化的准备。此处，通过真空沉积法在晶片的整个面形成Ti20nm/Al300nm作为n侧电极，并利用剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。n侧电极形成时，要使其面积比n侧电流注入区域大、其周边有30μm左右与绝缘层相接的形式，并且与p侧电极27没有重叠，并且要考虑容易利用金属焊料进行芯片倒装焊接和散热性等。此外，其他制作例中，按照相接10μm左右进行制作，得到了与该实施例同等的性能的发光元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以Al电极完全没有受到损害。到此为止的工序所完成的结构大致与图1-14对应。
接下来，通过真空沉积法在蓝宝石基板的背面侧形成由MgF2构成的低反射光学膜45。此时，进行对元件的发光波长的低反射涂布，以光学膜厚的1/4进行MgF2的成膜。
接下来，为了分割在晶片上形成的一个个发光装置，使用激光划线器，在装置间分离槽13内从薄膜结晶成长侧形成划线。然后，沿着该划线，仅将蓝宝石基板和MgF2低反射光学膜切断，制成一个个集成型化合物半导体发光装置。此时，未对薄膜结晶层造成损害，并且未发生介电体膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属面41接合，制成图1-15所示的发光装置。此时，没有发生元件的意外短路等。
(实施例A-2)
如实施例A-1，其中，光学结合层23成膜后的薄膜结晶层的成膜如下进行，此外重复实施例A-1。即，实施例A-1中于1035℃形成厚度3.5μm的未掺杂GaN作为光学结合层23后，进一步，将以4μm厚形成Si掺杂(Si浓度5×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度8×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度5.0×1018cm-3)的Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层全部共8层，其两侧是阻隔层。然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。接着以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电型(p型)第二包层26b。最后以0.03μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后与实施例A-1同样地进行操作，制成图1-15所示的发光装置。此时，没有发生元件的意外短路等。
此外，实施例A-1、2的工序中，在第一蚀刻工序后除去了SiNx掩模，但也可不除去SiNx掩模，而在第二蚀刻工序后除去该掩模，并优选在第三蚀刻工序后除去该掩模。
另外，第三蚀刻工序的蚀刻在缓冲层中途截止，由此能制造图1-20所示的发光装置(其中，绝缘膜是多层介电体膜)。另外，如果此时通过适合预定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀，则得到了图1-19所示的发光装置。另外，第三蚀刻工序的蚀刻在光学结合层中途截止，由此能制造图1-18所示的发光装置。另外，如果此时通过适合预定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀，则得到了图1-17所示的发光装置。
(实施例A-3)
按下述顺序制作图1-16所示的半导体发光装置。
准备厚度为430μm的c+面蓝宝石基板21，首先采用MOCVD法在其上形成厚度20nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a，其后于1040℃层积厚度1μm的未掺杂GaN层作为第2缓冲层22b。
作为光学结合层23，形成3nm的未掺杂In0.05Ga0.95N和12nm的未掺杂GaN各10层的层积结构，并且其中心含有的未掺杂GaN层为2μm厚。此处，未掺杂GaN层于850℃进行成长、未掺杂In0.05Ga0.95N层于730℃进行成长。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层全部共3层，其两侧是阻隔层。
然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。接着以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
为了形成p侧电极27，使用光刻法，对结束了薄膜结晶成长的晶片形成抗蚀图案，进行用于通过剥离法图案化p侧电极的准备。此处，通过真空淀积法形成Pd(20nm厚)/Au(1000nm厚)作为p侧电极，通过剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极27的制作。此外，到此为止的工序中，没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害的工序。
接下来，为了同时实施形成发光单元间分离槽的第二蚀刻工序和形成装置间分离槽的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去位于发光单元间分离槽的形成区域和装置间分离槽的形成区域的SrF2膜，形成薄膜结晶层的分离蚀刻掩模即用于同时实施第二蚀刻工序和第三蚀刻工序的蚀刻掩模。
接下来，作为同时实施的第二、第三蚀刻工序，使用Cl2气体对薄膜结晶层进行ICP干蚀刻，蚀刻相当于发光单元间分离槽和装置间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b，直到未掺杂InGaN/GaN光学结合层23的一部分。第二和第三同时蚀刻工序中，SrF2掩模基本不被蚀刻。通过该工序，可以形成宽6μm的发光单元间分离槽。
同时实施第二和第三蚀刻工序，形成发光单元间分离槽和装置间分离槽后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施蚀刻用掩模的形成，作为形成第一导电型侧电极之前的准备。此处，使用p-CVD法，将基板温度设定为400℃，在晶片的整个面形成0.4μm厚度的SiNx膜。此处，p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体，以RIE法实施SiNx膜的不要的部分的蚀刻，留下后述的第一蚀刻工序中不进行薄膜结晶层的蚀刻的部分，并且除去相当于预定的薄膜结晶层的蚀刻部分的部分的SiNx膜。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的n型接触层露出。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx掩模。此处，由于p侧电极表面有Au露出，所以即使进行该工序，p侧电极也完全没有发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作为绝缘层30。接下来，为了同时实施在由Pd-Au构成的p侧电极27上形成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及除去在装置间分离槽存在的绝缘层的一部分的操作，使用光刻技术形成抗蚀掩模，接下来，使用SF6气体的RIE等离子体，实施不形成抗蚀掩模的部分即p侧电极露出部分的形成、n侧接触层24c上的n侧电流注入区域的形成、以及在装置间分离槽存在的绝缘层的一部分的除去。此处，p侧电极的周边覆盖有SiNx绝缘层。另外，除n侧电流注入区域外，绝缘层还覆盖着薄膜结晶层的侧壁等。另外，如例如实施例A-1、2说明的那样，通过适合预定形状的光刻，准备适当的蚀刻掩模形状，并且进行绝缘层的侧蚀，由此可形成图1-18的形状(图1-16示出了该形状)，或者利用适合预定形状的光刻，准备适当的蚀刻掩模形状，并且不进行绝缘层的侧蚀，由此可以形成图1-17的形状。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离子体进行灰化除去。此时，p侧电极表面有Au露出，所以p侧电极完全没有变质。
接下来，为了形成n侧电极28，使用光刻法，形成抗蚀图案，进行用于通过剥离法使n侧电极图案化的准备。此处，作为n侧电极，通过真空沉积法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，通过剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以Al电极完全没有受到损害。
接下来，使用金属焊料42将该元件与基台40的金属面41接合，制成发光装置。此时，没有发生元件的意外短路等。
(实施例A-4)
如实施例A-3，其中，如下改变基板和薄膜结晶层的构成，除此以外，与实施例A-3同样操作，制作发光装置。
首先，准备厚度为300μm的c+面GaN基板21(Si浓度1×1017cm-3)，采用MOCVD法首先于1040℃在其上形成厚度2μm的未掺杂GaN作为缓冲层22。
最后，作为光学结合层23，形成3nm的未掺杂In0.05Ga0.95N和12nm的未掺杂GaN各20层的层积结构，其中心含有的未掺杂GaN为4μm。此处，未掺杂In0.05Ga0.95N层在730℃成长，与其邻接的未掺杂GaN层在850℃成长，其他的GaN层在1035℃成长。
接下来，以4μm厚形成Si掺杂(Si浓度5×1018cm-3)GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度7×1018cm-3)GaN层作为第一导电型(n型)接触层24c，进而，以0.1μm的厚度形成Si掺杂(Si浓度5×1018cm-3)Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层全部共8层，其两侧是阻隔层。
然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。接着以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
其后，与实施例A-3同样操作，制成发光装置。此时，没有发生元件的意外短路等。
此外，实施例A-3、4中，是同时进行第二和第三蚀刻工序，其后实施第一蚀刻工序，但也可以先实施第一蚀刻工序，其后同时实施第二和第三蚀刻工序。这种情况下，也优选在不除去第一蚀刻工序中使用的SiNx掩模的状态下实施第二和第三蚀刻工序。
<部分B的发明的实施例>
(实施例B-1)
按下述顺序制作图2-15所示的半导体发光装置。相关的工序图参照图2-6～10、12和14。
准备厚度为430μm的c+面蓝宝石基板21，首先采用MOCVD法在其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a，其后于1040℃层积厚度0.5μm的未掺杂GaN层和厚度0.5μm的Si掺杂(Si浓度7×1017cm-3)的GaN层作为厚度1μm的第2缓冲层22b。接着于1035℃形成厚度3.5μm的未掺杂GaN层作为光学结合层23。
进一步，将以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度3×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层全部共5层，其两侧是阻隔层。然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。接着以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导电型(p型)第二包层26b。最后以0.03μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
为了形成p侧电极，使用光刻法，对结束了薄膜结晶成长的晶片形成抗蚀图案，进行用于通过剥离法使p侧电极27图案化的准备。此处，通过真空淀积法形成Ni(20nm厚)/Au(500nm厚)作为p侧电极，通过剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极的制作。到此为止的工序所完成的结构大致与图2-6对应。此外，到此为止的工序中，没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处，使用p-CVD法，将基板温度设定为400℃，在晶片的整个面形成0.4μm厚度的SiNx膜。此处，p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体以RIE法实施SiNx膜的不要的部分的蚀刻，后述的第一蚀刻工序中不进行薄膜结晶层的蚀刻的部分残留掩模，并将与预定的薄膜结晶层的蚀刻部分相当的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的n型接触层24c露出，同时，形成2个以上的发光点的形状。
ICP等离子体蚀刻结束后，使用缓冲液氢氟酸除去全部的SiNx掩模。此处，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，p侧电极也完全没有发生变质。到此为止的工序所完成的结构大致与图2-7对应。
接下来，为了实施形成各发光装置内的发光单元间分离槽12的第二蚀刻工序，利用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去形成发光单元间分离槽的区域的SrF2膜，形成薄膜结晶层的发光单元间分离槽形成用掩模即第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，使用Cl2气体，对薄膜结晶层进行ICP干蚀刻，蚀刻相当于发光单元间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b，直到未掺杂GaN光学结合层23的一部分。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。通过该工序能形成宽10μm的发光单元间分离槽。
通过第二蚀刻工序形成发光单元间分离槽12后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。到此为止的工序所完成的结构大致与图2-8对应。
接下来，为了实施形成各个化合物半导体发光装置间的装置间分离槽13的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去形成装置间分离槽的区域部分的SrF2膜，形成薄膜结晶层的装置间分离槽形成用掩模即第三蚀刻工序用SrF2掩模。
接下来，作为第三蚀刻工序，使用Cl2气体，对薄膜结晶层的全部进行ICP等离子体蚀刻，蚀刻相当于装置间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b、未掺杂GaN光学结合层23、缓冲层22(22a、22b)。该第三蚀刻工序中，SrF2掩模基本未被蚀刻。通过该工序能形成装置之间宽50μm的分离槽。
通过第三蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2掩模。此处，由于p侧电极27表面有Au露出，所以完全没有发生变质。到此为止的工序所完成的结构大致与图2-9对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制成介电体多层膜。此时，SiNx和SiOx各自以光学波长为元件的发光波长的1/4的厚度形成每一层，以对发光波长具有比较高的反射率。到此为止的工序所完成的结构大致与图2-10对应。
接下来，为了同时实施向由Ni-Au构成的p侧电极27上形成p侧电极露出部分、向n侧接触层24c上形成n侧电流注入区域(36)、除去在装置间分离槽内的未掺杂缓冲层的侧壁的一部分残存的绝缘层的处理，使用光刻技术形成抗蚀掩模。接下来用氢氟酸系蚀刻剂除去未形成抗蚀掩模的介电体多层膜(绝缘层)。进而，由于氢氟酸的侧蚀效果，还除去了缓冲层中的未掺杂部分的侧壁的一部分的介电体多层膜(绝缘层)。此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。到此为止的工序所完成的结构大致与图2-12对应。
接下来，为了形成n侧电极28，使用光刻法，形成抗蚀图案，进行用于通过剥离法使n侧电极图案化的准备。此处，通过真空沉积法在晶片的整个面形成Ti20nm/Al300nm作为n侧电极，并利用剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。形成n侧电极时，要使其面积比n侧电流注入区域大、其周边有30μm左右与绝缘层相接，并且与p侧电极27没有重叠，并且要考虑容易利用金属焊料进行芯片倒装焊接和散热性等。此外，其他的制作例中，按照相接10μm左右进行制作，得到了与该实施例同等的性能的发光元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以Al电极完全没有受到损害。到此为止的工序所完成的结构大致与图2-14对应。
接下来，通过真空沉积法在蓝宝石基板的背面侧形成由MgF2构成的低反射光学膜45。此时，进行对元件的发光波长的低反射涂布，以光学膜厚的1/4进行MgF2的成膜。
接下来，为了分割在晶片上形成的一个个发光装置，使用激光划线器，在装置间分离槽13内从薄膜结晶成长侧形成划线。然后，沿着该划线，仅将蓝宝石基板和MgF2低反射光学膜切断，制成一个个集成型化合物半导体发光装置。此时，未对薄膜结晶层造成损害，并且未发生介电体膜的剥离等。
接下来，使用金属焊料42将该元件与基台40的金属面41接合，制成图2-15所示的发光装置。此时，没有发生元件的意外短路等。
(实施例B-2)
如实施例B-1，其中，光学结合层23成膜后的薄膜结晶层的成膜如下进行，此外重复实施例B-1。即，实施例B-1中于1035℃形成厚度3.5μm的未掺杂GaN作为光学结合层23后，进一步，将以4μm厚形成Si掺杂(Si浓度5×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度8×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度5.0×1018cm-3)的Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层全部共8层，其两侧是阻隔层。然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。接着以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电型(p型)第二包层26b。最后以0.03μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后与实施例B-1同样地进行操作，制成图2-15所示的发光装置。此时，没有发生元件的意外短路等。
此外，实施例B-1、2的工序中，在第一蚀刻工序后除去了SiNx掩模，但也可不除去SiNx掩模，而在第二蚀刻工序后除去该掩模，并优选在第三蚀刻工序后除去该掩模。
另外，第三蚀刻工序的蚀刻在缓冲层中途截止，由此能制造图2-20所示的发光装置(其中，绝缘膜是多层介电体膜)。另外，如果此时通过适合预定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀，则得到了图2-19所示的发光装置。另外，第三蚀刻工序的蚀刻在光学结合层中途截止，由此能制造图2-18所示的发光装置。另外，如果此时通过适合预定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀，则得到了图2-17所示的发光装置。
(实施例B-3)
按下述顺序制作图2-16所示的半导体发光装置。
准备厚度为430μm的c+面蓝宝石基板21，首先采用MOCVD法在其上形成厚度20nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a，其后于1040℃形成厚度1μm的未掺杂GaN层作为第2缓冲层22b。
作为光学结合层23，形成3nm的未掺杂In0.05Ga0.95N和12nm的未掺杂GaN各10层的层积结构，并且其中心含有的未掺杂GaN层为2μm厚。此处，未掺杂GaN层于850℃进行成长、未掺杂In0.05Ga0.95N层于730℃进行成长。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层全部共3层，其两侧是阻隔层。
然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。接着以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
为了形成p侧电极27，使用光刻法，对结束了薄膜结晶成长的晶片形成抗蚀图案，进行用于通过剥离法使p侧电极图案化的准备。此处，通过真空淀积法形成Pd(20nm厚)/Au(1000nm厚)作为p侧电极，通过剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极27的制作。此外，到此为止的工序中，没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害的工序。
接下来，为了同时实施形成发光单元间分离槽的第二蚀刻工序和形成装置间分离槽的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去位于发光单元间分离槽的形成区域和装置间分离槽的形成区域的SrF2膜，形成薄膜结晶层的分离蚀刻掩模即用于同时实施第二蚀刻工序和第三蚀刻工序的蚀刻掩模。
接下来，作为同时实施的第二、第三蚀刻工序，使用Cl2气体对薄膜结晶层进行ICP干蚀刻，蚀刻相当于发光单元间分离槽和装置间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b，直到未掺杂InGaN/GaN光学结合层23的一部分。第二和第三同时蚀刻工序中，SrF2掩模基本不被蚀刻。通过该工序，可以形成宽6μm的发光单元间分离槽。
同时实施第二和第三蚀刻工序，形成发光单元间分离槽和装置间分离槽后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。
接下来，为了实施使第一导电型接触层露出的第一蚀刻工序，实施蚀刻用掩模的形成作为形成第一导电型侧电极之前的准备。此处，使用p-CVD法，将基板温度设定为400℃，在晶片的整个面形成0.4μm厚度的SiNx膜。此处，p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进行SiNx层的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体，以RIE法实施SiNx膜的不要的部分的蚀刻，留下后述的第一蚀刻工序中不进行薄膜结晶层的蚀刻的部分，并且除去相当于预定的薄膜结晶层的蚀刻部分的部分的SiNx膜。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的n型接触层露出，同时，形成2个以上的发光点的形状。
ICP等离子体蚀刻结束后，使用SF6气体通过RIE法除去全部的SiNx掩模。此处，由于p侧电极表面有Au露出，所以即使进行该工序，p侧电极也完全没有发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作为绝缘层30。接下来，为了同时实施在由Pd-Au构成的p侧电极27上形成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及除去在装置间分离槽存在的绝缘层的一部分的操作，使用光刻技术形成抗蚀掩模，接下来，使用SF6气体的RIE等离子体，实施不形成抗蚀掩模的部分即p侧电极露出部分的形成、n侧接触层24c上的n侧电流注入区域的形成、以及在装置间分离槽存在的绝缘层的一部分的除去。此处，p侧电极的周边有SiNx绝缘层覆盖着。另外，除n侧电流注入区域外，绝缘层还覆盖着薄膜结晶层的侧壁等。另外，如例如实施例B-1、2说明的那样，通过适合预定形状的光刻，准备适当的蚀刻掩模形状，并且进行绝缘层的侧蚀，由此可形成图2-18的形状(图2-16示出了该形状)，或者利用适合预定形状的光刻，准备适当的蚀刻掩模形状，并且不进行绝缘层的侧蚀，由此可以形成图2-17的形状。另外，实施绝缘层的除去使其减小，以使一个发光单元内，n侧电流注入区域的数量和面积小于p侧电流注入区域的数量和面积。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离子体进行灰化除去。此时，p侧电极表面有Au露出，所以p侧电极完全没有变质。
接下来，为了形成n侧电极28，使用光刻法，形成抗蚀图案，进行用于通过剥离法使n侧电极图案化的准备。此处，按发光单元内的n侧电极的数量和面积小于p侧电极的数量和面积来进行图案化。此处，作为n侧电极，通过真空沉积法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，通过剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以Al电极完全没有受到损害。
接下来，使用金属焊料42将该元件与基台40的金属面41接合，制成发光装置。此时，没有发生元件的意外短路等。
(实施例B-4)
如实施例B-3，其中，如下改变基板和薄膜结晶层的构成，除此以外，与实施例B-3同样操作，制作发光装置。
首先，准备厚度为300μm的c+面GaN基板21(Si浓度1×1017cm-3)，采用MOCVD法首先于1040℃在其上形成厚度2μm的未掺杂GaN作为缓冲层22。
最后，作为光学结合层23，形成3nm的未掺杂In0.05Ga0.95N和12nm的未掺杂GaN各20层的层积结构，其中心含有的未掺杂GaN为4μm。此处，未掺杂In0.05Ga0.95N层在730℃成长，与其邻接的未掺杂GaN层在850℃成长，其他的GaN层在1035℃成长。
接下来，以4μm厚形成Si掺杂(Si浓度5×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度7×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进而，以0.1μm的厚度形成Si掺杂(Si浓度5×1018cm-3)的Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层全部共8层，其两侧是阻隔层。
然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。接着以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
其后，与实施例B-3同样操作，制成发光装置。此时，没有发生元件的意外短路等。
此外，实施例B-3、4中，同时进行第二和第三蚀刻工序，其后实施第一蚀刻工序，但也可以先实施第一蚀刻工序，其后同时实施第二和第三蚀刻工序。这种情况下，也优选在不除去第一蚀刻工序中使用的SiNx掩模的状态下实施第二和第三蚀刻工序。
<部分C的发明的实施例>
(实施例C-1)
按下述顺序制作图3-11所示的半导体发光装置。相关的工序图参照图3-4～10。
准备厚度为430μm的c+面蓝宝石基板21，首先采用MOCVD法在其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a，其后于1040℃层积厚度0.5μm的未掺杂GaN层和厚度0.5μm的Si掺杂(Si浓度7×1017cm-3)的GaN层作为厚度1μm的第2缓冲层22b。接着于1035℃形成厚度3.5μm的未掺杂GaN层作为光学结合层23。
进一步，将以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度3×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层全部共5层，其两侧是阻隔层。然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。接着以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导电型(p型)第二包层26b。最后以0.03μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
为了形成p侧电极，使用光刻法，对结束了薄膜结晶成长的晶片形成抗蚀图案，进行用于通过剥离法使p侧电极27图案化的准备。此处，通过真空淀积法形成Ni(20nm厚)/Au(500nm厚)作为p侧电极，通过剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极的制作。到此为止的工序所完成的结构大致与图3-4对应。此外，到此为止的工序中，没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处，使用p-CVD法，将基板温度设定为400℃，在晶片的整个面形成0.4μm厚度的SiNx膜。此处，p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体以RIE法实施SiNx膜的不要的部分的蚀刻，后述的第一蚀刻工序中不进行薄膜结晶层的蚀刻的部分残留掩模，并将与预定的薄膜结晶层的蚀刻部分相当的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a蚀刻到n-GaN接触层24c中途，使成为n型载流子的注入部分的n型接触层24c露出。
ICP等离子体蚀刻结束后，使用缓冲液氢氟酸除去全部的SiNx掩模。此处，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，p侧电极也完全没有发生变质。到此为止的工序所完成的结构大致与图3-5对应。
接下来，为了实施用于形成各发光装置内具有的发光单元间分离槽12的第二蚀刻工序，利用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去形成发光单元间分离槽的区域的SrF2膜，形成薄膜结晶层的发光单元间分离槽形成用掩模即第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，使用Cl2气体，对薄膜结晶层进行ICP蚀刻，蚀刻相当于发光单元间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b，直到未掺杂GaN光学结合层23的一部分。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。通过该工序能形成宽10μm的发光单元间分离槽。
通过第二蚀刻工序形成发光单元间分离槽12后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。到此为止的工序所完成的结构大致与图3-6对应。
接下来，为了实施形成各个化合物半导体发光装置间的装置间分离槽13的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去形成装置间分离槽的区域部分的SrF2膜，形成薄膜结晶层的装置间分离槽形成用掩模即第三蚀刻工序用SrF2掩模。
接下来，作为第三蚀刻工序，使用Cl2气体，对薄膜结晶层的全部进行ICP蚀刻，蚀刻相当于装置间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b、未掺杂GaN光学结合层23、缓冲层22(22a、22b)。该第三蚀刻工序中，SrF2掩模基本未被蚀刻。通过该工序能形成装置之间宽50μm的分离槽。
通过第三蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2掩模。此处，由于p侧电极27表面有Au露出，所以完全没有发生变质。到此为止的工序所完成的结构大致与图3-7对应。
接下来，利用p-CVD法在晶片的整个面依次形成SiOx和SiNx，制成介电体多层膜。此时，SiNx和SiOx各自以光学波长为元件的发光波长的1/4的厚度形成每一层，以对发光波长具有比较高的反射率。到此为止的工序所完成的结构大致与图3-8对应。
接下来，为了同时实施向由Ni-Au构成的p侧电极27上形成p侧电极露出部分、向n侧接触层24c上形成n侧电流注入区域(36)、除去在装置间分离槽内的未掺杂缓冲层的侧壁的一部分残存的绝缘层的处理，使用光刻技术形成抗蚀掩模。接下来用氢氟酸系蚀刻剂除去未形成抗蚀掩模的介电体多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果，还除去了缓冲层的未掺杂部分的侧壁的一部分的介电体多层膜(绝缘层)。此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。到此为止的工序所完成的结构大致与图3-9对应。
接下来，为了形成n侧电极28，使用光刻法，形成抗蚀图案，进行用于通过剥离法使n侧电极图案化的准备。此处，通过真空沉积法在晶片的整个面形成Ti20nm/Al300nm作为n侧电极，并利用剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。形成n侧电极时，要使其面积比n侧电流注入区域大、其周边有30μm左右与绝缘层相接，并且与p侧电极27没有重叠，并且要考虑容易利用金属焊料进行芯片倒装焊接和散热性等。此外，其他制作例中，按照相接10μm左右进行制作，得到了与该实施例同等的性能的发光元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以Al电极完全没有受到损害。到此为止的工序所完成的结构大致与图3-10对应。
接下来，作为实施基板剥离之前的准备，准备在表面形成有Ni/Pt/Au的层积结构的金属配线(金属层41)的Si基板作为支持体40。使用AuSn焊料将难以制作发光装置的晶片(基板21上的薄膜结晶成长层、电极、绝缘层等)整个接合于该支持体。接合时，将形成有支持体40和发光装置的晶片加热到300℃，用AuSn焊料使p侧电极和n侧电极分别与设计在支持体上的金属配线熔合。此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜结晶成长的基板21面照射准分子激光(248nm)，剥离基板(激光脱粘合)。其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga金属。
接下来，通过溅射法在通过金属焊料42熔合在支持体40上的极薄的膜的发光元件的缓冲层侧形成由氧化铝构成的低反射光学膜45。此时，氧化铝以光学膜厚为发光波长的1/4成膜，使其对元件的发光波长为低反射涂布。
最后，为了将一个个发光装置分开，使用切割锯，切割支持体内的元件分离区域部分。此处，由于支持体内元件分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此操作，制成了图3-11所示的集成型化合物半导体发光元件。
(实施例C-2)
如实施例C-1，其中，光学结合层23成膜后的薄膜结晶层的成膜如下进行，此外重复实施例C-1。即，实施例C-1中于1035℃形成厚度3.5μm的未掺杂GaN作为光学结合层23后，进一步，将以4μm厚形成Si掺杂(Si浓度5×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度8×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度5.0×1018cm-3)的Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层全部共8层，其两侧是阻隔层。然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。接着以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电型(p型)第二包层26b。最后以0.03μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后与实施例C-1同样地进行操作，制成图3-11所示的发光装置。此时，没有发生元件的意外短路等。
此外，实施例C-1、2的工序中，在第一蚀刻工序后除去了SiNx掩模，但也可不除去SiNx掩模，而在第二蚀刻工序后除去该掩模，并优选在第三蚀刻工序后除去该掩模。
另外，第三蚀刻工序的蚀刻在缓冲层中途截止，由此能制造图3-16所示的发光装置(其中，绝缘膜是多层介电体膜)。另外，如果此时通过适合预定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀，则得到了图3-15所示的发光装置。另外，第三蚀刻工序的蚀刻在光学结合层中途截止，由此能制造图3-14所示的发光装置。另外，如果此时通过适合预定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀，则得到了图3-13所示的发光装置。
(实施例C-3)
按下述顺序制作图3-12所示的半导体发光装置。
准备厚度为430μm的c+面蓝宝石基板21，首先采用MOCVD法在其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a，其后于1040℃层积厚度1μm的未掺杂GaN层作为第2缓冲层22b。
作为光学结合层23，形成3nm的未掺杂In0.05Ga0.95N和12nm的未掺杂GaN各10层的层积结构，并且其中心含有的未掺杂GaN层为2μm厚。此处，未掺杂GaN层于850℃进行成长、未掺杂In0.05Ga0.95N层于730℃进行成长。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层全部共3层，其两侧是阻隔层。
然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。接着以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
为了形成p侧电极27，使用光刻法，对结束了薄膜结晶成长的晶片形成抗蚀图案，进行用于通过剥离法使p侧电极图案化的准备。此处，通过真空淀积法形成Pd(20nm厚)/Au(1000nm厚)作为p侧电极，通过剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极27的制作。此外，到此为止的工序中，没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害的工序。
接下来，为了同时实施形成发光单元间分离槽的第二蚀刻工序和形成装置间分离槽的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去位于发光单元间分离槽的形成区域和装置间分离槽的形成区域的SrF2膜，形成薄膜结晶层的分离蚀刻掩模即用于同时实施第二蚀刻工序和第三蚀刻工序的蚀刻掩模。
接下来，作为同时实施的第二、第三蚀刻工序，使用Cl2气体，对薄膜结晶层进行ICP蚀刻，蚀刻相当于发光单元间分离槽和装置间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b，直到未掺杂InGaN/GaN光学结合层23的一部分。第二和第三同时蚀刻工序中，SrF2掩模基本不被蚀刻。通过该工序，可以形成宽6μm的发光单元间分离槽。
同时实施第二和第三蚀刻工序，形成发光单元间分离槽和装置间分离槽后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。
接着，为了实施使第一导电型接触层露出的第一蚀刻工序，实施蚀刻用掩模的形成作为形成第一导电型侧电极之前的准备。此处，使用真空淀积法在晶片的整个面进行SrF2的制膜。接着，再次实施光刻工序，进行SrF2掩模的图案化，制作第一蚀刻用掩模。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的n型接触层露出。
ICP等离子体蚀刻结束后，除去全部的SrF2掩模。此处，由于p侧电极表面有Au露出，所以即使经过这些工序，也完全没有发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作为绝缘层30。接下来，为了同时实施在由Pd-Au构成的p侧电极27上形成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及除去在装置间分离槽存在的绝缘层的一部分的操作，使用光刻技术形成抗蚀掩模，接下来，使用SF6气体的RIE等离子体，实施不形成抗蚀掩模的部分即p侧电极露出部分的形成、n侧接触层24c上的n侧电流注入区域的形成、以及在装置间分离槽存在的绝缘层的一部分的除去。此处，p侧电极的周边有SiNx绝缘层覆盖着。另外，除n侧电流注入区域外，绝缘层还覆盖薄膜结晶层的侧壁等。另外，如例如实施例C-1、2说明的那样，通过适合预定形状的光刻，准备适当的蚀刻掩模形状，并且进行绝缘层的侧蚀，由此可形成图3-14的形状(图3-12示出了该形状)，或者利用适合预定形状的光刻，准备适当的蚀刻掩模形状，并且不进行绝缘层的侧蚀，由此可以形成图3-13的形状。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离子体进行灰化除去。此时，p侧电极表面有Au露出，所以p侧电极完全没有变质。
接下来，为了形成n侧电极28，使用光刻法，形成抗蚀图案，进行用于通过剥离法使n侧电极图案化的准备。此处，作为n侧电极，通过真空沉积法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，通过剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。形成n侧电极时，其面积要比n侧电流注入区域大，并且与p侧电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接和散热性等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以Al电极完全没有受到损害。
接下来，作为实施基板剥离之前的准备，准备在表面形成有Ti/Pt/Au的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn焊料将难以制作发光装置的晶片(基板21上的薄膜结晶成长层、电极、绝缘层等)整个接合于该支持体。接合时，将形成有支持体40和发光装置的晶片加热到300℃，用AuSn焊料使p侧电极和n侧电极分别与设计在支持体上的金属配线熔合。此时，此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜结晶成长的基板21面照射准分子激光(248nm)，剥离基板(激光脱粘合)。其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga金属。
最后，为了将一个个发光装置分开，使用切割锯，切割支持体内的元件分离区域部分，并一同切割装置间分离槽底部的光学结合层和缓冲层。此处，由于支持体内元件分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此操作，制成了图3-12所示的集成型化合物半导体发光元件。
<部分D的发明的实施例>
(实施例D-1)
按下述顺序制作图4-11所示的半导体发光装置。相关的工序图参照图4-4～10。
准备厚度为430μm的c+面蓝宝石基板21，首先采用MOCVD法在其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a，其后于1040℃层积厚度0.5μm的未掺杂GaN层和厚度0.5μm的Si掺杂(Si浓度7×1017cm-3)的GaN层作为厚度1μm的第2缓冲层22b。接着于1035℃形成厚度3.5μm的未掺杂GaN层作为光学结合层23。
进一步，将以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度3×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层全部共5层，其两侧是阻隔层。然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。接着以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导电型(p型)第二包层26b。最后以0.03μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
为了形成p侧电极，使用光刻法，对结束了薄膜结晶成长的晶片形成抗蚀图案，进行用于通过剥离法使p侧电极27图案化的准备。此处，通过真空淀积法形成Ni(20nm厚)/Au(500nm厚)作为p侧电极，通过剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极的制作。到此为止的工序所完成的结构大致与图4-4对应。此外，到此为止的工序中，没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害的工序。
接下来，为了实施第一蚀刻工序，实施蚀刻用掩模的形成。此处，使用p-CVD法，将基板温度设定为400℃，在晶片的整个面形成0.4μm厚度的SiNx膜。此处，p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。接着，再次实施光刻工序，进行SiNx掩模的图案化，制作SiNx蚀刻掩模。此时，使用SF6等离子体以RIE法实施SiNx膜的不要的部分的蚀刻，后述的第一蚀刻工序中不进行薄膜结晶层的蚀刻的部分残留掩模，并将与预定的薄膜结晶层的蚀刻部分相当的部分的SiNx膜除去。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的n型接触层24c露出，同时，形成2个以上的发光点的形状。
ICP等离子体蚀刻结束后，使用缓冲液氢氟酸除去全部的SiNx掩模。此处，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，p侧电极也完全没有发生变质。到此为止的工序所完成的结构大致与图4-5对应。
接下来，为了实施用于形成各发光装置内具有的发光单元间分离槽12的第二蚀刻工序，利用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去形成发光单元间分离槽的区域的SrF2膜，形成薄膜结晶层的发光单元间分离槽形成用掩模即第二蚀刻工序用SrF2掩模。
接下来，作为第二蚀刻工序，使用Cl2气体，对薄膜结晶层进行ICP蚀刻，蚀刻相当于发光单元间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b，直到未掺杂GaN光学结合层23的一部分。该第二蚀刻工序中，SrF2掩模基本未被蚀刻。通过该工序能形成宽10μm的发光单元间分离槽。
通过第二蚀刻工序形成发光单元间分离槽12后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。到此为止的工序所完成的结构大致与图4-6对应。
接下来，为了实施形成各个化合物半导体发光装置间的装置间分离槽13的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去形成装置间分离槽的区域部分的SrF2膜，形成薄膜结晶层的装置间分离槽形成用掩模即第三蚀刻工序用SrF2掩模。
接下来，作为第三蚀刻工序，使用Cl2气体，对薄膜结晶层的全部进行ICP蚀刻，蚀刻相当于装置间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b、未掺杂GaN光学结合层23、缓冲层22(22a、22b)。该第三蚀刻工序中，SrF2掩模基本未被蚀刻。通过该工序能形成装置之间宽50μm的分离槽。
通过第三蚀刻工序形成装置间分离槽13后，除去不再需要的SrF2掩模。此处，由于p侧电极27表面有Au露出，所以完全没有发生变质。到此为止的工序所完成的结构大致与图4-7对应。
接下来，通过p-CVD法在晶片的整个面依次形成SiOx和SiNx，在晶片的整个面形成介电体多层膜作为绝缘层。此时，SiNx和SiOx各自以光学波长为元件的发光波长的1/4的厚度形成每一层，以对发光波长具有比较高的反射率。到此为止的工序所完成的结构大致与图4-8对应。
接下来，为了同时实施向由Ni-Au构成的p侧电极27上形成p侧电极露出部分、向n侧接触层24c上形成n侧电流注入区域(36)、除去在装置间分离槽内的未掺杂缓冲层的侧壁的一部分残存的绝缘层的处理，使用光刻技术形成抗蚀掩模。接下来用氢氟酸系蚀刻剂除去未形成抗蚀掩模的介电体多层膜(绝缘层)。进而，利用氢氟酸产生的侧蚀效果，还除去了缓冲层的未掺杂部分的侧壁的一部分的介电体多层膜(绝缘层)。此处，p侧电极27的周边覆盖有150μm由SiOx和SiNx构成的绝缘层。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离子体进行灰化除去。此时，由于p侧电极表面有Au露出，所以即使通过p-CVD进行SiNx成膜工序，也完全没有发生变质。到此为止的工序所完成的结构大致与图4-9对应。
接下来，为了形成n侧电极28，使用光刻法，形成抗蚀图案，进行用于通过剥离法使n侧电极图案化的准备。此处，通过真空沉积法在晶片的整个面形成Ti20nm/Al300nm作为n侧电极，并利用剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。形成n侧电极时，要使其面积比n侧电流注入区域大、其周边有30μm左右与绝缘层相接，并且与p侧电极27没有重叠，并且要考虑容易利用金属焊料进行芯片倒装焊接和散热性等。此外，其他制作例中，按照相接10μm左右进行制作，得到了与该实施例同等的性能的发光元件。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以Al电极完全没有受到损害。到此为止的工序所完成的结构大致与图4-10对应。
接下来，作为实施基板剥离之前的准备，准备在表面形成有Ni/Pt/Au的层积结构的金属配线(金属层41)的Si基板作为支持体40。使用AuSn焊料将难以制作发光装置的晶片(基板21上的薄膜结晶成长层、电极、绝缘层等)整个接合于该支持体。接合时，将形成有支持体40和发光装置的晶片加热到300℃，用AuSn焊料使p侧电极和n侧电极分别与设计在支持体上的金属配线熔合。此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜结晶成长的基板21面照射准分子激光(248nm)，剥离基板(激光脱粘合)。其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga金属。
接下来，通过溅射法在通过金属焊料42熔合在支持体40上的极薄的膜的发光元件的缓冲层侧形成由氧化铝构成的低反射光学膜45。此时，氧化铝以光学膜厚为发光波长的1/4成膜，使其对元件的发光波长为低反射涂布。
最后，为了将一个个发光装置分开，使用切割锯，切割支持体内的元件分离区域部分。此处，由于支持体内元件分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此操作，制成了图4-11所示的集成型化合物半导体发光元件。
(实施例D-2)
如实施例D-1，其中，光学结合层23成膜后的薄膜结晶层的成膜如下进行，此外重复实施例D-1。即，实施例D-1中于1035℃形成厚度3.5μm的未掺杂GaN作为光学结合层23后，进一步，将以4μm厚形成Si掺杂(Si浓度5×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度8×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度5.0×1018cm-3)的Al0.10Ga0.90N层作为第一导电型(n型)第一包层24a。接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm的厚度成膜的未掺杂GaN层、量子阱层是于720℃以2nm的厚度成膜的未掺杂In0.1Ga0.9N层，量子阱层全部共8层，其两侧是阻隔层。然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.10Ga0.90N作为第二导电型(p型)第一包层26a。接着以0.07μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN作为第二导电型(p型)第二包层26b。最后以0.03μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN作为第二导电型(p型)接触层26c。其后与实施例D-1同样地进行操作，制成图4-11所示的发光装置。此时，没有发生元件的意外短路等。
此外，实施例D-1、2的工序中，在第一蚀刻工序后除去了SiNx掩模，但也可不除去SiNx掩模，而在第二蚀刻工序后除去该掩模，并优选在第三蚀刻工序后除去该掩模。
另外，第三蚀刻工序的蚀刻在缓冲层中途截止，由此能制造图4-16所示的发光装置(其中，绝缘膜是多层介电体膜)。另外，如果此时通过适合预定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀，则得到了图4-15所示的发光装置。另外，第三蚀刻工序的蚀刻在光学结合层中途截止，由此能制造图4-14所示的发光装置。另外，如果此时通过适合预定形状的光刻准备适当的蚀刻掩模形状，并且不进行侧蚀，则得到了图4-13所示的发光装置。
(实施例D-3)
按下述顺序制作图4-12所示的半导体发光装置。
准备厚度为430μm的c+面蓝宝石基板21，首先采用MOCVD法在其上形成厚度10nm的经低温成长的未掺杂的GaN层作为第1缓冲层22a，其后于1040℃层积厚度1μm的未掺杂GaN层作为第2缓冲层22b。
作为光学结合层23，形成3nm的未掺杂In0.05Ga0.95N和12nm的未掺杂GaN各10层的层积结构，并且其中心含有的未掺杂GaN层为2μm厚。此处，未掺杂GaN层于850℃进行成长、未掺杂In0.05Ga0.95N层于730℃进行成长。
接下来，以2μm厚形成Si掺杂(Si浓度1×1018cm-3)的GaN层作为第一导电型(n型)第二包层24b，以0.5μm厚形成Si掺杂(Si浓度2×1018cm-3)的GaN层作为第一导电型(n型)接触层24c，进一步以0.1μm的厚度形成Si掺杂(Si浓度1.5×1018cm-3)的Al0.15Ga0.85N层作为第一导电型(n型)第一包层24a。
接着，阻隔层和量子阱层交替成膜作为活性层结构25，其中阻隔层是于850℃以13nm成膜的未掺杂GaN层、量子阱层是于715℃以2nm的厚度成膜的未掺杂In0.13Ga0.87N层，量子阱层全部共3层，其两侧是阻隔层。
然后将成长温度设定为1025℃，以0.1μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)Al0.15Ga0.85N层作为第二导电型(p型)第一包层26a。接着以0.05μm的厚度形成Mg掺杂(Mg浓度5×1019cm-3)GaN层作为第二导电型(p型)第二包层26b。最后以0.02μm的厚度形成Mg掺杂(Mg浓度1×1020cm-3)GaN层作为第二导电型(p型)接触层26c。
其后，在MOCVD成长炉中，慢慢地降低温度，取出晶片，结束薄膜结晶成长。
为了形成p侧电极27，使用光刻法，对结束了薄膜结晶成长的晶片形成抗蚀图案，进行用于通过剥离法使p侧电极图案化的准备。此处，通过真空淀积法形成Pd(20nm厚)/Au(1000nm厚)作为p侧电极，通过剥离法在丙酮中除去不要的部分。接下来实施其后的热处理，完成p侧电极27的制作。此外，到此为止的工序中，没有对p侧电极正下方的p侧电流注入区域造成等离子体处理等的损害的工序。
接下来，为了同时实施形成发光单元间分离槽的第二蚀刻工序和形成装置间分离槽的第三蚀刻工序，使用真空淀积法，在晶片的整个面形成SrF2掩模。接下来，除去位于发光单元间分离槽的形成区域和装置间分离槽的形成区域的SrF2膜，形成薄膜结晶层的分离蚀刻掩模即用于同时实施第二蚀刻工序和第三蚀刻工序的蚀刻掩模。
接下来，作为同时实施的第二、第三蚀刻工序，使用Cl2气体，对薄膜结晶层进行ICP蚀刻，蚀刻相当于发光单元间分离槽和装置间分离槽的部分的p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a、n-GaN接触层24c、n-GaN第二包层24b，直至未掺杂InGaN/GaN光学结合层23的一部分。第二和第三同时蚀刻工序中，SrF2掩模基本不被蚀刻。通过该工序，可以形成宽6μm的发光单元间分离槽。
同时实施第二和第三蚀刻工序，形成发光单元间分离槽和装置间分离槽后，除去不再需要的SrF2掩模。此处，由于p侧电极表面有Au露出，所以完全没有发生变质。
接着，为了实施使第一导电型接触层露出的第一蚀刻工序，实施蚀刻用掩模的形成作为形成第一导电型侧电极之前的准备。此处，使用真空淀积法在晶片的整个面进行SrF2的制膜。接着，再次实施光刻工序，进行SrF2掩模的图案化，制作第一蚀刻用掩模。
接下来，作为第一蚀刻工序，使用Cl2气体实施ICP等离子体蚀刻，经p-GaN接触层26c、p-GaN第二包层26b、p-AlGaN第一包层26a、由InGaN量子阱层和GaN阻隔层构成的活性层结构25、n-AlGaN第一包层24a，蚀刻到n-GaN接触层24c的中途，使成为n型载流子的注入部分的n型接触层露出，同时，形成2个以上的发光点的形状。
ICP等离子体蚀刻结束后，除去全部的SrF2掩模。此处，由于p侧电极表面有Au露出，所以即使经过这些工序，也完全没有发生变质。
接下来，通过p-CVD法在晶片的整个面形成仅125nm厚的SiNx作为绝缘层30。接下来，为了同时实施在由Pd-Au构成的p侧电极27上形成p侧电极露出部分、在n侧接触层上形成n侧电流注入区域、以及除去在装置间分离槽存在的绝缘层的一部分的操作，使用光刻技术形成抗蚀掩模，接下来，使用SF6气体的RIE等离子体，实施不形成抗蚀掩模的部分即p侧电极露出部分的形成、n侧接触层24c上的n侧电流注入区域的形成、以及在装置间分离槽存在的绝缘层的一部分的除去。此处，p侧电极的周边有SiNx绝缘层覆盖着。另外，除n侧电流注入区域外，绝缘层还覆盖着薄膜结晶层的侧壁等。另外，如例如实施例D-1、2说明的那样，通过适合预定形状的光刻，准备适当的蚀刻掩模形状，并且进行绝缘层的侧蚀，由此可形成图4-14的形状(图4-12示出了该形状)，或者利用适合预定形状的光刻，准备适当的蚀刻掩模形状，并且不进行绝缘层的侧蚀，由此可以形成图4-13的形状。另外，实施绝缘层的除去，以使一个发光单元内，n侧电流注入区域的数量和面积小于p侧电流注入区域的数量和面积。
其后，用丙酮除去不再需要的抗蚀掩模，并利用RIE法通过氧等离子体进行灰化除去。此时，p侧电极表面有Au露出，所以p侧电极完全没有变质。
接下来，为了形成n侧电极28，使用光刻法，形成抗蚀图案，进行用于通过剥离法使n侧电极图案化的准备。此处，按发光单元内的n侧电极的数量和面积小于p侧电极的数量和面积来进行图案化。此处，作为n侧电极，通过真空沉积法在晶片的整个面形成Ti(20nm厚)/Al(1500nm厚)，通过剥离法在丙酮中除去不要的部分。接下来，实施其后的热处理，完成n侧电极的制作。形成n侧电极时，n侧电极的面积要比n侧电流注入区域大，并且与p侧电极没有重叠，还要考虑容易利用金属焊料进行倒装芯片焊接、和散热性等。Al电极容易在进行等离子体处理等时发生变质，并且可以被氢氟酸等蚀刻，但是由于在元件制作工序的最后进行n侧电极的形成，所以Al电极完全没有受到损害。
接下来，作为实施基板剥离之前的准备，准备在表面形成有Ti/Pt/Au的层积结构的金属配线(金属层41)的AlN基板作为支持体40。使用AuSn焊料将难以制作发光装置的晶片(基板21上的薄膜结晶成长层、电极、绝缘层等)整个接合于该支持体。接合时，将形成有支持体40和发光装置的晶片加热到300℃，用AuSn焊料使p侧电极和n侧电极分别与设计在支持体上的金属配线熔合。此时，此时，没有发生元件的意外短路等。
接着，为了实施基板剥离，从没有实施薄膜结晶成长的基板21面照射准分子激光(248nm)，剥离基板(激光脱粘合)。其后，通过湿蚀刻除去因GaN缓冲层的一部分分解成氮和金属Ga而产生的Ga金属。
最后，为了将一个个发光装置分开，使用切割锯，切割支持体内的元件分离区域部分，并一同切割装置间分离槽底部的光学结合层和缓冲层。此处，由于支持体内元件分离区域不存在金属配线等，所以不会发生意外的配线的剥离等。如此操作，制成了图4-12所示的集成型化合物半导体发光元件。
产业上的可利用性
作为能够大面积面光源发光的半导体发光装置，本发明的发光装置是有用的。

Claims (20)

1.一种集成型化合物半导体发光装置，其具有对发光波长透明的基板和形成在该基板上的2个以上发光单元，其特征在于，
上述发光单元在上述基板上具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
主要的光取出方向是上述基板侧，上述第一导电型侧电极和上述第二导电型侧电极形成在上述主要的光取出方向的相反侧，
上述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
在一个发光单元内设置有(A)1个发光点和所述第一导电型侧电极，所述发光点包括所述活性层结构、所述第二导电型半导体层和所述第二导电型侧电极，或设置有(B)2个以上的发光点和至少1个所述第一导电型侧电极，所述发光点包括所述活性层结构、所述第二导电型半导体层和所述第二导电型侧电极，一个发光单元内通过所述第一导电型半导体层而电导通，
并且，在上述基板和上述第一导电型半导体层之间具有光学结合层，所述光学结合层在上述2个以上的发光单元之间是共用设置的，将上述2个以上的发光单元光学结合，使1个发光单元发出的光分布到其他的发光单元。
2.一种集成型化合物半导体发光装置，其是具有2个以上发光单元的集成型化合物半导体发光装置，其特征在于，
所述发光单元至少具有化合物半导体薄膜结晶层、第二导电型侧电极以及第一导电型侧电极，所述化合物半导体薄膜结晶层具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层，
从所述活性层结构观察，主要的光取出方向是所述第一导电型半导体层侧方向，所述第一导电型侧电极和所述第二导电型侧电极形成在所述主要的光取出方向的相反侧，
所述发光单元彼此通过设置在相邻接的发光单元之间的发光单元间分离槽而电分离，
在一个发光单元内设置有(C)1个发光点和1个所述第一导电型侧电极，所述发光点包括所述活性层结构、所述第二导电型半导体层和所述第二导电型侧电极，或设置有(D)2个以上的发光点和至少1个所述第一导电型侧电极，所述发光点包括所述活性层结构、所述第二导电型半导体层和所述第二导电型侧电极，一个发光单元内通过所述第一导电型半导体层而电导通，
并且，在相对于所述第一导电型半导体层的所述主要的光取出方向侧具有光学结合层，且在所述光学结合层的所述主要的光取出方向侧具有缓冲层，所述光学结合层在所述2个以上的发光单元之间是共用设置的，将所述2个以上的发光单元光学结合，使从一个发光单元发出的光分布到其他的发光单元。
3.如权利要求1所述的发光装置，其特征在于，所述光学结合层作为所述薄膜结晶层的一部分设置在所述基板和所述第一导电型包层之间，并且所述2个以上的发光单元之间共用所述光学结合层。
4.如权利要求1所述的发光装置，其特征在于，在发光波长下所述基板的平均折射率以nsb表示、所述光学结合层的平均折射率以noc表示、所述第一导电型半导体层的平均折射率以n1表示时，满足nsb＜noc和n1＜noc的关系。
5.如权利要求1所述的发光装置，其特征在于，设所述发光装置的发光波长为λ，其中波长λ的单位为nm，设在发光波长下所述基板的平均折射率为nsb、所述光学结合层的平均折射率为noc，设所述光学结合层的物理厚度为toc，其中厚度toc的单位为nm，并将所述光学结合层和所述基板的相对折射率差Δ(oc-sb)定义为Δ(oc-sb)≡((noc)2-(nsb)2)/(2×(noc)2)时，所选择的toc满足
Figure FSB00000371527700021
6.如权利要求1所述的发光装置，其特征在于，设所述发光装置的发光波长为λ，其中波长λ的单位为nm，设在发光波长下所述光学结合层的平均折射率为noc、第一导电型半导体层的平均折射率为n1，设所述光学结合层的物理厚度为toc，其中厚度toc的单位为nm，并将光学结合层和第一导电型半导体层的相对折射率差Δ(oc-1)定义为Δ(oc-1)≡((noc)2-(n1)2)/(2×(noc)2)时，所选择的toc满足
Figure FSB00000371527700031
7.如权利要求1或2所述的发光装置，其特征在于，所述光学结合层全体的比电阻ρoc满足0.5≤ρoc的关系，其中比电阻ρoc的单位为Ω·cm。
8.如权利要求1或2所述的发光装置，其特征在于，所述光学结合层为2个以上的层的层积结构。
9.如权利要求1或2所述的发光装置，其特征在于，对于所述2个以上的发光单元，在相邻接的发光单元之间，从所述薄膜结晶层的表面进行除去，直到所述光学结合层的界面，或直到所述光学结合层的一部分，从而形成所述发光单元间分离槽。
10.如权利要求1或2所述的发光装置，其特征在于，所述发光装置是从设置在2个以上发光装置之间的装置间分离槽分割开的，该装置间分离槽的形成止于所述光学结合层的中途、止于所述缓冲层的中途、直至到达所述基板或其制造过程中使用的基板、或者该装置间分离槽的形成中除去了所述基板或其制造过程中使用的基板的一部分。
11.如权利要求1或2所述的发光装置，其特征在于，该发光装置具有绝缘层，所述绝缘层覆盖所述发光单元间分离槽内的底面和侧面的全部，并且所述发光装置的侧面露出的层之中，所述绝缘层至少覆盖所述第一导电型半导体层、活性层结构和第二导电型半导体层的侧面，所述绝缘层与所述第一导电型侧电极的主要的光取出方向侧的一部分相接，覆盖所述第二导电型侧电极的主要的光取出方向的相反侧的一部分。
12.如权利要求1所述的发光装置，其特征在于，所述基板选自由蓝宝石、SiC、GaN、LiGaO2、ZnO、ScAlMgO4、NdGaO3和MgO组成的组。
13.如权利要求11所述的发光装置，其特征在于，用R2表示从所述第一导电型半导体层侧向所述光学结合层垂直入射的该发光装置的发光波长的光在所述光学结合层被反射的反射率，并分别用R12表示从所述第二导电型半导体层侧向所述绝缘层垂直入射的该发光装置的发光波长的光在所述绝缘层被反射的反射率、用R11表示从第一导电型半导体层侧向所述绝缘层垂直入射的该发光装置的发光波长的光在所述绝缘层被反射的反射率、用R1q表示从所述活性层结构侧向所述绝缘层垂直入射的该发光装置的发光波长的光在所述绝缘层被反射的反射率时，所构成的所述绝缘层满足下述所有的条件，
(式1)R2＜R12
(式2)R2＜R11
(式3)R2＜R1q。
14.一种集成型化合物半导体发光装置的制造方法，所述集成型化合物半导体发光装置在同一基板上具有2个以上的发光单元，其特征在于，所述方法具有下述工序：
在对发光波长透明的基板上进行光学结合层的成膜的工序；
进行薄膜结晶层的成膜的工序，所述薄膜结晶层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；
在上述第二导电型半导体层的表面形成第二导电型侧电极的工序；
使上述第一导电型半导体层的一部分在表面露出的第一蚀刻工序，其中，(A)该第一蚀刻工序是用于在各发光单元中形成1个发光点的工序，所述发光点包括上述活性层结构、上述第二导电型半导体层和上述第二导电型侧电极，或
(B)在该第一蚀刻工序中，将所述第二导电型半导体层和所述活性层结构截断成2个以上的区域，以在各发光单元中形成2个以上所述发光点；
在通过上述第一蚀刻工序露出的第一导电型半导体层的面形成第一导电型侧电极的工序；
第二蚀刻工序，从上述薄膜结晶层表面进行除去，直到上述光学结合层的界面，或者从上述薄膜结晶层表面进行除去，直到上述光学结合层的一部分，以形成用于将上述发光单元相互电分离的发光单元间分离槽；和
第三蚀刻工序，至少除去上述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽。
15.一种集成型化合物半导体发光装置的制造方法，所述集成型化合物半导体发光装置在支持体上具有2个以上的发光单元，其特征在于，所述方法具有如下工序：
在基板上依次形成缓冲层和光学结合层的工序；
进行薄膜结晶层的成膜的工序，所述薄膜结晶层至少具有包含第一导电型包层的第一导电型半导体层、活性层结构和包含第二导电型包层的第二导电型半导体层；
在所述第二导电型半导体层的表面形成第二导电型侧电极的工序；
使所述第一导电型半导体层的一部分在表面露出的第一蚀刻工序，其中，(C)该第一蚀刻工序是用于形成1个发光点的工序，所述发光点包括上述活性层结构、上述第二导电型半导体层和上述第二导电型侧电极，或
(D)在该第一蚀刻工序中，将所述第二导电型半导体层和所述活性层结构截断成2个以上的区域，以形成2个以上所述发光点；
在通过所述第一蚀刻工序露出的第一导电型半导体层的面形成(C)1个或(D)至少1个第一导电型侧电极的工序；
第二蚀刻工序，从所述薄膜结晶层表面进行除去，直到所述光学结合层的界面，或者从所述薄膜结晶层表面进行除去，直到所述光学结合层的一部分，以形成用于将所述发光单元相互电分离的发光单元间分离槽；
第三蚀刻工序，至少除去所述第一导电型半导体层、活性层结构和第二导电型半导体层，以形成用于分离成2个以上发光装置的装置间分离槽；和
除去所述基板的工序。
16.如权利要求14或15所述的方法，其特征在于，与所述第二蚀刻工序同时进行所述第三蚀刻工序或另外进行所述第三蚀刻工序，从而，从所述薄膜结晶层表面蚀刻到所述光学结合层的界面，或者从薄膜结晶层表面进行蚀刻直到除去所述光学结合层的一部分；
在进行所述光学结合层的成膜工序前具有在所述基板上形成缓冲层的工序的情况下，所述第三蚀刻工序中，从所述薄膜结晶层表面蚀刻到除去缓冲层的一部分；
所述第三蚀刻工序中，进行蚀刻直至达到所述基板表面；
所述第三蚀刻工序中，以也将所述基板的一部分除去的方式进行蚀刻。
17.如权利要求14或15所述的方法，其特征在于，所述第二蚀刻工序和第三蚀刻工序以使用气体物质的干蚀刻法进行，所述气体物质为选自由Cl2、BCl3、SiCl4、CCl4和两种以上这些气体的组合组成的组中的物质。
18.如权利要求17所述的方法，其特征在于，使用经图案化的金属氟化物层作为蚀刻掩模，所述金属氟化物层优选为选自由SrF2、AlF3、MgF2、BaF2、CaF2和这些物质的组合组成的组中的金属氟化物层。
19.如权利要求14或15所述的方法，其特征在于，依次进行形成所述第二导电型侧电极的工序、所述第一蚀刻工序和形成所述第一导电型侧电极的工序，
所述第三蚀刻工序中，进行蚀刻，从表面蚀刻到除去所述光学结合层的至少一部分，或者蚀刻到除去所述缓冲层的至少一部分，或者以至少达到所述基板的深度进行蚀刻，从而形成所述装置间分离槽，所述蚀刻到除去所述缓冲层的至少一部分限于在存在缓冲层的情况下进行，
并且，在第一～第三蚀刻工序之后、形成所述第一导电型侧电极的工序之前，还具有：形成绝缘层的工序；和
在所述装置间分离槽内，除去在槽底面堆积的绝缘层的一部分，形成划线区域的工序。
20.如权利要求14或15所述的方法，其特征在于，依次进行形成所述第二导电型侧电极的工序、所述第一蚀刻工序和形成所述第一导电型侧电极的工序，
所述第三蚀刻工序中，进行蚀刻，从表面蚀刻到除去所述光学结合层的至少一部分，或者蚀刻到除去所述缓冲层的至少一部分，或者以至少达到所述基板的深度进行蚀刻，从而形成所述装置间分离槽，所述蚀刻到除去所述缓冲层的至少一部分限于在存在缓冲层的情况下进行，
并且，在第一～第三蚀刻工序之后，形成所述第一导电型侧电极的工序之前，还具有：形成绝缘层的工序；和
在所述装置间分离槽内，除去槽底面堆积的绝缘层的全部和形成在所述装置间分离槽的侧壁的绝缘层之中的所述槽底面侧的一部分的工序。
CN2007800240728A 2006-05-01 2007-04-30 集成型半导体发光装置及其制造方法 Expired - Fee Related CN101479858B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP128018/2006 2006-05-01
JP2006128021 2006-05-01
JP128024/2006 2006-05-01
JP2006128025 2006-05-01
JP2006128024 2006-05-01
JP128021/2006 2006-05-01
JP128025/2006 2006-05-01
JP2006128018 2006-05-01
PCT/JP2007/059275 WO2007126093A1 (ja) 2006-05-01 2007-04-30 集積型半導体発光装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101479858A CN101479858A (zh) 2009-07-08
CN101479858B true CN101479858B (zh) 2011-05-11

Family

ID=38655613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800240728A Expired - Fee Related CN101479858B (zh) 2006-05-01 2007-04-30 集成型半导体发光装置及其制造方法

Country Status (4)

Country Link
US (1) US8581274B2 (zh)
EP (1) EP2023411A1 (zh)
CN (1) CN101479858B (zh)
WO (1) WO2007126093A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150295154A1 (en) 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US8368114B2 (en) * 2007-05-18 2013-02-05 Chiuchung Yang Flip chip LED die and array thereof
JP5426124B2 (ja) 2008-08-28 2014-02-26 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
US8563963B2 (en) * 2009-02-06 2013-10-22 Evergrand Holdings Limited Light-emitting diode die packages and methods for producing same
TWI485879B (zh) * 2009-04-09 2015-05-21 Lextar Electronics Corp 發光二極體晶片及其製造方法
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
US8273588B2 (en) * 2009-07-20 2012-09-25 Osram Opto Semiconductros Gmbh Method for producing a luminous device and luminous device
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
JP5759790B2 (ja) * 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
CN102280553A (zh) * 2010-06-10 2011-12-14 杨秋忠 覆晶发光二极管晶粒及其晶粒阵列
KR101171361B1 (ko) 2010-11-05 2012-08-10 서울옵토디바이스주식회사 발광 다이오드 어셈블리 및 그의 제조 방법
US9269870B2 (en) * 2011-03-17 2016-02-23 Epistar Corporation Light-emitting device with intermediate layer
TWI535077B (zh) * 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
TWI474504B (zh) * 2012-06-21 2015-02-21 Lextar Electronics Corp 發光二極體結構及其製作方法
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
CN111223973B (zh) * 2012-09-07 2023-08-22 首尔伟傲世有限公司 发光二极管阵列
KR20140032691A (ko) * 2012-09-07 2014-03-17 일진엘이디(주) 발광 소자 및 그 제조 방법
JP6195205B2 (ja) * 2012-10-19 2017-09-13 パナソニックＩｐマネジメント株式会社 半導体レーザ
JP6307907B2 (ja) 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法
CN106169467B (zh) * 2013-05-22 2020-06-02 晶元光电股份有限公司 发光装置
CN112164737A (zh) * 2013-11-18 2021-01-01 晶元光电股份有限公司 发光装置及其制作方法
TWI579492B (zh) 2015-05-11 2017-04-21 綠點高新科技股份有限公司 燈具的製造方法及該燈具
TWM542252U (zh) * 2015-10-16 2017-05-21 首爾偉傲世有限公司 小型發光二極體晶片
KR101781748B1 (ko) * 2016-09-01 2017-09-25 주식회사 루멘스 Uv led 패키지
CN106328791B (zh) * 2016-09-09 2018-08-24 华灿光电（浙江）有限公司 一种半导体发光二极管光源及背光模组
CN110800117A (zh) * 2017-07-03 2020-02-14 夏普株式会社 光源装置及发光装置
CN110998879B (zh) * 2017-08-10 2023-06-27 夏普株式会社 半导体模块、显示装置以及半导体模块的制造方法
US10804429B2 (en) * 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
KR102558296B1 (ko) * 2018-07-10 2023-07-24 삼성전자주식회사 전자 장치, 마이크로 led 모듈 제조 방법 및 컴퓨터 판독가능 기록 매체
US11387392B2 (en) * 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device
TWI778790B (zh) * 2021-09-15 2022-09-21 友達光電股份有限公司 畫素結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023179A (ja) * 2001-07-06 2003-01-24 Ricoh Co Ltd ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JP2004006893A (ja) * 2002-05-29 2004-01-08 Lumileds Lighting Us Llc 改善された光抽出のためのフリップチップ発光ダイオードの量子井戸の選択配置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115174A (ja) 1987-10-28 1989-05-08 Nec Corp 発光ダイオードアレイ
JP3298161B2 (ja) * 1991-10-29 2002-07-02 ソニー株式会社 ドライエッチング方法
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
JPH08274376A (ja) * 1995-03-15 1996-10-18 Texas Instr Inc <Ti> シリコンに格子整合したｉｉｉ−ｖ化合物半導体エミッター
JPH10242507A (ja) 1997-02-21 1998-09-11 Oki Electric Ind Co Ltd 発光ダイオードおよびその製造方法
JP3505374B2 (ja) 1997-11-14 2004-03-08 三洋電機株式会社 発光部品
DE60042187D1 (de) * 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
JP3659098B2 (ja) 1999-11-30 2005-06-15 日亜化学工業株式会社 窒化物半導体発光素子
JP3795298B2 (ja) * 2000-03-31 2006-07-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP2002026384A (ja) 2000-07-05 2002-01-25 Nichia Chem Ind Ltd 集積型窒化物半導体発光素子
WO2002039555A1 (fr) * 2000-11-10 2002-05-16 Sharp Kabushiki Kaisha Element lumineux semi-conducteur nitrure et dispositif optique equipe de cet element
JP2002323628A (ja) * 2001-04-25 2002-11-08 Nec Corp 多波長半導体光源およびその製造方法
JP4254141B2 (ja) 2001-07-30 2009-04-15 日亜化学工業株式会社 発光装置
US20050201439A1 (en) * 2002-09-06 2005-09-15 Mitsubishi Chemical Corporation Semiconductor light emitting device and semiconductor light emitting device module
US7792170B2 (en) * 2002-09-20 2010-09-07 Mitsubishi Chemical Corporation Semiconductor laser
US7311928B2 (en) * 2003-12-09 2007-12-25 Briant Burke Topical compositions containing tea tree oil for treatment of viral lesions
JP2005347647A (ja) * 2004-06-04 2005-12-15 Sony Corp 素子および素子転写方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023179A (ja) * 2001-07-06 2003-01-24 Ricoh Co Ltd ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法
JP2004006893A (ja) * 2002-05-29 2004-01-08 Lumileds Lighting Us Llc 改善された光抽出のためのフリップチップ発光ダイオードの量子井戸の選択配置

Also Published As

Publication number Publication date
US20100320488A1 (en) 2010-12-23
WO2007126093A1 (ja) 2007-11-08
EP2023411A1 (en) 2009-02-11
CN101479858A (zh) 2009-07-08
US8581274B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN101479858B (zh) 集成型半导体发光装置及其制造方法
CN101485001B (zh) 集成型半导体发光装置及其制造方法
CN101512783B (zh) 半导体发光元件
US8836086B2 (en) Semiconductor light emitting chip and method for processing substrate
JP4123828B2 (ja) 半導体発光素子
CN101379627B (zh) 发光元件
JP2009135466A (ja) 半導体発光素子およびその製造方法
JP2007019467A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
CN101673800A (zh) 发光二极管元件的制造方法
JP2007324585A (ja) 半導体発光素子
US8941105B2 (en) Zinc oxide based compound semiconductor light emitting device
JP2007324581A (ja) 集積型半導体発光装置およびその製造方法
JP2007324586A (ja) 半導体発光素子の製造方法
JP2006287212A (ja) 窒化物半導体発光素子及びその製造方法
JP2007324582A (ja) 集積型半導体発光装置およびその製造方法
CN102403427A (zh) 半导体发光器件及其制造方法
JP5051319B2 (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
JP2007324583A (ja) 集積型半導体発光装置およびその製造方法
JP2007324579A (ja) 集積型半導体発光装置およびその製造方法
CN116802349A (zh) 半导体基板及其制造方法、制造装置、电子部件以及电子设备
JP2007324577A (ja) 集積型半導体発光装置およびその製造方法
JP2007324576A (ja) 集積型半導体発光装置およびその製造方法
JP2007324578A (ja) 集積型半導体発光装置およびその製造方法
JP2003060233A (ja) 半導体発光素子、半導体発光素子の製造方法、及び半導体発光装置
WO2010032829A1 (ja) 半導体発光素子の製造方法および半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20160430