CN110808318A - 一种倒装高压发光二极管及其制作方法 - Google Patents
一种倒装高压发光二极管及其制作方法 Download PDFInfo
- Publication number
- CN110808318A CN110808318A CN201911094190.7A CN201911094190A CN110808318A CN 110808318 A CN110808318 A CN 110808318A CN 201911094190 A CN201911094190 A CN 201911094190A CN 110808318 A CN110808318 A CN 110808318A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- gallium nitride
- type gallium
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 215
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 210
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 189
- 239000002131 composite material Substances 0.000 claims abstract description 79
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- 239000011521 glass Substances 0.000 claims description 69
- 239000000758 substrate Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000007788 liquid Substances 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 531
- 239000007789 gas Substances 0.000 description 64
- 230000000903 blocking effect Effects 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910015844 BCl3 Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请实施例提供一种倒装高压发光二极管及其制作方法,该制作方法先在所述P型氮化镓层和N型氮化镓层表面形成复合掩膜结构,再在所述复合掩膜结构表面形成光刻胶图形,从而利用光刻胶图形在复合掩膜结构中形成第一刻蚀孔,利用复合掩膜结构在N型氮化镓层表面形成第二刻蚀孔,从而避免直接利用光刻胶层在N型氮化镓层中制作第二刻蚀孔导致光刻胶图形的厚度较大引起的深刻蚀槽的制作不易控制,容易出现刻蚀角度一致性差的问题,提高倒装高压二极管的可靠性。
Description
技术领域
本申请涉及半导体器件制作技术领域,尤其是一种倒装高压发光二极管及其制作方法。
背景技术
随着发光二极管的技术不断快速发展,采用倒装高压结构制作发光二极管,可以提高发光二极管的发光亮度、降低发光二极管的成本,逐渐成为了发光二极管领域的一个重要分支。
目前,倒装高压发光二极管主要采用将不同的发光结构通过电极连接深刻蚀槽串联构成,但是,现有倒装高压二极管在制作过程中,不同发光结构之间的深刻蚀槽的制作不易控制,容易出现刻蚀角度一致性差,影响倒装高压二极管的可靠性。
发明内容
有鉴于此,本申请实施例提供了一种倒装高压发光二极管及其制作方法,以解决现有倒装高压发光二极管中不同发光结构之间的深刻蚀槽在制作过程中不易控制,容易出现刻蚀角度一致性差的问题,提高倒装高压二极管的可靠性。
为实现上述目的,本申请实施例提供如下技术方案:
一种倒装高压发光二极管的制作方法,包括:
在衬底的第一表面形成外延结构,所述外延结构包括层叠的N型氮化镓层、有源层和P型氮化镓层;
对所述外延结构表面的至少一个第一区域和至少一个第二区域进行刻蚀,在所述第一区域形成第一凹槽,在所述第二区域形成第二凹槽,所述第一凹槽和所述第二凹槽曝露所述N型氮化镓层;
在所述P型氮化镓层和所述N型氮化镓层表面形成复合掩膜结构,所述复合掩膜结构包括至少两层掩膜层,所述至少两层掩膜层沿第一方向的被刻蚀速率逐渐增大,所述第一方向由所述N型氮化镓层指向所述P型氮化镓层;
在所述复合掩膜结构表面形成光刻胶图形,以所述光刻胶图形为掩膜在所述复合掩膜结构位于所述第一凹槽内的区域形成第一刻蚀孔,所述第一刻蚀孔背离所述N型氮化镓一侧的面积大于所述第一刻蚀孔朝向所述N型氮化镓层一侧的面积;
去掉所述光刻胶图形,以所述复合掩膜结构为掩膜,在所述第一刻蚀孔所在区域,形成贯穿所述N型氮化镓层的第二刻蚀孔。
可选的,所述至少两层掩膜层包括沿所述第一方向层叠的第一掩膜层和第二掩膜层,其中,所述第一掩膜层的被刻蚀速率小于所述第二掩膜层的被刻蚀速率。
可选的,所述至少两层掩膜层还包括:位于所述第二掩膜层背离所述第一掩膜层一侧的第三掩膜层,所述第三掩膜层的被刻蚀速率大于所述第二掩膜层的被刻蚀速率。
可选的,所述第一掩膜层为氮化硅层,所述第二掩膜层和所述第三掩膜层为氧化硅层,且所述第二掩膜层中硅的含量小于所述第三掩膜层中硅的含量。
可选的,所述第二掩膜层和所述第三掩膜层制作过程中的气源为SiH4和N2O,其中,所述第二掩膜层中SiH4的气体流量和N2O的气体流量比小于1.2,所述第三掩膜层中SiH4的气体流量和N2O的气体流量比大于1.2;
或,
所述第二掩膜层和所述第三掩膜层制作过程中的气源为SiH4和NO2,其中,所述第二掩膜层中SiH4的气体流量和NO2的气体流量比小于1.1,所述第三掩膜层中SiH4的气体流量和NO2的气体流量比大于1.1。
可选的,如果所述第二掩膜层和所述第三掩膜层的气源为SiH4和N2O,所述第三掩膜层中SiH4的气体流量和N2O的气体流量比/所述第二掩膜层中SiH4的气体流量和N2O的气体流量比为3:2;
如果所述第二掩膜层和所述第三掩膜层的气源为SiH4和NO2,所述第三掩膜层中SiH4的气体流量和NO2的气体流量比/所述第二掩膜层中SiH4的气体流量和NO2的气体流量比为3:2。
可选的,以所述光刻胶图形为掩膜在所述复合掩膜结构位于所述第一凹槽内的区域形成第一刻蚀孔包括:
以所述光刻胶图形为掩膜,利用第一刻蚀液对所述复合掩膜结构位于所述第一凹槽内的区域进行同向刻蚀,直至贯穿所述复合掩膜结构,形成矩形孔;
利用第二刻蚀液对所述复合掩膜结构的矩形孔侧壁进行刻蚀,形成第一刻蚀孔。
可选的,该方法还包括:
去除所述复合掩膜结构;
在所述第二刻蚀孔侧壁形成第一界面层;
在所述第一界面层表面形成玻璃层,所述玻璃层完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓层部分表面和沿第三方向延伸至覆盖所述N型氮化镓层部分表面;
其中,所述第二方向和所述第三方向平行于所述衬底所在的平面,所述第二方向和所述第三方向相反。
可选的,该方法还包括:
对所述玻璃层裸露表面进行等离子体处理;和/或,在所述玻璃层裸露表面形成第二界面层。。
可选的,一种倒装高压发光二极管,包括:
衬底;
位于所述衬底表面的外延结构,所述外延结构包括层叠的N型氮化镓层、有源层和P型氮化镓层,所述外延结构表面具有至少一个第一区域和至少一个第二区域,所述第一区域形成有第一凹槽,所述第二区域形成有第二凹槽,所述第一凹槽和所述第二凹槽曝露所述N型氮化镓层;
位于所述第一凹槽内,贯穿所述N型氮化镓层的第二刻蚀孔,所述第二刻蚀孔背离所述衬底一侧的表面积大于所述第二刻蚀孔朝向所述衬底一侧的表面积。
可选的,还包括:
位于所述第二刻蚀孔内的绝缘结构,所述绝缘结构包括:位于所述第二刻蚀孔侧壁形成第一界面层以及位于所述第一界面层表面的玻璃层,所述玻璃层完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓层部分表面和沿第三方向延伸至覆盖所述N型氮化镓层部分表面;
其中,所述第二方向和所述第三方向平行于所述衬底所在的平面,所述第二方向和所述第三方向相反。
可选的,还包括:
位于所述玻璃层裸露表面的第二界面层。
本申请实施例所提供的倒装高压发光二极管的制作方法,先在所述P型氮化镓层和N型氮化镓层表面形成复合掩膜结构,再在所述复合掩膜结构表面形成光刻胶图形,从而利用光刻胶图形在复合掩膜结构中形成第一刻蚀孔,利用复合掩膜结构在N型氮化镓层表面形成第二刻蚀孔,从而避免直接利用光刻胶层在N型氮化镓层中制作第二刻蚀孔导致光刻胶图形的厚度较大引起的深刻蚀槽的制作不易控制,容易出现刻蚀角度一致性差的问题,提高倒装高压二极管的可靠性。
而且,本申请实施例所提供的倒装高压发光二极管的制作方法中,所述至少两层掩膜层沿第一方向的被刻蚀速率逐渐增大,从而使得所述第一刻蚀孔背离所述N型氮化镓层一侧的面积大于所述第一刻蚀孔朝向所述N型氮化镓层一侧的面积,进而使得以所述复合掩膜结构为掩膜形成第二刻蚀孔时,形成的第二刻蚀孔背离所述衬底一侧的面积大于所述第二刻蚀孔朝向所述衬底一侧的面积,以使得所述第二刻蚀孔的侧壁较为平缓,提高后续在所述第二刻蚀孔内形成的桥接结构的电连接性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请一个实施例所提供的倒装高压发光二极管的制作方法流程图;
图2-图15为本申请一个实施例所提供的倒装高压发光二极管的制作方法中各工艺步骤完成后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述,现有倒装高压二极管在制作过程中,不同发光结构之间的深刻蚀槽的制作不易控制,容易出现刻蚀角度一致性差的问题,影响倒装高压二极管的可靠性。
发明人研究发现,这是由于现有倒装高压二极管在制作过程中,在制作不同发光结构之间的深刻蚀槽时,通常是在发光结构的N型氮化镓层表面形成光刻胶图形,以该光刻胶图形为掩膜,对N型氮化镓层进行刻蚀,形成贯穿N型氮化镓层的深刻蚀槽。但是,在刻蚀N型氮化镓层的过程中,光刻胶被刻蚀的速率大于N型氮化镓层的刻蚀速率,因此,需要在N型氮化镓层表面制作很厚的光刻胶层(一般大于10微米),才能保证在深刻蚀槽形成的过程中,被光刻胶层覆盖的部分不会受到损伤。
而光刻胶层在烘烤固化的过程中,不同厚度处感受到的烘烤温度不同,从而导致光刻胶层不同厚度处的收缩形变不同,进而导致在以该形变后的光刻胶层为掩膜制备的深刻蚀槽不易控制,容易出现刻蚀角度一致性差的问题,影响倒装高压二极管的可靠性。
有鉴于此,本申请实施例提供了一种倒装高压发光二极管的制作方法,如图1所示,该制作方法包括:
S101:在衬底的第一表面形成外延结构,所述外延结构包括层叠的N型氮化镓层、有源层和P型氮化镓层;可选的,所述衬底为宝蓝石衬底,但本申请对此并不做限定,具体视情况而定。
具体的,在本申请的一个实施例中,在衬底的第一表面形成外延结构包括:
参考图2,在所述衬底1的第一表面形成N型氮化镓层21,在所述N型氮化镓层21背离所述衬底1的一侧形成有源层22,在所述有源层22背离所述N型氮化镓层21的一侧形成P型氮化镓层23。
S102:对所述外延结构表面的至少一个第一区域和至少一个第二区域进行刻蚀,在所述第一区域形成第一凹槽,在所述第二区域形成第二凹槽,所述第一凹槽和所述第二凹槽曝露所述N型氮化镓层。所述第一区域和所述第二区域将所述外延结构中的P型氮化镓层划分成多个独立的P型氮化镓单元,其中所述P型氮化镓层位于相邻第一区域和第二区域之间的部分为一个独立的P型氮化镓层单元,所述相邻第一区域和第二区域是指该第一区域与该第二区域相邻。
为了便于描述,下面以所述外延结构表面包括一个第一区域和一个第二区域为例,对所述倒装高压发光二极管的制作方法进行描述,但本申请对此并不做限定,在本申请的其他实施例中,所述外延结构表面还可以包括至少两个第一区域和至少两个第二区域,具体视情况而定。
参考图3,在本申请的一个实施例中,对所述外延结构表面的至少一个第一区域和至少一个第二区域进行刻蚀,在所述第一区域形成第一凹槽,在所述第二区域形成第二凹槽,所述第一凹槽和所述第二凹槽曝露所述N型氮化镓层21包括:
对所述外延结构2中所述P型氮化镓层23和所述有源层22的第一区域和第二区域进行刻蚀,在所述第一区域形成第一凹槽,在所述第二区域形成第二凹槽,所述第一凹槽和所述第二凹槽曝露所述N型氮化镓层21,其中,所述第一凹槽内的区域用于形成刻蚀孔,所述第二凹槽用于后续形成N型电极。
需要说明的是,在本申请实施例中,所述第一区域的刻蚀深度可以为所述P型氮化镓层与所述有源层的厚度之和,也可以大于所述P型氮化镓层与所述有源层的厚度之和,且小于所述P型氮化镓层、所述有源层和所述N型氮化镓层的厚度之和,本申请对此并不做限定,只要所述第一凹槽曝露所述N型氮化镓层即可,以便于后续在所述N型氮化镓层的第一区域形成刻蚀孔。
同理,所述第二区域的刻蚀深度可以为所述P型氮化镓层与所述有源层的厚度之和,也可以大于所述P型氮化镓层与所述有源层的厚度之和,且小于所述P型氮化镓层、所述有源层和所述N型氮化镓层的厚度之和,本申请对此并不做限定,只要所述第二凹槽曝露所述N型氮化镓层即可,以便于后续在所述N型氮化镓层的第二区域形成N型电极。
可选的,在本申请的一个实施例中,对所述P型氮化镓层和所述有源层的第一区域和第二区域进行刻蚀包括:采用光刻工艺对所述P型氮化镓层和所述有源层的第一区域和所述第二区域进行刻蚀,在本申请的另一个实施例中,对所述P型氮化镓层和所述有源层的第一区域和第二区域进行刻蚀包括:采用电感耦合等离子体(Inductively CoupledPlasma,缩写为:ICP)刻蚀工艺,对所述P型氮化镓层和所述有源层的第一区域和第二区域进行刻蚀,在本申请的其他实施例中,还可以采用其他工艺,对所述P型氮化镓层和所述有源层的第一区域和第二区域进行刻蚀,本申请对此并不做限定,具体视情况而定。
S103:在所述P型氮化镓层和所述N型氮化镓层表面形成复合掩膜结构,所述复合掩膜结构包括至少两层掩膜层,所述至少两层掩膜层沿第一方向的被刻蚀速率逐渐增大,所述第一方向由所述N型氮化镓层指向所述P型氮化镓层。
在上述实施例的基础上,在本申请的一个实施例中,所述至少两层掩膜层包括沿所述第一方向层叠的第一掩膜层和第二掩膜层,参考图4,在本申请实施例中,在所述P型氮化镓层23和N型氮化镓层21表面形成复合掩膜结构3,所述复合掩膜结构3包括至少两层掩膜层包括:在所述P型氮化镓层23背离所述有源层22的一侧形成第一掩膜层31,在所述第一掩膜层31背离所述P型氮化镓层23的一侧形成第二掩膜层32,其中,所述第一掩膜层31的被刻蚀速率小于所述第二掩膜层32的被刻蚀速率。
需要说明的是,所述至少两层掩膜层沿第一方向的被刻蚀速率逐渐增加是指在同一刻蚀溶液的刻蚀下,所述至少两层掩膜层沿第一方向的被刻蚀速率逐渐增大,即在同一刻蚀溶液的刻蚀下,所述至少两层掩膜层中距离所述N型氮化镓层越远的掩膜层的被刻蚀速率越大,距离所述N型氮化镓层越近的掩膜层的刻蚀速率越小,在本申请实施例中,所述第一掩膜层距离所述N型氮化镓层较近,所述第二掩膜层距离所述N型氮化镓层较远,即在同一刻蚀溶液的刻蚀下,所述第一掩膜层的被刻蚀速率小于所述第二掩膜层的被刻蚀速率。
还需要说明的是,在本申请实施例中,所述复合掩膜结构可以只包括所述第一掩膜层和所述第二掩膜层两层掩膜层,以保证所述复合掩膜结构可以经过刻蚀溶液蚀刻出平缓的倒梯形结构,也可以包括所述第一掩膜层、第二掩膜层和第三掩膜层三层掩膜层,以使得所述复合掩膜结构能经过刻蚀溶液蚀刻出的倒梯形结构的侧壁更加平缓,在本申请的其他实施例中,所述复合掩膜结构还可以包括更多层掩膜层,其中,所述复合掩膜结构中包括的掩膜层数越多,所述复合掩膜结构能经过刻蚀溶液蚀刻出的倒梯形结构的侧壁越平缓,本申请对此并不做限定,具体视情况而定。
如果所述复合掩膜结构包括第一掩膜层、第二掩膜层和第三掩膜层三层掩膜层,在上述实施例的基础上,在本申请的一个实施例中,所述至少两层掩膜层还包括:位于所述第二掩膜层背离所述第一掩膜层一侧的第三掩膜层,所述第三掩膜层的被刻蚀速率大于所述第二掩膜层的被刻蚀速率,即在同一刻蚀液的刻蚀下,所述第三掩膜层的被刻蚀速率大于所述第二掩膜层的被刻蚀速率。
如果所述复合掩膜结构包括第一掩膜层、第二掩膜层和第三掩膜层三层掩膜层,相应的,参考图5,在本申请实施例中,该方法还包括:在所述第二掩膜层32背离所述第一掩膜层31的一侧形成第三掩膜层33。
需要说明的是,在本申请实施例中,在同一刻蚀溶液的刻蚀下,复合掩膜结构沿第一方向的被刻蚀速率逐渐增大,所述复合掩膜结构中距离所述N型氮化镓层越远的掩膜层的被刻蚀速率越快,所述第三掩膜层距离所述N型氮化镓层最远,因此,在本申请实施例中,在同一刻蚀溶液的刻蚀下,所述第三掩膜层的刻蚀速率大于所述第二掩膜层的刻蚀速率,所述第二掩膜层的刻蚀速率大于所述第一掩膜层的刻蚀速率。
在上述实施例的基础上,在本申请的一个实施例中,所述第一掩膜层为氮化硅层;所述第二掩膜层和所述第三掩膜层为氧化硅层,且所述第二掩膜层中硅的含量小于所述第三掩膜层中硅的含量,以保证在同一刻蚀溶液的刻蚀下,所述第三掩膜层被刻蚀的速率大于所述第二掩膜层被刻蚀的速率大于所述第一掩膜层被刻蚀的速率。
下面以所述复合掩膜结构包括第一掩膜层、第二掩膜层和第三掩膜层三层掩膜层为例进行描述。
具体的,在本申请一个实施例中,所述第一掩膜层为低蚀刻速率薄膜,如SiNX薄膜,可选的,所述第一掩膜层的厚度取值范围1000埃~2000埃,包括端点值。但本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,在所述P型氮化镓层背离所述有源层的一侧形成第一掩膜层包括:采用PECVD沉积工艺,在所述P型氮化镓层背离所述有源层的一侧沉积所述第一掩膜层,在本申请的另一个实施例中,在所述P型氮化镓层背离所述有源层的一侧形成第一掩膜层包括:采用磁控溅射工艺,所述P型氮化镓层背离所述有源层的一侧沉积所述第一掩膜层,本申请对此并不做限定,具体视情况而定。
具体的,在上述实施例的基础上,在本申请的一个实施例中,采用PECVD沉积工艺在所述P型氮化镓层背离所述有源层的一侧沉积所述第一掩膜层时,所述第一掩膜层的制备气体包括:SiH4、NH3和N2,可选的,在所述第一掩膜层的形成过程中,通入的SiH4气体的流量取值范围为20sccm~50sccm,包括端点值,通入的NH3气体的流量取值范围为100sccm~300sccm,包括端点值,通入的N2气体的流量取值范围为100sccm~500sccm,包括端点值;所述第一掩膜层制备时的射频功率(即RFpower)取值范围为45W~100W,包括端点值。
在上述任一实施例的基础上,所述第二掩膜层为中蚀刻速率薄膜,如低Si含量SiO2薄膜,可选的,所述第二掩膜层的厚度取值范围3000埃~4000埃,包括端点值,本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请一个实施例中,在所述第一掩膜层背离所述P型氮化镓层的一侧形成第二掩膜层包括:采用PECVD沉积工艺,在所述第一掩膜层背离所述P型氮化镓层的一侧沉积第二掩膜层,在本申请的另一个实施例中,采用磁控溅射工艺,在所述第一掩膜层背离所述P型氮化镓层的一侧沉积第二掩膜层,本申请对此并不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,所述第三掩膜层为高蚀刻速率薄膜,如高Si含量SiO2薄膜。可选的,所述第三掩膜层的厚度取值范围0.5um~5um,包括端点值。但本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请一个实施例中,在所述第二掩膜层背离所述第一掩膜层的一侧形成第三掩膜层包括:采用PECVD沉积工艺,在所述第二掩膜层背离所述第一掩膜层的一侧沉积第三掩膜层,在本申请的另一个实施例中,在所述第二掩膜层背离所述第一掩膜层的一侧形成第三掩膜层包括:采用磁控溅射工艺,在所述第二掩膜层背离所述第一掩膜层的一侧沉积第三掩膜层,本申请对此并不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,所述第二掩膜层和所述第三掩膜层制作过程中的气源为SiH4和N2O,其中,所述第二掩膜层中SiH4的气体流量和N2O的气体流量比小于1.2,所述第三掩膜层中SiH4的气体流量和N2O的气体流量比大于1.2,以保证所述第三掩膜层中的硅含量大于所述第二掩膜层中的硅含量。在本申请的另一个实施例中,所述第二掩膜层和所述第三掩膜层制作过程中的气源为SiH4和NO2,其中,所述第二掩膜层中SiH4的气体流量和NO2的气体流量比小于1.1,所述第三掩膜层中SiH4的气体流量和NO2的气体流量比大于1.1,以保证所述第三掩膜层中的硅含量大于所述第二掩膜层中的硅含量。
可选的,在上述实施例的基础上,在本申请的一个实施例中,如果所述第二掩膜层和所述第三掩膜层的气源为SiH4和N2O,所述第三掩膜层中SiH4的气体流量和N2O的气体流量比/所述第二掩膜层中SiH4的气体流量和N2O的气体流量比为3:2。在本申请的另一个实施例中,如果所述第二掩膜层和所述第三掩膜层的气源为SiH4和NO2,所述第三掩膜层中SiH4的气体流量和NO2的气体流量比/所述第二掩膜层中SiH4的气体流量和NO2的气体流量比为3:2。但本申请对此并不做限定,具体视情况而定。
具体的,在本申请的一个实施例中,采用PECVD沉积工艺在所述第一掩膜层背离所述P型氮化镓层的一侧沉积所述第二掩膜层时,所述第二掩膜层的制备气体包括:SiH4与N2O,可选的,在所述第二掩膜层的形成过程中,通入的SiH4气体的流量取值范围为100sccm~800sccm,包括端点值,通入的N2O气体的流量取值范围为1000sccm~1700sccm,包括端点值;所述第二掩膜层制备时的射频功率(即RF power)取值范围为:45W~100W,包括端点值。
在本申请的一个实施例中,采用PECVD沉积工艺在所述第二掩膜层背离所述第一掩膜层的一侧沉积所述第三掩膜层时,所述第三掩膜层的制备气体包括:SiH4与N2O,可选的,在所述第二掩膜层的形成过程中,通入的SiH4气体的流量取值范围为1000sccm~1400sccm,包括端点值,通入的N2O气体的流量取值范围为400sccm~800sccm,包括端点值;所述第三掩膜层制备时的射频功率(即RF power)取值范围为45W~100W,包括端点值。
S104:在所述复合掩膜结构表面形成光刻胶图形,以所述光刻胶图形为掩膜在所述复合掩膜结构位于所述第一凹槽内的区域形成第一刻蚀孔,所述第一刻蚀孔背离所述N型氮化镓一侧的面积大于所述第一刻蚀孔朝向所述N型氮化镓层一侧的面积,即所述第一刻蚀孔的上表面积大于所述第一刻蚀孔的下表面积。
具体的,在上述实施例的基础上,在本申请的一个实施例中,以所述光刻胶图形为掩膜在所述复合掩膜结构位于所述第一凹槽内的区域形成第一刻蚀孔包括:
如图6所示,以所述光刻胶图形4为掩膜,利用第一刻蚀液对所述复合掩膜结构3位于所述第一凹槽内的区域进行同向刻蚀,直至贯穿所述复合掩膜结构,形成矩形孔;
如图7所示,利用第二刻蚀液对所述复合掩膜结构3的矩形孔侧壁进行刻蚀,形成第一刻蚀孔,所述第一刻蚀孔背离所述N型氮化镓一侧的面积大于所述第一刻蚀孔朝向所述N型氮化镓层一侧的面积。
可选的,在本申请实施例中,以所述光刻胶图形为掩膜在所述复合掩膜结构位于所述第一凹槽内的区域形成第一刻蚀孔包括:在所述复合掩膜结构表面涂敷光刻胶,对所述光刻胶进行光刻形成光刻胶图形,以所述光刻胶图形为掩膜,采用配比为第一比例的缓冲蚀刻液(Buffered Oxide Etch,缩写为:BOE)(即第一刻蚀液)对所述复合掩膜结构位于第一凹槽内的区域进行同向刻蚀,直至贯穿所述复合掩膜结构,形成矩形孔,再采用配比为第二比例的BOE溶液(即第二刻蚀液)对所述复合掩膜结构的矩形孔侧壁进行刻蚀,形成第一刻蚀孔,其中,所述第一比例大于所述第二比例,在本申请的其他实施例中,还可以采用其他刻蚀溶液对所述第一凹槽内的区域进行刻蚀形成所述第一刻蚀孔,本申请对此并不做限定,具体视情况而定。
可选的,在上述实施例的基础上,在本申请的一个实施例中,所述第一比例的取值范围为1:3-1:10,包括端点值,优选为1:5;所述第二比例的取值范围为1:20-1:30,包括端点值,优选为1:20,但本申请对此并不做限定,具体视情况而定。
需要说明的是,在上述实施例中,利用第二刻蚀液对所述复合掩膜结构的矩形孔侧壁进行刻蚀的过程中,由于所述第一掩膜层中硅的含量小于所述第二掩膜层中硅的含量,所述第二掩膜层中硅的含量小于所述第三掩膜层中硅的含量,因此,第二刻蚀液会选择性蚀刻所述复合掩膜结构,且所述第二刻蚀液对含硅的物质具有较强的腐蚀作用,使得所述第三掩膜层被所述第二刻蚀液腐蚀最厉害,紧接着是所述第二掩膜层,最后是所述第一掩膜层。所以,利用所述第二刻蚀液刻蚀所述复合掩膜结构中的矩形孔的过程中,所述第三掩膜层的被刻蚀速率大于所述第二掩膜层的被刻蚀速率,所述第二掩膜层的被刻蚀速率大于所述第一掩膜层的被刻蚀速率,在相同的刻蚀时间里,所述第三掩膜层被所述第二刻蚀液刻蚀的面积最大,所述第二掩膜层被所述第二刻蚀液刻蚀的面积次之,所述第一掩膜层被所述第二刻蚀液刻蚀的面积最小,使得所述复合掩膜结构被所述第二刻蚀液刻蚀完成后,形成具有上表面面积大于下表面面积的第一刻蚀孔。
可选的,在上述实施例的基础上,在利用所述第二刻蚀液对所述复合掩膜结构蚀刻时,可以通过控制刻蚀时间,使得蚀刻后的第一刻蚀孔的角度的取值范围为10°~30°,从而在保证所述第一刻蚀孔的上表面面积大于所述第一刻蚀孔的下表面面积的工艺可控的基础上,使得所述第一刻蚀孔侧壁尽可能平缓,进而使得后续利用所述第一刻蚀孔形成的第二刻蚀孔的侧壁尽可能平缓,最后使得后续在所述第二刻蚀孔内形成桥接结构时,使得该桥接结构的覆盖较为平整,提高该桥接结构的电连接性能,提高LED芯片的可靠性,但本申请对此并不做限定,具体视情况而定。其中,所述第一刻蚀孔的角度是指所述第一刻蚀孔的侧壁与所述衬底所在平面的夹角。
S105:如图8所示,去掉所述光刻胶图形,以所述复合掩膜结构3为掩膜,在所述第一刻蚀孔所在区域,形成贯穿所述N型氮化镓层21的第二刻蚀孔。
需要说明的是,在本申请实施例中,由于在所述第一区域内的复合掩膜结构内形成的所述第一刻蚀孔上表面积大于其下表面积,因此,利用所述复合掩膜结构为掩膜在所述N型氮化镓中层形成的第二刻蚀孔的上表面积也大于其下表面积,即所述第二刻蚀孔背离所述衬底一侧的表面积大于所述第二刻蚀孔朝向所述衬底一侧的表面积,提高后续在所述第二刻蚀孔内形成的桥接结构的电连接性能。
具体的,在本申请一个实施例中,以所述复合掩膜结构3为掩膜,在所述第一刻蚀孔所在区域,形成贯穿所述N型氮化镓层21的第二刻蚀孔包括:
以所述复合掩膜结构作为掩膜,采用ICP干法蚀刻工艺,在所述第一刻蚀孔所在区域,通入刻蚀气体,对所述N型氮化镓层进行深蚀刻,形成贯穿所述N型氮化镓层的第二刻蚀孔。
可选的,在上述实施例的基础上,本申请的一个实施例中,所述刻蚀气体包括Cl2、BCl3、SF6、Ar、CF4等气体中的至少两种,本申请对此并不做限定,具体视情况而定。
具体的,在本申请一个实施例中,采用ICP干法蚀刻工艺,在所述第一刻蚀孔所在区域,通入刻蚀气体,对所述N型氮化镓层进行深蚀刻,形成贯穿所述N型氮化镓层的第二刻蚀孔时,采用的刻蚀气体为Cl2和BCl3,其中,通入的Cl2气体流量取值范围为90sccm~120sccm,包括端点值,通入的BCl3气体流量取值范围为5sccm~30sccm,包括端点值;采用的射频(RF)功率取值范围为300W~500W,包括端点值;采用的电源(DC)功率取值范围为160W~200W,包括端点值。
本申请实施例所提供的制作方法,先在所述P型氮化镓层和N型氮化镓层表面形成复合掩膜结构,再在所述复合掩膜结构表面形成光刻胶图形,从而利用光刻胶图形在复合掩膜结构中形成第一刻蚀孔,利用复合掩膜结构在N型氮化镓层表面形成第二刻蚀孔,从而解决直接利用光刻胶层在N型氮化镓层中制作第二刻蚀孔导致光刻胶图形的厚度较大引起的深刻蚀槽的制作不易控制,容易出现刻蚀角度一致性差的问题,提高倒装高压二极管的可靠性。可选的,在本申请实施例中,所述光刻胶图形的厚度取值范围为1μm~5μm,远小于单纯以光刻胶图形为掩膜,直接在所述N型氮化镓层中形成刻蚀孔时,光刻胶图形的厚度。
如图9所示,在上述实施例的基础上,在本申请的一个实施例中,该方法还包括:
去除所述复合掩膜结构3;
在所述第二刻蚀孔侧壁形成第一界面层51;
在所述第一界面层51表面形成玻璃层52,所述玻璃层52完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓23层部分表面和沿第三方向延伸至覆盖所述N型氮化镓层21部分表面;
其中,所述第二方向和所述第三方向平行于所述衬底所在的平面,所述第二方向和所述第三方向相反。
需要说明的是,在本申请实施例中,所述玻璃层52完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓层23部分表面和沿第三方向延伸至覆盖所述N型氮化镓层21部分表面可以减小玻璃层52和P型氮化镓层23之间的高度差,以降低后续形成桥接结构时,由于玻璃层52和P型氮化镓层23之间高度差太大导致所述桥接结构发生断裂或短路的概率。
还需要说明的是,由于所述玻璃层52和氮化镓之间的粘附性较差,因此,在本申请实施例中,所述玻璃层52与所述N型氮化镓层21之间还形成有第一界面层51,以利用第一界面层51提高玻璃层52和氮化镓层之间的粘附性,降低后续玻璃层脱落的概率。
可选的,在本申请一个实施例中,所述第一界面层优选为SiO2层,本申请对此并不做限定,只要所述第一界面层能提高玻璃层和氮化镓层之间的粘附性,降低后续玻璃层脱落的概率即可,具体视情况而定。
具体的,在本申请一个实施例中,在所述第二刻蚀孔侧壁形成第一界面层51包括:采用PECVD沉积工艺,在所述第二刻蚀孔侧壁沉积第一界面层,可选的,所述第一界面层的制备气体包括SiH4与N2O,具体的,本申请的一个实施例中,在所述第一界面层形成过程中,通入的SiH4气体的流量取值范围为800sccm~1200sccm,包括端点值,通入的N2O气体的流量取值范围为600sccm~1000sccm,包括端点值,射频(RF)功率取值范围为45W~100W,包括端点值。
在本申请一个实施例中,在所述第一界面层51表面形成玻璃层52,所述玻璃层52完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓23层部分表面和沿第三方向延伸至覆盖所述N型氮化镓层21部分表面包括:
在所述第一界面层51涂敷玻璃液体,在所述第一界面层51表面形成玻璃层52,所述玻璃层52完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓23层部分表面和沿第三方向延伸至覆盖所述N型氮化镓层21部分表面;
采用退火炉(如快速退火炉),在N2氛围中对所述玻璃层进行退火,以降低所述玻璃层中的含水量,改善玻璃层的吸湿性,可选的,退火温度取值范围为200℃~300℃,包括端点值。
具体的,在本申请的一个实施例中,在N2氛围中对所述玻璃层进行退火时,通入N2气体的流量取值范围优选为100sccm~300sccm,包括端点值,射频(RF)功率取值范围为45W~100W,包括端点值。
在上述实施例的基础上,在本申请的一个实施例中,该方法还包括:
对所述玻璃层52裸露表面进行等离子体处理,以改变所述玻璃层背离所述第一界面层一侧的表面特性,提高所述玻璃层与后续形成结构之间的粘附性,并降低所述玻璃层吸附外界环境中的水分的概率。
如图10所示,在上述任一实施例的基础上,在本申请的一个实施例中,该方法还包括:在所述玻璃层52裸露表面形成第二界面层53,以在玻璃层52表面形成保护层,避免玻璃层52吸收外界环境中的水分,改善玻璃层52的吸水性。
可选的,在上述实施例的基础上,在本申请一个实施例中,所述第二界面层优选为SiO2层,本申请对此并不做限定,只要所述第二界面层可以在玻璃层表面形成保护层,避免玻璃层吸收外界环境中的水分,改善玻璃层的吸水性即可。
具体的,在本申请一个实施例中,在所述玻璃层52裸露表面形成第二界面层53包括:采用PECVD沉积工艺,在所述玻璃层裸露表面沉积第二界面层,可选的,所述第二界面层的制备气体为SiH4与N2O和,其中,在所述第二界面层形成过程中,通入的SiH4气体的流量取值范围为800sccm~1200sccm,包括端点值,通入的N2O气体的流量取值范围为600sccm~1000sccm,包括端点值,RF功率取值范围为45W~100W,包括端点值。
由此可见,在本申请实施例中,所述第二刻蚀孔内形成有由所述第一界面层51、所述玻璃层52、所述第二界面层53组成的绝缘结构5,且所述绝缘结构背离所述衬底一侧表面与所述P型氮化镓层背离所述衬底一侧表面高度差较小,基本平齐,从而降低了在所述绝缘结构背离所述衬底一侧形成的桥接结构由于玻璃层和P型氮化镓层之间高度差太大导致所述桥接结构发生断裂或短路的概率,使得倒装高压发光二极管中不同发光结构之间平坦化绝缘连接,提高了发光二极管的发光可靠性。
在上述实施例的基础上,在本申请的一个实施例中,形成一个完整的倒装高压发光二极管还需要以下步骤,但本申请对此并不做限定,具体视情况而定。
具体的,如图11所示,在上述实施例的基础上,在本申请的一个实施例中,该方法还包括:在所述P型氮化镓23层背离所述有源层22一侧形成至少一个电流阻挡层6。
需要说明的是,虽然图11示出的倒装高压发光二极管中,所述倒装高压发光二极管包括两个发光结构,所述发光结构与所述P型氮化镓单元一一对应,每个发光结构中P型氮化镓单元表面具有两个电流阻挡层,但本申请对此并不做限定,在本申请的其他实施例中,所述倒装高压发光二极管还可以包括更多个发光结构,每个发光结构中P型氮化镓单元表面还可以具有其他数量个电流阻挡层,具体视情况而定。
可选的,所述电流阻挡层为二氧化硅层,但本申请对此并不做限定,具体视情况而定。
如图12所示,在上述实施例的基础上,在本申请的一个实施例中,在所述电流阻挡层6背离所述P型氮化镓层23一侧,形成覆盖所述P型氮化镓层23的透明导电层7,其中,所述透明导电层7在所述P型氮化镓层表面的正投影位于所述P型氮化镓层表面内。
需要说明的是,如果相邻所述第一区域和第二区域之间的P型氮化镓单元表面具有至少两个电流阻挡层,则所述透明导电层曝露位于相邻所述第一区域和第二区域之间的至少两个电流阻挡层中相邻电流阻挡层之间的间隙,即在本申请实施例中,所述透明导电层曝露位于相邻所述第一区域和第二区域之间的至少两个电流阻挡层中相邻电流阻挡层之间的间隙以及所述第一区域和所述第二区域。
可选的,所述透明导电层的材料为ITO,在本申请对此并不做限定,具体视情况而定。
如图13所示,在上述实施例的基础上,在本申请的一个实施例中,该方法还包括:形成与所述P型氮化镓层23电连接的P型电极81、与所述N型氮化镓层21电连接的N型电极82以及电连接不同发光结构的桥接结构83,其中,所述P型电极位于所述P型氮化镓层所在的区域,所述N型电极位于所述第二区域曝露的N型氮化镓层表面,所述桥接结构位于所述第一区域,覆盖所述绝缘结构以及位于所述绝缘结构一侧的部分P型氮化镓层和位于所述绝缘结构另一侧的部分N型氮化镓层,电连接所述倒装高压发光二极管中不同的发光结构。
具体的,如果所述倒装高压发光二极管包括相邻的第一发光结构和第二结构,所述外延结构包括一个第一区域和一个第二区域,则所述桥接结构位于所述第一区域,用于电连接所述第一发光结构中的N型氮化镓层以及所述第二发光结构中的P型氮化镓层。
需要说明的是,在本申请实施例中,如果所述P型氮化镓层中的各P型氮化镓单元表面具有一个电流阻挡层,则所述P型电极在所述P型氮化镓单元上的正投影完全覆盖所述电流阻挡层在所述P型氮化镓单元表面的正投影;如果所述P型氮化镓层中的各P型氮化镓单元表面具有至少两个电流阻挡层,则所述P型电极在所述P型氮化镓单元上的正投影完全覆盖至少两个电流阻挡层中相邻电流阻挡层的间隙在所述P型氮化镓单元表面的正投影。
可选的,所述P型电极、所述N型电极和所述桥接结构为金属电极,以提高所述倒装高压发光二极管的电性能。
如图14所示,在上述实施例的基础上,在本申请的一个实施例中,该方法还包括:在所述P型电极81背离所述电流阻挡层6一侧形成覆盖所述外延结构2的镜面反射层9,所述镜面反射层9的第三区域具有第三凹槽,所述镜面反射层9的第四区域具有第四凹槽,其中,所述第三凹槽曝露所述P型电极81的至少部分,所述第四凹槽曝露所述N型电极82的至少部分,以利用所述镜面反射层9对所述外延结构2中从所述P型氮化镓层23一侧射出的光线进行反射。
如图15所示,在上述实施例的基础上,在本申请的一个实施例中,该方法还包括:
在所述镜面反射层9背离所述外延结构2一侧形成与所述P型电极81裸露部分电连接的P型焊盘10以及与所述N型电极82裸露部分电连接的N型焊盘11。
综上所述,本申请实施例所提供的倒装高压发光二极管的制作方法,先在所述P型氮化镓层和N型氮化镓层表面形成复合掩膜结构,再在所述复合掩膜结构表面形成光刻胶图形,从而利用光刻胶图形在复合掩膜结构中形成第一刻蚀孔,利用复合掩膜结构在N型氮化镓层表面形成第二刻蚀孔,从而避免直接利用光刻胶层在N型氮化镓层中制作第二刻蚀孔导致光刻胶图形的厚度较大引起的深刻蚀槽的制作不易控制,容易出现刻蚀角度一致性差的问题,提高倒装高压二极管的可靠性。
而且,本申请实施例所提供的倒装高压发光二极管的制作方法中,所述至少两层掩膜层沿第一方向的被刻蚀速率逐渐增大,从而使得所述第一刻蚀孔背离所述N型氮化镓层一侧的面积大于所述第一刻蚀孔朝向所述N型氮化镓层一侧的面积,进而使得以所述复合掩膜结构为掩膜形成第二刻蚀孔时,形成的第二刻蚀孔背离所述衬底一侧的面积大于所述第二刻蚀孔朝向所述衬底一侧的面积,以使得所述第二刻蚀孔的侧壁较为平缓,提高后续在所述第二刻蚀孔内形成的桥接结构的电连接性能。
相应的,本申请实施例还提供了一种倒装高压发光二极管,继续如图15所示,该倒装高压发光二极管包括:
衬底1,可选的,所述衬底1为宝蓝石衬底,但本申请对此并不做限定,具体视情况而定;
位于所述衬底1表面的外延结构2,所述外延结构2包括层叠的N型氮化镓层21、有源层22和P型氮化镓层23,所述外延结构2表面的至少一个第一区域形成有第一凹槽,所述外延结构2表面的至少一个第二区域形成有第二凹槽,所述第一凹槽和所述第二凹槽曝露所述N型氮化镓层21;
位于所述第一凹槽内,贯穿所述N型氮化镓层21的第二刻蚀孔,所述第二刻蚀孔背离所述衬底1一侧的表面积大于所述第二刻蚀孔朝向所述衬底1一侧的表面积。
需要说明的是,在本申请实施例中,所述第一区域和所述第二区域将所述外延结构中的P型氮化镓层划分成多个独立的P型氮化镓单元,其中所述P型氮化镓层位于相邻第一区域和第二区域之间的部分为一个独立的P型氮化镓层单元,所述相邻第一区域和第二区域是指该第一区域与该第二区域相邻。
为了便于描述,下面以所述外延结构表面包括一个第一区域和一个第二区域为例,对所述倒装高压发光二极管的制作方法进行描述,但本申请对此并不做限定,在本申请的其他实施例中,所述外延结构表面还可以包括至少两个第一区域和至少两个第二区域,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,所述第二刻蚀孔的角度的取值范围为10°~30°,从而在保证所述第二刻蚀孔的上表面面积大于其下表面面积的基础上,使得所述第二刻蚀孔的侧壁尽可能平缓,最后使得位于所述第二刻蚀孔内的桥接结构的覆盖较为平整,提高该桥接结构的电连接性能,提高LED芯片的可靠性,但本申请对此并不做限定,具体视情况而定。其中,所述第二刻蚀孔的角度是指所述第二刻蚀孔的侧壁与所述衬底所在平面的夹角。
在上述任一实施例的基础上,在本申请的一个实施例中,继续如图15所示,还包括:
位于所述第二刻蚀孔内的绝缘结构5,所述绝缘结构5包括:位于所述第二刻蚀孔侧壁形成第一界面层51以及位于所述第一界面层表面的玻璃层52,所述玻璃层52完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓层23部分表面和沿第三方向延伸至覆盖所述N型氮化镓层21部分表面;
其中,所述第二方向和所述第三方向平行于所述衬底所在的平面,所述第二方向和所述第三方向相反。
需要说明的是,在本申请实施例中,所述玻璃层完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓层部分表面和沿第三方向延伸至覆盖所述N型氮化镓层部分表面,以减小玻璃层和P型氮化镓层之间的高度差,以降低后续形成桥接结构时,由于玻璃层和P型氮化镓层之间高度差太大发生断裂或短路的概率。
还需要说明的是,由于所述玻璃层52和氮化镓之间的粘附性较差,因此,在本申请实施例中,所述玻璃层52与所述N型氮化镓层21之间还形成有第一界面层51,以利用第一界面层51提高玻璃层52和氮化镓层之间的粘附性,降低后续玻璃层脱落的概率。
可选的,在上述实施例的基础上,在本申请的一个实施例中,位于所述第二刻蚀孔侧壁的第一界面层优选为SiO2层,本申请对此并不做限定,只要所述第一界面层能提高玻璃层和氮化镓层之间的粘附性,降低后续玻璃层脱落的概率即可,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,还包括:
位于所述玻璃层52裸露表面的第二界面层53,以在玻璃层52表面形成保护层,避免玻璃层52吸收外界环境中的水分,改善玻璃层52的吸水性。
可选的,在上述实施例的基础上,在本申请一个实施例中,所述第二界面层优选为SiO2层,本申请对此并不做限定,只要所述第二界面层可以在玻璃层表面形成保护层,避免玻璃层吸收外界环境中的水分,改善玻璃层的吸水性即可。
由此可见,在本申请实施例所提供的倒装高压发光二极管中,所述第二刻蚀孔内形成有由所述第一界面层、所述玻璃层、所述第二界面层组成的绝缘结构,且所述绝缘结构背离所述衬底一侧表面与所述P型氮化镓层背离所述衬底一侧表面高度差较小,基本平齐,从而降低了在所述绝缘结构背离所述衬底一侧形成的桥接结构由于玻璃层和P型氮化镓层之间高度差太大发生断裂或短路的概率,使得倒装高压发光二极管中不同发光结构之间平坦化绝缘连接,提高了发光二极管的发光可靠性。
在上述实施例的基础上,在本申请的一个实施例中,所述倒装高压发光二极管还包括:位于所述P型氮化镓23层背离所述有源层22一侧的至少一个电流阻挡层6。
需要说明的是,虽然图15所示的倒装高压发光二极管中包括两个发光结构,所述发光结构与所述P型氮化镓单元一一对应,每个发光结构中P型氮化镓单元表面具有两个电流阻挡层,但本申请对此并不做限定,在本申请的其他实施例中,所述倒装高压发光二极管还可以包括更多个发光结构,每个发光结构中P型氮化镓单元表面还可以具有其他数量个电流阻挡层,具体视情况而定。
可选的,所述电流阻挡层为二氧化硅层,但本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,所述倒装高压发光二极管还包括:位于所述电流阻挡层6背离所述P型氮化镓层23一侧,覆盖所述P型氮化镓层23的透明导电层7,其中,所述透明导电层7在所述P型氮化镓层23表面的正投影位于所述P型氮化镓23层表面内。
需要说明的是,如果相邻所述第一区域和第二区域之间的P型氮化镓单元表面具有至少两个电流阻挡层,则所述透明导电层曝露位于相邻所述第一区域和第二区域之间的至少两个电流阻挡层中相邻电流阻挡层之间的间隙,即在本申请实施例中,所述透明导电层曝露位于相邻所述第一区域和第二区域之间的至少两个电流阻挡层中相邻电流阻挡层之间的间隙以及所述第一区域和所述第二区域。
可选的,所述透明导电层的材料为ITO,在本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,所述倒装高压发光二极管还包括:与所述P型氮化镓层23电连接的P型电极81、与所述N型氮化镓层21电连接的N型电极82以及电连接不同发光结构的桥接结构83,其中,所述P型电极位于所述P型氮化镓层所在的区域,所述N型电极位于所述第二区域曝露的N型氮化镓层表面,所述桥接结构位于所述第一区域,覆盖所述绝缘结构以及位于所述绝缘结构一侧的部分P型氮化镓层和位于所述绝缘结构另一侧的部分N型氮化镓层,电连接所述倒装高压发光二极管中不同的发光结构。
具体的,如果所述倒装高压发光二极管包括相邻的第一发光结构和第二结构,所述外延结构包括一个第一区域和一个第二区域,则所述桥接结构位于所述第一区域,用于电连接所述第一发光结构中的N型氮化镓层以及所述第二发光结构中的P型氮化镓层。
需要说明的是,在本申请实施例中,如果所述P型氮化镓层中的各P型氮化镓单元表面具有一个电流阻挡层,则所述P型电极在所述P型氮化镓单元上的正投影完全覆盖所述电流阻挡层在所述P型氮化镓单元表面的正投影;如果所述P型氮化镓层中的各P型氮化镓单元表面具有至少两个电流阻挡层,则所述P型电极在所述P型氮化镓单元上的正投影完全覆盖至少两个电流阻挡层中相邻电流阻挡层的间隙在所述P型氮化镓单元表面的正投影。
可选的,所述P型电极、所述N型电极和所述桥接结构为金属电极,以提高所述倒装高压发光二极管的电性能。
在上述实施例的基础上,在本申请的一个实施例中,所述倒装高压发光二极管还包括:位于所述P型电极81背离所述电流阻挡层6一侧形成覆盖所述外延结构2的镜面反射层9,所述镜面反射层9的第三区域具有第三凹槽,所述镜面反射层9的第四区域具有第四凹槽,其中,所述第三凹槽曝露所述P型电极81的至少部分,所述第四凹槽曝露所述N型电极82的至少部分,以利用所述镜面反射层9对所述外延结构2中从所述P型氮化镓层23一侧射出的光线进行反射。
在上述实施例的基础上,在本申请的一个实施例中,所述倒装高压发光二极管还包括:位于所述镜面反射层9背离所述外延结构2一侧与所述P型电极81裸露部分电连接的P型焊盘10;
位于所述镜面反射层9背离所述外延结构2一侧与所述N型电极82裸露部分电连接的N型焊盘11。
综上所述,本申请实施例所提供的倒装高压发光二极管,在制作时先在所述P型氮化镓层和N型氮化镓层表面形成复合掩膜结构,再在所述复合掩膜结构表面形成光刻胶图形,从而利用光刻胶图形在复合掩膜结构中形成第一刻蚀孔,利用复合掩膜结构在N型氮化镓层表面形成第二刻蚀孔,从而避免直接利用光刻胶层在N型氮化镓层中制作第二刻蚀孔导致光刻胶图形的厚度较大引起的深刻蚀槽的制作不易控制,容易出现刻蚀角度一致性差的问题,提高倒装高压二极管的可靠性。
而且,本申请实施例所提供的倒装高压发光二极管中,所述第二刻蚀孔背离所述衬底一侧的面积大于所述第二刻蚀孔朝向所述衬底一侧的面积,以使得所述第二刻蚀孔的侧壁较为平缓,提高后续在所述第二刻蚀孔内形成的桥接结构的电连接性能。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (12)
1.一种倒装高压发光二极管的制作方法,其特征在于,包括:
在衬底的第一表面形成外延结构,所述外延结构包括层叠的N型氮化镓层、有源层和P型氮化镓层;
对所述外延结构表面的至少一个第一区域和至少一个第二区域进行刻蚀,在所述第一区域形成第一凹槽,在所述第二区域形成第二凹槽,所述第一凹槽和所述第二凹槽曝露所述N型氮化镓层;
在所述P型氮化镓层和所述N型氮化镓层表面形成复合掩膜结构,所述复合掩膜结构包括至少两层掩膜层,所述至少两层掩膜层沿第一方向的被刻蚀速率逐渐增大,所述第一方向由所述N型氮化镓层指向所述P型氮化镓层;
在所述复合掩膜结构表面形成光刻胶图形,以所述光刻胶图形为掩膜在所述复合掩膜结构位于所述第一凹槽内的区域形成第一刻蚀孔,所述第一刻蚀孔背离所述N型氮化镓一侧的面积大于所述第一刻蚀孔朝向所述N型氮化镓层一侧的面积;
去掉所述光刻胶图形,以所述复合掩膜结构为掩膜,在所述第一刻蚀孔所在区域,形成贯穿所述N型氮化镓层的第二刻蚀孔。
2.根据权利要求1所述的制作方法,其特征在于,所述至少两层掩膜层包括沿所述第一方向层叠的第一掩膜层和第二掩膜层,其中,所述第一掩膜层的被刻蚀速率小于所述第二掩膜层的被刻蚀速率。
3.根据权利要求2所述的制作方法,其特征在于,所述至少两层掩膜层还包括:位于所述第二掩膜层背离所述第一掩膜层一侧的第三掩膜层,所述第三掩膜层的被刻蚀速率大于所述第二掩膜层的被刻蚀速率。
4.根据权利要求3所述的制作方法,其特征在于,所述第一掩膜层为氮化硅层,所述第二掩膜层和所述第三掩膜层为氧化硅层,且所述第二掩膜层中硅的含量小于所述第三掩膜层中硅的含量。
5.根据权利要求4所述的制作方法,其特征在于,所述第二掩膜层和所述第三掩膜层制作过程中的气源为SiH4和N2O,其中,所述第二掩膜层中SiH4的气体流量和N2O的气体流量比小于1.2,所述第三掩膜层中SiH4的气体流量和N2O的气体流量比大于1.2;
或,
所述第二掩膜层和所述第三掩膜层制作过程中的气源为SiH4和NO2,其中,所述第二掩膜层中SiH4的气体流量和NO2的气体流量比小于1.1,所述第三掩膜层中SiH4的气体流量和NO2的气体流量比大于1.1。
6.根据权利要求5所述的制作方法,其特征在于,如果所述第二掩膜层和所述第三掩膜层的气源为SiH4和N2O,所述第三掩膜层中SiH4的气体流量和N2O的气体流量比/所述第二掩膜层中SiH4的气体流量和N2O的气体流量比为3:2;
如果所述第二掩膜层和所述第三掩膜层的气源为SiH4和NO2,所述第三掩膜层中SiH4的气体流量和NO2的气体流量比/所述第二掩膜层中SiH4的气体流量和NO2的气体流量比为3:2。
7.根据权利要求1所述的制作方法,其特征在于,以所述光刻胶图形为掩膜在所述复合掩膜结构位于所述第一凹槽内的区域形成第一刻蚀孔包括:
以所述光刻胶图形为掩膜,利用第一刻蚀液对所述复合掩膜结构位于所述第一凹槽内的区域进行同向刻蚀,直至贯穿所述复合掩膜结构,形成矩形孔;
利用第二刻蚀液对所述复合掩膜结构的矩形孔侧壁进行刻蚀,形成第一刻蚀孔。
8.根据权利要求1所述的制作方法,其特征在于,该方法还包括:
去除所述复合掩膜结构;
在所述第二刻蚀孔侧壁形成第一界面层;
在所述第一界面层表面形成玻璃层,所述玻璃层完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓层部分表面和沿第三方向延伸至覆盖所述N型氮化镓层部分表面;
其中,所述第二方向和所述第三方向平行于所述衬底所在的平面,所述第二方向和所述第三方向相反。
9.根据权利要求8所述的制作方法,其特征在于,该方法还包括:
对所述玻璃层裸露表面进行等离子体处理;和/或,在所述玻璃层裸露表面形成第二界面层。
10.一种倒装高压发光二极管,其特征在于,包括:
衬底;
位于所述衬底表面的外延结构,所述外延结构包括层叠的N型氮化镓层、有源层和P型氮化镓层,所述外延结构表面具有至少一个第一区域和至少一个第二区域,所述第一区域形成有第一凹槽,所述第二区域形成有第二凹槽,所述第一凹槽和所述第二凹槽曝露所述N型氮化镓层;
位于所述第一凹槽内,贯穿所述N型氮化镓层的第二刻蚀孔,所述第二刻蚀孔背离所述衬底一侧的表面积大于所述第二刻蚀孔朝向所述衬底一侧的表面积。
11.根据权利要求10所述的倒装高压发光二极管,其特征在于,还包括:
位于所述第二刻蚀孔内的绝缘结构,所述绝缘结构包括:位于所述第二刻蚀孔侧壁形成第一界面层以及位于所述第一界面层表面的玻璃层,所述玻璃层完全填充所述第二刻蚀孔,并向第二方向延伸至覆盖所述P型氮化镓层部分表面和沿第三方向延伸至覆盖所述N型氮化镓层部分表面;
其中,所述第二方向和所述第三方向平行于所述衬底所在的平面,所述第二方向和所述第三方向相反。
12.根据权利要求11所述的倒装高压发光二极管,其特征在于,所述绝缘结构还包括:
位于所述玻璃层裸露表面的第二界面层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911094190.7A CN110808318B (zh) | 2019-11-11 | 2019-11-11 | 一种倒装高压发光二极管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911094190.7A CN110808318B (zh) | 2019-11-11 | 2019-11-11 | 一种倒装高压发光二极管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110808318A true CN110808318A (zh) | 2020-02-18 |
CN110808318B CN110808318B (zh) | 2021-04-27 |
Family
ID=69501839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911094190.7A Active CN110808318B (zh) | 2019-11-11 | 2019-11-11 | 一种倒装高压发光二极管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110808318B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112349818A (zh) * | 2020-10-27 | 2021-02-09 | 江西乾照光电有限公司 | 一种高压led芯片的深刻蚀方法 |
CN112993139A (zh) * | 2020-11-10 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 显示面板及其制作方法和显示装置 |
CN113013030A (zh) * | 2021-02-23 | 2021-06-22 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58197853A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体装置の製造方法 |
CN101484983A (zh) * | 2006-05-01 | 2009-07-15 | 三菱化学株式会社 | 蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法 |
CN102623587A (zh) * | 2012-03-31 | 2012-08-01 | 华灿光电股份有限公司 | Led芯片的制造方法 |
CN102867837A (zh) * | 2012-09-13 | 2013-01-09 | 中国科学院半导体研究所 | 阵列式高压led器件的制作方法 |
CN104319323A (zh) * | 2014-10-29 | 2015-01-28 | 华灿光电股份有限公司 | 发光二极管芯片制备方法 |
CN107611154A (zh) * | 2017-07-26 | 2018-01-19 | 华灿光电(浙江)有限公司 | 一种交流发光二极管芯片及其制作方法 |
CN107611235A (zh) * | 2017-08-29 | 2018-01-19 | 合肥彩虹蓝光科技有限公司 | 一种提升高压led芯片发光效率的方法 |
CN109817779A (zh) * | 2019-02-02 | 2019-05-28 | 厦门乾照光电股份有限公司 | 一种高压led芯片结构及其制造方法 |
-
2019
- 2019-11-11 CN CN201911094190.7A patent/CN110808318B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58197853A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体装置の製造方法 |
CN101484983A (zh) * | 2006-05-01 | 2009-07-15 | 三菱化学株式会社 | 蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法 |
CN102623587A (zh) * | 2012-03-31 | 2012-08-01 | 华灿光电股份有限公司 | Led芯片的制造方法 |
CN102867837A (zh) * | 2012-09-13 | 2013-01-09 | 中国科学院半导体研究所 | 阵列式高压led器件的制作方法 |
CN104319323A (zh) * | 2014-10-29 | 2015-01-28 | 华灿光电股份有限公司 | 发光二极管芯片制备方法 |
CN107611154A (zh) * | 2017-07-26 | 2018-01-19 | 华灿光电(浙江)有限公司 | 一种交流发光二极管芯片及其制作方法 |
CN107611235A (zh) * | 2017-08-29 | 2018-01-19 | 合肥彩虹蓝光科技有限公司 | 一种提升高压led芯片发光效率的方法 |
CN109817779A (zh) * | 2019-02-02 | 2019-05-28 | 厦门乾照光电股份有限公司 | 一种高压led芯片结构及其制造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112349818A (zh) * | 2020-10-27 | 2021-02-09 | 江西乾照光电有限公司 | 一种高压led芯片的深刻蚀方法 |
CN112993139A (zh) * | 2020-11-10 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 显示面板及其制作方法和显示装置 |
CN113013030A (zh) * | 2021-02-23 | 2021-06-22 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
WO2022179035A1 (zh) * | 2021-02-23 | 2022-09-01 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110808318B (zh) | 2021-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110808318B (zh) | 一种倒装高压发光二极管及其制作方法 | |
TWI776403B (zh) | 發光元件之製造方法 | |
JP4850453B2 (ja) | 半導体発光装置の製造方法及び半導体発光装置 | |
EP2176895A2 (en) | Light emitting device package and method of manufacturing the same | |
CN104969365A (zh) | 半导体装置及其制造方法 | |
CN107768490B (zh) | 一种优化GaN基LED芯片性能的制备方法 | |
CN108878615B (zh) | 一种led芯片及其制作方法 | |
CN111584691B (zh) | 一种应用于显示屏的led芯片及其制备方法 | |
CN206834196U (zh) | 一种微米尺寸倒装led芯片 | |
CN106098892A (zh) | 一种高压发光二极管芯片的制造方法 | |
CN113555484B (zh) | 高光效倒装led芯片及其制备方法 | |
CN102646765A (zh) | 一种led芯片及其相应的制作方法 | |
CN109860349A (zh) | 一种led芯片及其制造方法 | |
CN110571315B (zh) | 一种led芯片及其制作方法 | |
CN110957405A (zh) | 一种led芯片及其制作方法 | |
CN111554634A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
TWI427822B (zh) | 發光二極體及其製作方法 | |
CN115763649A (zh) | 一种微发光元件及其制备方法 | |
CN115050874A (zh) | 一种发光二极管芯片及其制备方法和倒装led芯片 | |
CN111048414B (zh) | 一种沟槽刻蚀及侧壁粗化方法和发光二极管 | |
CN205508858U (zh) | 一种led结构 | |
JP2007027164A (ja) | 半導体発光装置の製造方法及び半導体発光装置 | |
JPH11121457A (ja) | 半導体装置の製造方法 | |
CN116364827B (zh) | 一种mini LED及其制备方法 | |
CN217426776U (zh) | 一种led芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |