CN217426776U - 一种led芯片 - Google Patents

Abstract

本实用新型提供了一种LED芯片，包括：衬底、外延结构、电流阻挡层、透明导电层、绝缘保护层、N型电极和P型电极。该LED芯片通过设置电流阻挡层可改善P型电极处的电流垂直注入而导致的电流拥挤，提升了电流扩散，减少了P型电极的吸光，提高量子效率，进而提高LED芯片的发光亮度；且外延结构具有倾斜面，有利于绝缘保护层的覆盖；再者，设置绝缘保护层包括从下至上依次层叠的粘附层、致密层和疏水层，粘附层能牢固的粘附在外延结构上，致密层能有效阻止外界水汽渗入，疏水层可以避免水汽在绝缘保护层表面附着，提升了LED芯片的逆压可靠性。

Description

一种LED芯片

技术领域

本实用新型属于半导体器件制作技术领域，更为具体地说，涉及一种LED芯片。

背景技术

随着LED技术的快速发展以及LED光效的逐步提高，LED的应用也越来越广泛，人们越来越关注LED在显示屏的发展前景。LED芯片，作为LED灯的核心组件，其功能就是把电能转化为光能，具体的，包括外延片和分别设置在外延片上的N型电极和P型电极。所述外延片包括P型半导体层、N型半导体层以及位于所述N型半导体层和P型半导体层之间的有源区，当有电流通过LED芯片时，P型半导体中的空穴和N型半导体中的电子会向有源区移动，并在所述有源区复合，使得LED芯片发光。

目前，在LED芯片中，常用的绝缘保护层为单层，如二氧化硅层，因其成本低，制作方法简单、理想的折射率而被广泛应用。然而，单层的绝缘保护层由于其自身的材料性能等限制，防护效果有限，不能满足在一些恶劣的环境下工作，其容易产生分层、开裂、脱落等问题。比如在潮湿环境中工作，容易被水汽侵蚀，给LED芯片的可靠性带来问题，因此在一些特殊的环境下工作时，对于LED芯片的防护要求会较高。

实用新型内容

有鉴于此，本实用新型提供一种LED芯片，以解决现有技术中由于LED芯片采用单层的绝缘保护层，不能满足在一些恶劣的环境下工作，给LED芯片的可靠性带来问题。

为实现上述目的，本实用新型采用的技术方案如下：

一种LED芯片，包括：

衬底；

设置在所述衬底表面的外延结构，所述外延结构包括：从下至上依次层叠于所述衬底上的N型半导体层、有源区和P型半导体层，且所述外延结构具有倾斜面；

所述P型半导体层的上表面边沿设有向所述衬底延伸的沟槽，并显露所述衬底，形成切割道，所述切割道环绕所述外延结构；

所述P型半导体层的上表面设有向所述N型半导体层延伸的凹槽，并显露所述N型半导体层，形成N型区台面，所述N型区台面设有N型电极；

电流阻挡层，其设置在所述P型半导体层背离所述有源区的一侧表面，所述电流阻挡层包括第一开孔，且所述第一开孔露出所述P型半导体层；

在所述P型半导体层上表面和所述电流阻挡层表面设有透明导电层，所述透明导电层包括第二开孔，且所述第二开孔露出所述第一开孔和部分所述电流阻挡层，所述第一开孔和所述第二开孔形成P型电极台阶；

在所述P型电极台阶设置P型电极，所述P型电极连接所述P型半导体层、所述电流阻挡层和所述透明导电层；

绝缘保护层，所述绝缘保护层覆盖所述透明导电层、所述外延结构的裸露面和所述切割道，所述绝缘保护层包括从下至上依次层叠的粘附层、致密层和疏水层。

优选地，所述粘附层的折射率＞所述致密层的折射率＞所述疏水层的折射率。

优选地，所述粘附层的折射率大于2.0；所述致密层的折射率在1.6至2.0之间；所述疏水层的折射率小于1.6。

优选地，所述粘附层的厚度范围在200埃至800埃之间，所述致密层的厚度范围在1000埃至1500埃之间，所述疏水层的厚度范围在200埃至800埃之间。

优选地，所述倾斜面包括第一倾斜面、第二倾斜面和第三倾斜面，所述第一倾斜面为所述外延结构上表面至所述切割道的倾斜面，所述第一倾斜面与所述切割道之间的夹角为第一角度；所述第二倾斜面为所述外延结构上表面至所述N型区台面的倾斜面，所述第二倾斜面与所述N型区台面之间的夹角为第二角度；所述第三倾斜面为所述N型区台面至所述切割道的倾斜面，所述第三倾斜面与所述切割道之间的夹角为第三角度。

优选地，所述第一角度的取值范围为120度～150度，包括端点值；所述第二角度的取值范围为135度～140度，包括端点值；所述第三角度的取值范围为100度～150度，包括端点值。

优选地，所述外延结构的上表面至N型区台面的深度为0.8μm-1.6μm，不包括端点值。

优选地，所述外延结构的上表面至切割道的深度为3μm-8μm，不包括端点值。

优选地，所述粘附层包括氮化物、氧化物中的一种或其任意组合；所述致密层包括氧化物；所述疏水层包括疏水性基团有机材料、烷烃类化合物、有机硅化合物中的一种或其任意组合。

优选地，所述粘附层包括氮化硅、氧化锆中的一种或其任意组合；所述致密层包括氧化铝、氧化铪中的一种或其任意组合；所述疏水层包括三氟甲基、甲基、苯基、聚乙烯、聚丙烯、聚硅氧烷中的一种或其任意组合。

经由上述的技术方案，从而达到如下效果：

1、本实用新型所提供的LED芯片，通过设置电流阻挡层可改善P型电极处的电流垂直注入而导致的电流拥挤，提升了电流扩散，减少了P型电极的吸光，提高量子效率，进而提高LED芯片的发光亮度；且外延结构具有倾斜面，有利于绝缘保护层的覆盖；再者，设置绝缘保护层包括从下至上依次层叠的粘附层、致密层和疏水层，粘附层能牢固的粘附在外延结构上，致密层能有效阻止外界水汽渗入，疏水层可以避免水汽在绝缘保护层表面附着，提升了LED芯片的逆压可靠性。

2、进一步地，通过设置粘附层的折射率＞致密层的折射率＞疏水层的折射率，沿出光方向，绝缘保护层从下至上各层的折射率依次递减，有利于LED芯片出光。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1至图3为本实用新型实施例提供的一种LED芯片结构示意图；

图4为本实用新型实施例提供的一种LED芯片的制作方法流程图；

图5.1至图5.14为图4所示制作方法各步骤对应的工艺截面图和对应的俯视图；

图中符号说明：

1、衬底；2、外延结构；21、N型半导体层；22、有源区；23、P型半导体层；3、阻挡层；31、电流阻挡层；32、N区掩膜；4、P区掩膜；5、透明导电层；6、N型电极；7、P型电极；8、绝缘保护层；81、粘附层；82、致密层；83、疏水层；K1、第一开孔；K2、第二开孔；A、切割道图形；A1、切割道；B、交叠区；C、N型区台面；θ1、第一角度；θ2、第二角度；θ2、第三角度。

具体实施方式

为本实用新型的内容更加清晰，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本实施例提供的一种LED芯片，如图1至图3所示，包括：

衬底1；

本实施例中对于衬底的具体类型不做限制，可选的，衬底可以是蓝宝石衬底、硅衬底或碳化硅衬底等半导体衬底，衬底的具体材质可以根据需求进行选择使用，本实施例中对此不做限定。

设置在衬底1表面的外延结构2，外延结构2包括：从下至上依次层叠于衬底1上的N型半导体层21、有源区22和P型半导体层23，且外延结构2具有倾斜面；

本实施例中不限定N型半导体层和P型半导体层的具体材质，可选的，N型半导体层为N型GaN层，P型半导体层为P型GaN层。

本实施例中不限定外延结构的具体层数以及结构，外延结构至少包括N型半导体层、有源区和P型半导体层，在其他实施例中，为了提高晶格匹配，LED芯片的外延结构还可以包括超晶格结构等。

P型半导体层23的上表面边沿设有向衬底1延伸的沟槽，并显露衬底1，形成切割道A1，切割道A1环绕外延结构2；

P型半导体层23的上表面设有向N型半导体层21延伸的凹槽，并显露N型半导体层21，形成N型区台面C，N型区台面C设有N型电极6；

电流阻挡层31，其设置在P型半导体层23背离有源区22的一侧表面，电流阻挡层31包括第一开孔K1，且第一开孔K1露出P型半导体层23；

本实施例中不限定电流阻挡层的具体形状，可选的，电流阻挡层的形状可以是环形，或为其他包括第一开孔的几何图形。

本实施例中不限定电流阻挡层的具体材质，可选的，电流阻挡层可以是二氧化硅或氮化硅。

需要说明的是，本实施例通过设置电流阻挡层，可改善P型电极处的电流垂直注入而导致的电流拥挤，提升了电流扩散，减少了P型电极的吸光，提高量子效率，进而提高LED芯片的发光亮度。

在P型半导体层23上表面和电流阻挡层31表面设有透明导电层5，透明导电层5包括第二开孔K2，且第二开孔K2露出第一开孔K1和部分电流阻挡层31，第一开孔K1和第二开孔K2形成P型电极台阶；

本实施例中透明导电层为具有高透明、高电导率和低接触电阻的材料，本实施例中不限定透明导电层的具体材质，可选的，透明导电层的材质为NiAu(镍金)合金、氧化铟锡(ITO)、氧化铟锌等材料。

在P型电极台阶设置P型电极7，P型电极7连接P型半导体层23、电流阻挡层31和透明导电层5；

本实施例中N型电极材质和P型电极的材质可以相同，也可以不相同。为了使得N型电极和P型电极可以采用同一个步骤制作形成，简化LED芯片的工艺步骤，降低制作成本，本实施例中可选地，N型电极和P型电极的材质相同，本实施例中不限定N型电极和P型电极的具体材质，可选的，N型电极和P型电极为高电导率的材料，如Cr、Ni、Al、Ti、Pt、Au等金属材料中的一种或多种。

绝缘保护层8，绝缘保护层8覆盖透明导电层5、外延结构2的裸露面和切割道A1，绝缘保护层8包括从下至上依次层叠的粘附层81、致密层82和疏水层83。

需要说明的是，本实施例通过设置绝缘保护层来提升LED芯片的逆压可靠性，粘附层能牢固的粘附在外延结构上，致密层能有效阻止外界水汽渗入，疏水层可以避免水汽在绝缘保护层表面附着。

优选地，粘附层81的折射率＞致密层82的折射率＞疏水层83的折射率。沿出光方向，绝缘保护层从下至上各层的折射率依次递减，有利于LED芯片出光。

优选地，粘附层81的折射率大于2.0；致密层82的折射率在1.6至2.0之间；疏水层83的折射率小于1.6。

优选地，粘附层81的厚度范围在200埃至800埃之间，致密层82的厚度范围在1000埃至1500埃之间，疏水层83的厚度范围在200埃至800埃之间。

优选地，倾斜面包括第一倾斜面、第二倾斜面和第三倾斜面，第一倾斜面为外延结构2的上表面至切割道A1的倾斜面，第一倾斜面与切割道A1之间的夹角为第一角度θ1；第二倾斜面为外延结构2的上表面至N型区台面C的倾斜面，第二倾斜面与N型区台面C之间的夹角为第二角度θ2；第三倾斜面为N型区台面C至切割道A1的倾斜面，第三倾斜面与切割道A1之间的夹角为第三角度θ3。

优选地，第一角度θ1的取值范围为120度～150度，包括端点值；第二角度θ2的取值范围为135度～140度，包括端点值；第三角度θ3的取值范围为100度～150度，包括端点值。

优选地，外延结构2的上表面至N型区台面C的深度为0.8μm-1.6μm，不包括端点值。

优选地，外延结构2的上表面至切割道A1的深度为3μm-8μm，不包括端点值。

优选地，粘附层81包括氮化物、氧化物中的一种或其任意组合；致密层82包括氧化物；疏水层83包括疏水性基团有机材料、烷烃类化合物、有机硅化合物中的一种或其任意组合。

优选地，粘附层81包括氮化硅、氧化锆中的一种或其任意组合；致密层82包括氧化铝、氧化铪中的一种或其任意组合；疏水层83包括三氟甲基、甲基、苯基、聚乙烯、聚丙烯、聚硅氧烷中的一种或其任意组合。

本实施例提供的一种LED芯片的制作方法，用于制作上述实施例的LED芯片，如图4所示，包括以下步骤：

步骤S1、如图5.1所示，提供一衬底1；

本实施例中对于衬底的具体类型不做限制，可选的，衬底可以是蓝宝石衬底、硅衬底或碳化硅衬底等半导体衬底，衬底的具体材质可以根据需求进行选择使用。

步骤S2、如图5.2所示，在衬底1上层叠外延结构2，外延结构2沿背离衬底1的方向依次包括层叠的N型半导体层21、有源区22和P型半导体层23；

本实施例中不限定N型半导体层和P型半导体层的具体材质，可选的，N型半导体层为N型GaN层，P型半导体层为P型GaN层。

本实施例中不限定外延结构的具体层数以及结构，外延结构至少包括N型半导体层、有源区和P型半导体层，在其他实施例中，为了提高晶格匹配，LED芯片的外延结构还可以包括超晶格结构等。

步骤S3、如图5.3所示，在外延结构2上沉积整层阻挡层3；

本实施例中不限定阻挡层的具体材质，可选的，阻挡层可以是二氧化硅或氮化硅。

步骤S4、如图5.4至图5.5所示，通过光刻、刻蚀的方式将阻挡层3进行图形化处理，形成电流阻挡层31和N区掩膜32；电流阻挡层31包括第一开孔K1，且第一开孔K1露出P型半导体层23；

需要说明的是，本实施例通过光刻、刻蚀的方式将阻挡层进行图形化处理，实现一道光刻工艺同时形成电流阻挡层和N区掩膜，电流阻挡层可改善P型电极处的电流垂直注入而导致的电流拥挤，提升了电流扩散，减少了P型电极的吸光，提高量子效率，进而提高LED芯片的发光亮度，N区掩膜在MESA刻蚀中用来延缓外延结构的刻蚀。

本实施例中不限定电流阻挡层的具体形状，可选的，电流阻挡层的形状可以是环形，或为其他包括第一开孔的几何图形。

本实施例中不限定N区掩膜的具体形状，可选的，N区掩膜的形状可以是扇形；

步骤S5、如图5.6至图5.7所示，通过掩膜光刻的方式形成P区掩膜4，P区掩膜4覆盖电流阻挡层31、部分N区掩膜32和部分P型半导体层23，并在P型半导体层23的上表面边沿定义出切割道图形A，P区掩膜4与N区掩膜32相叠的部分为交叠区B；

需要说明的是，本实施例设置的交叠区，可避免P区掩膜和N区掩膜之间存在间隙，而导致后续刻蚀时，间隙区域被刻蚀，破坏N区掩膜图形的完整性。

本实施例中，可选的，交叠区B在垂直方向上的宽度范围为3um-8um，不包括端点值。

步骤S6、同时刻蚀P区掩膜4、N区掩膜32和切割道图形A，形成N型区台面C和切割道A1，且刻蚀面皆为倾斜面；

步骤S6具体包括以下工序：

如图5.8所示，通过干法刻蚀，沿裸露的N区掩膜32刻蚀，露出部分N型半导体层21，形成N型区台面C；同时沿切割道图形A刻蚀，露出衬底1，形成切割道A1，切割道A1环绕外延结构2；同时沿P区掩膜4刻蚀掉部分P区掩膜4；

如图5.9所示，通过湿法刻蚀，侧向腐蚀掉交叠区B的N区掩膜32；

如图5.10所示，通过去胶液去掉残余的P区掩膜4；

需要说明的是，本实施例通过干法刻蚀，同时刻蚀P区掩膜、N区掩膜和切割道图形，实现一道刻蚀中形成N型区台面和切割道，简化流程，提升产量，且刻蚀面皆为倾斜面有利于在PV工序沉积绝缘保护层，在不额外增加光刻的基础上，将外延结构的倾斜面和切割道裸露出来，最后在PV工序中被绝缘保护层保护起来，从而提升LED芯片的可靠性。

本实施例中，可选的，P区掩膜为光刻胶。

优选地，在步骤S6的干法刻蚀中，外延结构2的刻蚀速率为S1，N区掩膜32的刻蚀速率为S2，P区掩膜4的刻蚀速率为S3，其中，S1＝S3＞S2。

即，在同一刻蚀条件下外延结构与P区掩膜的刻蚀速率一样，且外延结构与P区掩膜的刻蚀速率比N区掩膜的刻蚀速率快，在干法刻蚀过程中，P区掩膜、N区掩膜和切割道图形(即切割道图形区域的外延结构)被同时刻蚀，待N区掩膜被刻蚀完后，P区掩膜、N区掩膜区域的外延结构和切割道图形区域的外延结构被同时刻蚀，进而使切割道的刻蚀深度大于N型区台面的刻蚀深度，实现一道刻蚀中形成两种不同的刻蚀深度。

优选地，在步骤S6的干法刻蚀中，外延结构2与N区掩膜32的刻蚀选择比范围为4:1-8:1，外延结构2与P区掩膜4的刻蚀选择比为1:1。

本实施例中不限定步骤S6刻蚀气体的具体材质，可选的，步骤S6的刻蚀气体包括Cl₂、Ar和BCl₃的混合气体，其中，Cl₂的流量为195sccm、Ar的流量为30sccm、BCl₃的流量为5sccm。

优选地，外延结构2的上表面至N型区台面C的刻蚀深度为0.8μm-1.6μm，不包括端点值。

优选地，外延结构2的上表面至切割道A1的刻蚀深度为3μm-8μm，不包括端点值。

需要说明的是，本实施例中P区掩膜的厚度大于切割道的刻蚀深度，避免在步骤S6中、同时刻蚀P区掩膜、N区掩膜和切割道图形时，损坏电流阻挡层。

优选地，倾斜面包括第一倾斜面、第二倾斜面和第三倾斜面，第一倾斜面为外延结构2的上表面至切割道A1的倾斜面，第一倾斜面与切割道A1之间的夹角为第一角度θ1；第二倾斜面为外延结构2的上表面至N型区台面C的倾斜面，第二倾斜面与N型区台面C之间的夹角为第二角度θ2；第三倾斜面为N型区台面C至切割道A1的倾斜面，第三倾斜面与切割道A1之间的夹角为第三角度θ3。

优选地，第一角度θ1的取值范围为120度～150度，包括端点值；第二角度θ2的取值范围为135度～140度，包括端点值；第三角度θ3的取值范围为100度～150度，包括端点值。

步骤S7、如图5.11所示，在P型半导体层23上表面和电流阻挡层31表面沉积透明导电层5，透明导电层5包括第二开孔K2，且第二开孔K2露出第一开孔K1和部分电流阻挡层31，第一开孔K1和第二开孔K2形成P型电极台阶；

本实施例中透明导电层为具有高透明、高电导率和低接触电阻的材料，本实施例中不限定透明导电层的具体材质，可选的，透明导电层的材质为、NiAu(镍金)合金、氧化铟锡(ITO)、氧化铟锌等材料。

步骤S8、如图5.12所示，在N型区台面C沉积N型电极6；在P型电极台阶沉积P型电极7，P型电极7连接P型半导体层23、电流阻挡层31和透明导电层5；

本实施例中N型电极材质和P型电极的材质可以相同，也可以不相同。为了能使N型电极和P型电极可以采用同一个步骤制作形成，简化LED芯片的工艺步骤，降低制作成本，本实施例中，可选地，N型电极和P型电极的材质相同，本实施例中不限定N型电极和P型电极的具体材质，可选的，N型电极和P型电极为高电导率的材料，如Cr、Ni、Al、Ti、Pt、Au等金属材料中的一种或多种。

步骤S9、如图5.13所示，沉积整面绝缘保护层8，并通过光刻、刻蚀露出N型电极6和P型电极7，绝缘保护层8覆盖透明导电层5、外延结构2的裸露面和切割道A1。

如图5.14所示，绝缘保护层8包括从下至上依次层叠的粘附层81、致密层82和疏水层83。

需要说明的是，本实施例通过设置绝缘保护层来提升LED芯片的逆压可靠性，粘附层能牢固的粘附在外延结构上，致密层能有效阻止外界水汽渗入，疏水层可以避免水汽在绝缘保护层表面附着。

优选地，粘附层81包括氮化物、氧化物中的一种或其任意组合；致密层82包括氧化物；疏水层83包括疏水性基团有机材料、烷烃类化合物、有机硅化合物中的一种或其任意组合。

优选地，粘附层81包括氮化硅、氧化锆中的一种或其任意组合；致密层82包括氧化铝、氧化铪中的一种或其任意组合；疏水层83包括三氟甲基、甲基、苯基、聚乙烯、聚丙烯、聚硅氧烷中的一种或其任意组合。

优选地，粘附层81的折射率＞致密层82的折射率＞疏水层83的折射率。沿出光方向，绝缘保护层从下至上各层的折射率依次递减，有利于LED芯片出光。

优选地，粘附层81的折射率大于2.0；致密层82的折射率在1.6至2.0之间；疏水层83的折射率小于1.6。

优选地，粘附层81的厚度范围在200埃至800埃之间，致密层82的厚度范围在1000埃至1500埃之间，疏水层83的厚度范围在200埃至800埃之间。

综上所述，经由上述的技术方案，从而达到如下效果：

1、本实施例所提供的LED芯片，通过设置电流阻挡层可改善P型电极处的电流垂直注入而导致的电流拥挤，提升了电流扩散，减少了P型电极的吸光，提高量子效率，进而提高LED芯片的发光亮度；且外延结构具有倾斜面，有利于绝缘保护层的覆盖；再者，设置绝缘保护层包括从下至上依次层叠的粘附层、致密层和疏水层，粘附层能牢固的粘附在外延结构上，致密层能有效阻止外界水汽渗入，疏水层可以避免水汽在绝缘保护层表面附着，提升了LED芯片的逆压可靠性。

2、进一步地，通过设置粘附层的折射率＞致密层的折射率＞疏水层的折射率，沿出光方向，绝缘保护层从下至上各层的折射率依次递减，有利于LED芯片出光。

3、本实施例所提供的LED芯片的制作方法，用于制作上述的LED芯片，通过光刻、刻蚀的方式将阻挡层进行图形化处理，实现一道光刻工艺同时形成电流阻挡层和N区掩膜，电流阻挡层可改善P型电极处的电流垂直注入而导致的电流拥挤，提升了电流扩散，减少了P型电极的吸光，提高量子效率，进而提高LED芯片的发光亮度，N区掩膜在MESA刻蚀中用来延缓外延结构的刻蚀；通过干法刻蚀同时刻蚀P区掩膜、N区掩膜和切割道图形，实现一道刻蚀中形成N型区台面和切割道，简化流程，提升产量，且刻蚀面皆为倾斜面有利于在PV工序中沉积绝缘保护层，在不额外增加光刻的基础上，将外延结构的倾斜面和切割道裸露出来，最后在PV工序中被绝缘保护层保护起来，从而提升LED芯片的可靠性。

4、进一步地，通过设置外延结构的刻蚀速率为S1，N区掩膜的刻蚀速率为S2，P区掩膜的刻蚀速率为S3，其中，S1＝S3＞S2，即在同一刻蚀条件下外延结构与P区掩膜的刻蚀速率一样，且外延结构与P区掩膜的刻蚀速率比N区掩膜的刻蚀速率快，在干法刻蚀过程中，P区掩膜、N区掩膜和切割道图形(即切割道图形区域的外延结构)被同时刻蚀，待N区掩膜被刻蚀完后，P区掩膜、N区掩膜区域的外延结构和切割道图形区域的外延结构被同时刻蚀，进而使切割道的刻蚀深度大于N型区台面的刻蚀深度，实现一道刻蚀中形成两种不同的刻蚀深度。

本领域技术人员应理解的是，在本实用新型的揭露中，术语“横向”、“纵向”、“上”、“下”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本实用新型的限制。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种LED芯片，其特征在于，包括：

衬底；

设置在所述衬底表面的外延结构，所述外延结构包括：从下至上依次层叠于所述衬底上的N型半导体层、有源区和P型半导体层，且所述外延结构具有倾斜面；

所述P型半导体层的上表面边沿设有向所述衬底延伸的沟槽，并显露所述衬底，形成切割道，所述切割道环绕所述外延结构；

所述P型半导体层的上表面设有向所述N型半导体层延伸的凹槽，并显露所述N型半导体层，形成N型区台面，所述N型区台面设有N型电极；

电流阻挡层，其设置在所述P型半导体层背离所述有源区的一侧表面，所述电流阻挡层包括第一开孔，且所述第一开孔露出所述P型半导体层；

在所述P型半导体层上表面和所述电流阻挡层表面设有透明导电层，所述透明导电层包括第二开孔，且所述第二开孔露出所述第一开孔和部分所述电流阻挡层，所述第一开孔和所述第二开孔形成P型电极台阶；

在所述P型电极台阶设置P型电极，所述P型电极连接所述P型半导体层、所述电流阻挡层和所述透明导电层；

绝缘保护层，所述绝缘保护层覆盖所述透明导电层、所述外延结构的裸露面和所述切割道，所述绝缘保护层包括从下至上依次层叠的粘附层、致密层和疏水层。

2.根据权利要求1所述的LED芯片，其特征在于：所述粘附层的折射率＞所述致密层的折射率＞所述疏水层的折射率。

3.根据权利要求2所述的LED芯片，其特征在于：所述粘附层的折射率大于2.0；所述致密层的折射率在1.6至2.0之间；所述疏水层的折射率小于1.6。

4.根据权利要求1所述的LED芯片，其特征在于：所述粘附层的厚度范围在200埃至800埃之间，所述致密层的厚度范围在1000埃至1500埃之间，所述疏水层的厚度范围在200埃至800埃之间。

5.根据权利要求1所述的LED芯片，其特征在于：所述倾斜面包括第一倾斜面、第二倾斜面和第三倾斜面，所述第一倾斜面为所述外延结构上表面至所述切割道的倾斜面，所述第一倾斜面与所述切割道之间的夹角为第一角度；所述第二倾斜面为所述外延结构上表面至所述N型区台面的倾斜面，所述第二倾斜面与所述N型区台面之间的夹角为第二角度；所述第三倾斜面为所述N型区台面至所述切割道的倾斜面，所述第三倾斜面与所述切割道之间的夹角为第三角度。

6.根据权利要求5所述的LED芯片，其特征在于：所述第一角度的取值范围为120度～150度，包括端点值；所述第二角度的取值范围为135度～140度，包括端点值；所述第三角度的取值范围为100度～150度，包括端点值。

7.根据权利要求1所述的LED芯片，其特征在于：所述外延结构的上表面至N型区台面的深度为0.8μm-1.6μm，不包括端点值。

8.根据权利要求1所述的LED芯片，其特征在于：所述外延结构的上表面至切割道的深度为3μm-8μm，不包括端点值。

9.根据权利要求1所述的LED芯片，其特征在于：所述粘附层包括氮化物、氧化物中的任意一种；所述致密层包括氧化物；所述疏水层包括疏水性基团有机材料、烷烃类化合物、有机硅化合物中的任意一种。

10.根据权利要求9所述的LED芯片，其特征在于：所述粘附层包括氮化硅、氧化锆中的任意一种；所述致密层包括氧化铝、氧化铪中的任意一种；所述疏水层包括三氟甲基、甲基、苯基、聚乙烯、聚丙烯、聚硅氧烷中的任意一种。

Images