CN113013030A - 半导体结构的制备方法 - Google Patents
半导体结构的制备方法 Download PDFInfo
- Publication number
- CN113013030A CN113013030A CN202110200823.9A CN202110200823A CN113013030A CN 113013030 A CN113013030 A CN 113013030A CN 202110200823 A CN202110200823 A CN 202110200823A CN 113013030 A CN113013030 A CN 113013030A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- buffer layer
- pattern
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 48
- 238000000059 patterning Methods 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000003384 imaging method Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 2
- 238000002360 preparation method Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 678
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 238000007796 conventional method Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 241000764238 Isis Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种半导体结构的制备方法，包括：形成由下至上依次叠置的第一掩膜层、第一缓冲层、第二掩膜层及第二缓冲层；第二缓冲层与第一缓冲层的刻蚀选择比大于1；图形化第二缓冲层及第二掩膜层；于第一图形的侧壁形成第一掩膜图形，第一掩膜图形沿第一方向延伸；去除第二缓冲层及第二掩膜层；形成由下至上依次叠置的第三掩膜层、第三缓冲层、第四掩膜层及第四缓冲层；第四缓冲层与第三缓冲层的刻蚀选择比大于1；图形化第四缓冲层及第四掩膜层；于第二图形的侧壁形成第二掩膜图形，第二掩膜图形沿第二方向延伸，第二方向与第一方向斜交；去除第四缓冲层及第四掩膜层。半导体结构的制备方法所形成的各刻蚀孔的尺寸一致，不会影响器件性能。
Description
技术领域
本申请涉及集成电路技术领域，特别是涉及一种半导体结构的制备方法。
背景技术
随着半导体技术的发展，现有的半导体结构中通常需要形成两层掩膜图形。这两层掩膜图形均包括间隔排列的沟槽。并且从俯视视角看，两层掩膜图形相互斜交。将这两层掩膜图形转移到目标掩膜层上，从而定义出待刻蚀材料上刻蚀孔的图案。
然而，由于在形成掩膜图形时容易刻蚀到下层材料，使得将两层掩膜图形转移到目标掩膜层上后，在目标掩膜层上两层掩膜图形交叉所形成的孔洞尺寸不均匀。从而，在根据目标掩膜层对待刻蚀材料进行刻蚀时，会使得待刻蚀材料上各刻蚀孔尺寸不一致，从而影响器件性能。
发明内容
基于此，有必要针对现有技术中的刻蚀孔尺寸不一致的问题提供一种半导体结构的制备方法。
为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括：
形成由下至上依次叠置的第一掩膜层、第一缓冲层、第二掩膜层及第二缓冲层；所述第二缓冲层与所述第一缓冲层的刻蚀选择比大于1；
图形化所述第二缓冲层及所述第二掩膜层，以形成第一图形；
于所述第一图形的侧壁形成第一掩膜图形，所述第一掩膜图形沿第一方向延伸；
去除所述第二缓冲层及所述第二掩膜层；
形成由下至上依次叠置的第三掩膜层、第三缓冲层、第四掩膜层及第四缓冲层；所述第三掩膜层覆盖所述第一缓冲层，且填满所述第一掩膜图形之间的间隙，所述第三掩膜层的上表面与所述第一掩膜图形的上表面相平齐；所述第四缓冲层与所述第三缓冲层的刻蚀选择比大于1；
图形化所述第四缓冲层及所述第四掩膜层，以形成第二图形；
于所述第二图形的侧壁形成第二掩膜图形，所述第二掩膜图形沿第二方向延伸，所述第二方向与所述第一方向斜交；
去除所述第四缓冲层及所述第四掩膜层。
在其中一个实施例中，形成所述第一图形之前还包括于所述第二缓冲层的上表面形成第五缓冲层的步骤，所述第五缓冲层的材料与所述第一缓冲层的材料相同；所述图形化所述第二缓冲层及所述第二掩膜层，以形成第一图形包括：
图形化所述第五缓冲层，图形化后的所述第五缓冲层定义出所述第一图形；
基于图形化后的所述第五缓冲层图形化所述第二缓冲层；
去除图形化后的所述第五缓冲层；
基于图形化后的所述第二缓冲层图形化所述第二掩膜层，以形成所述第一图形。
在其中一个实施例中，形成所述第二图形之前还包括于所述第四缓冲层的上表面形成第六缓冲层的步骤，所述第六缓冲层的材料与所述第三缓冲层的材料相同；所述图形化所述第四缓冲层及所述第四掩膜层，以形成第二图形包括：
图形化所述第六缓冲层，图形化后的所述第六缓冲层定义出所述第二图形；
基于图形化后的所述第六缓冲层图形化所述第四缓冲层；
去除图形化后的所述第六缓冲层；
基于图形化后的所述第四缓冲层图形化所述第四掩膜层，以形成所述第二图形。
在其中一个实施例中，所述第一掩膜层、所述第二掩膜层、所述第三掩膜层及所述第四掩膜层均包括旋涂掩膜层，所述第一缓冲层、所述第三缓冲层、所述第五缓冲层均包括氮氧化硅层；
所述第二缓冲层及所述第四缓冲层均包括氮化硅层，所述第一掩膜图形及所述第二掩膜图形均包括氧化物图形；或，所述第二缓冲层及所述第四缓冲层均包括氧化物层，所述第一掩膜图形及所述第二掩膜图形均包括氮化硅图形。
在其中一个实施例中，所述第一掩膜层、所述第二掩膜层、所述第三掩膜层及所述第四掩膜层均包括旋涂掩膜层，所述第一缓冲层、所述第三缓冲层及所述第六缓冲层均包括氮氧化硅层；
所述第二缓冲层及所述第四缓冲层均包括氮化硅层，所述第一掩膜图形及所述第二掩膜图形均包括氧化物图形；或，所述第二缓冲层及所述第四缓冲层均包括氧化物层，所述第一掩膜图形及所述第二掩膜图形均包括氮化硅图形。
在其中一个实施例中，所述旋涂掩膜层包括非晶碳层或非晶硅层，所述氧化物图形包括采用原子层沉积工艺形成的氧化硅图形，所述氮化硅图形包括采用原子层沉积工艺形成的氮化硅图形。
在其中一个实施例中，所述第一方向和所述第二方向的夹角范围为55°～ 65°。
在其中一个实施例中，在形成由下至上依次叠置的第一掩膜层、第一缓冲层、第二掩膜层及第二缓冲层之前，还包括：
形成目标掩膜层；所述目标掩膜层位于所述第一掩膜层下方；
在去除所述第四缓冲层及所述第四掩膜层之后，还包括：
基于所述第二掩膜图形去除暴露出的所述第三缓冲层及所述第三掩膜层；
基于所述第一掩膜图形及所述第二掩膜图形图形化所述第一掩膜层及所述第一缓冲层；
去除所述第一掩膜图形、所述第二掩膜图形、保留的所述第三缓冲层及保留的所述第三掩膜层；
基于图形化后的所述第一缓冲层及图形化后的所述第一掩膜层图形化所述目标掩膜层，以得到图形化掩膜层。
在其中一个实施例中，形成所述图形化掩膜层之后，还包括去除图形化后的所述第一缓冲层及图形化后的所述第一掩膜层的步骤。
在其中一个实施例中，所述形成目标掩膜层包括：
形成第一目标掩膜层；
于所述第一目标掩膜层的上表面形成第二目标掩膜层；所述第一掩膜层位于所述第二目标掩膜层的上表面。
在其中一个实施例中，所述基于图形化后的所述第一缓冲层及图形化后的所述第一掩膜层图形化所述目标掩膜层，以得到所述图形化掩膜层包括：
基于图形化后的所述第一缓冲层及图形化后的所述第一掩膜层图形化所述第二目标掩膜层，以得到第二图形化目标掩膜层；
去除图形化后的所述第一缓冲层及图形化后的所述第一掩膜层；
基于所述第二图形化目标掩膜层图形化所述第一目标掩膜层，以得到第一图形化目标掩膜层；
去除所述第二图形化目标掩膜层。
在其中一个实施例中，所述第二目标掩膜层包括氧化物层，所述第一目标掩膜层包括多晶硅层。
在其中一个实施例中，所述第二目标掩膜层包括正硅酸乙酯形成的氧化硅层。
在其中一个实施例中，第二图形化目标掩膜层内形成有多个呈阵列排布的椭圆形开口，各所述椭圆形开口沿同一方向的宽度均相同；所述第一图形化目标掩膜层内形成有多个呈阵列排布的圆形开口，各所述圆形开口的直径相同。
在其中一个实施例中，在形成目标掩膜层之前，还包括：
形成包括依次交替叠置的支撑层及牺牲层的叠层结构；
在得到图形化掩膜层之后，还包括：
基于所述图形化掩膜层刻蚀所述叠层结构，以于所述叠层结构内形成电容孔。
在其中一个实施例中，所述形成包括依次交替叠置的支撑层及牺牲层的叠层结构包括：
形成底部支撑层；
于所述底部支撑层的上表面形成第一牺牲层；
于所述第一牺牲层的上表面形成中间支撑层；
于所述中间支撑层的上表面形成第二牺牲层；
于所述第二牺牲层的上表面形成顶部支撑层。
在其中一个实施例中，所述底部支撑层、所述中间支撑层及所述顶部支撑层均包括氮化硅层；所述第一牺牲层包括硼磷硅玻璃层，所述第二牺牲层包括正硅酸乙酯形成的氧化硅层。
本发明的半导体结构的制备方法具有如下有益效果：
本发明的半导体结构的制备方法通过设置第二缓冲层与第一缓冲层的刻蚀选择比大于1，使得形成第一掩膜图形时可以保护第一缓冲层不被刻蚀；通过设置第四缓冲层与第三缓冲层的刻蚀选择比大于1，使得形成第二掩膜图形时保护第三缓冲层不被刻蚀，从而在将第一掩膜图形和第二掩膜图形转移到目标掩膜层上后两个图形斜交所形成的孔洞尺寸均匀，从而利用目标掩膜层对待刻蚀材料进行刻蚀所形成的各刻蚀孔的尺寸也一致，不会影响器件性能。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a至1c分别为传统的半导体结构的制备方法中形成两层掩膜图形后的俯视图、X方向的剖视图及Y方向的剖视图；
图2a至2c分别为传统的半导体结构的制备方法中将两层掩膜图形转移到第二目标掩膜层后的俯视图、X方向的剖视图及Y方向的剖视图；
图3a至3c分别为传统的半导体结构的制备方法中将两层掩膜图形转移到第一目标掩膜层后的俯视图、X方向的剖视图及Y方向的剖视图；
图4a至4c分别为传统的半导体结构的制备方法中对待刻蚀材料刻蚀后的俯视图、X方向的剖视图及Y方向的剖视图；
图5为本申请一实施例中提供的半导体结构的制备方法的流程图；
图6a至图19c为本申请一实施例中提供的半导体结构的制备方法中各步骤所得结构的俯视图、X方向的剖视图及Y方向的剖视图；
图20为本申请一实施例中提供的半导体结构的制备方法中形成第一掩膜图形和第二掩膜图形的俯视图；
图21为本申请一实施例中提供的半导体结构的制备方法中第一方向与第二方向的示意图。
附图标记说明：
110、待刻蚀材料层；121、第一目标掩膜层；122、第二目标掩膜层；131、第一掩膜层；132、第一缓冲层；133、第二掩膜层；134、第二缓冲层；141、第一掩膜图形；142、第二掩膜图形；151、第二目标掩膜层开口；152、第一目标掩膜层开口；111、刻蚀孔；210、叠层结构；211、底部支撑层；212、第一牺牲层；213、中间支撑层；214、第二牺牲层；215、顶部支撑层；220、目标掩膜层；221、第一目标掩膜层；222、第二目标掩膜层；2211、第一图形化目标掩膜层；2221、第二图形化目标掩膜层；2212、第一目标掩膜层开口；2222、第二目标掩膜层开口；231、第一掩膜层；232、第一缓冲层；233、第二掩膜层； 234、第二缓冲层；2341、第一图形；235、第五缓冲层；236、第三掩膜层； 237、第三缓冲层；238、第四掩膜层；239、第四缓冲层；2391、第二图形；240、第六缓冲层；251、第一掩膜图形层；2511、第一掩膜图形；252、第二掩膜图形层；2521、第二掩膜图形；261、第一光刻胶层；262、第二光刻胶层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
图1a的俯视图中示出了第一掩膜图形141，而实际上在俯视视角无法看到第一掩膜图形141。图1b为图1a中x方向的剖视图，图1c为图1a中y方向的剖视图。图2b为图2a中x方向的剖视图，图2c为图2a中y方向的剖视图。图 3b为图3a中x方向的剖视图，图3c为图3a中y方向的剖视图。图4b为图4a 中x方向的剖视图，图4c为图4a中y方向的剖视图。x方向可以为y方向的垂直方向。请参阅图1a至图4c，在传统技术中，可以依次堆叠形成有待刻蚀材料层110、第一目标掩膜层121、第二目标掩膜层122、第一掩膜层131及第一缓冲层132。然后，在第一缓冲层132上形成沿第一方向(可以为x方向)延伸的第一掩膜图形141，并形成覆盖第一缓冲层132且填满第一掩膜图形141之间间隙的第二掩膜层133。然后，在第一掩膜图形141和第二掩膜层133上形成第二缓冲层134，并在第二缓冲层134上形成沿第二方向(可以为y方向或x方向和 y方向之间的方向)延伸的第二掩膜图形142。
其中，第一掩膜图形141可以包括间隔排列的沟槽，在形成第一掩膜图形 141的步骤中容易刻蚀到下层的第一缓冲层132，使得第一缓冲层132上形成凹槽。譬如，沟槽d2相比于沟槽d1中被刻蚀掉更多，沟槽d4相比于沟槽d3被刻蚀掉更多；在形成第二掩膜图形142的步骤中容易刻蚀到下层的第二缓冲层 134，使得第二缓冲层134上形成凹槽。譬如，沟槽d5相比于沟槽d6被刻蚀掉更多，在沟槽d7相比于沟槽d8中被刻蚀掉更多。
然后，将第一掩膜图形141和第二掩膜图形142转移到第二目标掩膜层122 上时，在第二目标掩膜层122上形成的第二目标掩膜层开口151尺寸不均匀。譬如，沟槽d2和沟槽d5交叉处形成的第二目标掩膜层开口A的尺寸大于沟槽 d2和沟槽d6交叉处形成的第二目标掩膜层开口B的尺寸，沟槽d3和沟槽d5 交叉处形成的第二目标掩膜层开口C的尺寸大于沟槽d3和沟槽d6交叉处形成的第二目标掩膜层开口D的尺寸。因此，将第二目标掩膜层122上图形继续转移到第一目标掩膜层121上时所形成的各第一目标掩膜层开口152开口的尺寸也会不一致。在第二目标掩膜层开口151为椭圆形时，第一目标掩膜层开口152 可以为圆形。譬如，第一目标掩膜层开口a的直径大于第一目标掩膜层开口b 的直径，第一目标掩膜层开口c的直径大于第一目标掩膜层开口d的直径。因此，根据第一目标掩膜层121对待刻蚀材料层110进行刻蚀时，在待刻蚀材料层110上形成的刻蚀孔111的尺寸也会不一致，从而对形成的半导体器件的性能造成影响。譬如，在待刻蚀材料层110上，刻蚀孔a’的直径大于刻蚀孔b’的直径，刻蚀孔c’的直径大于刻蚀孔d’的直径。
请参阅图5，本发明提供一种半导体结构的制备方法，包括如下步骤：
步骤S120，形成由下至上依次叠置的第一掩膜层、第一缓冲层、第二掩膜层及第二缓冲层；第二缓冲层与第一缓冲层的刻蚀选择比大于1。
步骤S140，图形化第二缓冲层及第二掩膜层，以形成第一图形。
步骤S160，于第一图形的侧壁形成第一掩膜图形，第一掩膜图形沿第一方向延伸。
步骤S180，去除第二缓冲层及第二掩膜层。
步骤S200，形成由下至上依次叠置的第三掩膜层、第三缓冲层、第四掩膜层及第四缓冲层；第三掩膜层覆盖第一缓冲层，且填满第一掩膜图形之间的间隙，第三掩膜层的上表面与第一掩膜图形的上表面相平齐；第四缓冲层与第三缓冲层的刻蚀选择比大于1。
步骤S220，图形化第四缓冲层及第四掩膜层，以形成第二图形。
步骤S240，于第二图形的侧壁形成第二掩膜图形，第二掩膜图形沿第二方向延伸，第二方向与第一方向斜交。
步骤S260，去除第四缓冲层及第四掩膜层。
在上述实施例中的半导体结构的制备方法中，通过设置第二缓冲层与第一缓冲层的刻蚀选择比大于1，使得形成第一掩膜图形时可以保护第一缓冲层不被刻蚀；通过设置第四缓冲层与第三缓冲层的刻蚀选择比大于1，使得形成第二掩膜图形时保护第三缓冲层不被刻蚀，从而在将第一掩膜图形和第二掩膜图形转移到目标掩膜层上后两个图形斜交所形成的孔洞尺寸均匀，从而利用目标掩膜层对待刻蚀材料进行刻蚀所形成的各刻蚀孔的尺寸也会一致，不会影响器件性能。
在步骤S120中，请参阅图5中的S120步骤及图6a至6c(图6b为图6a中x方向的剖视图，图6c为图6a中y方向的剖视图，x方向可以为y方向的垂直方向)，形成由下至上依次叠置的第一掩膜层231、第一缓冲层232、第二掩膜层233及第二缓冲层234；第二缓冲层234与第一缓冲层232的刻蚀选择比大于 1。
仅示例性的，第一掩膜层231和第二掩膜层233可以包括但不仅限于旋涂掩膜层(SOH，Spin-on Hardmask)。旋涂掩膜层可以包括非晶碳层或非晶硅层。第一缓冲层232可以包括但不仅限于氮氧化硅层。第二缓冲层234可以包括但不仅限于氮化硅层或氧化物层。氧化物层可以包括正硅酸乙酯形成的氧化硅层。第二缓冲层234与第一缓冲层232的刻蚀选择比大于1，譬如，第二缓冲层234 与第一缓冲层232的刻蚀选择比可以在10～50范围内。
具体的，第一掩膜层231、第一缓冲层232、第二掩膜层233及第二缓冲层 234可以采用为本领域技术人员所熟知的任意工艺形成。譬如，可以采用原子层沉积(ALD，Atomiclayer deposition)工艺沉积氮化硅或氧化物以形成第二缓冲层234。
在步骤S140中，请参阅图5中的S140步骤及图6a至图7c(图7b为图7a 中x方向的剖视图，图7c为图7a中y方向的剖视图，x方向可以为y方向的垂直方向)，图形化第二缓冲层234及第二掩膜层233，以形成第一图形2341。
具体的，可以先在第二缓冲层234上形成第一光刻胶层261，并对第一光刻胶层261利用掩膜版进行光刻(可以包括但不限于涂覆、烘烤、曝光、显影等步骤)，使得第一光刻胶层261上形成沿第一方向(本申请所提供的实施例中的第一方向可以是x方向，第二方向可以是y方向或x方向和y方向之间的方向)延伸的图形，第一光刻胶层261上的图形可以定义出第一图形2341。图6a 实施例中示出的第一光刻胶层261上图形包括若干沿第二方向排列且沿第一方向延伸的长条状图形，各长条状图形之间的间距可以根据实际需求进行设置，在其他实施例中，第一光刻胶层261所定义出的第一图形2341的形状也可以为其他形状。然后，基于第一光刻胶层261上的图形依次刻蚀第二缓冲层234和第二掩膜层233，以形成第一图形2341。第一图形2341同样可以呈长条状，沿第二方向排列且沿第一方向延伸。形成第一图形2341后可以去除第一光刻胶层 261。
在一实施例中，步骤S140中形成第一图形2341之前还包括步骤S130，于第二缓冲层234的上表面形成第五缓冲层235的步骤，第五缓冲层235的材料可以与第一缓冲层232的材料相同。譬如，第一缓冲层232和第五缓冲层235 均包括但不仅限于氮氧化硅层。第五缓冲层235可以采用为本领域技术人员所熟知的任意工艺形成。
本实施例中，步骤S140，图形化第二缓冲层234及第二掩膜层233，以形成第一图形2341包括步骤S141至步骤S144。
步骤S141，图形化第五缓冲层235，图形化后的第五缓冲层235定义出第一图形2341。
步骤S142，基于图形化后的第五缓冲层235图形化第二缓冲层234。
步骤S143，去除图形化后的第五缓冲层235。
步骤S144，基于图形化后的第二缓冲层234图形化第二掩膜层233，以形成第一图形2341。
具体的，第五缓冲层235可以作为抗反射层。利用第一光刻胶层261对第五缓冲层235进行刻蚀。第五缓冲层235图形化后可以形成呈长条状，排列于第二方向上且沿第一方向延伸。第五缓冲层235图形化后定义出第一图形2341。然后，去除第一光刻胶层161，并以图形化后的第五缓冲层235作为掩膜刻蚀第二缓冲层234，以将第五缓冲层235上的图形转移到第二缓冲层234上。然后，可以采用湿法刻蚀或干法刻蚀等为本领域技术人员所熟知的任意工艺去除图形化后的第五缓冲层235。然后，以图形化后的第二缓冲层234作为掩膜对第二掩膜层233进行刻蚀，从而形成第一图形2341。在其他示例中，还可以通过设置第五缓冲层235的厚度，使得在利用第五缓冲层235作为掩膜依次对第二缓冲层234和第二掩膜层233进行刻蚀后，第五缓冲层235被完全消耗，同时保持第二缓冲层234不被消耗过多。
在一个示例中，第一掩膜层231、第二掩膜层233、第三掩膜层236及第四掩膜层238均包括旋涂掩膜层，第一缓冲层232、第三缓冲层237、第五缓冲层 235均包括氮氧化硅层。第二缓冲层234及第四缓冲层239均包括氮化硅层，第一掩膜图形2511及第二掩膜图形2521均包括氧化物图形。在其他示例中，第一掩膜层231、第二掩膜层233、第三掩膜层236及第四掩膜层238均包括旋涂掩膜层，第一缓冲层232、第三缓冲层237、第五缓冲层235均包括氮氧化硅层。第二缓冲层234及第四缓冲层239均包括氧化物层，第一掩膜图形2511及第二掩膜图形2521均包括氮化硅图形。只需要保证第二缓冲层234、第五缓冲层235 及第一掩膜图形2511分别为不同材料即可。
在一个示例中，旋涂掩膜层包括非晶碳层或非晶硅层，氧化物图形包括采用原子层沉积工艺形成的氧化硅图形，氮化硅图形包括采用原子层沉积工艺形成的氮化硅图形。
在步骤S160中，请参阅图5中的S160步骤及图8a至图9c(图8b为图8a 中x方向的剖视图，图8c为图8a中y方向的剖视图，图9b为图9a中x方向的剖视图，图9c为图9a中y方向的剖视图，x方向可以为y方向的垂直方向)，于第一图形2341的侧壁形成第一掩膜图形2511，第一掩膜图形2511沿第一方向延伸。
具体的，可以先形成第一掩膜图形层251，第一掩膜图形层251覆盖第一图形2341的顶部和侧壁，且覆盖被第一图形2341暴露出的第一缓冲层232。仅示例性的，第一掩膜图形层251可以采用氮化硅材料或氧化物材料。可以采用原子层沉积工艺形成第一掩膜图形层251。然后，去除第一图形2341顶部和直接覆盖于第一缓冲层232表面的第一掩膜图形层251，仅保留位于第一图形2341 的侧壁的第一掩膜图形层251，从而形成第一掩膜图形2511。在去除第一图形 2341顶部和直接覆盖于第一缓冲层232表面的第一掩膜图形层251的过程中，可以以第二缓冲层234上表面作为刻蚀终点，即当第二缓冲层234的上表面露出即停止对第一掩膜图形层251的刻蚀，并且由于第二缓冲层234与第一缓冲层232的刻蚀选择比大于1，因此对第一缓冲层232的损伤较小。仅示例性的，第一掩膜图形2511可以呈长条状，排列于第二方向上且沿第一方向延伸。通过先形成第一图形2341再形成第一图形2341侧壁的第一掩膜图形2511，使得第一掩膜图形2511之间的间距可以小于第一图形2341之间的间距，从而可以降低对掩膜版特征尺寸的要求。
在步骤S180中，请参阅图5中的S180步骤及图10a至11c(图10b为图 10a中x方向的剖视图，图10c为图8a中y方向的剖视图，图11b为图11a中x 方向的剖视图，图11c为图11a中y方向的剖视图，x方向可以为y方向的垂直方向)，去除第二缓冲层234及第二掩膜层233。
具体的，可以采用湿法刻蚀(WET)去除第二缓冲层234，譬如，采用热磷酸去除第二缓冲层234；也可以采用干法刻蚀工艺去除第二缓冲层234，譬如，可采用CF4、CHF3、O2等作为刻蚀气体去除第二缓冲层234。可以采用氧气(O2) 作为主要气体去除第二掩膜层233。
在步骤S200中，请参阅图5中的S200步骤及图12a至12c(图12a的俯视图中示出了第一掩膜图形2511，而实际上在俯视视角无法看到第一掩膜图形 2511，图12b为图12a中x方向的剖视图，图12c为图12a中y方向的剖视图， x方向可以为y方向的垂直方向)，形成由下至上依次叠置的第三掩膜层236、第三缓冲层237、第四掩膜层238及第四缓冲层239；第三掩膜层236覆盖第一缓冲层232，且填满第一掩膜图形2511之间的间隙，第三掩膜层236的上表面与第一掩膜图形2511的上表面相平齐；第四缓冲层239与第三缓冲层237的刻蚀选择比大于1。
仅示例性的，第三掩膜层236和第四掩膜层238包括但不限于旋涂掩膜层。旋涂掩膜层可以包括非晶碳层或非晶硅层。第三缓冲层237包括但不限于氮氧化硅层。第四缓冲层239包括但不限于氮化硅层或氧化物层。氧化物层可以包括正硅酸乙酯形成的氧化硅层。第四缓冲层239与第三缓冲层237的刻蚀选择比大于1，譬如，第四缓冲层239与第三缓冲层237的刻蚀选择比可以在10～50 范围内。
具体的，第三掩膜层236、第三缓冲层237、第四掩膜层238及第四缓冲层 239可以采用本领域技术人员所熟知的任意工艺形成。譬如，可以采用原子层沉积工艺沉积氮化硅或氧化物以形成第四缓冲层239。
在步骤S220中，请参阅图5中的S220步骤及图12a至13c(图13a的俯视图中示出了第一掩膜图形2511，而实际上在俯视视角无法看到第一掩膜图形 2511，图13b为图13a中x方向的剖视图，图13c为图13a中y方向的剖视图， x方向可以为y方向的垂直方向)，图形化第四缓冲层239及第四掩膜层238，以形成第二图形2391。
具体的，可以先在第四缓冲层239上形成第二光刻胶层262，对第二光刻胶层262利用掩膜版进行光刻(可以包括但不限于涂覆、烘烤、曝光、显影等步骤)，使得第二光刻胶层262上形成沿第二方向延伸的图形，第二光刻胶上的图形定义出第二图形2391。图12实施例中示出的第二光刻胶层262上图形包括若干沿第一方向排列且沿第二方向延伸的长条状图形，各长条状图形之间的间距可以根据实际需求进行设置，在其他实施例中，第二光刻胶层262所定义出的第二图形2391的形状也可以为其他形状。然后，基于第二光刻胶层262上的图形依次刻蚀第四缓冲层239和第四掩膜层238，以形成第二图形2391。第二图形2391同样可以呈长条状，在第一方向上排列且沿第二方向延伸。形成第二图形2391后可以去除第二光刻胶层262。
在一实施例中，步骤S220中形成第二图形2391之前还包括步骤S210，于第四缓冲层239的上表面形成第六缓冲层240的步骤；第六缓冲层240的材料与第三缓冲层237的材料相同。譬如，第三缓冲层237和第六缓冲层240可以包括但不仅限于氮氧化硅层。第六缓冲层240可以采用为本领域技术人员所熟知的任意工艺形成。
本实施例中，步骤S220，图形化第四缓冲层239及第四掩膜层238，以形成第二图形2391包括步骤S221至步骤S224。
步骤S221，图形化第六缓冲层240，图形化后的第六缓冲层240定义出第二图形2391。
步骤S222，基于图形化后的第六缓冲层240图形化第四缓冲层239。
步骤S223，去除图形化后的第六缓冲层240。
步骤S224，基于图形化后的第四缓冲层239图形化第四掩膜层238，以形成第二图形2391。
具体的，第六缓冲层240可以作为抗反射层。利用第二光刻胶层262对第六缓冲层240进行刻蚀。第六缓冲层240图形化后可以形成呈长条状，排列于第一方向上且沿第二方向延伸。第六缓冲层240图形化后定义出第二图形2391。然后，以图形化后的第六缓冲层240作为掩膜刻蚀第四缓冲层239，以将第六缓冲层240上的图形转移到第四缓冲层239上。然后，可以采用湿法刻蚀或干法刻蚀等为本领域技术人员所熟知的任意工艺去除图形化后的第六缓冲层240。然后，以图形化后的第四缓冲层239作为掩膜对第四掩膜层238进行刻蚀，从而形成第二图形2391。在其他示例中，还可以通过设置第六缓冲层240的厚度，使得在利用第六缓冲层240作为掩膜依次对第四缓冲层239和第四掩膜层238 进行刻蚀后，第六缓冲层240被完全消耗，同时保持第四缓冲层239不被消耗过多。
在一个示例中，第一掩膜层231、第二掩膜层233、第三掩膜层236及第四掩膜层238均包括旋涂掩膜层，第一缓冲层232、所述第三缓冲层237及第六缓冲层240均包括氮氧化硅层；第二缓冲层234及第四缓冲层239均包括氮化硅层，第一掩膜图形2511及第二掩膜图形2521均包括氧化物图形。在其他示例中，第一掩膜层231、第二掩膜层233、第三掩膜层236及第四掩膜层238均包括旋涂掩膜层，第一缓冲层232、所述第三缓冲层237及第六缓冲层240均包括氮氧化硅层；第二缓冲层234及第四缓冲层239均包括氧化物层，第一掩膜图形2511及第二掩膜图形2521均包括氮化硅图形。只需要保证第四缓冲层239、第六缓冲层240及第二掩膜图形2521分别为不同材料即可。
在一个示例中，旋涂掩膜层包括非晶碳层或非晶硅层，氧化物图形包括采用原子层沉积工艺形成的氧化硅图形，氮化硅图形包括采用原子层沉积工艺形成的氮化硅图形。
在步骤S240中，请参阅图5中的S240步骤及图14a至14c(图14a的俯视图中示出了第一掩膜图形2511，而实际上在俯视视角无法看到第一掩膜图形 2511，图14b为图14a中x方向的剖视图，图14c为图14a中y方向的剖视图， x方向可以为y方向的垂直方向)，于第二图形2391的侧壁形成第二掩膜图形 2521，第二掩膜图形2521沿第二方向延伸，第二方向与第一方向斜交。
具体的，可以先形成第二掩膜图形层252，第二掩膜图形层252覆盖第二图形2391的顶部和侧壁，且覆盖被第二图形2391暴露出的第三缓冲层237。仅示例性的，第二掩膜图形层252可以采用氮化硅材料或氧化物材料。可以采用原子层沉积工艺形成第二掩膜图形层252。然后，去除第二图形2391顶部和直接覆盖于第三缓冲层237表面的第二掩膜图形层252，仅保留位于第二图形2391 的侧壁的第二掩膜图形层252，从而形成第二掩膜图形2521。在去除第二图形 2391顶部和直接覆盖于第三缓冲层237表面的第二掩膜图形层252的过程中，可以以第四缓冲层239上表面作为刻蚀终点，即当第四缓冲层239的上表面露出即停止对第二掩膜图形层252的刻蚀，并且由于第四缓冲层239与第三缓冲层237的刻蚀选择比大于1，因此不会刻蚀到第三缓冲层237。仅示例性的，第二掩膜图形2521可以呈长条状，排列于第一方向上且沿第二方向延伸。通过先形成第二图形2391再形成第二图形2391侧壁的第二掩膜图形2521，使得第二掩膜图形2521之间的间距可以小于第二图形2391，从而可以降低对掩膜版特征尺寸的要求。
仅示例性的，第一方向和第二方向的夹角范围为55°～65°。具体第一方向和第二方向之间的夹角可以为55°、60°、65°等等。譬如，参阅图21，第一方向可以为x方向，第二方向可以为z方向，x方向与y方向垂直，第一方向与第二方向之间的夹角
为60°。
在步骤S260中，请参阅图5中的S260步骤及图15a至16c(图15a和16a 的俯视图中示出了第一掩膜图形2511，而实际上在俯视视角无法看到第一掩膜图形2511，图15b为图15a中x方向的剖视图，图15c为图15a中y方向的剖视图，图16b为图16a中x方向的剖视图，图16c为图16a中y方向的剖视图， x方向可以为y方向的垂直方向)，去除第四缓冲层239及第四掩膜层238。
具体的，可以采用湿法刻蚀去除第四缓冲层239。可以采用氧气作为主要气体去除第四掩膜层238。
在一实施例中，步骤S120中形成由下至上依次叠置的第一掩膜层231、第一缓冲层232、第二掩膜层233及第二缓冲层234之前还包括步骤S110，形成目标掩膜层220；目标掩膜层220位于第一掩膜层231下方。可以根据需要形成器件的特性选择目标掩膜层220的材料。目标掩膜层220可以为单层结构，也可以为多层叠置的结构。可以采用本领域技术人员所熟知的任意方式形成目标掩膜层220，譬如可以包括薄膜生长工艺等等。
请参阅图20(图20的俯视图中仅示出了第一掩膜图形2511和第二掩膜图形2521)及图16a至16c，将第一掩膜图形2511和第二掩膜图形2521转移到目标掩膜层220上。由于第一掩膜图形2511向第一方向延伸，第二掩膜图形2521 向第二方向延伸，且第一方向与第二方向斜交，使得目标掩膜层220上可以形成孔洞。并且，通过设置第二缓冲层234与第一缓冲层232的刻蚀选择比大于1，使得在形成第一掩膜图形2511时不会刻蚀到第一缓冲层232；通过设置第四缓冲层239与第三缓冲层237的刻蚀选择比大于1，使得在形成第二掩膜图形2521 时不会刻蚀到第三缓冲层237，沟槽宽度D1等于沟槽宽度D2，沟槽宽度D3等于沟槽宽度D4，从而在将第一掩膜图形2511和第二掩膜图形2521转移到目标掩膜层220上后两个图形斜交所形成的孔洞尺寸均匀，从而利用目标掩膜层220 对待刻蚀材料进行刻蚀所形成的各刻蚀孔的尺寸也会一致，不会影响器件性能。
本实施例中，在步骤S260，去除第四缓冲层239及第四掩膜层238之后，还包括步骤S271至步骤S274。
步骤S271，基于第二掩膜图形2521去除暴露出的第三缓冲层237及第三掩膜层236。
步骤S272，基于第一掩膜图形2511及第二掩膜图形2521图形化第一掩膜层231及第一缓冲层232。
步骤S273，去除第一掩膜图形2511、第二掩膜图形2521、保留的第三缓冲层237及保留的第三掩膜层236。
步骤S274，基于图形化后的第一缓冲层232及图形化后的第一掩膜层231 图形化目标掩膜层220，以得到图形化掩膜层。
具体的，先以第二掩膜图形2521为掩膜刻蚀暴露出的第三缓冲层237。然后，以第二掩膜图形2521和保留的第三缓冲层237为掩膜刻蚀暴露出的第三掩膜层236，并且在此过程中不会去除第一掩膜图形2511。然后，以第一掩膜图形2511、保留的第三缓冲层237、保留的第三掩膜层236及第二掩膜图形2521 为掩膜依次刻蚀第一缓冲层232和第一掩膜层231。然后，去除第一掩膜图形 2511、第二掩膜图形2521、保留的第三缓冲层237及保留的第三掩膜层236。然后，以保留的第一掩膜层231和第一缓冲层232为掩膜刻蚀目标掩膜层220 以得到图形化掩膜层。
在一实施例中，步骤S110，形成目标掩膜层220包括步骤S111至步骤S112。
步骤S111，形成第一目标掩膜层221。
步骤S111，于第一目标掩膜层221的上表面形成第二目标掩膜层222；第一掩膜层231位于第二目标掩膜层222的上表面。
仅示例性的，第一目标掩膜层221包括但不限于多晶硅层。第二目标掩膜层222包括但不限于氧化物层。譬如，第二目标掩膜层222包括正硅酸乙酯形成的氧化硅层。可以采用为本领域技术人员所熟知的任意工艺依次形成第一目标掩膜层221和第二目标掩膜层222。
在一实施例中，参阅图16a至18c(图17b为图17a中x方向的剖视图，图 17c为图17a中y方向的剖视图，图18b为图18a中x方向的剖视图，图18c为图18a中y方向的剖视图，x方向可以为y方向的垂直方向)，步骤S274，基于图形化后的第一缓冲层232及图形化后的第一掩膜层231图形化目标掩膜层 220，以得到图形化掩膜层，包括步骤S2741至步骤S2744。
步骤S2741，基于图形化后的第一缓冲层232及图形化后的第一掩膜层231 图形化第二目标掩膜层222，以得到第二图形化目标掩膜层2221。
步骤S2742，去除图形化后的第一缓冲层232及图形化后的第一掩膜层231。
步骤S2743，基于第二图形化目标掩膜层2221图形化第一目标掩膜层221，以得到第一图形化目标掩膜层2211。
步骤S2744，去除第二图形化目标掩膜层2221。
具体的，以图形化后的第一缓冲层232及图形化后的第一掩膜层231作为掩膜刻蚀第二目标掩膜层222，以得到第二图形化目标掩膜层2221。第二图形化目标掩膜层2221上形成尺寸一致且分布均匀的第二目标掩膜层开口2222，第二目标掩膜层开口2222可以呈阵列排布。譬如，第二图形化目标掩膜层2221 内可以形成有多个呈阵列排布的椭圆形开口，各椭圆形开口沿同一方向的宽度均相同。可以参阅图17a中，椭圆形开口的短轴A与B相等，椭圆形开口的长轴C与D相等。然后，去除图形化后的第一缓冲层232及图形化后的第一掩膜层231。然后，以第二图形化目标掩膜层2221为掩膜刻蚀第一目标掩膜层221，以得到第一图形化目标掩膜层2211，并去除第二图形化目标掩膜层2221。第一图形化目标掩膜层2211上形成尺寸一致且分布均匀的第一目标掩膜层开口 2212，第一目标掩膜层开口2212可以呈阵列排布。譬如，第一图形化目标掩膜层2211内可以形成有多个呈阵列排布的圆形开口，各圆形开口的直径相同。可以参阅图18a中，圆形开口的直径a和b相等。
在一实施例中，在步骤S274中形成图形化掩膜层之后还包括步骤S275，去除图形化后的第一缓冲层232及图形化后的第一掩膜层231的步骤。
在一实施例中，步骤S110，形成目标掩膜层220之前还包括步骤S100，形成包括依次交替叠置的支撑层及牺牲层的叠层结构210。在步骤S274中得到图形化掩膜层之后还包括步骤S276，基于图形化掩膜层刻蚀叠层结构210，以于叠层结构210内形成电容孔。
具体的，叠层结构210为待刻蚀材料。参阅图19，以图形化掩膜层为掩膜刻蚀叠层结构210，以于叠层结构210内形成电容孔。之后，可以在电容孔内填充电容材料从而形成阵列电容。在其他实施例中，叠层结构210内刻蚀形成的刻蚀孔也可以作为集成电路中放置其余器件的容纳空间。
在一实施例中，步骤S100，形成包括依次交替叠置的支撑层及牺牲层的叠层结构210包括步骤S101至S105。
步骤S101，形成底部支撑层211。
步骤S102，于所述底部支撑层211的上表面形成第一牺牲层212；
步骤S103，于所述第一牺牲层212的上表面形成中间支撑层213；
步骤S104，于所述中间支撑层213的上表面形成第二牺牲层214；
步骤S105，于所述第二牺牲层214的上表面形成顶部支撑层215。
仅示例性的，底部支撑层211、中间支撑层213及顶部支撑层215均包括但不限于氮化硅层。第一牺牲层212包括但不限于氧化物层。譬如，第一牺牲层212可以包括硼磷硅玻璃层(BPSG，Boro-phospho-silicate Glass)。第二牺牲层 214包括但不限于氧化物层。譬如，第二牺牲层214可以包括正硅酸乙酯(TEOS， Tetraethyl orthosilicate)形成的氧化硅层。可以采用本领域技术人员所熟知的任意工艺形成依次叠置的底部支撑层211、第一牺牲层212、中间支撑层213、第二牺牲层214及顶部支撑层215。在刻蚀叠层结构210时，以第一图形化目标掩膜层2211为掩膜依次刻蚀顶部支撑层215、第二牺牲层214、中间支撑层213、第一牺牲层212及底部支撑层211，从而形成刻蚀孔以作为电容孔，各电容孔的尺寸相同。当电容孔为圆形电容孔时，各电容孔直径相等。
应该理解的是，虽然图5的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图5中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (17)
1.一种半导体结构的制备方法，其特征在于，包括：
形成由下至上依次叠置的第一掩膜层、第一缓冲层、第二掩膜层及第二缓冲层；所述第二缓冲层与所述第一缓冲层的刻蚀选择比大于1；
图形化所述第二缓冲层及所述第二掩膜层，以形成第一图形；
于所述第一图形的侧壁形成第一掩膜图形，所述第一掩膜图形沿第一方向延伸；
去除所述第二缓冲层及所述第二掩膜层；
形成由下至上依次叠置的第三掩膜层、第三缓冲层、第四掩膜层及第四缓冲层；所述第三掩膜层覆盖所述第一缓冲层，且填满所述第一掩膜图形之间的间隙，所述第三掩膜层的上表面与所述第一掩膜图形的上表面相平齐；所述第四缓冲层与所述第三缓冲层的刻蚀选择比大于1；
图形化所述第四缓冲层及所述第四掩膜层，以形成第二图形；
于所述第二图形的侧壁形成第二掩膜图形，所述第二掩膜图形沿第二方向延伸，所述第二方向与所述第一方向斜交；
去除所述第四缓冲层及所述第四掩膜层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，
形成所述第一图形之前还包括于所述第二缓冲层的上表面形成第五缓冲层的步骤，所述第五缓冲层的材料与所述第一缓冲层的材料相同；所述图形化所述第二缓冲层及所述第二掩膜层，以形成第一图形包括：
图形化所述第五缓冲层，图形化后的所述第五缓冲层定义出所述第一图形；
基于图形化后的所述第五缓冲层图形化所述第二缓冲层；
去除图形化后的所述第五缓冲层；
基于图形化后的所述第二缓冲层图形化所述第二掩膜层，以形成所述第一图形。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，
形成所述第二图形之前还包括于所述第四缓冲层的上表面形成第六缓冲层的步骤，所述第六缓冲层的材料与所述第三缓冲层的材料相同；所述图形化所述第四缓冲层及所述第四掩膜层，以形成第二图形包括：
图形化所述第六缓冲层，图形化后的所述第六缓冲层定义出所述第二图形；
基于图形化后的所述第六缓冲层图形化所述第四缓冲层；
去除图形化后的所述第六缓冲层；
基于图形化后的所述第四缓冲层图形化所述第四掩膜层，以形成所述第二图形。
4.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述第一掩膜层、所述第二掩膜层、所述第三掩膜层及所述第四掩膜层均包括旋涂掩膜层，所述第一缓冲层、所述第三缓冲层、所述第五缓冲层均包括氮氧化硅层；
所述第二缓冲层及所述第四缓冲层均包括氮化硅层，所述第一掩膜图形及所述第二掩膜图形均包括氧化物图形；或，所述第二缓冲层及所述第四缓冲层均包括氧化物层，所述第一掩膜图形及所述第二掩膜图形均包括氮化硅图形。
5.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述第一掩膜层、所述第二掩膜层、所述第三掩膜层及所述第四掩膜层均包括旋涂掩膜层，所述第一缓冲层、所述第三缓冲层及所述第六缓冲层均包括氮氧化硅层；
所述第二缓冲层及所述第四缓冲层均包括氮化硅层，所述第一掩膜图形及所述第二掩膜图形均包括氧化物图形；或，所述第二缓冲层及所述第四缓冲层均包括氧化物层，所述第一掩膜图形及所述第二掩膜图形均包括氮化硅图形。
6.根据权利要求4或5所述的半导体结构的制备方法，其特征在于，所述旋涂掩膜层包括非晶碳层或非晶硅层，所述氧化物图形包括采用原子层沉积工艺形成的氧化硅图形，所述氮化硅图形包括采用原子层沉积工艺形成的氮化硅图形。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一方向和所述第二方向的夹角范围为55°～65°。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，在形成由下至上依次叠置的第一掩膜层、第一缓冲层、第二掩膜层及第二缓冲层之前，还包括：
形成目标掩膜层；所述目标掩膜层位于所述第一掩膜层下方；
在去除所述第四缓冲层及所述第四掩膜层之后，还包括：
基于所述第二掩膜图形去除暴露出的所述第三缓冲层及所述第三掩膜层；
基于所述第一掩膜图形及所述第二掩膜图形图形化所述第一掩膜层及所述第一缓冲层；
去除所述第一掩膜图形、所述第二掩膜图形、保留的所述第三缓冲层及保留的所述第三掩膜层；
基于图形化后的所述第一缓冲层及图形化后的所述第一掩膜层图形化所述目标掩膜层，以得到图形化掩膜层。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，形成所述图形化掩膜层之后，还包括去除图形化后的所述第一缓冲层及图形化后的所述第一掩膜层的步骤。
10.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述形成目标掩膜层包括：
形成第一目标掩膜层；
于所述第一目标掩膜层的上表面形成第二目标掩膜层；所述第一掩膜层位于所述第二目标掩膜层的上表面。
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述基于图形化后的所述第一缓冲层及图形化后的所述第一掩膜层图形化所述目标掩膜层，以得到所述图形化掩膜层包括：
基于图形化后的所述第一缓冲层及图形化后的所述第一掩膜层图形化所述第二目标掩膜层，以得到第二图形化目标掩膜层；
去除图形化后的所述第一缓冲层及图形化后的所述第一掩膜层；
基于所述第二图形化目标掩膜层图形化所述第一目标掩膜层，以得到第一图形化目标掩膜层；
去除所述第二图形化目标掩膜层。
12.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述第二目标掩膜层包括氧化物层，所述第一目标掩膜层包括多晶硅层。
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述第二目标掩膜层包括正硅酸乙酯形成的氧化硅层。
14.根据权利要求11所述的半导体结构的制备方法，其特征在于，第二图形化目标掩膜层内形成有多个呈阵列排布的椭圆形开口，各所述椭圆形开口沿同一方向的宽度均相同；所述第一图形化目标掩膜层内形成有多个呈阵列排布的圆形开口，各所述圆形开口的直径相同。
15.根据权利要求8至11中任一项所述的半导体结构的制备方法，其特征在于，在形成目标掩膜层之前，还包括：
形成包括依次交替叠置的支撑层及牺牲层的叠层结构；
在得到图形化掩膜层之后，还包括：
基于所述图形化掩膜层刻蚀所述叠层结构，以于所述叠层结构内形成电容孔。
16.根据权利要求15所述的半导体结构的制备方法，其特征在于，所述形成包括依次交替叠置的支撑层及牺牲层的叠层结构包括：
形成底部支撑层；
于所述底部支撑层的上表面形成第一牺牲层；
于所述第一牺牲层的上表面形成中间支撑层；
于所述中间支撑层的上表面形成第二牺牲层；
于所述第二牺牲层的上表面形成顶部支撑层。
17.根据权利要求16所述的半导体结构的制备方法，其特征在于，所述底部支撑层、所述中间支撑层及所述顶部支撑层均包括氮化硅层；所述第一牺牲层包括硼磷硅玻璃层，所述第二牺牲层包括正硅酸乙酯形成的氧化硅层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110200823.9A CN113013030B (zh) | 2021-02-23 | 2021-02-23 | 半导体结构的制备方法 |
| PCT/CN2021/105237 WO2022179035A1 (zh) | 2021-02-23 | 2021-07-08 | 半导体结构的制造方法 |
| US17/468,909 US20220270879A1 (en) | 2021-02-23 | 2021-09-08 | Method for manufacturing semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110200823.9A CN113013030B (zh) | 2021-02-23 | 2021-02-23 | 半导体结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113013030A true CN113013030A (zh) | 2021-06-22 |
| CN113013030B CN113013030B (zh) | 2022-05-03 |
Family
ID=76407291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110200823.9A Active CN113013030B (zh) | 2021-02-23 | 2021-02-23 | 半导体结构的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113013030B (zh) |
| WO (1) | WO2022179035A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022179035A1 (zh) * | 2021-02-23 | 2022-09-01 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
| WO2023137838A1 (zh) * | 2022-01-21 | 2023-07-27 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030087514A1 (en) * | 2001-11-02 | 2003-05-08 | Tang Sanh Dang | Hard mask damascene process used to form a semiconductor device |
| US20050059234A1 (en) * | 2003-09-16 | 2005-03-17 | Applied Materials, Inc. | Method of fabricating a dual damascene interconnect structure |
| CN208637425U (zh) * | 2018-06-22 | 2019-03-22 | 长鑫存储技术有限公司 | 半导体存储器电容孔的制备叠层结构 |
| CN110808318A (zh) * | 2019-11-11 | 2020-02-18 | 厦门乾照光电股份有限公司 | 一种倒装高压发光二极管及其制作方法 |
| CN110931423A (zh) * | 2018-09-20 | 2020-03-27 | 芯恩（青岛）集成电路有限公司 | 半导体互连结构及其制备方法 |
| CN210272255U (zh) * | 2019-06-24 | 2020-04-07 | 长鑫存储技术有限公司 | 掩膜结构和存储器 |
| CN112133625A (zh) * | 2019-06-24 | 2020-12-25 | 长鑫存储技术有限公司 | 掩膜结构及其形成方法、存储器及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013030B (zh) * | 2021-02-23 | 2022-05-03 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
-
2021
- 2021-02-23 CN CN202110200823.9A patent/CN113013030B/zh active Active
- 2021-07-08 WO PCT/CN2021/105237 patent/WO2022179035A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030087514A1 (en) * | 2001-11-02 | 2003-05-08 | Tang Sanh Dang | Hard mask damascene process used to form a semiconductor device |
| US20050059234A1 (en) * | 2003-09-16 | 2005-03-17 | Applied Materials, Inc. | Method of fabricating a dual damascene interconnect structure |
| CN208637425U (zh) * | 2018-06-22 | 2019-03-22 | 长鑫存储技术有限公司 | 半导体存储器电容孔的制备叠层结构 |
| CN110931423A (zh) * | 2018-09-20 | 2020-03-27 | 芯恩（青岛）集成电路有限公司 | 半导体互连结构及其制备方法 |
| CN210272255U (zh) * | 2019-06-24 | 2020-04-07 | 长鑫存储技术有限公司 | 掩膜结构和存储器 |
| CN112133625A (zh) * | 2019-06-24 | 2020-12-25 | 长鑫存储技术有限公司 | 掩膜结构及其形成方法、存储器及其形成方法 |
| CN110808318A (zh) * | 2019-11-11 | 2020-02-18 | 厦门乾照光电股份有限公司 | 一种倒装高压发光二极管及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022179035A1 (zh) * | 2021-02-23 | 2022-09-01 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
| WO2023137838A1 (zh) * | 2022-01-21 | 2023-07-27 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113013030B (zh) | 2022-05-03 |
| WO2022179035A1 (zh) | 2022-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100854162B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN113013030B (zh) | 半导体结构的制备方法 | |
| US20020040986A1 (en) | Semiconductor device having a dummy pattern | |
| CN112992905B (zh) | 存储器件电容接点结构及其制备方法 | |
| US8518723B2 (en) | Method of fabricating semiconductor integrated circuit device | |
| TWI506768B (zh) | 非揮發性記憶體及其製造方法 | |
| CN113097142A (zh) | 一种图案化方法及半导体结构 | |
| US9837272B2 (en) | Methods of manufacturing semiconductor devices | |
| US20080064216A1 (en) | Method of manufacturing flash memory device | |
| CN112271179A (zh) | 有源区结构以及形成有源区结构的方法 | |
| US7737041B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN113035775B (zh) | 存储器件及其制备方法 | |
| CN113097133A (zh) | 半导体结构及其制备方法 | |
| US6136645A (en) | Fabrication method for semiconductor memory device | |
| US8187935B2 (en) | Method of forming active region structure | |
| CN115148673B (zh) | 半导体结构的制造方法 | |
| CN111785683A (zh) | 半导体器件形成方法及版图结构 | |
| WO2023221311A1 (zh) | 半导体结构及其形成方法 | |
| CN115527860B (zh) | 半导体结构的制作方法以及半导体结构 | |
| US20220270879A1 (en) | Method for manufacturing semiconductor structure | |
| CN117080054B (zh) | 半导体结构的制备方法 | |
| CN117198985A (zh) | 半导体结构及其制备方法 | |
| US6200853B1 (en) | Method of manufacturing semiconductor device having capacitor contact holes | |
| CN113517256B (zh) | 用于形成dram的位线接触的隔离图案和制备方法 | |
| US6682976B2 (en) | Method for manufacturing a nonvolatile semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |