CN102842497A - 图案化衬底的方法 - Google Patents

图案化衬底的方法 Download PDF

Info

Publication number
CN102842497A
CN102842497A CN2012102108863A CN201210210886A CN102842497A CN 102842497 A CN102842497 A CN 102842497A CN 2012102108863 A CN2012102108863 A CN 2012102108863A CN 201210210886 A CN201210210886 A CN 201210210886A CN 102842497 A CN102842497 A CN 102842497A
Authority
CN
China
Prior art keywords
substrate
patterning
plasma etching
mask layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102108863A
Other languages
English (en)
Other versions
CN102842497B (zh
Inventor
曼弗雷德·恩格尔哈德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102842497A publication Critical patent/CN102842497A/zh
Application granted granted Critical
Publication of CN102842497B publication Critical patent/CN102842497B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明总体上涉及图案化衬底的方法。在各种实施方式中，图案化衬底的方法可以包括：在衬底上或上方形成辅助层并且在辅助层上或上方形成等离子体蚀刻掩模层，其中设置该辅助层，以使其可以比等离子体蚀刻掩模层更容易地从所述衬底上去除；图案化等离子体蚀刻掩模层和该辅助层，以使衬底的至少一部分暴露；通过使用图案化的等离子体蚀刻掩模层作为等离子体蚀刻掩模的等离子体蚀刻方法来图案化衬底。

Description

图案化衬底的方法
技术领域
各种实施方式总体上涉及图案化衬底的方法。
背景技术
目前半导体裸晶（裸片，dies）或芯片的制造通常包括所谓的切割，即将单独的裸晶或芯片从衬底上的单分，代表性地晶片衬底或短晶片（short,wafer）。对于各种类型的衬底，可以通过衬底的机械锯割实现切割。对于某些类型的衬底，如，例如碳化硅（SiC）衬底，虽然由于衬底材料（例如SiC）的特殊机械材料性质，衬底的机械锯割可能是困难和/或昂贵的。例如，在这种情况下，衬底的机械锯割可能显现出低的锯割速度和/或导致锯割刀片的高度消耗。
而且，衬底的机械锯割可能导致机械锯割损伤，如，例如形成裂缝，其可以到达衬底内并且可能影响或甚至破坏芯片的功能性。并且，由于锯割刀片给定的宽度，机械锯割可能导致相对宽的锯缝（kerf）。这些影响对于极小的芯片可能是特别突出的，例如二极管，其中大量晶片的表面区域可能被锯缝占据，与处理更大的晶片衬底直径（例如150mm（“6英寸”）和更高）时一样。
附图说明
在图中，类似的参考符号通常是指所有不同视图的相同部件。图不一定是按比例的，而重点通常放在阐明本发明的原理。在下列描述中，参考下图，描述了本发明的各种实施方式，其中：
图1显示说明根据实施方式图案化衬底的方法的示意图；
图2显示说明根据实施方式图案化衬底的方法的示意图；
图3显示说明根据实施方式图案化衬底的方法的示意图；
图4显示说明根据实施方式等离子体切割衬底的方法的示意图；
图5A到图5K显示说明根据实施方式图案化衬底的方法的剖面示意图；
图6A和图6B显示说明根据实施方式图案化衬底的方法的平面示意图；
图7显示说明根据实施方式图案化的衬底。
具体实施方式
下面的详细说明参照显示的附图，以图解的方式，可以实施本发明的具体细节和实施方式。这些实施方式描述地足够详细，以使本领域技术人员实施本发明。可以利用其他实施方式并且可以在不脱离本发明范围的情况下做出结构的、逻辑的和电的改变。各种实施方式不一定是相互排斥的，因为一些实施方式可以与其他一个或多个实施方式组合以形成新的实施方式。下列详细的说明因此不是采用限制性含义，并且本发明的范围由随附的权利要求限定。
提供了设备的各种实施方式，并且提供了方法的各种实施方式。应该理解设备的基本特性也为方法所拥有，并且反之亦然。因此为了简洁的缘故，可以省去这样的特性的重复描述。
在本文中使用的术语“至少一”可以理解为包括任何等于或大于一的整数，即“一”、“二”、“三”、...等。
在本文中使用的术语“多个”可以理解为包括任何等于或大于二的整数，即“二”、“三”、“四”、...等。
除非另外说明，在本文中使用的术语“层”可以理解为包括其中将层设置为单层的实施方式，以及其中将层设置为包括大量亚层（sublayers）的层堆栈（layer stack）的实施方式。
如今，由衬底（例如晶片）制作裸晶或芯片通常包括裸晶单分过程（diesingulation process），也称为切割。对于各种类型的衬底，切割可以通过衬底机械锯割实现。对于某些类型的衬底材料，如，例如碳化硅（SiC），由于衬底材料特定的机械材料的性质，衬底的机械锯割可能是困难和/或昂贵的。例如，在SiC衬底的情况下，衬底的机械锯割可能表现为低的锯割速度和/或导致锯割刀片的高度消耗。
而且，衬底的锯割可能导致机械锯割损伤，如，例如形成裂缝，其可以到达衬底内并且可以影响甚至破坏芯片的功能性。此外，由于锯割刀片给定的宽度，机械锯割可能导致相对宽的锯缝。这些影响对于极小的芯片可能是特别突出的，例如二极管，其中大量晶片的表面积可能被锯缝占据，与处理更大的晶片衬底直径（例如150mm（“6英寸”）和更高）时一样。
图1显示，在图解100中，根据实施方式图案化衬底的方法。
在102中，可以在衬底上或上方形成辅助层（auxiliary layer），并且可以在辅助层上或上方形成等离子体蚀刻掩模层。可以设置辅助层，以使其可以比等离子体蚀刻掩模层更容易地从衬底上去除。
例如，根据各种实施方式，等离子体蚀刻掩模层可以包括或可以由元素（例如金属或包括金属的薄膜）制成，元素一旦和衬底材料接触可能产生污染风险，这些风险又反过来可以，例如，影响电芯片的性能和/或芯片成品率。它也可能导致在等离子体蚀刻掩模层和衬底的界面处形成化学复合物层（chemical compound layer）。在等离子体图案转移期间的提高的处理温度和/或在离子轰击之下，这可能甚至被促进。后者可以甚至导致包含在掩模材料内的元素植入到衬底内。各种掩模材料也可能需要使用高反应性/腐蚀性的化学腐蚀物（etch chemistries）和/或在衬底蚀刻过程之后为去除掩模层的高温。根据各种实施方式，可以设计辅助层（例如有机材料）以在衬底蚀刻过程之后轻易去除，例如与掩模层一起，通过例如在等离子体中蚀刻模块中的剥离工序或利用其他简单处理化学物质（simple processchemistries）（例如O2、N2、其混合物等）的过程，该等离子体蚀刻模块中可能，例如，不必是对强的处理蚀刻化学物质（可能通常用于金属蚀刻）（例如Cl2、BCl3、其混合物等）有抗性的。
在104中，可以图案化等离子体蚀刻掩模层和辅助层，以使衬底的至少一部分暴露。
在106中，可以通过使用经图案化的等离子体蚀刻掩模层作为等离子体蚀刻掩模的等离子体蚀刻方法使衬底图案化。
根据各种实施方式，衬底可以包括或可以由宽禁带（wide band gap）材料制成，例如具有至少1eV禁带的材料，或具有至少2eV禁带的材料。
根据各种实施方式，衬底可以是以下衬底之一：碳化硅衬底、氧化铝衬底（例如蓝宝石衬底或红宝石衬底）、金刚石衬底、II-VI半导体衬底（例如宽禁带II-VI半导体衬底）、III-V半导体衬底（例如宽禁带III-V半导体衬底）。
在此处，可以理解术语“碳化硅衬底”包括基于碳化硅（SiC）的衬底。这可以包括由碳化硅制成的衬底，和包括含碳化硅的一层或多层包含碳化硅或由碳化硅组成的，如，例如，包括整块硅层（silicon bulk layer）和排布在整块硅层上或上方的碳化硅层（例如外延生长碳化硅层（也称为外延或外延SiC层））的衬底，或者包括整块碳化硅层和排布在整块碳化硅层上或上方的外延生长碳化硅层（外延SiC层）的衬底。
同样，可以理解术语“氧化铝衬底”包括基于氧化铝（Al2O3）的衬底。这可以包括由氧化铝制成的衬底，以及包括含氧化铝的一层或多层或由氧化铝构成的衬底。
同样，可以理解术语“金刚石衬底”包括基于金刚石的衬底。这可以包括由金刚石制成的衬底，以及包括含金刚石的或由金刚石构成的一层或多层衬底。
同样，可以理解术语“II-VI半导体衬底”包括基于II-VI（族）半导体材料的衬底。这可以包括由II-VI（族）半导体材料制成，以及包括含II-VI（族）半导体材料的，或由II-VI（族）半导体材料构成的一层或多层衬底。
同样，可以理解术语“III-V半导体衬底”包括基于III-V（族）半导体材料的衬底。这可以包括由III-V（族）半导体材料制成的衬底，以及包括含III-V（族）半导体材料的或由III-V（族）半导体材料构成的一层或多层衬底。
根据各种实施方式，衬底可以是晶片的至少一部分。例如，根据一种实施方式，衬底可以是晶片。
根据各种实施方式，衬底（例如晶片）可以具有微米范围的厚度，例如根据实施方式的几百微米的数量级，例如根据实施方式高达约1000μm。然而，根据其他实施方式，厚度可以具有不同的值，例如根据实施方式大于1000μm。
根据各种实施方式，衬底可以是，例如安装在载体上的（例如晶片、磁带或其他合适的载体）。
根据各种实施方式，辅助层可以包括或可以由比等离子体蚀刻掩模层的材料更轻易从衬底上去除的材料制成。
根据各种实施方式，辅助层可以包括或可以由可从衬底上去除的材料制成，以使衬底表面没有辅助层的材料的残余物。换句话说，辅助层或辅助层的材料可以从衬底上去除，而不使（辅助层的材料的）残余物残留在衬底表面。换句话说，辅助层或辅助层的材料可以设置成从衬底去除辅助层或辅助层的材料，留下无残余物的衬底表面。
根据各种实施方式，辅助层可以包括或可以由碳或含碳的有机材料制成，例如有机抗蚀材料（organic resist material）（例如有机光致抗蚀材料（organic photoresist material））、酰亚胺材料（例如聚酰亚胺材料）或聚四氟乙烯（PTFE），可替换地其他含碳的合适的有机材料。
根据另外的实施方式，辅助层可以包括或可以由多孔绝缘材料或沸石材料制成。
根据一种实施方式，辅助层可以包括或可以是碳层。
根据各种实施方式，可以使用沉积过程，例如化学气相沉积（CVD）过程，例如等离子体增强化学气相沉积（PECVD）过程，或热解涂层过程形成辅助层。可替换地或另外，可以使用其他合适的沉积过程。通常，像这样的合适的沉积过程和相应的操作条件在本领域可以是公知的并且可以选择，例如，根据要沉积的材料或物料（在这种情况下即辅助层的材料或物料）。根据另外的实施方式，辅助层甚至可以是箔（包括或由以上提及的一种或多种材料组成），可以将其安装到衬底上。
根据各种实施方式，辅助层可以具有在约0.1μm至约100μm的范围内的层厚度。根据其他实施方式，该层厚度可以具有不同的值。
根据各种实施方式，在衬底上或上方形成辅助层可以包括在衬底背面上或上方（例如在晶片背面的上或上方）形成辅助层。例如，根据实施方式，可以在衬底的背面涂覆辅助层。根据另外的实施方式，在衬底上或上方形成辅助层可以包括在衬底正面上或上方（例如在晶片正面的上或上方）形成辅助层。例如，根据实施方式，可以在衬底的正面涂覆辅助层。
根据各种实施方式，等离子体蚀刻掩模层可以包括或可以由对衬底的材料具有高蚀刻选择性的材料制成。例如，根据实施方式，等离子体蚀刻掩模层可以包括或可以由相对衬底的材料具有至少10:1的蚀刻选择性的材料制成。换句话说，等离子体蚀刻掩模层的材料的蚀刻速率与衬底材料的蚀刻速率之比可以是10:1或更高。
根据各种实施方式，等离子体蚀刻掩模层可以包括金属，例如铜（Cu）和/或镍（Ni）。
例如，根据实施方式，等离子体蚀刻掩模层可以包括或可以是金属层，例如铜层和/或镍层。根据实施方式，可以将等离子体蚀刻掩模层设置为包括大量亚层的层堆栈（也称为三明治层）。例如，根据实施方式，层堆栈可以包括铜亚层和排布在铜亚层上的镍亚层。根据其他实施方式，可以将层堆栈不同地设置。
根据各种实施方式，等离子体蚀刻掩模层可以具有在约0.1μm至约100μm范围内的层厚度。根据其他实施方式，该层厚度可以具有不同的值。
根据各种实施方式，等离子体蚀刻掩模层可以使用沉积过程，例如物理气相沉积（PVD）过程，例如溅射沉积过程，或化学气相沉积（CVD）过程，例如金属有机气相沉积（MOCVD）过程，或原子层沉积（ALD）过程，或电化学沉积（ECD）过程，在先前沉积的晶种层或先前沉积的包括或由晶种层和阻挡膜构成的层堆栈上形成，或用无电镀沉积过程在先前沉积的金属晶种层上形成。可替换地或另外，可以使用其他合适的沉积过程。通常，像这样的合适的沉积过程和相应的操作条件在本领域可以是公知的并且可以选择，例如，根据要沉积的材料或物料（在这种情况下即等离子体蚀刻掩模层的材料或物料）。
根据各种实施方式，使等离子体蚀刻掩模层和辅助层图案化可以包括：在等离子体蚀刻掩模层上或上方形成掩模层；图案化掩模层，以使等离子体蚀刻掩模层的至少一部分暴露；去除等离子体蚀刻掩模层的至少一个暴露部分，以使辅助层的至少一部分暴露；去除辅助层暴露的至少一部分，以使衬底的至少一部分暴露；去除图案化的掩模层。
根据另外的实施方式，图案化等离子体蚀刻掩模层和辅助层可以包括：在等离子体蚀刻掩模层上或上方形成掩模层；图案化掩模层，以使等离子体蚀刻掩模层的至少一部分暴露；去除等离子体蚀刻掩模层暴露的至少一部分，以使辅助层的至少一部分暴露；去除图案化的掩模层；去除辅助层暴露的至少一部分，以使衬底的至少一部分暴露。
根据各种实施方式，掩模层可以包括或可以由抗蚀材料（例如光致抗蚀材料（photoresist material））构成。例如，根据实施方式，掩模层可以是抗蚀层，例如光致抗蚀层。然而，根据其他实施方式，掩模层可以包括或可以由其他可以图案化和可以作为掩模的合适材料（例如酰亚胺、光电酰亚胺（photoimide）等）制成。
根据各种实施方式，掩模层可以通过合适的沉积过程形成，例如根据实施方式的旋涂过程，虽然按照其他实施方式可以使用其他沉积过程（例如喷涂、光致抗蚀箔的层压（lamination of photoresist foils）等）。通常，像这样的合适的沉积过程和相应的操作条件在本领域是公知的并且可以选择，例如，根据要沉积的材料或物料（在这种情况下即掩模层的材料或物料）。
根据各种实施方式，掩模层可以具有在约0.1μm至约100μm范围内的层厚度。根据其他实施方式，该层厚度可以具有不同的数值。
根据各种实施方式，图案化掩模层可以通过包括曝光和显影的平版印刷（例如照相平版印刷）过程实现，例如在将掩模层设置为光致抗蚀层的情况下。根据其他实施方式，使用其他合适的图案化过程，可以实现图案化掩模层。通常，像这样的合适的图案化过程和相应的操作条件在本领域可以是公知的并且可以选择，例如，根据要图案化的材料或物料（在这种情况下即掩模层的材料或物料）。
根据各种实施方式，去除等离子体蚀刻掩模层暴露的至少一部分可以包括或可以通过使用图案化的掩模层作为掩模蚀刻等离子体蚀刻掩模层暴露的至少一部分实现。
蚀刻等离子体蚀刻掩模层暴露的至少一部分可以通过合适的蚀刻过程实现，例如湿法蚀刻过程或干法蚀刻过程（例如等离子体蚀刻过程），使用合适的化学蚀刻或腐蚀剂（例如合适的蚀刻溶液、合适的蚀刻气体或在等离子体图案转印中的蚀刻气体混合物）。通常，像这样的合适的蚀刻过程和相应的操作条件在本领域可以是公知的并且可以选择，例如，要蚀刻的根据材料或物料（在这种情况下即等离子体蚀刻掩模层的材料或物料）。
根据各种实施方式，去除辅助层暴露的至少一部分可以包括或可以通过使用图案化的等离子体蚀刻掩模层（并且，根据实施方式，图案化的掩模层）作为掩模蚀刻辅助层暴露的至少一部分实现。
蚀刻辅助层暴露的至少一部分可以通过合适的蚀刻过程实现，例如根据实施方式的使用合适的蚀刻剂或合适的腐蚀剂（例如合适的蚀刻气体或等离子体）的干法蚀刻过程（例如等离子体蚀刻过程）。通常，像这样的合适的蚀刻过程和相应的操作条件在本领域可以是公知的并且可以选择，例如，根据待蚀刻的材料或物料（在这种情况下即等离子体蚀刻掩模层的材料或物料）。
根据各种实施方式，去除图案化的掩模层，可以包括或可以通过蚀刻图案化的掩模层实现。
蚀刻图案化的掩模层可以通过合适的蚀刻过程实现，例如使用合适的化学蚀刻剂的湿法蚀刻过程或干法蚀刻过程，例如根据实施方式的等离子体蚀刻过程（例如灰化处理）。通常，像这样的合适的蚀刻过程和相应的操作条件在本领域可以是公知的并且可以选择，例如，根据材料或待蚀刻的材料（在这种情况下即等离子体蚀刻掩模层的材料或物料）。
需要指出的是根据一些实施方式，图案化的掩模层在用于图案化等离子体蚀刻掩模层的蚀刻过程期间和/或稍后在用于图案化辅助层的蚀刻过程（例如等离子体蚀刻过程）期间至少可以部分被去除，以使可以不需要专门的去除步骤（例如专门的蚀刻步骤）。例如，根据实施方式，图案化的掩模层在用于图案化等离子体蚀刻掩模层的蚀刻过程期间可以被完全消耗（并且因此去除）。换句话说，根据这个实施方式，蚀刻等离子体蚀刻掩模层可以形成图案化的等离子体蚀刻掩模层，同时，去除图案化的掩模层。根据另外的实施方式，图案化的掩模层在用于图案化辅助层的蚀刻过程期间可以完全被消耗（并且因此去除）。换句话说，根据这个实施方式，蚀刻辅助层可以形成图案化的辅助层，同时，去除图案化的掩模层。
根据各种实施方式，通过等离子体蚀刻过程图案化衬底可以包括或可以通过使用例如合适的等离子体蚀刻剂或合适的等离子体腐蚀剂（例如蚀刻气体或蚀刻等离子体）和/或合适的操作条件的合适的等离子体蚀刻过程完成，该合适的操作条件例如适当的处理室或反应器（例如ICP（电感耦合等离子体）反应器、ECR（电子回旋共振式）反应器、TCP（变压耦合式等离子体）反应器、M0RI（M=0共振电感）反应器或其他合适的处理室或反应器）、温度、蚀刻气体的分压、用于等离子体点火的高频或微波频率等。例如，根据实施方式，一种或多种基于氟的腐蚀剂，如例如SF6、CF4或NF3可以用于蚀刻，可以与添加一种或多种可以例如，增加蚀刻产物的挥发性和/或具有溅射效应的工艺气体（process gas）（如，例如氧气（O2）或氩气（Ar））组合。可替换地或另外，如本领域那些技术人员容易理解地，可以使用其他工艺气体。通常，像这样的合适的等离子体蚀刻过程和相应的操作条件在本领域是公知的并且可以选择，例如，按照待蚀刻的材料或物料（在这种情况下即衬底的材料或物料）。
根据各种实施方式，通过等离子体蚀刻过程的方法图案化衬底可以包括等离子体蚀刻衬底暴露的至少一部分。换句话说，衬底暴露的至少一部分，可以通过等离子体蚀刻过程蚀刻。因此，可以获得图案化的衬底。
根据各种实施方式，通过等离子体蚀刻过程可以至少部分去除衬底的暴露部分。例如，根据实施方式，可以部分去除衬底的暴露部分以使在衬底中形成例如沟、槽、洞或通道，或根据另外的实施方式，可以完全去除衬底的暴露部分以使在衬底中形成例如洞或从衬底的一侧（例如背面）指向衬底另一侧（例如正面）的通道，或根据实施方式切割衬底。
根据各种实施方式，通过等离子体蚀刻过程图案化衬底可以包括在衬底中形成至少一种以下结构：沟、槽、洞、通道。换句话说，根据各种实施方式图案化的衬底可以包括至少一条沟和/或至少一个槽和/或至少一个洞和/或至少一条通道。例如，衬底暴露的至少一部分可以是等离子体蚀刻的以使在衬底中形成至少一条沟，和/或至少一个槽和/或至少一个洞和/或至少一条通道。
根据各种实施方式，在衬底中形成的至少一种结构的横向尺寸（例如洞或通孔的横向直径，或沟或槽的横向宽度）可以等于或小于约100μm，例如根据实施方式在约1μm至约100μm的范围内，例如根据实施方式在约1μm至约50μm的范围内，例如根据实施方式在约1μm至约20μm的范围内。根据其他的实施方式，横向尺寸可以具有不同的数值，例如根据实施方式的大于100μm或根据另外的实施方式的小于1μm。
根据各种实施方式，在衬底中形成的至少一种结构的垂直尺寸（例如洞或通孔的，或沟或槽的深度）可以具有小于或等于衬底厚度的任意数值。
根据各种实施方式，通过等离子体蚀刻过程图案化衬底可以包括对衬底进行切割。也就是说，根据各种实施方式图案化的衬底（例如晶片）可以包括一种或多种独立的裸晶（dies）。例如，根据实施方式，图案化的衬底可以对应于或可以是包括大量由一个或多个锯缝分隔开的裸晶的切割的晶片。显然，根据一些实施方式，衬底（例如晶片）可以是等离子体切割的。
根据各种实施方式，至少一个锯缝可以具有等于或小于约100μm的锯缝宽度，例如根据实施方式在约1μm至约100μm的范围内，例如根据实施方式在约1μm至约50μm的范围内，例如根据实施方式在约1μm至约20μm的范围内。根据其他的实施方式，锯缝宽度可以有不同的数值，例如根据实施方式大于100μm或根据实施方式小于1μm。
根据各种实施方式，在图案化衬底之后可以去除图案化的等离子体蚀刻掩模层和图案化的辅助层。
根据各种实施方式，可以使用独立的（例如连续的）方法步骤去除图案化的等离子体蚀刻掩模层和图案化的辅助层。也就是说，根据各种实施方式，首先可以去除图案化的等离子体蚀刻掩模层（排布在图案化的辅助层上或上方），然后可以去除图案化的辅助层（排布在图案化的衬底上或上方）。
根据各种实施方式，可以使用蚀刻过程去除图案化的等离子体蚀刻掩模层，例如根据实施方式的湿法蚀刻过程或干法蚀刻过程，例如根据实施方式的等离子体蚀刻过程，可替换地可以使用其他合适的蚀刻过程。根据一些实施方式，也可以通过湿法蚀刻和干法蚀刻过程相结合去除图案化的等离子体蚀刻掩模。通常，像这样的合适的蚀刻过程和相应的操作条件可以在本领域是公知的并且可以选择，例如，按照待蚀刻的材料或物料（在这种情况下即图案化的等离子体蚀刻掩模层的材料或物料）。
根据各种实施方式，使用蚀刻过程可以去除图案化的辅助层，例如根据实施方式的湿法蚀刻过程或干法蚀刻过程，例如根据实施方式的等离子体蚀刻过程，或者可以使用其他合适的蚀刻过程。根据一些实施方式，通过湿法蚀刻和干法蚀刻过程相结合也可以去除图案化的辅助层。通常，像这样的合适的蚀刻过程和相应的操作条件可以在本领域是公知的并且可以选择，例如，按照待蚀刻的材料或物料（在这种情况下即图案化的辅助层的材料或物料）。就此而言，应当再次指出，根据各种实施方式，可以设置辅助层（例如包括或由材料制成），以使其可以在无残余物残留的情况下从衬底上去除。
根据各种实施方式，可以在单个处理步骤中（例如根据实施方式的剥离工序中）去除图案化的等离子体蚀刻掩模层和图案化的辅助层。换句话说，根据各种实施方式，可以同时去除图案化的等离子体蚀刻掩模层和图案化的辅助层，例如通过剥离工序。
图2显示，在图表200中，根据实施方式的图案化衬底的方法。
在202中，可以在衬底上或上方形成辅助层。衬底可以包括碳化硅。辅助层可以包括碳或含碳的有机材料。
例如，根据在本文中描述的一个或多个实施方式可以进一步设置衬底。
例如，根据在本文中描述的一个或多个实施方式可以进一步设置辅助层。
例如，根据在本文中描述的一个或多个实施方式可以进一步实施形成辅助层。
在204中，等离子体蚀刻掩模层可以形成在辅助层上或上方。等离子体蚀刻掩模层可以包括金属。
例如，根据在本文中描述的一个或多个实施方式可以进一步设置等离子体蚀刻掩模层。
例如，根据在本文中描述的一个或多个实施方式可以进一步实施形成等离子体蚀刻掩模层。
在206中，可以图案化等离子体蚀刻掩模层和辅助层以使衬底的至少一部分暴露。
例如，根据在本文中描述的一个或多个实施方式可以进一步实施图案化等离子体蚀刻掩模层和辅助层。
在208中，衬底可以通过使用图案化的等离子体蚀刻掩模作为等离子体蚀刻掩模的等离子体蚀刻过程图案化衬底。
例如，根据在本文中描述的一个或多个实施方式可以进一步实施图案化衬底。
根据各种实施方式，在图案化衬底之后可以去除等离子体蚀刻掩模层和辅助层。
例如，根据在本文中描述的一个或多个实施方式可以进一步实施去除等离子体蚀刻掩模层和辅助层。
图3显示，在图表300中，根据实施方式的图案化衬底的方法。
在302中，可以在碳化硅衬底上或上方形成（例如沉积）碳层。
碳层可以作为图案化碳化硅衬底的辅助层。例如，根据在本文中描述的一个或多个实施方式可以进一步实施形成碳层（辅助层）。
例如，根据各种实施方式，根据在本文中描述的一个或多个实施方式可以进一步地设置碳化硅衬底。
在304中，可以在碳层上或上方形成金属层。
金属层可以作为等离子体蚀刻掩模层，其在等离子体蚀刻过程中用于图案化碳化硅衬底。
例如，根据在本文中描述的一个或多个实施方式可以进一步地设置金属层（等离子体蚀刻掩模层）。
例如，根据在本文中描述的一个或多个实施方式可以进一步实施形成金属层（等离子体蚀刻掩模层）。
在306中，可以图案化金属层（等离子体蚀刻掩模层）和碳层（辅助层）以使碳化硅衬底的至少一部分暴露。
例如，根据在本文中描述的一个或多个实施方式可以进一步实施图案化金属层（等离子体蚀刻掩模层）和碳层（辅助层）。
在308中，使用图案化的金属层作为等离子体蚀刻掩模，碳化硅衬底可以是蚀刻的等离子体（换句话说，通过等离子体蚀刻过程）。
通过等离子体蚀刻的方式，可以图案化碳化硅衬底，例如切割（划线）。
根据各种实施方式，在等离子体蚀刻之后可以去除图案化的金属层和图案化的碳层。
例如，在根据实施方式的独立处理步骤中，或根据另外的实施方式的单个处理步骤（例如剥离工序）中，例如，根据在本文中描述的一个或多个实施方式可以实施去除图案化的金属层和图案化的碳层。
图4显示，在图表400中，根据实施方式对衬底进行等离子体切割的方法。
在402中，可以在碳化硅衬底上或上方形成辅助层，其包括碳或含碳的有机材料。
例如，根据在本文中描述的一个或多个实施方式可以进一步设置衬底。
例如，根据在本文中描述的一个或多个实施方式可以进一步设置辅助层。
例如，根据在本文中描述的一个或多个实施方式可以进一步实施形成辅助层。
在404中，可以在辅助层上或上方形成金属层。
在用于对衬底进行切割的等离子体蚀刻过程中，金属层可以作为等离子体蚀刻掩模。
例如，根据在本文中描述的一个或多个实施方式可以进一步设置金属层。
例如，根据一个或在本文中描述的实施方式可以进一步实施形成金属层。
在406中，可以图案化金属层和辅助层以使碳化硅衬底的至少一部分暴露。
例如，根据在本文中描述的一个或多个实施方式可以进一步实施图案化金属层和辅助层。
在408中，可以通过使用金属层作为等离子体蚀刻掩模的等离子体蚀刻过程对碳化硅衬底进行切割。
例如，根据在本文中描述的一个或多个实施方式可以进一步设置切割或等离子体蚀刻过程。
根据各种实施方式，在切割之后可以去除金属层和辅助层。
例如，根据在本文中描述的一个或多个实施方式可以实施去除金属层和辅助层。
根据另外的实施方式，可以提供可包括一种或多种图案的图案化衬底（例如晶片），其是通过在本文中描述的一个或多个实施方式中图案化衬底的方法获得的。例如，图案化的衬底可以包括一种或多种图案或结构，如沟、槽、洞或通孔。根据一些实施方式，至少一种图案或结构的横向尺寸（例如洞或通孔的横向直径，或沟或槽的横向宽度）可以等于或小于约100μm，例如根据实施方式在约1μm至约100μm的范围内。根据一些实施方式，图案化的衬底可以包括或可以是切割的晶片，其包括由一个或多个锯缝分隔开的一个或多个裸晶，所述锯缝具有例如，根据实施方式的锯缝宽度为等于或小于约100μm，例如在约1μm至约100μm的范围内。根据在本文中描述的一个或多个实施方式可以进一步地设置图案化的衬底。
图5A到图5K显示根据实施方式说明图案化衬底的方法的剖面示意图。
图5A显示，在图500中，可以提供衬底501。
根据实施方式，衬底501可以是碳化硅（SiC）衬底。根据其他实施方式，衬底501可以包括或可以由其他材料制成，正如在本文中描述的例如与图1有关的（材料）。例如，衬底501可以包括或可以由宽禁带材料（wide band gap material）制成，例如根据实施方式的具有至少1eV禁带的材料，或根据另外的实施方式的具有至少2eV的禁带的材料。
根据各种实施方式，衬底501可以是晶片或可以是晶片的一部分（在图5A中可能仅仅显示了晶片的一部分）。
根据各种实施方式，衬底501可以安装在载体（例如晶片、磁带或其他合适的载体）上。
根据各种实施方式，衬底501（例如晶片）可以具有微米范围内的厚度，例如根据实施方式的数百微米的数量级，例如根据实施方式的多达约1000μm。然而，根据其他实施方式，衬底501的厚度可以具有不同的数值，例如根据实施方式大于1000μm。
图5B显示，在图510中，可以在衬底501上形成辅助层502。
根据各种实施方式，辅助层502可以包括或可以由比之后待形成的等离子体蚀刻掩模层503（见下文）的材料更容易从衬底501上去除的材料制成。例如，辅助层502可以包括或可以由可从衬底501上去除而不使残余物残留在衬底501上的材料制成。
例如，根据一些实施方式，辅助层502可以包括碳或含碳的有机材料（例如有机抗蚀材料、酰亚胺材料或PTFE）。例如，根据实施方式，辅助层502可以是碳层。根据其他实施方式，辅助层502可以包括或可以由易于从衬底501上去除（和/或无残余物残留）的其他合适材料制成，例如根据一些实施方式的多孔绝缘材料或沸石材料（zeolite material）。
根据各种实施方式，辅助层502可以通过沉积过程形成，例如化学气相沉积（CVD）处理，例如等离子体增强CVD过程，或热解涂层方法，可替换地其他合适的沉积过程。通常，像这样的合适的沉积过程和相应的操作条件可以在本领域是公知的并且可以选择，例如，根据要沉积的材料或物料（在这种情况下即辅助层502的材料或物料）。
根据各种实施方式，辅助层502可以具有在约0.1μm至约100μm的范围内的层厚度。根据其他实施方式，该层厚度可以具有不同的数值。
图5C显示，在图520中，可以在辅助层502上形成等离子体蚀刻掩模层503。
等离子体蚀刻掩模层503可以作为蚀刻掩模，其在等离子体蚀刻过程期间用于图案化衬底501，如下所述。
根据各种实施方式，等离子体蚀刻掩模层503可以包括或可以由对衬底材料具有高蚀刻选择性的材料制成，例如根据实施方式的对衬底材料至少10:1的蚀刻选择性。
根据各种实施方式，等离子体蚀刻掩模层503可以是金属层，例如铜（Cu）层、镍（Ni）层、Ni/Cu三明治层（例如包括排布在Cu亚层上的Ni亚层的层堆叠（层堆栈））或根据一些实施方式的其他金属层。根据其他实施方式，等离子体蚀刻掩模层503可以包括或可以由其他合适的掩模材料制成。
根据各种实施方式，等离子体蚀刻掩模层503可以通过沉积过程制成，例如化学气相沉积（CVD）处理，例如金属有机气相沉积（MOCVD）过程，或根据实施方式的原子层沉积（ALD）过程，可替换地其他合适的沉积过程。通常，像这样的合适的沉积过程和相应的操作条件在本领域是公知的并且可以选择，例如，根据要沉积的材料或物料（在这种情况下即等离子体蚀刻掩模层503的材料或物料）。
根据各种实施方式，等离子体蚀刻掩模层503可以具有在约0.1μm至约100μm范围内的层厚度。根据其他实施方式，该层厚度可以具有不同的数值。
可以图案化等离子体蚀刻掩模层503和辅助层502以使衬底501的一部分暴露，将参照图5D至图5H在下文中描述。
图5D显示，在图530中，可以在等离子体蚀刻掩模层503上形成掩模层504。
根据各种实施方式，掩模层504可以包括或可以由抗蚀材料制成（例如光致抗蚀材料）。例如，根据实施方式，掩模层504可以是抗蚀层，例如光致抗蚀层。根据其他实施方式，掩模层504可以包括或可以由可图案化并且可以作为掩模的其他合适材料制成。
根据各种实施方式，掩模层504可以通过合适的沉积过程形成，例如根据实施方式的旋涂过程，虽然根据其他实施方式可以使用其他沉积过程。通常，像这样的合适的沉积过程和相应的操作条件在本领域是公知的并且可以选择，例如，根据要沉积的材料或物料（在这种情况下即掩模层504的材料或物料）。
根据各种实施方式，掩模层504可以具有在约0.1μm至约100μm的范围内的层厚度。根据其他实施方式，该层厚度可以具有不同的数值。
图5E显示，在图540中，可以图案化掩模层504，以使等离子体蚀刻掩模层503的一部分503a暴露。除在图5E中显示的部分503a之外，根据一些实施方式等离子体蚀刻掩模层503的至少一个其他的部分可以暴露（未显示）。
根据各种实施方式，图案化掩模层504可以是通过包括曝光和显影的平版印刷（例如照相平版印刷）过程实现，例如在将掩模层504设置为光致抗蚀层的情况下。根据其他实施方式，使用其他合适的图案化过程，可以实现图案化掩模层504。通常，像这样合适的图案化过程和相应的操作条件在本领域是公知的并且可以选择，例如，根据要图案化的材料或物料（在这种情况下即掩模层504的材料或物料）。
正如所示的，图案化掩模层504可以形成图案化的掩模层504'。
图5F显示，在图550中，可以去除等离子体蚀刻掩模层503的暴露部分503a，以使辅助层502的一部分502a暴露。除在图5F中显示的部分502a之外，根据一些实施方式辅助层502的至少一个其他的部分可以暴露（未显示）。
根据各种实施方式，去除等离子体蚀刻掩模层503的暴露部分503a可以包括或可以通过使用图案化的掩模层504'作为掩模蚀刻等离子体蚀刻掩模层503的暴露部分503a实现。
蚀刻等离子体蚀刻掩模层503的暴露部分503a可以通过合适的蚀刻过程实现，例如使用合适的化学蚀刻或腐蚀剂（例如合适的蚀刻气体或等离子体）的湿法蚀刻过程或干法蚀刻过程（例如等离子体蚀刻过程）。通常，像这样的合适的蚀刻过程和相应的操作条件在本领域是公知的，并且可以选择，例如，根据待蚀刻的材料或物料（在这种情况下即等离子体蚀刻掩模层503的材料或物料）。
正如所示的，去除等离子体蚀刻掩模层503的暴露部分503a可以形成层堆栈，其包括图案化的等离子体蚀刻掩模层503'和排布在图案化的等离子体蚀刻掩模层503'上的图案化的掩模层504'。
图5G显示，在图560中，可以去除辅助层502的暴露部分502a以使衬底501的一部分501a暴露。除在图5G中显示的部分501a之外，根据一些实施方式衬底501的至少一个其他的部分可以暴露（未显示）。
根据各种实施方式，去除辅助层502的暴露部分502a可以包括或可以通过使用图案化的等离子体蚀刻掩模层503'和图案化的掩模层504'作为掩模蚀刻辅助层502的暴露部分502a实现。
蚀刻辅助层502的暴露部分502a，可以通过合适的蚀刻过程实现，例如根据各种实施方式使用合适的蚀刻剂或合适的腐蚀剂（例如合适的蚀刻气体或等离子体）的干法蚀刻过程（例如等离子体蚀刻过程）。通常，像这样的合适的蚀刻过程和相应的操作条件在本领域是公知的并且可以选择，例如，根据待蚀刻的材料或物料（在这种情况下即辅助层502的材料或物料）。
正如所示的，去除辅助层502的暴露部分502a可以形成包括图案化的辅助层502'的层堆栈（的形成），图案化的等离子体蚀刻掩模层503'排布在图案化的辅助层502'上，并且图案化的掩模层504'排布在图案化的等离子体上蚀刻掩模层503'上。
图5H显示，在图570中，可以去除图案化的掩模层504'。
根据各种实施方式，去除图案化的掩模层504'可以包括，或者可以通过蚀刻图案化的掩模层504'实现。
蚀刻图案化的掩模层504'可以通过合适的蚀刻过程实现，例如使用合适蚀刻化学的湿法蚀刻过程或干法蚀刻过程，例如根据实施方式的等离子体蚀刻过程（例如灰化处理）。通常，像这样的合适的蚀刻过程和相应的操作条件在本领域是公知的并且可以选择，例如，根据待蚀刻的材料或物料（在这种情况下即图案化的掩模层504'的材料或物料）。
根据在图5E到5H中显示的实施方式，仅仅在图案化辅助层502之后，将去除图案化的掩模层504'。也就是说，根据这个实施方式，图案化的掩模层504'可以在图案化等离子体蚀刻掩模层503时作为掩模（如图5E和图5F所示），并且也可以在图案化辅助层502时（与图案化的等离子体蚀刻掩模层503'共同）作为掩模（如图5F和图5G所示）。根据其他实施方式，在图案化等离子体蚀刻掩模层503之后并且在图案化辅助层502之前，可以去除图案化的掩模层504'。也就是说，根据这个实施方式，仅在图案化等离子体蚀刻掩模层503时，图案化的掩模层504'可以作为掩模（如图5E和图5F所示），在图案化辅助层502时可以通过仅仅使用图案化的等离子体蚀刻掩模层503'作为掩模实现。
图5I显示，在图580中，可以通过使用图案化的等离子体蚀刻掩模层503'作为等离子体蚀刻掩模的等离子体蚀刻过程图案化衬底501。
图案化衬底501可以包括或可以通过使用例如，合适的等离子体蚀刻剂或合适的等离子体腐蚀剂（例如蚀刻气体或蚀刻等离子体）和/或合适操作条件的合适的等离子体蚀刻过程完成，该合适的操作条件例如适当的处理室或反应器（例如ICP（电感耦合等离子体）反应器，ECR（电子回旋共振式）反应器、TCP（变压耦合式等离子体）反应器、M0RI（M=0共振电感）反应器，或其他合适的处理室或反应器）、温度、蚀刻气体的分压、用于等离子体点火的高频或微波频率，等）。例如，根据实施方式，一种或多种基于氟的腐蚀剂如，例如SF6、CF4或NF3可以用于蚀刻，可以是与添加一种或多种可以例如，增加蚀刻产物的挥发性和/或具有溅射效应的工艺气体（如，例如氧气（O2）或氩气（Ar））组合。可替换地或另外，本领域技术人员将容易理解可以使用其他工艺气体。通常，像这样的合适的等离子体蚀刻过程和相应的操作条件在本领域是公知的并且可以选择，例如，根据待蚀刻的材料或物料（在这种情况下即衬底501的材料或物料）。
根据显示的实施方式，等离子体蚀刻过程可以去除衬底501的暴露部分501a。正如所示的，去除衬底501的暴露部分501a可以形成包括图案化的衬底501'的层堆栈、图案化的辅助层502'排布在图案化的衬底501'上且图案化的等离子体蚀刻掩模层503'排布在图案化的辅助层502'上。
正如所示的，根据显示的实施方式可以图案化衬底501以使图案化的衬底501'包括锯缝505。可替换地或另外，可以图案化衬底501以使图案化的衬底501'包括一条或多条沟或槽和/或一个或多个洞或通孔（未显示，见例如图7）。
正如图5I中箭头506说明的，锯缝505可以具有锯缝宽度。正如所示的，锯缝宽度506可以对应于图案化的等离子体蚀刻掩模层503'和图案化的辅助层502'的宽度。例如，根据各种实施方式，锯缝宽度506可以等于或小于约100μm，例如根据实施方式的在约1μm至约100μm的范围内，例如根据实施方式的在约1μm至约50μm的范围内，例如根据实施方式的在约1μm至约20μm的范围内。根据其他实施方式，锯缝宽度可以具有不同的数值，例如大于100μm或小于1μm。
根据各种实施方式，图案化的衬底501'可以包括一个或多个其他的锯缝（未显示）。显然，根据各种实施方式，图案化的衬底501'可以包括一个或多个由锯缝分隔开的单个裸晶（未显示，见，例如图6B）。
图5J和图5K显示图案化的等离子体蚀刻掩模层503'，并且在图案化衬底501之后可以去除图案化的辅助层502'。
图5J显示，在图590中，可以去除图案化的等离子体蚀刻掩模层503'。
根据各种实施方式，图案化的等离子体蚀刻掩模层503'可以使用蚀刻过程去除，例如根据实施方式的湿法化学蚀刻过程或干法蚀刻过程，例如根据实施方式的等离子体蚀刻过程，或者可以使用其他合适的蚀刻过程。通常，像这样的合适的蚀刻过程和相应的操作条件在本领域是公知的并且可以选择，例如，根据待蚀刻的材料或物料（在这种情况下即图案化的等离子体蚀刻掩模层503'的材料或物料）。
图5K显示，在图595中，可以去除图案化的辅助层502'。
根据各种实施方式，可以使用蚀刻过程去除图案化的辅助层502'，例如根据实施方式的湿法化学蚀刻过程或干法蚀刻过程，例如根据实施方式的等离子体蚀刻过程，或者可以使用其他合适的蚀刻过程。通常，像这样的合适的蚀刻过程和相应的操作条件在本领域是公知的并且可以选择，例如，根据待蚀刻的材料或物料（在这种情况下即图案化的辅助层502'的材料或物料）。
根据显示的实施方式，可以在独立的（例如连续的）处理步骤中去除图案化的等离子体蚀刻掩模层503'和图案化的辅助层502'。
在其他实施方式中，可以在单个处理步骤（例如，剥离工序）中去除图案化的等离子体蚀刻掩模层503'和图案化的辅助层502'。换句话说，在图5J中显示的中间阶段（intermediate stage）在这个实施方式中可以不存在。
需要指出的是，根据一些实施方式，图案化的掩模层504'在用于图案化辅助层502（与上面提到的图5G相关）的蚀刻过程期间将被消耗（并且因此去除）。换句话说，蚀刻辅助层502的暴露部分502a可以形成图案化的辅助层502'，同时，去除图案化的掩模层504'。因此，在这种情况下可以不需要为去除图案化的掩模层504'（与如上所述的图5H相关）的专门的去除步骤（例如专门的蚀刻步骤）。
而且，根据一些实施方式，在用于图案化等离子体蚀刻掩模层503的蚀刻过程期间，图案化的掩模层504'将被消耗（并且因此去除）（与上面所述的图5F相关）。换句话说，蚀刻等离子体蚀刻掩模层503的暴露部分503a可以形成图案化的等离子体蚀刻掩模层503'，同时，去除图案化的掩模层504'。因此，在这种情况中可以不需要为去除图案化的掩模层504'（与如上所述的图5H相关）的专门的去除步骤（例如专门的蚀刻步骤），并且图案化的等离子体蚀刻掩模层503'可以首先作为用于图案化辅助层502然后图案化衬底501的掩模。
根据实施方式图6A和图6B显示说明图案化衬底的方法的平面示意图。
图6A显示，在平面图600中，可以提供衬底501。正如所示的衬底501，可以设置为晶片。根据实施方式，衬底501可以是SiC晶片。可替换地，衬底501可以包括或可以由其他材料制成，正如在本文中描述的与各种实施方式相关的。根据在本文中描述的一个或多个实施方式，可以进一步设置衬底501（即根据显示的实施方式晶片中的晶片）。根据一些实施方式，衬底501（晶片）可以例如安装在载体上的，例如根据一些实施方式在另一个晶片或在磁带上的，或者另一个合适的载体。
图6B显示，在平面图610中，根据在本文中描述的一个或多个实施方式，可以使用图案化衬底的方法图案化衬底501（晶片），以使可以获得图案化的衬底501'。正如所示的，图案化的衬底501'可以包括由细锯缝505分隔开的大量的裸晶625。例如，根据一些实施方式的锯缝505可以具有小于或等于约100μm的锯缝宽度506，例如根据实施方式的在约1μm至约100μm的范围内，例如根据实施方式的在约1μm至约50μm的范围内，例如根据实施方式的在约1μm至约20μm的范围内，虽然根据其他实施方式锯缝宽度506也可能是其他数值。
显然，根据在本文中描述的一个或多个实施方式通过使用图案化衬底的方法，可以将衬底501切成大量由细锯缝505分隔开的独立的裸晶625。正如在本文中描述的，使用图案化的等离子体蚀刻掩模层作为等离子体蚀刻掩模对衬底501进行等离子体蚀刻，可以获得锯缝505。例如，正如在本文中描述的，根据各种实施方式，等离子体蚀刻掩模层可以包括或可以由对衬底501的材料可以具有高的蚀刻选择性（根据实施方式例如至少10:1）的材料（例如诸如Cu和/或Ni的金属）制成。正如也在本文中描述的，可以将辅助层置于衬底501和等离子体蚀刻掩模层之间。根据各种实施方式，辅助层可以包括或可以由可轻易图案化和/或在衬底501已图案化之后可以轻易地从衬底501上去除的材料（例如碳）制成。正如在本文中描述的，以这种方式，可能从图案化的衬底去除辅助层和实际的等离子体蚀刻掩模（即图案化的等离子体蚀刻掩模层），而不把残余物残留在衬底上。
显然，根据在本文中描述的各种实施方式，图6A和图6B显示可以使用图案化衬底的方法对衬底501进行等离子体切割，以使可以获得大量裸晶625。正如所示的，通过平行处理，等离子体切割可以形成普通衬底晶片（即衬底501）上裸晶625（或芯片）的分离，即晶片（即衬底501）上所有的裸晶（或芯片）可以同时彼此分离。例如，等离子体切割可以避免芯片裂缝的形成，正如在本文中上面描述的，其可能是机械切割（例如通过锯割）所导致的代表性损伤样式。
图7显示，在图700中，根据另外的实施方式的图案化的衬底501'。正如所示的，图案化的衬底501'可以包括沟705（根据其他的实施方式可以存在额外的沟，未显示）。根据在本文中描述的一个或多个实施方式通过应用图案化衬底的方法，可能已经获得图案化的衬底501'（例如，类似于与图5A到5K相关的描述的实施方式）。沟705（和/或额外的沟）可以具有横向宽度706，其可以，例如，根据在本文中描述的一个或多个实施方式，具有的数值，例如根据一些实施方式的小于或等于约100μm，例如根据实施方式的在约1μm至约100μm的范围内，例如根据实施方式的在约1μm至约50μm的范围内，例如根据实施方式的在约1μm至约20μm的范围内，虽然根据其他实施方式横向宽度706也可能是其他数值。根据各种实施方式，沟705的深度可以具有小于衬底厚度的任意数值。
接下来讨论在本文中描述的示例性实施例的特征和潜在效果。
根据在本文中描述的各种实施方式，可以提供通过等离子体蚀刻图案化宽禁带材料衬底的方法，该衬底例如碳化硅（SiC）衬底、氧化铝（Al2O3）衬底（例如蓝宝石衬底或红宝石衬底）、金刚石衬底、宽禁带III-V半导体衬底、宽禁带II-VI半导体衬底等。例如，图案化衬底可以包括在衬底中形成结构如，例如沟、槽、洞、通孔等。根据各种实施方式，可以对衬底（例如晶片）进行切割。也就是说，根据各种实施方式，可以提供将一个或多个上述的衬底进行等离子体切割的方法。
根据各种实施方式，衬底的等离子体蚀刻可以借助于图案化的等离子体蚀刻掩模实施。等离子体蚀刻掩模可以包括或可以由对衬底材料有足够高的蚀刻选择性的材料制成，例如至少10:1的蚀刻选择性，虽然也可能是其他数值。例如，根据一些实施方式，等离子体蚀刻掩模材料可以包括或可以是金属如，例如铜或镍，虽然也可能是其他材料。
根据各种实施方式，等离子体蚀刻掩模层可以排布在辅助层上或上方。也就是说，辅助层可以置于衬底和实际的等离子体蚀刻掩模之间。根据各种实施方式，辅助层可以包括或可以由可以轻易地图案化和/或可以轻易地从衬底上去除的材料制成。例如，根据一些实施方式，辅助层可以包括或可以由碳或含碳的有机材料制成，如，例如根据一些实施方式的酰亚胺材料（例如聚酰亚胺材料）、有机抗蚀材料（例如有机光致抗蚀剂）、聚四氟乙烯（PTFE）或其他合适的有机材料或多孔绝缘材料或沸石材料。
根据各种实施方式，当实际的等离子体蚀刻掩模层（例如实际的等离子体蚀刻掩模）可以排布在辅助层上或上方时，等离子体蚀刻掩模层和辅助层可以从衬底上去除，而没有残余物残留在衬底上。
尤其是，根据各种实施方式，通过将辅助层置于衬底和等离子体蚀刻掩膜层之间的方式，其可以避免等离子体蚀刻掩模材料（例如诸如铜、镍等的金属）的残余物残留在衬底表面上或其中。例如，如果等离子体蚀刻掩模直接排布在衬底上，其在等离子体蚀刻衬底期间，等离子体蚀刻掩模的材料植入到衬底里是可能的。在这种情况下，将植入的材料从衬底上去除将是困难和/或昂贵的，因此将等离子体蚀刻掩模完全从衬底移走将是困难和/或昂贵的。通过将辅助层置于衬底和等离子体蚀刻掩模之间，根据各种实施方式可以避免等离子体蚀刻掩模的材料植入到衬底内。
根据各种实施方式，例如，在根据一些实施方式的独立处理步骤（例如单独的蚀刻步骤）中，或在根据其他实施方式的单个处理步骤（例如剥离工序）中，可以在图案化（例如切割）衬底之后，将等离子体蚀刻掩模层和辅助层从衬底上去除。
根据各种实施方式，可以提供可能避免碎裂的图案化衬底的方法。因此，可以获得具有平滑侧壁的图案或结构（例如沟、槽、洞、通孔或锯缝）的图案化衬底。
在本文中描述的各种实施方式可以允许宽禁带材料（例如碳化硅（SiC）衬底）的等离子体切割。等离子体切割可以通过平行处理形成在普通衬底晶片上的裸晶（或芯片）的分离，即晶片上的所有裸晶（或芯片）可以同时彼此分离。而且，等离子体切割可以避免芯片形成裂缝，其可能是由机械切割（例如锯割）产生的代表性损伤样式。而且，通过等离子体切割所获得的锯缝宽度可以比那些通过机械锯割获得的窄。
根据实施方式图案化衬底的方法可以包括：在衬底上或上方形成辅助层并且在辅助层上或上方形成等离子体蚀刻掩模层，其中设置该辅助层，以使其可以比等离子体蚀刻掩模层更轻易地从衬底上去除；图案化等离子体蚀刻掩模层和该辅助层，以使衬底的至少一部分暴露；通过使用图案化的等离子体蚀刻掩模层作为等离子蚀刻掩模的等离子体蚀刻过程的方法图案化衬底。
在这个实施方式的实施例中，衬底可以包括或可以由宽禁带材料制成。
在这个实施方式的进一步实施例中，衬底可以选自包括碳化硅衬底、氧化铝衬底、金刚石衬底、II-VI半导体衬底、III-V半导体衬底的衬底的组。
在这个实施方式的进一步实施例中，等离子体蚀刻掩模层可以包括或可以由对衬底材料具有高蚀刻选择性的材料制成。例如，等离子体蚀刻掩模层可以包括或可以由对衬底材料具有至少10:1的蚀刻选择性的材料制成。
在这个实施方式的进一步实施例中，等离子体蚀刻掩模层可以包括或可以由金属制成，例如铜（Cu）和/或镍（Ni）。
在这个实施方式的进一步实施例中，辅助层可以包括或可以由碳或含碳的有机材料制成。
在这个实施方式的进一步实施例中，辅助层可以是碳层。
在这个实施方式的进一步实施例中，辅助层可以包括或可以由至少一种选自由抗蚀材料、酰亚胺材料（例如聚酰亚胺材料）、聚四氟乙烯（PTFE）、多孔绝缘材料、沸石材料的材料组成的组中的材料制成。
在这个实施方式的进一步实施例中，图案化衬底可以包括在衬底中形成至少一种以下结构：沟、槽、洞、通孔。
在这个实施方式的进一步实施例中，图案化衬底可以包括对衬底进行切割。
在这个实施方式的进一步实施例中，图案化等离子体蚀刻掩模层和辅助层可以包括：在等离子体蚀刻掩模层上或上方形成掩模层；图案化掩模层以使等离子体蚀刻掩模层的至少一部分暴露；去除等离子体蚀刻掩模层暴露的至少一部分以使该辅助层的至少一部分暴露；去除辅助层的暴露的至少一部分以使衬底的至少一部分暴露；去除图案化的掩模层。
在这个实施方式的进一步实施例中，图案化等离子体蚀刻掩模层和辅助层可以包括：在等离子体蚀刻掩模层上或上方形成掩模层；图案化掩模层以使等离子体蚀刻掩模层的至少一部分暴露；去除等离子体蚀刻掩模层暴露的至少一部分以使辅助层的至少一部分暴露；去除图案化的掩模层；去除辅助层暴露的至少一部分以使衬底的至少一部分暴露。
在这个实施方式的进一步实施例中，在衬底上或上方形成辅助层可以包括在衬底的背面上或上方形成辅助层。
在这个实施方式的进一步实施例中，可以在图案化衬底之后去除图案化的等离子体蚀刻掩模层和图案化的辅助层。例如，可以使用独立的处理步骤去除图案化的等离子体蚀刻掩模层和图案化的辅助层。可替换地，可以在单个处理步骤中去除图案化的等离子体蚀刻掩模层和图案化的辅助层。例如，在实施例中，可以使用剥离方法去除图案化的等离子体蚀刻掩模层和图案化的辅助层。
根据另外的实施方式图案化衬底的方法可以包括：在衬底上或上方形成辅助层，其中该衬底包括或由碳化硅制成，并且辅助层包括碳或者含碳的有机材料；在辅助层上或上方形成等离子体蚀刻掩模层，其中等离子体蚀刻掩模层包括金属；图案化等离子体蚀刻掩模层和辅助层，以使衬底的至少一部分暴露；通过使用图案化的等离子体蚀刻掩模层作为等离子体蚀刻掩模的等离子体蚀刻方法图案化衬底。
在这个实施方式的实施例中，辅助层可以是碳层。
在这个实施方式的进一步实施例中，金属可以包括或可以是铜和/或镍。
在这个实施方式的进一步实施例中，图案化衬底可以包括对衬底进行切割。
根据另外的实施方式图案化衬底的方法可以包括：在碳化硅衬底上或上方形成碳层；在碳层上或上方形成金属层；图案化该金属层和该碳层，以使碳化硅衬底的至少一部分暴露；使用图案化的金属层作为等离子体蚀刻掩模对碳化硅衬底进行等离子体蚀刻。
在这个实施方式的实施例中，可以通过等离子体蚀刻将碳化硅衬底进行切割。
尽管参考具体实施方式已经将本发明具体地显示和描述，但是本领域技术人员应当理解，在不背离由随附的权利要求所限定的本发明的精神和范围的情况下，可以对其中的形式和细节做出不同的改变。本发明的范围因而用随附的权利要求表示，并且因此包括在权利要求的等效的意义和范围之内的所有变化。

Claims (25)

1.一种图案化衬底的方法，所述方法包括：
在衬底上或上方形成辅助层并且在所述辅助层上或上方形成等离子体蚀刻掩模层，其中，设置所述辅助层以使其可以比所述等离子体蚀刻掩模层更容易地从所述衬底上去除；
图案化所述等离子体蚀刻掩模层和所述辅助层以使所述衬底的至少一部分暴露；
通过使用所述图案化的等离子体蚀刻层作为等离子体蚀刻掩模来图案化所述衬底。
2.根据权利要求1所述的方法，其中，所述衬底包括宽禁带材料。
3.根据权利要求1所述的方法，其中，所述衬底选自由以下组成的组：
碳化硅衬底；
氧化铝衬底；
金刚石衬底；
II-VI半导体衬底；
III-V半导体衬底。
4.根据权利要求1所述的方法，其中，所述等离子体蚀刻掩模层包括对所述衬底的材料具有高蚀刻选择性的材料。
5.根据权利要求4所述的方法，其中，所述等离子体蚀刻掩模层包括对所述衬底的材料具有至少10:1的蚀刻选择性的材料。
6.根据权利要求1所述的方法，其中，所述等离子体蚀刻掩模层包括金属。
7.根据权利要求6所述的方法，其中，所述金属包括铜、镍中的至少一种。
8.根据权利要求1所述的方法，其中，所述辅助层包括碳或含碳的有机材料。
9.根据权利要求1所述的方法，其中，所述辅助层是碳层。
10.根据权利要求1所述的方法，其中，所述辅助层包括选自由以下材料组成的组中的至少一种材料：
抗蚀材料；
酰亚胺材料；
聚四氟乙烯；
多孔绝缘材料；
沸石材料。
11.根据权利要求1所述的方法，其中，图案化所述衬底包括在所述衬底中形成至少一种下列结构：沟、槽、洞、通孔。
12.根据权利要求1所述的方法，其中，图案化所述衬底包括切割所述衬底。
13.根据权利要求1所述的方法，其中，图案化所述等离子体蚀刻掩模层和所述辅助层包括：
在所述等离子体蚀刻掩模层上或上方形成掩模层；
图案化所述掩模层，以使所述等离子体蚀刻掩模层的至少一部分暴露；
去除所述等离子体蚀刻掩模层至少一个暴露的部分以使所述辅助层的至少一部分暴露；
去除所述辅助层至少一个暴露的部分以使所述衬底的至少一部分暴露；
去除所述图案化的掩模层。
14.根据权利要求1所述的方法，其中，图案化所述等离子体蚀刻掩模层和所述辅助层包括：
在所述等离子体蚀刻掩模层上或上方形成掩模层；
图案化所述掩模层以使所述等离子体蚀刻掩模层的至少一部分暴露；
去除所述等离子体蚀刻掩模层至少一个暴露的部分以使所述辅助层的至少一部分暴露；
去除所述图案化的掩模层；
去除所述辅助层至少一个暴露的部分以使所述衬底的至少一部分暴露。
15.根据权利要求1所述的方法，其中，在所述衬底上或上方形成所述辅助层包括在所述衬底的背面上或上方形成所述辅助层。
16.根据权利要求1所述的方法，进一步地包括在图案化所述衬底之后，去除所述图案化的等离子体蚀刻掩模层和所述图案化的辅助层。
17.根据权利要求16所述的方法，其中，使用独立的处理步骤去除所述图案化的等离子体蚀刻掩模层和所述图案化的辅助层。
18.根据权利要求16所述的方法，其中，在单个处理步骤中去除所述图案化的等离子体蚀刻掩模层和所述图案化的辅助层。
19.根据权利要求18所述的方法，其中，使用剥离工艺去除所述图案化的等离子体蚀刻掩模层和所述图案化的辅助层。
20.一种图案化衬底的方法，所述方法包括：
在衬底上或上方形成辅助层，其中所述衬底包括碳化硅并且所述辅助层包括碳或含碳的有机材料；
在所述辅助层上或上方形成等离子体蚀刻掩模层，其中所述等离子体蚀刻掩模层包括金属；
图案化所述等离子体蚀刻掩模层和所述辅助层以使所述衬底的至少一部分暴露；
通过使用经图案化的等离子体蚀刻掩模层作为等离子体蚀刻掩模的等离子体蚀刻方法来图案化所述衬底。
21.根据权利要求20所述的方法，其中，所述辅助层是碳层。
22.根据权利要求20所述的方法，其中，图案化所述衬底包括切割所述衬底。
23.一种图案化衬底的方法，所述方法包括：
在碳化硅衬底上或上方形成碳层；
在所述碳层上或上方形成金属层；
图案化所述金属层和所述碳层以使碳化硅衬底的至少一部分暴露；
使用经图案化的金属层作为等离子体蚀刻掩模对所述碳化硅衬底进行等离子体蚀刻。
24.根据权利要求23所述的方法，其中，通过等离子体蚀刻的方法将所述碳化硅衬底切割。
25.根据权利要求23所述的方法，进一步包括在等离子体蚀刻所述碳化硅衬底之后去除所述图案化的金属层和所述图案化的碳层。
CN201210210886.3A 2011-06-20 2012-06-20 图案化衬底的方法 Expired - Fee Related CN102842497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/163,792 US8877610B2 (en) 2011-06-20 2011-06-20 Method of patterning a substrate
US13/163,792 2011-06-20

Publications (2)

Publication Number Publication Date
CN102842497A true CN102842497A (zh) 2012-12-26
CN102842497B CN102842497B (zh) 2016-11-30

Family

ID=

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328513A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106784197A (zh) * 2017-01-25 2017-05-31 合肥彩虹蓝光科技有限公司 一种图案化衬底及其制作方法和利用其制作外延膜的方法
CN107424924A (zh) * 2016-03-29 2017-12-01 朗姆研究公司 使用含硫掩模选择性自对准图案化锗硅、锗和iii/v族材料
CN108133101A (zh) * 2017-12-21 2018-06-08 上海华力微电子有限公司 一种电感版图之辅助层及器件参数抽取的方法
CN110385932A (zh) * 2018-04-19 2019-10-29 柯马杜股份有限公司 在由至少部分透明非晶、半结晶或结晶材料制成物体中结构化装饰图案或技术图案的方法
CN111244239A (zh) * 2020-01-19 2020-06-05 湘能华磊光电股份有限公司 Led图形化衬底及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5964942A (en) * 1994-06-24 1999-10-12 Sumitomo Electric Industries, Ltd. Wafer and method of producing same
US20040034993A1 (en) * 2002-08-26 2004-02-26 Matthew Rybka Method for plasma etching to manufacture electrical devices having circuit protection
CN1695095A (zh) * 2002-10-03 2005-11-09 鲁梅热股份有限公司 制造聚合物微结构和聚合物波导的方法
CN101226891A (zh) * 2008-02-01 2008-07-23 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法
CN101484983A (zh) * 2006-05-01 2009-07-15 三菱化学株式会社 蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法
CN101924173A (zh) * 2010-05-28 2010-12-22 孙文红 高光效图形衬底及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5964942A (en) * 1994-06-24 1999-10-12 Sumitomo Electric Industries, Ltd. Wafer and method of producing same
US20040034993A1 (en) * 2002-08-26 2004-02-26 Matthew Rybka Method for plasma etching to manufacture electrical devices having circuit protection
CN1695095A (zh) * 2002-10-03 2005-11-09 鲁梅热股份有限公司 制造聚合物微结构和聚合物波导的方法
CN101484983A (zh) * 2006-05-01 2009-07-15 三菱化学株式会社 蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法
CN101226891A (zh) * 2008-02-01 2008-07-23 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法
CN101924173A (zh) * 2010-05-28 2010-12-22 孙文红 高光效图形衬底及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328513A (zh) * 2015-07-02 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106328513B (zh) * 2015-07-02 2019-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107424924A (zh) * 2016-03-29 2017-12-01 朗姆研究公司 使用含硫掩模选择性自对准图案化锗硅、锗和iii/v族材料
CN107424924B (zh) * 2016-03-29 2023-09-12 朗姆研究公司 使用含硫掩模选择性自对准图案化锗硅、锗和iii/v族材料
CN106784197A (zh) * 2017-01-25 2017-05-31 合肥彩虹蓝光科技有限公司 一种图案化衬底及其制作方法和利用其制作外延膜的方法
CN108133101A (zh) * 2017-12-21 2018-06-08 上海华力微电子有限公司 一种电感版图之辅助层及器件参数抽取的方法
CN110385932A (zh) * 2018-04-19 2019-10-29 柯马杜股份有限公司 在由至少部分透明非晶、半结晶或结晶材料制成物体中结构化装饰图案或技术图案的方法
US11302515B2 (en) 2018-04-19 2022-04-12 Comadur S.A. Method for structuring a decorative of technical pattern in an object made of an at least partially transparent amorphous, semi-crystalline or crystalline material
US11894215B2 (en) 2018-04-19 2024-02-06 Comadur S.A. Method for structuring a decorative of technical pattern in an object made of an at least partially transparent amorphous, semi-crystalline or crystalline material
CN111244239A (zh) * 2020-01-19 2020-06-05 湘能华磊光电股份有限公司 Led图形化衬底及其制备方法

Also Published As

Publication number Publication date
US8877610B2 (en) 2014-11-04
DE102012105345A1 (de) 2012-12-20
US20120322267A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
KR100908053B1 (ko) 개별 반도체 소자를 분리하는 방법
US9068278B2 (en) Multiple stack deposition for epitaxial lift off
US6197609B1 (en) Method for manufacturing semiconductor light emitting device
EP2936571B1 (en) Process for producing separated adjacent regions comprising led wires and device obtained by the process
JP2008078603A (ja) パターン化されたサファイア基板および発光ダイオードの製造方法
US10263155B2 (en) Method for producing an optoelectronic component
KR20070085374A (ko) 반도체 장치의 제조 및 분리 방법
CN105584986B (zh) 一种硅深孔刻蚀方法
KR102225475B1 (ko) 플라즈마 에칭 방법
US20170125637A1 (en) Efficient dual metal contact formation for a semiconductor device
CN101542759A (zh) 半导体晶圆和半导体器件及其制作方法
US8877610B2 (en) Method of patterning a substrate
Barker et al. Advances in back-side via etching of SiC for GaN device applications
KR101970419B1 (ko) 기판 개구를 형성하는 방법들
KR20070113652A (ko) 웨이퍼 본딩 공정을 이용한 실리콘 기반 발광다이오드제조방법
CN102640258A (zh) 一种制作氮化物半导体器件的方法
CN102842497B (zh) 图案化衬底的方法
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
CN103489829A (zh) 处理晶片的方法、晶片及制造半导体器件的方法
US20220293821A1 (en) Indium-gallium-nitride light emitting diodes with increased red-light quantum efficiency
CN101465271A (zh) 基底可被重复使用的结构及其处理方法
CN103000482A (zh) 蚀刻方法和装置
CN107403715A (zh) 使用掺杂抛光材料控制内部裸片的均匀性
US20230317772A1 (en) Selective etching of silicon layers in a semiconductor device
JP2013239580A (ja) 半導体ウェハーの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161130