KR101970419B1 - 기판 개구를 형성하는 방법들 - Google Patents

기판 개구를 형성하는 방법들 Download PDF

Info

Publication number
KR101970419B1
KR101970419B1 KR1020177014462A KR20177014462A KR101970419B1 KR 101970419 B1 KR101970419 B1 KR 101970419B1 KR 1020177014462 A KR1020177014462 A KR 1020177014462A KR 20177014462 A KR20177014462 A KR 20177014462A KR 101970419 B1 KR101970419 B1 KR 101970419B1
Authority
KR
South Korea
Prior art keywords
substrate
openings
walls
etch
forming
Prior art date
Application number
KR1020177014462A
Other languages
English (en)
Other versions
KR20170063976A (ko
Inventor
마크 키엘바우치
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20170063976A publication Critical patent/KR20170063976A/ko
Application granted granted Critical
Publication of KR101970419B1 publication Critical patent/KR101970419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/22—Removing surface-material, e.g. by engraving, by etching
    • B44C1/227—Removing surface-material, e.g. by engraving, by etching by etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00103—Structures having a predefined profile, e.g. sloped or rounded grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/0338—Channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0353—Holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)

Abstract

기판 개구를 형성하는 방법은 기판에 복수의 나란한 개구를 형성하는 단계를 포함한다. 바로 인접한 나란한 개구들 중 적어도 일부는 서로에 관해 상이한 깊이들로 기판에 형성된다. 벽들이 제거된 벽들에 직교하여 측벽 표면을 통과하는 적어도 하나의 직선 수직적 단면으로 제거된 비-수직적 측벽 표면을 갖는 보다 큰 개구를 형성하기 위해 벽들이 나란한 개구들 사이에 측면 방향으로 있는 제거된다.

Description

기판 개구를 형성하는 방법들{METHODS OF FORMING A SUBSTRATE OPENING}
본 출원에 개시되는 실시예들은 기판들에 개구들을 형성하는 방법들에 관한 것이다
집적 회로들은 통상적으로 실리콘 웨이퍼 또는 다른 반도전성 물질과 같은 기판 상에 형성된다. 일반적으로, 반도전성, 도전성, 또는 전기적으로 절연성인 다양한 물질들의 계층들이 집적 회로들을 형성하는데 사용된다. 예들로서, 다양한 물질들은 다양한 프로세스를 사용하여 도핑, 이온 주입, 증착, 에칭, 성장 등이 될 수 있다. 반도체 프로세싱에 있어서 계속적인 목적은 각각의 전자 부품들의 크기를 축소시킴으로써, 보다 소형 및 고밀도의 집적 회로를 가능하게 하는 것이다.
반도체 기판을 패터닝 및 프로세싱하기 위한 하나의 기술은 리소그래피이다. 그러한 기술은 기본적인 기판 물질 위 패터닝 가능한 마스킹 계층의 증착을 포함할 수 있다. 마스킹 계층은 그것을 통해 원하는 형상들 및 구성들의 개구들을 형성하기 위해 패터닝될 수 있다. 기본적인 기판 물질은 마스킹 계층에서의 패턴을 갖거나 그것에 근사한 기본적인 기판 물질의 원하는 변화를 생성하기 위해 마스킹 물질에서의 개구들을 통해 프로세싱될 수 있다(예를 들어, 이온 주입, 에칭 등을 함으로써). 사용될 수 있는 마스킹 계층은 레지스트로 지칭될 수 있고, 포토리소그래피에서 사용되는 포토레지스트가 일례이다. 특정한 인스턴스들에서, 다수의 상이한 포토레지스트 계층 및/또는 하드-마스킹 및 다른 물질들을 갖는 포토레지스트의 조합이 사용된다. 또한, 패턴들은 레지스트 또는 포토레지스트를 사용하지 않고 기판들 상에 형성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 프로세스에서의 기판 조각의 개략적인 상면도이다.
도 2는 도 1에서의 라인(2-2)을 통해 취해진 단면도이다.
도 3은 도 1에서의 라인(3-3)을 통해 취해진 단면도이다.
도 4는 도 1에 의해 도시된 것에 후속하는 프로세싱 단계에서의 도 1 기판의 도면이다.
도 5는 도 4에서의 라인(5-5)을 통해 취해진 단면도이다.
도 6은 도 4에서의 라인(6-6)을 통해 취해진 단면도이다.
도 7은 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
도 8은 도 7에 의해 도시된 것에 후속하는 프로세싱 단계에서의 도 7 기판의 도면이다.
도 9는 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
도 10은 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
도 11은 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 상면도이다.
도 12는 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
도 13은 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
도 14는 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
도 15는 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
도 16은 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
도 17은 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 상면도이다.
도 18은 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
도 19는 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 상면도이다.
도 20은 도 19에서의 라인(20-20)을 통해 취해진 단면도이다.
도 21은 도 19에서의 라인(21-21)을 통해 취해진 단면도이다.
도 22는 도 19에 의해 도시된 것에 후속하는 프로세싱 단계에서의 도 19 기판의 도면이다.
도 23은 도 22에서의 라인(23-23)을 통해 취해진 단면도이다.
도 24는 도 22에서의 라인(24-24)을 통해 취해진 단면도이다.
도 25는 본 발명의 일 실시예에 따른 프로세스에서의 대안적인 기판 조각의 개략적인 단면도이다.
기판 개구를 형성하는 방법의 초기 예시적인 실시예들이 도 1 내지 도 6을 참조하여 설명된다. 본 발명에 따른 방법들은 집적 회로의 제조에서 및/또는 다른 구조체들을 제조하는 것에 있어서 사용될 수 있다. 도 1 내지 도 3을 참조하여, 기판 조각(10)은 복수의 나란한 개구(12, 13, 14, 15, 16, 17, 18)가 형성된 기판(20)을 포함한다. 일 실시예에서, 기판(10)은 반도체 기판이다. 본 문서의 맥락에서, 용어 "반도체 기판" 또는 "반도전성 기판"은 이에 제한되지는 않으나 반도전성 웨이퍼(그 위에 다른 물질들을 단독으로 또는 집단들로 포함하는), 및 반도전성 물질 계층들(다른 물질들을 단독으로 또는 집단들로 포함하는)과 같은 벌크 반도전성 물질들을 포함하여, 반도전성 물질을 포함하는 임의의 구성을 의미하기 위해 정의된다. 용어 "기판"은 이에 제한되지는 않으나, 상기에서 설명된 반도전성 기판들을 포함하는, 임의의 지지 구조체를 나타낸다. 기판(10)은 유전체 물질 및/또는 전기적으로 도전성인 물질을 포함할 수 있으며, 그에 상관없이 반도전성 기판일 필요는 없다. 다른 예로서, 기판(10)은 예를 들어, LED들 및/또는 다른 디바이스들을 제조하는데 있어서 사용하기 위한 사파이어를 포함할 수 있다.
기판(20)의 물질은 동종이거나 이종일 수 있다. 본 출원에서 설명된 물질들 및/또는 구조들 중 임의의 것은 동종이거나 이종일 수 있고, 그에 상관없이 그렇게 가로놓이는 임의의 물질 위로 연속적이거나 불연속적일 수 있다. 또한 다르게 언급되지 않는 한, 각 물질은 임의의 적절한 또는 아직 개발중인 기술을 사용하여 형성될 수 있고, 원자 층 증착, 화학적 기상 증착, 물리적 기상 증착, 에피택셜 성장, 확산 도핑, 이온 주입이 예들이다. 다른 부분적으로 또는 전체적으로 제조된 집적 회로의 부품들은 기판(20)의 도시된 물질의 부분으로서 형성되거나 그 물질의 연직면으로 내부로 향할 수 있으며, 본 출원에 개시된 본 발명들과 특히 밀접한 관련은 없다.
기판(20)은 7개의 나란한 개구(12-18)를 포함하는 것으로 도시되지만, 그보다 많거나 적은 개구들이 사용될 수 있다. 그에 상관없이, 나란한 개구들 중 바로 인접한 개구들 중 적어도 일부는 서로에 관해 상이한 깊이들로 기판(20)에 형성된다. 벽들(21)은 나란한 개구들(12-18) 사이에 측면 방향으로 있다. 개구들(12-18) 중 바로 인접한 개구들은 서로로부터 동등하게 이격될 수 있고(도시된 바와 같이) 이에 의해 벽들(21)은 동일한 측면 폭을 갖는다. 대안적으로, 일례로서, 바로 인접한 개구들은 서로에 관해 다수의 간격을 가질 수 있고(도시되지 않음), 이에 의해 벽들(21)은 총괄적으로 적어도 두 개의 상이한 측면 폭(즉, 적어도 기판(20)의 연직적으로 최외곽의 표면에서)을 가진다. 벽들(21)은 수직적으로 연장하고 일정한 측면 폭을 갖는 것으로 도시된다. 다른 벽 구성이 사용될 수 있다. 이 문서에서, "수평적"은 기판이 제조 시 프로세싱되는 주요 표면을 따르는 일반적인 방향을 나타내고, "수직적"은 그에 일반적으로 직교하는 방향이다. 또한 본 출원에서 사용되는 바와 같이, "수직적" 및 "수평적"은 3-차원 공간에서 기판의 배향에 관계없이 서로에 관해 일반적으로 직각인 방향들이다. 또한 본 문서에서, "연직적" 및 "연직적으로"는 일반적으로 수직적 방향에 관련한 것이다.
일 실시예에서, 개구들(12-18)은 플라즈마 에칭을 사용하여, 그리고 일 실시예에서 개구들(12-18)을 형성하기 위해 단지 단일 마스킹 단계를 사용하여 형성된다. 대안적으로 그리고 덜 이상적으로, 하나보다 많은 마스킹 단계가 나란한 개구들(12-18)을 형성하는데 사용될 수 있다. 일 실시예에서, 에칭 마스크(도시되지 않음)는 기판(20) 위에 제공될 수 있다. 해당 에칭 마스크는 기판(20) 바로 가까이에 있을 수 있거나 기판(20) 바로 가까이에 있지 않을 수 있다. 본 문서에서, 물질 또는 구조체는 서로에 관해 언급된 물질들 또는 구조체들 중 적어도 일부의 물리적으로 맞닿는 접촉부가 있을 때 다른 것 "바로 가까이에" 있다. 그게 반해, "바로"가 선행하지 않는 "위", "상에", 및 "가까이"는 "바로 가까이" 뿐만 아니라 개재 물질(들) 또는 구조체(들)가 서로에 관해 언급된 물질 또는 구조체들의 어떤 물리적으로 맞닿는 접촉부도 야기하지 않는 구성을 포함한다. 에칭 마스크는 그러한 개구들 중 적어도 몇몇의 바로 인접한 개구가 서로에 관해 상이한 최소한의 폭들을 가지는 복수의 나란한 개구를 포함할 수 있다. 예를 들어, 일 실시예에서, 그러한 개구들은 도 1에 도시된 바와 같이 탑-다운 뷰에서 개구들(12-18)의 정밀한 크기 및 형상을 가질 수 있다. 그에 관계없이, 에칭 마스크는 기판(20) 위에 연직적으로 제공되는 포토마스크/레티클일 수 있고, 그에 의해 기판(20)으로부터 이격될 수 있다. 대안적으로 일례로서, 에칭 마스크는 언급된 에칭 마스크 나란한 개구들을 가지도록 프로세싱되고 기판(20)의 연직적으로 최외곽의 부분을 형성하거나 맨 위에 증착되는 포토레지스트 및/또는 하드 마스킹 물질(들)을 포함할 수 있다.
일 실시예에서, 플라즈마 에칭이 그 후 에칭 마스크를 사용하여 기판(20) 내로 나란한 개구들을 통해 수행된다. 에칭 마스크에서 보다 넓은 최소-폭 개구들을 통해 에칭되는 기판 개구들은 예를 들어 도 1 내지 도 3에 도시된 바와 같은 구조체를 형성하기 위해, 에칭 마스크에서 보다 좁은 최소-폭 개구들을 통해 에칭되는 기판 개구들보다 기판 내로 더 깊게 에칭될 것이다. 일례로서, 플라즈마 에칭은 약 200 와트 내지 약 1,500 와트의 최고-전력 범위, 약 10 와트 내지 약 500 와트의 서셉터/기판 바이어스, 약 20°C 내지 약 100°C의 기판 온도, 및 약 20mTorr 내지 약 300mTorr의 챔버 압력을 사용하여 유도성 결합 플라즈마 에칭 리액터에서 수행될 수 있다. 에칭되는 기판 물질이 실리콘 나이트라이드, 비정질 실리콘, 및/또는 결정질 실리콘을 포함할 때, 공급 가스들로서 예시적인 에칭 화학 반응은 각각, 약 0.5 내지 2: 0.5 내지 2: 0.5 내지 2의 용적 유량비들로 SF6, O2, HBr을 포함하고, 1:1:1의 비가 특정 예이다. 추가 예들로서, NF3 및/또는 CF4는 SF6로 대체될 수 있고/있거나, Cl2는 HBr로 대체될 수 있다. 에칭되는 기판 물질이 SiO2를 포함하는 경우, 예시적인 에칭 공급 가스 화학 반응은 각각, 약 0.5 내지 2 및 0.5 내지 2의 예시적인 용적 유량비들로 CF4 및 O2를 포함하고, 1:1이 특정 예이다. 하이드로플루오르카본(들)은 CF4을 대신하여 또는 그에 추가로 사용될 수 있다.
일 실시예에서, 기판 개구들(12-18)은 각각 일정한 깊이를 갖도록 형성된다(예를 들어, 도 3에서 개구(12)의 베이스(29)의 수평 라인에 의해 도시된 바와 같이).
도 4 내지 도 6을 참조하면, 나란한 개구들(12-18)(도시되지 않음) 사이에 측면 방향으로 있었던 벽들(21)(도시되지 않음)은 보다 큰 개구(30)(즉, 각각의 개구들(12-18)보다 큰)를 형성하기 위해 제거되었다. 보다 큰 개구(30)는 벽들(21)이 제거된 벽들(21)에 직교하여 측벽 표면(34)을 통과하는 적어도 하나의 직선 수직적 단면으로 제거된 비-수직적 측벽 표면(34)을 갖는 측벽(32)을 포함한다. 도 2 내지 도 5에 의해 도시된 단면들은 그러한 직선 수직적 단면의 예이다. 도 4 내지 도 6 실시예에서의 비-수직적 측벽 표면(34)은 지점 "A" 및 지점 "B" 사이에서 연장하고 따라서 일 실시예에서 도시된 바와 같이 기판(20)의 연직적으로 최외곽의 표면(33)으로 연장한다(즉, 기판(20)의 연직적으로 최외곽의 물질을 구성하거나 그에 바로 가까이에 있을 수 있는 임의의 에칭 마스크의 제거 후).
일 실시예에서, 그 사이에 벽들을 갖는 복수의 나란한 개구는 서브-마이크론이고, 일 실시예에서 보다 큰 개구가 서브-마이크론이다. 일 실시예에서, 보다 큰 개구는 예를 들어 도 4 및 도 6에 도시된 바와 같이, 적어도 하나의 직선 단면에 직교하여 길이 방향으로 신장되도록 형성된다.
도 4 내지 도 6의 것과 같은 구성을 생성하기 위한 벽들의 제거는 임의의 기존 또는 아직 개발중인 방식(들)에 의해 발생할 수 있다. 일 실시예에서, 벽들을 제거하는 동작은 에칭함으로써, 예를 들어 벽들을 제거하기 위한 습식 및/또는 건식 등방성 에칭 작용을 사용함으로써 발생한다. 일 실시예에서, 그 사이에 벽들을 갖는 복수의 나란한 개구를 형성하는 동작은 그 벽들을 제거하는 동작을 수행하는 바와 같이 에칭하는 것을 포함한다. 하나의 그러한 실시예에서, 형성하는 동작 및 제거하는 동작은 별개의, 상이한 화학적, 시간-공간적 에칭 단계들을 포함한다. 또 개구들이 에칭에 의해 형성되고 벽들이 에칭에 의해 제거되는 일 실시예에서, 개구들을 형성하는 동작의 에칭 및 벽들을 제거하는 동작의 에칭은 형성하는 동작으로부터 제거하는 동작까지 단일의 연속적인 에칭 스텝을 포함한다. 예를 들어 그리고 단지 예로서, 도 1 내지 도 3에 도시된 바와 같은 기판(20)이 기판(20)의 연직적으로 최외곽의 표면들 바로 가까이에 에칭 마스크(예를 들어, 포토레지스트 및/또는 하드 마스크)를 갖는 것으로 고려하자. 에칭 마스크는 도 1에 나타난 바와 같은 개구들에 대응하는 개구들을 처음에 가지도록 제조될 수 있다. 플라즈마 에칭은 도 1 내지 도 3에 제시된 도시된 개구들을 에칭하기 위해 수행될 수 있고, 에칭 마스크의 두께 및 물질은 계속적인 플라즈마 에칭이 에칭 마스크의 개구들 사이 벽들을 제거하는 것(예를 들어, 측면 에칭에 의해)을 야기하도록 선택된다. 그렇게 함으로써 그러한 에칭은 에칭이 계속됨에 따라 기본적인 벽들(21)의 연직적으로 최외곽의 표면들을 노출시킬 것이고, 그렇게 함으로써 나란한 기판 개구들 사이에 있는 그 벽들을 에칭해간다. 비-수직적 측벽 표면(34)의 형성 시 또는 그 근사 시 효과적으로 중단하는 에칭을 야기하는 에칭 조건들 및 물질들이 선택될 수 있고, 계속되는 에칭은 벽들을 에칭하기 위한 별개의, 시간-공간적 제거 단계가 있을 필요 없이 그 자체로 에칭 마스크를 발생시킨다. 에칭 조건들, 및 아마도 화학 반응은 에칭의 연속적인 동작 초기에 발생하는 에칭 마스크의 임의의 제거보다 더 큰 에칭 마스크의 물질의 제거를 달성하기 위해 연속적인 에칭 동안 이후에 변경될 수 있다.
도 1 내지 도 3은 나란한 개구들(12-18) 중 각각의 바로 인접한 개구들이 서로에 관해 기판에서의 상이한 깊이를 갖는 예시적인 실시예를 도시한다. 특히, 개구들 중 각각의 바로 인접한 쌍(12/13, 13/14, 14/15, 15/16, 16/17, 17/18)에서, 각 개구는 각 쌍이 기판에서 상이한 깊이를 갖는다. 또한, 도 1 내지 도 3은 모든 나란한 개구들(12-18)이 서로에 관해 상이한 깊이들을 갖는 예시적인 실시예를 도시한다(즉, 개구들(12-18) 중 어떤 두 개의 개구도 기판(20) 내에서 동일한 깊이를 갖지 않는다). 대안적인 실시예에서, 예를 들어 도 7에서 대안적인 기판 조각(10a)에 의해 도시된 바와 같이, 바로 인접한 나란한 개구들 중 단지 일부가 서로에 관해 상이한 깊이들로 기판에서 형성된다. 적절한 경우 상기 설명된 실시예에서 같은 번호들이 사용되었고, 일부 구성 차이들은 접미사 "a"로 표시된다. 예를 들어, 기판 조각(10a)은 기판(20)에 관해 동일한 깊이의 각각의 개구들(12, 13, 14, 15, 16)을 가지고, 바로 인접한 기판 개구들(12/13, 13/14, 14/15, 15/16) 간 깊이들은 서로에 관해 상이하다. 도 8은 도 7의 벽들(21)(도시되지 않음)의 후속하는 제거를 도시하고, 그렇게 함으로써 벽들이 제거된 비-수직적 측벽 표면(34a)을 형성한다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
도 4 내지 도 6은 비-수직적 측벽 표면(34)이 도 5에 도시된 바와 같이 직선 수직적 단면을 따르는 그것의 길이의 적어도 과반(즉, 50% 초과)을 따르는 직선형이도록 형성되는 예시적인 실시예를 도시한다. 일 실시예에서 그리고 또한 도 5에 도시된 바와 같이, 비-수직적 측벽 표면(34)은 직선 수직적 단면에서 그것의 길이의 실질적으로 전부(즉, 95% 초과)를 따르는 직선형이다. 도 8은 보다 큰 개구(30a)의 비-수직적 측벽 표면(34a)이 그것의 길이의 과반을 따르는 직선형이 아니라, 예를 들어 도시된 상이한 각도의 섹션들(35)을 갖는 대안적인 실시예이다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
도 8은 또한 비-수직적 측벽 표면(34a)이 상이한 각도의 직선형 섹션들(35), 예를 들어 서로에 관해 실질적으로 동일한 각도에 있는 도시된 상향/하향 각도의 섹션들 및 도시된 수평 각도의 섹션들의 조합(예를 들어, 전체적으로 수직과 상이한 단지 두 개의 각도)을 가지도록 형성되는 예시적인 실시예를 도시한다. 도 9는 도 8의 것에 대안적인 실시예 기판 조각(10b)을 도시한다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 접미사 "b"로 표시된다. 도 9에서, 보다 큰 개구(30b)의 비-수직적 측벽 표면(34b)은 두 개보다 많은 상이한 각도의 섹션들(35b)을 가진다. 상기한 것은 도 7의 것들과 비슷한, 그리고 약간 상이한 적절한 깊이의 나란한 개구들로 형성될 수 있다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
따라서, 보다 큰 개구의 비-수직적 측벽 표면은 초기-형성된 나란한 개구들의 깊이들을 달라지게 함으로써 임의의 원하는 구성을 가질 수 있다. 추가 예로서, 비-수직적 측벽 표면은 직선 수직적 단면을 따르는 그것의 길이의 적어도 과반을 따라, 그리고 일 실시예에서 그것의 길이의 실질적으로 전부를 따라 만곡되게 형성될 수 있다. 예시적인 그러한 실시예들은 각각, 기판 조각들(10c 및 10d)에 대하여 도 10 및 도 11에 도시된다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 각각, 접미사 "c" 및 접미사 "d"로 표시된다. 기판 조각(10c)은 보다 큰 개구(30c)를 포함한다. 그것의 측벽(32c)은 비-수직적 오목한 측벽 표면(34c)을 포함한다. 기판 조각(10d)은 보다 큰 개구(30d)를 포함한다. 그것의 측벽(32d)은 비-수직적 볼록한 측벽 표면(34d)을 포함한다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
일 실시예에서, 비-수직적 측벽 표면은 예를 들어 도 12에서의 기판 조각(10e)에 대해 도시된 바와 같이, 적어도 하나의 직선형 섹션 및 적어도 하나의 만곡된 섹션의 조합을 가지도록 형성된다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 접미사 "e"로 표시된다. 보다 큰 개구(30e)는 직선형 섹션(39) 및 만곡된 섹션(37)을 갖는 비-수직적 측벽 표면(34e)을 갖는 측벽(32e)을 포함한다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
도 4 내지 도 6; 도 8; 도 9; 도 10; 도 11, 및 도 12의 상기 설명된 실시예들은 보다 큰 개구가 도시된 직선 수직적 단면에 비-수직적 측벽 표면(34, 34a, 34b, 34c, 34d, 또는 34e)에 측면 방향으로 대향하는 수직적 측벽 표면(41)을 포함하도록 형성되는 예들을 도시한다. 일 실시예에서, 보다 큰 개구는 비-수직적 측벽 표면에 측면 방향으로 대향하는 임의의 수직적 측벽 표면이 없도록, 그리고 일 실시예에서 임의의 수직적 표면이 없도록 형성될 수 있다. 예를 들어, 도 13은 대안적인 실시예 기판 조각(10f)을 도시한다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 접미사 "f"로 표시된다. 기판 조각(10f)은 비-수직적 측벽 표면에 측면 방향으로 대향하는 임의의 수직적 측벽 표면이 없고, 임의의 수직적 표면이 없는 보다 큰 개구(30f)를 가진다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
도 14 및 도 15는 각각, 또한 예시적인 그러한 대안적인 실시예 기판 조각(10g, 10h)을 도시한다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 각각, 접미사 "g" 및 "h"로 표시된다. 도 14에서, 기판 조각(10g)은 도시된 직선 수직적 단면에 "V"-형이 되도록 형성되는 보다 큰 개구(30g)를 가진다. 도 15에서, 기판 조각(10h)은 도시된 직선 수직적 단면에서 "W"-형이 되도록 형성되는 보다 큰 개구(30h)를 가진다. 다른 형상들이 사용될 수 있다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
일 실시예에서, 보다 큰 개구는 수직적이고 비-수직적 측벽 표면과 연결되는 연직적으로 최외곽의 측벽 표면을 포함하도록 형성된다. 그러한 예시적인 기판 조각(10j)이 도 16에 도시된다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 접미사 "j" 또는 상이한 숫자들로 표시된다. 보다 큰 개구(30j)는 수직적이고 비-수직적 측벽 표면(34j)과 연결되는 연직적으로 최외곽의 측벽 표면(50)을 갖는 측벽(32j)을 포함한다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
일 실시예에서, 모든 나란한 개구는 예를 들어 도 1의 탑-다운 뷰가 보이는 곳에 내재하는 바와 같이, 직선 수직적 단면에 직교하여 길이 방향으로 신장되도록 형성된다. 일 실시예에서, 나란한 기판 개구들 중 적어도 하나는 길이 방향으로 신장되지 않도록 형성된다. 상기한 것은 예를 들어 도 17에서 기판 조각(10k)에 대해 도시된다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 접미사 "k" 또는 상이한 숫자들로 표시된다. 기판 조각(10k)은 그 사이에 벽들(21)을 갖는 나란한 기판 개구들(61, 62, 63, 64, 65, 66, 67)을 가진다. 기판 개구(61)는 정사각형인 것으로 도시된 바와 같이 형성되고, 그렇게 함으로써 예를 들어 길이 방향으로 신장되는 개구들(62-67)(예를 들어, 직사각형)의 각각과 비교할 때 길이 방향으로 신장되지 않는다. 대안적으로, 개구들(62-67) 중 하나 이상은 사각형일 수 있다(도시되지 않음). 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
도 4 내지 도 6의 상기 예시적인 실시예는 제거된 측벽들(도 4 및 도 5)에 직교하여 측벽 표면을 통과하는 직선 수직적 단면에 직교하여 수평적 베이스 표면(29)(도 6)을 가지도록 형성되는 것으로 보다 큰 개구(30)를 도시한다. 일 실시예에서 그리고 도시된 바와 같이, 수평적 베이스 표면(29)은 언급된 직선 수직적 단면에 직교하여 보다 큰 개구의 실질적으로 전부(즉, 적어도 95%)를 따라 연장한다. 대안적으로, 보다 큰 개구는 예를 들어 기판 조각(10m)에 대하여 도 18에 도시된 바와 같이, 직선 수직적 단면에 직교하여 일부 비-수평적 베이스 표면을 가지도록 형성될 수 있다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 접미사 "m"으로 표시된다. 도 18은 그 위치에서 도 6의 것과 대응한다. 기판 조각(10m)의 보다 큰 개구(30m)는 언급된 직선 수직적 단면(예를 들어, 도 5의 단면도의 그것과 같은)에 직교하는 비-수평적 베이스 표면(29m)을 갖는 것으로 도시되고, 이는 언급된 직선 수직적 단면에 직교하여 보다 큰 개구의 실질적으로 전부를 따라 연장한다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
그러한 비-수평적 베이스 표면의 형성은 임의의 적절한 방식으로 달성될 수 있다. 하나의 그러한 실시예에서, 나란한 기판 개구들은 예를 들어 도 19 내지 도 21에서의 대안적인 실시예의 기판 조각(10s)에 대하여 도시된 바와 같이, 각각 다수의 상이한 최외곽의 개방 치수들을 가지도록 형성될 수 있다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 접미사 "s" 또는 상이한 숫자들로 표시된다. 기판 조각(10s)은 기판(20)에 형성되는 나란한 개구들(71, 72, 73, 74)을 가진다. 상기한 것은 각각 다수의 상이한 최외곽의 개방 치수들을 가지고, 예를 들어 그 각각은 탑-다운 뷰(도 19)에서 테이퍼된 측벽들을 갖는 것으로 도시된다.
도 22 내지 도 24를 참조하면, 측벽들(21)(도시되지 않음)은 벽들이 도시된 도 23의 직선 수직적 단면으로 제거되는 비-수직적 측벽 표면(34s)을 갖는 보다 큰 개구(30s)를 형성하기 위해 제거되었다. 도 24는 비-수평적인 보다 큰 개구(30s)의 베이스(29s)를 도시한다. 이것은 길이 방향의 타단보다 일단에서 더 넓은 도 19 내지 도 21에서의 개구들(71, 72, 73, 74)로부터 야기되고, 그렇게 함으로써 더 좁은 단부들에 비해 더 넓은 단부들에서 기판(20)에서 더 깊도록 보다 큰 개구(30s)를 형성할 수 있다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다.
상기 도시된 실시예들은 도시된 도면들에서 단지 단일의 보다 큰 개구를 도시한다. 수 백, 수 천, 또는 그 이상의 그러한 개구들이 형성될 것으로 예상될 수 있다. 또한, 그러한 더 그 개구들은 서로에 관해 평행 또는 그와 다르게 배향될 수 있고, 서로에 관해 임의의 간격을 가질 수 있다. 도 25는 그 안에 형성되는 밀접한 간격의 일련의 보다 큰 개구(30)를 갖는 대안적인 실시예의 기판 조각(10x)을 도시한다. 적절한 경우 상기 설명된 실시예들에서 같은 번호들이 사용되었고, 일부 구성 차이들은 접미사 "x"로 표시된다. 상기 설명된 바와 같은 임의의 다른 속성(들)이 채용될 수 있다. 그에 관계없이, 본 발명의 실시예들에 따라 형성되는 구조체들은 임의의 기존 또는 아직 개발중인 장치에서 사용될 수 있다. 예를 들어, 보다 큰 개구들은 광학 기기 또는 다른 도파관들로서 또는 강유전성 실리콘 액정 표시 장치(FLCOS; ferroelectric-liquid-crystal-on-silicon) 디바이스들에서 사용될 수 있다.
결론
일부 실시예들에서, 기판 개구를 형성하는 방법은 기판에 복수의 나란한 개구를 형성하는 단계를 포함한다. 바로 인접한 나란한 개구들 중 적어도 일부는 서로에 관해 상이한 깊이들로 기판에 형성된다. 벽들이 제거된 벽들에 직교하여 측벽 표면을 통과하는 적어도 하나의 직선 수직적 단면으로 제거된 비-수직적 측벽 표면을 갖는 보다 큰 개구를 형성하기 위해 나란한 기판 개구들 사이에 측면 방향으로 있는 벽들이 제거된다.
일부 실시예들에서, 기판 개구를 형성하는 방법은 기판 위에 에칭 마스크를 제공하는 단계를 포함한다. 에칭 마스크는 복수의 나란한 개구를 포함한다. 적어도 일부의 바로 인접한 나란한 개구는 서로에 관해 상이한 최소한의 폭들을 가진다. 복수의 나란한 개구는 에칭 마스크를 사용하여 기판 내로 플라즈마 에칭된다. 에칭 마스크에서 더 넓은 최소-폭 개구들을 통해 에칭되는 기판 개구들은 에칭 마스크에서 더 좁은 최소-폭 개구들을 통해 에칭되는 기판 개구들보다 기판 내로 더 깊게 에칭된다. 벽들이 제거된 벽들에 직교하여 측벽 표면을 통과하는 적어도 하나의 직선 수직적 단면으로 제거된 비-수직적 측벽 표면을 갖는 보다 큰 개구를 형성하기 위해 나란한 기판 개구들 사이에 측면 방향으로 있는 벽들이 제거된다.
법령을 준수하여, 본 출원에 개시된 청구 대상은 구조적이고 체계적인 피처들에 관해 거의 특정한 언어로 설명되었다. 그러나, 본 출원에 개시된 수단이 예시적인 실시예들을 포함하기 때문에, 청구항들이 도시되고 설명되는 특정한 피처들에 제한되지 않는다는 것이 이해되어야 한다. 따라서 청구항들은 문언적으로 전체 범위를 포괄해야 하고, 균등론에 따라 적절하게 해석되어야 한다.

Claims (10)

  1. 기판 개구를 형성하는 방법으로서:
    기판에 복수의 나란한 개구를 형성하는 단계로서, 바로 인접한 나란한 개구들은 그 사이에 벽을 가지며, 상기 바로 인접한 나란한 개구들 중 적어도 일부는 서로에 관해 상이한 깊이들로 상기 기판에 형성되는, 상기 개구를 형성하는 단계; 및
    벽들을 제거하는 단계로서, 상기 벽들의 모든 부분들을 제거하여, 상기 제거되는 벽들에 직교하여 비-수직적 측벽 표면을 통과하는 적어도 하나의 직선 수직적 단면에서 상기 벽들이 제거된 상기 비-수직적 측벽 표면을 갖는 보다 큰 개구를 형성하며, 상기 보다 큰 개구는, 상기 적어도 하나의 직선 수직적 단면에 직교하는 직선형 비-수평적 베이스 표면을 갖도록 형성되며, 상기 벽들을 그 사이에 가지며 다수의 상이한 최외곽의 개방 치수들을 각각 갖는 상기 기판 개구들은 각각 사다리꼴 형상이고, 또한 각각 사다리꼴 형상인 상기 기판 개구들은, 상기 적어도 하나의 직선 수직적 단면에 직교하여 상기 보다 큰 개구의 실질적으로 전부를 따라 연장하는 직선형 비-수평적 베이스 표면을 갖도록 상기 보다 큰 개구가 형성되는 것을 야기하는, 상기 벽들을 제거하는 단계를 포함하는, 방법.
  2. 기판 개구를 형성하는 방법으로서:
    기판에 복수의 나란한 개구를 형성하는 단계로서, 바로 인접한 나란한 개구들은 그 사이에 벽을 가지며, 상기 바로 인접한 나란한 개구들 중 적어도 일부는 서로에 관해 상이한 깊이들로 상기 기판에 형성되는, 상기 개구를 형성하는 단계; 및
    벽들을 제거하는 단계로서, 상기 벽들의 모든 부분들을 제거하여, 상기 제거되는 벽들에 직교하여 비-수직적 측벽 표면을 통과하는 적어도 하나의 직선 수직적 단면에서 상기 벽들이 제거된 상기 비-수직적 측벽 표면을 갖는 보다 큰 개구를 형성하는, 상기 벽들을 제거하는 단계를 포함하며,
    상기 개구를 형성하는 단계는 에칭을 포함하고 상기 벽들을 제거하는 단계는 에칭을 포함하며, 상기 개구를 형성하는 단계의 상기 에칭과 상기 벽들을 제거하는 단계의 상기 에칭은, 상기 개구를 형성하는 단계부터 상기 벽들을 제거하는 단계까지 단일의 연속적인 에칭 스텝을 포함하며, 상기 연속적인 에칭은:
    (a) 상기 연속적인 에칭의 시작부터 종료까지 동일한 에칭 화학 반응을 이용하는 것; 및
    (b) 상기 연속적인 에칭의 시작부터 종료까지 플라즈마 에칭하는 것
    중 적어도 하나인, 방법.
  3. 청구항 2에 있어서,
    상기 방법은 (a) 상기 연속적인 에칭의 시작부터 종료까지 동일한 에칭 화학 반응을 이용하는 것을 포함하는, 방법.
  4. 청구항 2에 있어서,
    상기 방법은 (b) 상기 연속적인 에칭의 시작부터 종료까지 플라즈마 에칭하는 것을 포함하는, 방법.
  5. 청구항 4에 있어서,
    상기 연속적인 에칭은 상기 연속적인 에칭의 시작부터 종료까지 동일한 에칭 화학 반응을 이용하는, 방법.
  6. 청구항 4에 있어서,
    상기 연속적인 에칭은 상기 연속적인 에칭의 시작과 종료 사이에서 상이한 에칭 화학 반응을 이용하는, 방법.
  7. 청구항 4에 있어서,
    상기 연속적인 에칭은 상기 연속적인 에칭의 시작부터 종료까지 동일한 에칭 조건을 이용하는, 방법.
  8. 청구항 4에 있어서,
    상기 연속적인 에칭은 상기 연속적인 에칭의 시작과 종료 사이에서 상이한 에칭 조건을 이용하는, 방법.
  9. 삭제
  10. 삭제
KR1020177014462A 2013-05-29 2014-04-24 기판 개구를 형성하는 방법들 KR101970419B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/904,933 2013-05-29
US13/904,933 US9005463B2 (en) 2013-05-29 2013-05-29 Methods of forming a substrate opening
PCT/US2014/035276 WO2014193569A1 (en) 2013-05-29 2014-04-24 Methods of forming a substrate opening

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157033918A Division KR20160003179A (ko) 2013-05-29 2014-04-24 기판 개구를 형성하는 방법들

Publications (2)

Publication Number Publication Date
KR20170063976A KR20170063976A (ko) 2017-06-08
KR101970419B1 true KR101970419B1 (ko) 2019-04-18

Family

ID=51985596

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177014462A KR101970419B1 (ko) 2013-05-29 2014-04-24 기판 개구를 형성하는 방법들
KR1020157033918A KR20160003179A (ko) 2013-05-29 2014-04-24 기판 개구를 형성하는 방법들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157033918A KR20160003179A (ko) 2013-05-29 2014-04-24 기판 개구를 형성하는 방법들

Country Status (8)

Country Link
US (2) US9005463B2 (ko)
EP (1) EP3005406A4 (ko)
JP (1) JP6259909B2 (ko)
KR (2) KR101970419B1 (ko)
CN (1) CN105229775B (ko)
SG (2) SG10201805849SA (ko)
TW (1) TWI569324B (ko)
WO (1) WO2014193569A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385132B2 (en) 2011-08-25 2016-07-05 Micron Technology, Inc. Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
US9005463B2 (en) 2013-05-29 2015-04-14 Micron Technology, Inc. Methods of forming a substrate opening
GB2583348A (en) * 2019-04-24 2020-10-28 Univ Southampton Photonic chip and method of manufacture
CN111427118A (zh) * 2020-03-25 2020-07-17 中山大学 一种应用于通讯波段的高效三维硫化物端面耦合器及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169011A (ja) 2000-12-05 2002-06-14 Minolta Co Ltd 回折光学素子および回折格子の表面形状の作製方法
JP2002350623A (ja) 2001-05-23 2002-12-04 Dainippon Printing Co Ltd 回折光学素子の製造方法
JP2003139915A (ja) 2001-10-31 2003-05-14 Seiko Epson Corp マイクロレンズ及びその製造方法並びに電気光学装置
US20030139014A1 (en) 2001-10-15 2003-07-24 Khalil Najafi Method of fabricating a device having a desired non-planar surface or profile and device produced thereby
JP2008112036A (ja) 2006-10-31 2008-05-15 Osaka Prefecture 微細構造体の製造方法
JP2009262258A (ja) 2008-04-23 2009-11-12 Seiko Epson Corp シリコン構造体の製造方法
JP2009269120A (ja) * 2008-05-07 2009-11-19 Seiko Epson Corp シリコン構造体の製造方法
US20100203711A1 (en) 2009-02-06 2010-08-12 Solexel, Inc. Trench Formation Method For Releasing A Thin-Film Substrate From A Reusable Semiconductor Template
WO2013102637A1 (fr) 2012-01-05 2013-07-11 Commissariat à l'énergie atomique et aux énergies alternatives Procede de gravure d'un motif complexe

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH682528A5 (fr) * 1990-03-16 1993-09-30 Westonbridge Int Ltd Procédé de réalisation par attaque chimique d'au moins une cavité dans un substrat et substrat obtenu par ce procédé.
US5328810A (en) 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
JPH0669605A (ja) 1992-08-21 1994-03-11 Oki Electric Ind Co Ltd 回折格子の形成方法
US5814547A (en) 1997-10-06 1998-09-29 Industrial Technology Research Institute Forming different depth trenches simultaneously by microloading effect
US7759113B2 (en) * 1999-04-30 2010-07-20 The General Hospital Corporation Fabrication of tissue lamina using microfabricated two-dimensional molds
US6190971B1 (en) 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
JP3442004B2 (ja) * 1999-07-30 2003-09-02 キヤノン株式会社 光学素子の製造方法
JP2001114592A (ja) 1999-10-13 2001-04-24 Sony Corp エピタキシャル成長方法及び成膜用ウエハ
JP2002189112A (ja) * 2000-12-22 2002-07-05 Canon Inc 回折光学素子の製造方法、回折光学素子の製造方法によって製造したことを特徴とする回折光学素子製造用金型、回折光学素子、および該回折光学素子を有する光学系、光学機器、露光装置、デバイス製造方法、デバイス
US6794268B2 (en) 2002-07-31 2004-09-21 Intel Corporation Fabricating deeper and shallower trenches in semiconductor structures
US7071043B2 (en) 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US6716709B1 (en) 2002-12-31 2004-04-06 Texas Instruments Incorporated Transistors formed with grid or island implantation masks to form reduced diffusion-depth regions without additional masks and process steps
US6887395B2 (en) * 2003-02-10 2005-05-03 Intel Corporation Method of forming sub-micron-size structures over a substrate
US6864152B1 (en) 2003-05-20 2005-03-08 Lsi Logic Corporation Fabrication of trenches with multiple depths on the same substrate
DE102004043233B4 (de) * 2003-09-10 2014-02-13 Denso Corporation Verfahren zum Herstellen eines beweglichen Abschnitts einer Halbleitervorrichtung
GB0404749D0 (en) 2004-03-03 2004-04-07 Koninkl Philips Electronics Nv Trench field effect transistor and method of making it
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7541632B2 (en) 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US20070054464A1 (en) 2005-09-08 2007-03-08 Chartered Semiconductor Manufacturing Ltd. Different STI depth for Ron improvement for LDMOS integration with submicron devices
JP2007165862A (ja) 2005-11-15 2007-06-28 Toshiba Corp 半導体装置の製造方法
US20080113483A1 (en) 2006-11-15 2008-05-15 Micron Technology, Inc. Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
US20080258206A1 (en) 2007-04-17 2008-10-23 Qimonda Ag Self-Aligned Gate Structure, Memory Cell Array, and Methods of Making the Same
US7985681B2 (en) 2007-06-22 2011-07-26 Micron Technology, Inc. Method for selectively forming symmetrical or asymmetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US8026170B2 (en) 2007-09-26 2011-09-27 Sandisk Technologies Inc. Method of forming a single-layer metal conductors with multiple thicknesses
KR100929302B1 (ko) 2007-12-26 2009-11-27 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
KR20100082170A (ko) 2009-01-08 2010-07-16 삼성전자주식회사 실리콘 산화막 패턴 및 소자 분리막 형성 방법
KR101077453B1 (ko) 2009-03-31 2011-10-26 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20100111798A (ko) 2009-04-08 2010-10-18 서울대학교산학협력단 워드라인 더블 패터닝 공정방법 및 이에 의하여 구현된 낸드 플래시 메모리 어레이
TWI396240B (zh) 2009-05-08 2013-05-11 Anpec Electronics Corp 製造功率半導體元件的方法
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
DE102010000888B4 (de) 2010-01-14 2019-03-28 Robert Bosch Gmbh Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement
US8039340B2 (en) 2010-03-09 2011-10-18 Micron Technology, Inc. Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate
JP5721422B2 (ja) * 2010-12-20 2015-05-20 キヤノン株式会社 面発光レーザ及びアレイ光源
JP5278632B2 (ja) 2011-03-14 2013-09-04 東レ株式会社 感光性導電ペーストおよび導電パターンの製造方法
US9005463B2 (en) 2013-05-29 2015-04-14 Micron Technology, Inc. Methods of forming a substrate opening

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169011A (ja) 2000-12-05 2002-06-14 Minolta Co Ltd 回折光学素子および回折格子の表面形状の作製方法
JP2002350623A (ja) 2001-05-23 2002-12-04 Dainippon Printing Co Ltd 回折光学素子の製造方法
US20030139014A1 (en) 2001-10-15 2003-07-24 Khalil Najafi Method of fabricating a device having a desired non-planar surface or profile and device produced thereby
JP2003139915A (ja) 2001-10-31 2003-05-14 Seiko Epson Corp マイクロレンズ及びその製造方法並びに電気光学装置
JP2008112036A (ja) 2006-10-31 2008-05-15 Osaka Prefecture 微細構造体の製造方法
JP2009262258A (ja) 2008-04-23 2009-11-12 Seiko Epson Corp シリコン構造体の製造方法
JP2009269120A (ja) * 2008-05-07 2009-11-19 Seiko Epson Corp シリコン構造体の製造方法
US20100203711A1 (en) 2009-02-06 2010-08-12 Solexel, Inc. Trench Formation Method For Releasing A Thin-Film Substrate From A Reusable Semiconductor Template
WO2013102637A1 (fr) 2012-01-05 2013-07-11 Commissariat à l'énergie atomique et aux énergies alternatives Procede de gravure d'un motif complexe

Also Published As

Publication number Publication date
US9005463B2 (en) 2015-04-14
SG10201805849SA (en) 2018-08-30
WO2014193569A1 (en) 2014-12-04
EP3005406A4 (en) 2017-01-11
US20140357086A1 (en) 2014-12-04
US20150214100A1 (en) 2015-07-30
TWI569324B (zh) 2017-02-01
JP6259909B2 (ja) 2018-01-10
SG11201508998PA (en) 2015-12-30
TW201511126A (zh) 2015-03-16
KR20160003179A (ko) 2016-01-08
CN105229775A (zh) 2016-01-06
JP2016521012A (ja) 2016-07-14
CN105229775B (zh) 2018-07-27
US9443756B2 (en) 2016-09-13
KR20170063976A (ko) 2017-06-08
EP3005406A1 (en) 2016-04-13

Similar Documents

Publication Publication Date Title
US10768526B2 (en) Method of forming patterns
US9269590B2 (en) Spacer formation
KR101633927B1 (ko) 피치 멀티플라이드된 구조들 사이의 간격을 선택적으로 변경하는 방법
US9214356B2 (en) Mechanisms for forming patterns
KR101970419B1 (ko) 기판 개구를 형성하는 방법들
KR20110011571A (ko) 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법
US11398386B2 (en) Plasma etch processes
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
CN102446703A (zh) 双重图形化方法
US8889558B2 (en) Methods of forming a pattern on a substrate
US9741580B2 (en) Substrate mask patterns, methods of forming a structure on a substrate, methods of forming a square lattice pattern from an oblique lattice pattern, and methods of forming a pattern on a substrate
US10957550B2 (en) Semiconductor structure and formation method thereof
KR100549204B1 (ko) 실리콘 이방성 식각 방법
KR20090089497A (ko) 반도체 소자의 미세패턴 제조 방법
CN111312587B (zh) 刻蚀方法、半导体器件及其制造方法
CN112735947A (zh) 半导体结构及其形成方法
CN107785252B (zh) 双重图形化的方法
CN106960816B (zh) 双重图形化的方法
KR20190082970A (ko) 유기 층 에칭시 수직 프로파일들을 생성하기 위한 방법
US20230245890A1 (en) Pitch Scaling in Microfabrication
KR100373363B1 (ko) 반도체소자의 콘택홀 형성방법
JP2013089827A (ja) 半導体装置の製造方法
KR20070000151A (ko) 낸드 플래쉬 메모리 소자의 제조방법
KR20060136121A (ko) 낸드 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)