JP2006216832A

JP2006216832A - 半導体装置の製造方法

Info

Publication number: JP2006216832A
Application number: JP2005028918A
Authority: JP
Inventors: Tomoaki Tojo; 友昭東條
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2005-02-04
Filing date: 2005-02-04
Publication date: 2006-08-17

Abstract

【課題】性能に優れた多数の半導体装置をウェハ単位で安価に一括製造しうる半導体装置の製造方法を提供する。
【解決手段】第１の犠牲層１２３と第１の接合層１２４を介して、第２の基板１２０上に複数のミラー部１３６を接合する。複数のミラー部１３６を備えた第２の基板１２０と受光部１１７と回路が形成された半導体素子を複数有する第１の基板１１０との相対的な位置を調整しつつ、ミラー部１３６と半導体素子との各一部同士を接合する。第２の基板１２０を除去した後、第１の基板１１０を複数の半導体装置に分断する。
【選択図】図２

Description

本発明は、光学素子と半導体素子を組み合わせた半導体装置に関するものであり、特に、光ディスクや光磁気ディスク等の光記録媒体に対し、情報の記録や読み出しを行う光ディスク装置に用いられる半導体装置の製造方法に関するものである。

従来、反射ミラーやプリズムなどの光学素子と、受光部などの半導体素子を組み合わせた半導体装置は、光を用いた電気機器の重要な部品となる。特にＣＤ（コンパクトディスク）、ＭＤ（ＭｉｎｉＤｉｓｃ）、ＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）などの光ディスク装置は、レーザ光を用いて光ディスク上の情報の読み出しや、情報の記録を行うため、半導体装置は重要な部品となる。

このような光学素子と半導体素子を組み合わせた半導体装置として、例えば、特許文献１や特許文献２のような半導体装置が開発されている。

図９は、特許文献１の半導体装置の構造を示す斜視図である。

図９に示す半導体装置５２０は、主面５２３側に受光部５２７が形成されたシリコン基板である半導体素子５２２と、所定の光を反射する斜面５２５を有する光学素子５２４で構成される。

この半導体装置５２０の主面５２３上に、サブマウント５３０を挟んで半導体レーザ５２８が搭載され、半導体レーザ５２８からのレーザ光５２９を斜面５２５で反射させるようにされる。

このように反射されたレーザ光５２９は、出射光として上方に送るようになっている。また、図示しない光ディスクからの反射光は受光部５２７で受光される。

一方でこのような光学素子を半導体素子上に形成する技術も特許文献２に開示されている。

図１０は、特許文献２の半導体装置６０１の構造を立体的に表した斜視図である。

半導体装置６０１は、主面６０３側に受光部６０７が設けられたシリコン基板である半導体素子６０２と、半導体素子６０２の主面６０３側に設けられた凹部６０４で構成される。凹部６０４の側面は鏡面の斜面６０５である。

このような半導体装置６０１の凹部６０４の底面に半導体レーザ６０８が配置される。

半導体レーザ６０８から出射されたレーザ光６０９は斜面６０５で反射され、出射光として上方に送るようになっている。

また、図示しない光ディスクからの反射光は受光部６０７で受光される。

この半導体装置６０１の製造工程においては、半導体基板６０２上に半導体プロセスを用いて受光部６０７および信号増幅素子を集積する。続いて、この半導体基板６０２の主面６０３に、異方性エッチングを用いて所定の深さの、側面が斜面である凹部６０４を形成する。次に、半導体装置６０１の凹部６０４の底面６０６上に半導体レーザ６０８を、例えば、半田等を利用して所定の位置に接着・配置する。
特開平０９―２１８３０４号公報特開２００２―１７６０３９号公報

しかしながら、図９，図１０に示す従来の半導体装置においては、以下のような不具合があった。

図９に示す半導体装置５２０の構造では、個々の半導体素子５２２に対して、個々にマイクロミラー５２４を、接着剤等を利用して実装する必要がある。その場合、マイクロミラー５２４の実装コストが高くなり、その結果、半導体装置５２０の製造コストが高くなる。

一方で、図１０に示す半導体装置６０１においては、複数の半導体素子６０２が形成された半導体ウェハにエッチングにより複数の凹部６０４を形成することが必要である。ただし、このような構造の場合、例えば、レーザ光６０９を垂直に反射させるためには、斜面６０５の角度を４５°に形成する必要がある。この場合、半導体素子を作製する基板として、（１００）面から[１１１]方向に概ね９．７°傾斜した主面を有するシリコン基板を用いて、エッチング液として水酸化カリウム（ＫＯＨ）溶液を用いることが考えられる。

しかしながら、受光部６０７、および信号増幅素子をこの基板上に作製するためには、特殊なシリコン基板に対応したプロセスが必要であり、この特殊なシリコン基板により、受光部６０７は信号増幅素子の性能が制限される。また、水酸化カリウム（ＫＯＨ）溶液で、シリコン基板の一部をエッチングするためには、ＳｉＮなどの膜をエッチングマスクとして受光部６０７に形成する必要がある。

このように、この構成においては、半導体装置６０１を作製するためのプロセスが制限される。

さらにはこの半導体装置６０１に半導体レーザ６０８を配置し、レーザ光を所定に位置で反射させるようにするためには、半導体レーザ６０８が配置される凹部６０４の底面６０６の位置・平坦性や、レーザ光６０９が反射される斜面６０５の位置を高精度に作製しなければならない。しかしながら、凹部６０４の底面６０６や斜面６０５の位置を確定する異方性エッチングの深さ方向の制御および底面の平坦性の制御は難しく、半導体装置６０１の製造歩留まりを悪化させる要因となっていた。

したがって、本発明の目的は、性能に優れた多数の半導体装置をウェハ単位で安価に一括製造しうる半導体装置の製造方法を提供することである。

上記課題を解決するために本発明の請求項１記載の半導体装置の製造方法は、半導体素子上に光学素子を搭載した半導体装置の製造方法であって、前記半導体素子を複数有する第１の基板を準備する工程（ａ）と、前記半導体素子に対応して、前記光学素子が複数接合された第２の基板を準備する工程（ｂ）と、前記第１の基板と前記第２の基板を対応させ、前記光学素子と前記半導体素子の各一部を接合する工程（ｃ）と、前記第２の基板を除去する工程（ｄ）と、前記第１の基板を分断する工程（ｅ）とを含み、前記工程（ｂ）において、複数の前記光学素子を、第１の犠牲層と第１の接合層を介して、前記第２の基板に接合する。

請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記第１の犠牲層と第１の接合層を介して、前記第２の基板に接合された複数の光学素子を、前記第１の基板に接合した後、前記工程（ｄ）において、第１の犠牲層を除去することにより、前記第２の基板を除去する。

請求項３記載の半導体装置の製造方法は、半導体素子上に光学素子を搭載した半導体装置の製造方法であって、前記半導体素子を複数有する第１の基板を準備する工程（ａ）と、前記半導体素子に対応して、前記光学素子が複数接合された第２の基板を準備する工程（ｂ）と、前記第１の基板と前記第２の基板を対応させ、前記光学素子と前記半導体素子の各一部を接合する工程（ｃ）と、前記第２の基板を除去する工程（ｄ）と、前記第１の基板を分断する工程（ｅ）とを含み、前記工程（ｂ）において、前記光学素子の基材となる第３の基板を、前記第３の基板を保持する第４の基板に、第２の犠牲層と第２の接合層を介して接合した後、前記第３の基板から光学素子を形成する。

請求項４記載の半導体装置の製造方法は、請求項３記載の半導体装置の製造方法において、前記第４の基板に接合された複数の光学素子を、第１の犠牲層と第１の接合層を介して、第２の基板に接合した後、前記第２の犠牲層を除去することにより、第４の基板を除去する。

請求項５記載の半導体装置の製造方法は、請求項１，２または４記載の半導体装置の製造方法において、前記第１の犠牲層として、ＰＭＧＩ（Polymethylglutarimide）樹脂を含む薄膜を用いる。

請求項６記載の半導体装置の製造方法は、請求項１，２，４または５記載の半導体装置の製造方法において、レジスト剥離液と有機溶媒のどちらか一方あるいは両方を用いて前記第１の犠牲層を除去する。

請求項７記載の半導体装置の製造方法は、請求項３または４記載の半導体装置の製造方法において、前記第２の犠牲層として、少なくともゲルマニウム膜を含む薄膜を用いる。

請求項８記載の半導体装置の製造方法は、請求項３，４または７記載の半導体装置の製造方法において、過酸化水素水を含む溶液を用いて前記第２の犠牲層を除去する。

請求項９記載の半導体装置の製造方法は、請求項１，２，３，４，５，６，７または８記載の半導体装置の製造方法において、前記光学素子がミラーであり、前記半導体素子が受光部である。

請求項１０記載の半導体装置の製造方法は、請求項９記載の半導体装置の製造方法において、前記第３の基板としてシリコン基板を用い、前記シリコン基板から光学素子を形成する際に、水酸化カリウム溶液、あるいはＴＭＡＨ溶液によるエッチングを利用する。

請求項１１記載の半導体装置の製造方法は、請求項３，４，７，８，９または１０記載の半導体装置の製造方法において、前記第４の基板を除去する工程の前に、前記第４の基板に表裏を貫通する溝を形成する。

請求項１２記載の半導体装置の製造方法は、請求項１，２，３，４，５，６，７，８，９，１０または１１記載の半導体装置の製造方法において、前記第１の基板を分断する工程（ｅ）の前に、複数の前記光学素子に対応する半導体レーザを前記第１の基板の表面上に実装する。

請求項１３記載の半導体装置の製造方法は、請求項３，４，７，８，９または１０記載の半導体装置の製造方法において、前記第４の基板として、基板の表裏を貫通する複数の開口を有する基板を利用する。

本発明の請求項１記載の半導体装置の製造方法によれば、半導体素子を複数有する第１の基板を準備する工程（ａ）と、半導体素子に対応して、光学素子が複数接合された第２の基板を準備する工程（ｂ）と、第１の基板と第２の基板を対応させ、光学素子と半導体素子の各一部を接合する工程（ｃ）と、第２の基板を除去する工程（ｄ）と、第１の基板を分断する工程（ｅ）とを含み、工程（ｂ）において、複数の光学素子を、第１の犠牲層と第１の接合層を介して、第２の基板に接合するので、光学素子をウェハ単位で一括に半導体素子に実装した後、容易に不要部である第２の基板を除去することが可能になる。そのため、性能に優れた多数の半導体装置をウェハ単位で一括して安価に製造することが可能になる。

請求項２では、第１の犠牲層と第１の接合層を介して、第２の基板に接合された複数の光学素子を、第１の基板に接合した後、工程（ｄ）において、第１の犠牲層を除去することにより、第２の基板を除去するので、第２の基板を除去する工程が容易になる。

本発明の請求項３記載の半導体装置の製造方法によれば、半導体素子を複数有する第１の基板を準備する工程（ａ）と、半導体素子に対応して、光学素子が複数接合された第２の基板を準備する工程（ｂ）と、第１の基板と第２の基板を対応させ、光学素子と半導体素子の各一部を接合する工程（ｃ）と、第２の基板を除去する工程（ｄ）と、第１の基板を分断する工程（ｅ）とを含み、工程（ｂ）において、光学素子の基材となる第３の基板を、第３の基板を保持する第４の基板に、第２の犠牲層と第２の接合層を介して接合した後、第３の基板から光学素子を形成するので、容易にウェハ単位で複数の光学素子を作製することができる。

請求項４では、第４の基板に接合された複数の光学素子を、第１の犠牲層と第１の接合層を介して、第２の基板に接合した後、前記第２の犠牲層を除去することにより、第４の基板を除去するので、ウェハ単位で作製した複数の光学素子を、複数の半導体装置が形成される第１の基板に一括実装できるようにウェハ単位で保持することが可能になる。

請求項５では、第１の犠牲層として、ＰＭＧＩ（Polymethylglutarimide）樹脂を含む薄膜を用いるので、複数の光学素子を一括で、複数の半導体素子に接合する際に、加熱した場合にも犠牲層が変質することなく、容易に不要部を除去することが可能になる。

請求項６では、レジスト剥離液と有機溶媒のどちらか一方あるいは両方を用いて第１の犠牲層を除去するので、複数の光学素子を一括で、複数の半導体素子に接合した後、容易に不要部を除去することが可能になる。

請求項７では、第２の犠牲層として、少なくともゲルマニウム膜を含む薄膜を用いるので、過酸化水素を含む溶液に可溶な犠牲層が形成でき、容易に複数の光学素子を一括で作製することが可能になる。

請求項８では、過酸化水素水を含む溶液を用いて前記第２の犠牲層を除去するので、複数の光学素子を一括で作製することが可能になる。

請求項９では、光学素子がミラーであり、半導体素子が受光部であるので、容易に光を用いた電気機器の重要部品となる複数の半導体装置を作製することが可能になる。

請求項１０では、第３の基板としてシリコン基板を用い、シリコン基板から光学素子を形成する際に、水酸化カリウム溶液、あるいはＴＭＡＨ溶液によるエッチングを利用するので、容易にミラーを作製することが可能になる。

請求項１１では、第４の基板を除去する工程の前に、第４の基板に表裏を貫通する溝を形成するので、第２の犠牲層を除去する際の溶液の液周りを改善し、容易に不要部を除去することが可能になる。

請求項１２では、第１の基板を分断する工程（ｅ）の前に、複数の光学素子に対応する半導体レーザを第１の基板の表面上に実装するので、半導体レーザを基板表面側に備えた半導体装置を作製することができる。

請求項１３では、第４の基板として、基板の表裏を貫通する複数の開口を有する基板を利用するので、第２の犠牲層を除去する際の溶液の液周りを改善し、容易に不要部を除去することが可能になる。

本発明の第１の実施形態を図１〜図４に基づいて説明する。図１（ａ）〜図２（ｆ）は、本発明の第１の実施形態における半導体装置の製造工程を示す断面図である。また、図３は、本発明の第１の実施形態における製造工程により作製した半導体装置の斜視図である。以下、図１（ａ）〜図２（ｆ）を参照しながら、第１の実施形態における半導体装置の製造方法について説明する。

この半導体装置の製造方法は、半導体素子を複数有する第１の基板１１０を準備する工程（ａ）と、半導体素子に対応して、光学素子が複数接合された第２の基板１２０を準備する工程（ｂ）と、第１の基板１１０と第２の基板１２０を対応させ、光学素子と半導体素子の各一部を接合する工程（ｃ）と、第２の基板１２０を除去する工程（ｄ）と、第１の基板１１０を分断する工程（ｅ）とを含む。また、工程（ｂ）において、複数の光学素子を、第１の犠牲層１２３と第１の接合層１２４を介して、第２の基板１２０に接合する。

この場合、まず、図１（ａ）に示す工程において、第３の基板１３０を例えば１２００℃程度の温度で酸化することにより、第３の基板１３０の表面上に厚み０．５〜２μｍの酸化膜１３１（ＳｉＯ_２膜）を形成する。このとき、第３の基板１３０の裏面側にも同厚の酸化膜１３２（ＳｉＯ_２膜）が形成される。第３の基板１３０は、例えば、厚みが３００μｍのφ６インチの基板のシリコンウェハであり、その表面１３３は（１００）面から［１１１］方向に概ね９．７°傾斜した面で構成されている。本実施形態及び後述する各実施形態においては、見やすくするために、３つの半導体装置形成領域しか図示されていないが、ウェハには多数の半導体装置形成領域が設けられている。

次に、図１（ｂ）に示す工程で、第３の基板１３０の裏面に形成した酸化膜１３２上に第２の犠牲層１３４（例えば、チタン膜(１００ｎｍ）、ゲルマニウム膜（４００ｎｍ）、チタン膜（１００ｎｍ）の積層薄膜)を形成し、続いて、第２の接合層１３５（例えば、厚み２μｍのＢＣＢ（ベンゾシクロブテン）樹脂膜）を形成する。

次に、図１（ｃ）に示す工程で、第３の基板１３０の裏面と第４の基板１４０の表面を、加熱加圧することにより、第２の犠牲層１３４と第２の接合層１３５を介して、貼り合せる。

次に、図１（ｄ）に示す工程で、酸化膜１３１の一部を、フォトリソグラフィー等を用いてパターニングしたレジストで覆い、例えば弗酸系のエッチング液によりエッチングすることにより、酸化膜１３１のうち第２の基板１２０と接合する領域以外の領域を除去する。このとき、第３の基板１３０の傾き方向に垂直な方向である［０１−１］方向にその一辺を有するレジストパターンを形成し、このレジストパターンを用いて酸化膜１３１をパターニングする。

次に、図１（ｅ）に示す工程で、酸化膜１３１をエッチングマスクとして用い、第３の基板１３０の表面１３３から、例えばＫＯＨ（水酸化カリウム）溶液あるいはＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液により、基板１３０の裏面まで異方性エッチングし、ミラー部１３６を形成する。続いて、酸化膜１３１と、酸化膜１３２のミラー部１３６の第４の基板１４０との接合部を除いた領域の酸化膜および第２の犠牲層１３４表面のチタン膜を、例えば弗酸系のエッチング液によりエッチングすることにより除去する。

次に、図１（ｆ）に示す工程で、第２の基板１２０の裏面１２２上に、第１の犠牲層１２３となる薄膜（例えば、厚み２μｍのＰＭＧＩレジスト）を形成し、続いて、ミラー部１３６の上面１３７に対応した領域に、上面１３７よりも小さな領域の第１の接合層１２４（例えば、厚み２μｍのＢＣＢ樹脂膜）を形成する。第２の基板１２０には、例えば厚みが５００μｍの透明なガラス基板を利用する。

次に、図１（ｇ）に示す工程で、ガラス基板１２０の表面１２１から、接合層１２４とミラー部１３６の上面１３７とを位置合わせして、加熱加圧処理し接合する。

次に、図２（ａ）に示す工程で、例えば過酸化水素水により、第２の犠牲層１３４をエッチングして、第４の基板１４０を剥離する。

次に、図２（ｂ）に示す工程で、表面１１１に受光部１１７と回路を形成した第１の基板１１０の表面１１１上に、ミラー部１３６の底面に対応した領域に、第３の接合層１１３（例えば、厚み２μｍのＢＣＢ樹脂膜）を形成する。

次に、図２（ｃ）に示す工程で、ミラー部１３６の一部と、基板１１０の一部を、透明基板１２０の表面１２１から通して観察し位置合わせして、ミラー部１３６の底面と第３の接合層１１３を、酸化膜１３２を介して、加熱加圧処理により貼り合せる。

次に、図２（ｄ）に示す工程で、レジスト剥離液（例えば、リムーバ１１６５）により、第１の犠牲層１２３を溶解して、第２の基板１２０を剥離する。

次に、図２（ｅ）に示す工程で、開口を有する遮蔽マスク１８０を用いた蒸着法（例えばスパッタ蒸着法）により、ミラー部の斜面１３８に反射膜１８１を形成する。このとき反射膜１８１には、波長７８０ｎｍや６６０ｎｍのレーザ光に対しては、例えば、厚さ５０ｎｍのＴｉ膜と、厚さ３００ｎｍのＡｕ膜とを積層した膜を用い、波長４０５ｎｍのレーザ光に対しては、例えば厚さ３００ｎｍのＡｌ膜と、厚さ１００ｎｍのＭｇＦ_２膜とを積層した膜を用いる。

次に、図２（ｆ）に示す工程で、例えばダイシングソー等の切断機１７０を用いて第１の基板１１０をダイシングラインに沿って切断することにより、第１の基板１１０を個々の半導体装置１１９に分離させる。

以上の製造工程により、図３に示す半導体装置が作製される。

本実施形態の半導体装置の製造方法によれば、レーザ光の反射面または反射面の下地面となる斜面１３８を有する光学素子であるミラー部１３６を支持する第２の基板１２０と、受光部１１７と回路が形成された第１の基板１１０とをいずれもウェハのままで接合することにより、図１５に示す従来の半導体装置のような，凹部形成時の異方性エッチング条件の制御は不要であるので、斜面１３８の製造歩留まりが向上する。また、斜面１３８は第３の基板１３０に、受光部や信号増幅素子の形成は第１の基板１１０に、個別に形成することができるので、全体として半導体装置の製造歩留まりの向上を図ることが可能となる。

また、第２の基板１２０に支持された多数のミラー部１３６を、第１の基板１１０に一括に接合することが可能となるので、実装コストを低減することができる。さらに、受光部や回路の製造に利用される第１の基板１１０の材料は自由に選択することができるため、高性能な半導体装置の製造が可能になる。

また、第１の犠牲層１２３として、ＰＭＧＩ樹脂を含む薄膜を用いるので、複数の光学素子を一括で、複数の半導体素子に接合する際に、加熱した場合にも犠牲層が変質することなく、容易に不要部を除去することが可能になる。また、第２の犠牲層１３４として、少なくともゲルマニウム膜を含む薄膜を用いるので、過酸化水素を含む溶液に可溶となる犠牲層が形成でき、容易に複数の光学素子を一括で作製することが可能になる。

さらに、この方法により作製された半導体装置上に、半導体レーザ１５０をサブマウント１５１を介して実装すると、図４に示す斜視図のような、半導体レーザを備えた半導体装置の製造が可能になる。

なお、第１の実施形態では、第３の基板１３０として、シリコン基板を利用したが、他の半導体材料からなる基板を用いても、同じ効果を得ることは可能である。

なお、図１（ａ）に示す工程における酸化膜１３１の形成方法として、熱酸化法に代えて、水蒸気酸化法やスパッタ法やＣＶＤ法等の薄膜形成方法を用いた場合にも同じ効果が得られる。

なお、図１（ｂ）、（ｃ）に示す工程において、第２の接合層１３５を第３の基板１３０上の第２の犠牲層１３４上に形成したが、第４の基板１４０上に第２の接合層１３５を形成しても、本実施形態と基本的には同じ効果を発揮しうる構造を得ることができる。

本発明の第２の実施形態を図５に基づいて説明する。図５（ａ）〜（ｃ）は、本発明の第２の実施形態における半導体装置の製造工程の一部を示す断面図である。

本実施形態は、第１の実施形態の変形例であり、図１(ｇ)〜図２（ａ）の工程間に図５（ｂ）の工程を含む。なお、第２の実施の形態では、請求項１１に記載の方法を説明する。以下、図５の工程を参照しながら、第２の実施形態における半導体装置の製造方法について説明する。

まず、第１の実施形態の図１（ａ）〜（ｆ）と同様の製造方法を経て、図５（ａ）（図１（ｇ））に示す工程において、ガラス基板である第２の基板１２０の表面１２１から、接合層１２４とミラー部１３６の上面１３７とを位置合わせして、加熱加圧処理し接合する。

次に、図５（ｂ）に示す工程で、第４の基板１４０のミラー部１３６と接合していない領域に、例えばダイシングソーにより貫通溝１４１を形成する。

次に、図５（ｃ）（図２（ａ））に示す工程で、例えば過酸化水素水により、第１の犠牲層１３４をエッチングして、第４の基板１４０を剥離する。

この工程以降は、第１の実施形態の図２（ｂ）〜（ｆ）と同様の製造方法を用いることにより、図３に示す半導体装置が作製される。

本実施形態の半導体レーザの製造方法によれば、第４の基板１４０を除去する工程の前に、第４の基板１４０に表裏を貫通する溝１４１を形成するので、第２の犠牲層１３４を除去する際の溶液の液周りを改善し、容易に不要部を除去することが可能になる。これにより、性能に優れた多数の半導体装置をウェハ単位で一括して安価に製造することが可能になる。

本発明の第３の実施形態を図６に基づいて説明する。図６（ａ）〜（ｃ）は、本発明の第３の実施形態における半導体装置の製造工程の一部を示す断面図である。

本実施形態は、第１の実施形態の変形例であり、図２（ｅ）の工程の後に、図６の工程を行うもので、予め半導体レーザを実装し分割する。以下、図６の工程を参照しながら、第３の実施形態における半導体装置の製造方法について説明する。

まず、第１の実施形態の図１（ａ）〜図２（ｄ）と同様の製造方法を経て、図６（ａ）（図２（ｅ））に示す工程で、ミラー部の斜面１３８に反射膜１８１を形成する。

次に、図６（ｂ）に示す工程で、半導体レーザ１５０を、サブマウント１５１を介して第１の基板１１０の表面１１１上に実装する。

次に、図６（ｃ）に示す工程で、例えばダイシングソー等の切断機１７０を用いて第１の基板１１０をダイシングラインに沿って切断することにより、第１の基板１１０を個々の半導体装置に分離させる。

以上の製造工程により、半導体レーザを基板主面側に備えた図４に示す半導体装置が作製される。

本実施形態の半導体レーザの製造方法によれば、性能に優れた多数の半導体装置をウェハ単位で一括して安価に製造することが可能になる。

本発明の第４の実施形態を図７および図８に基づいて説明する。図７（ａ）〜図８（ｆ）は、本発明の第４の実施形態における半導体装置の製造工程を示す断面図である。以下、図７（ａ）〜図８（ｆ）を参照しながら、第４の実施形態における半導体装置の製造方法について説明する。

まず、図７（ａ）に示す工程において、第３の基板２３０を例えば１２００℃程度の温度で酸化することにより、第３の基板２３０の表面上に厚み０．５〜２μｍの酸化膜２３１（ＳｉＯ_２膜）を形成する。このとき、第３の基板２３０の裏面側にも同厚の酸化膜２３２（ＳｉＯ_２膜）が形成される。第３の基板２３０は、例えば、厚みが３００μｍのφ６インチの基板のシリコンウェハであり、その表面２３３は（１００）面から［１１１］方向に概ね９．７°傾斜した面で構成されている。本実施形態及び後述する各実施形態においては、見やすくするために、３つの半導体装置形成領域しか図示されていないが、ウェハには多数の半導体装置形成領域が設けられている。

次に、図７（ｂ）に示す工程で、第３の基板２３０の裏面に形成した酸化膜２３２上に第２の犠牲層２３４（例えば、厚み１μｍのゲルマニウム薄膜）を形成し、続いて、第２の接合層２３５（例えば、厚み２μｍのＢＣＢ（ベンゾシクロブテン）樹脂膜）を第４の基板２４０の貫通開口２４１に対応する部分以外の領域にパターニング形成する。

次に、図７（ｃ）に示す工程で、第３の基板の裏面と第４の基板２４０の表面を、加熱加圧することにより、第２の犠牲層２３４と第２の接合層２３５を介して、貼り合せる。ここで第４の基板２４０は、例えば、厚みが３００μｍのφ６インチの基板のガラス基板であり、基板には例えばφ０．３ｍｍの複数の貫通開口２４１をあらかじめ形成したものを利用する。

次に、図７（ｄ）に示す工程で、酸化膜２３１の一部をフォトリソグラフィー等を用いてパターニングしたレジストで覆い、例えば弗酸系のエッチング液によりエッチングすることにより、酸化膜２３１のうち第２の基板２２０と接合する領域以外の領域を除去する。このとき、第３の基板２３０の傾き方向に垂直な方向である［０１−１］方向にその一辺を有するレジストパターンを形成し、このレジストパターンを用いて酸化膜２３１をパターニングしエッチングマスクを形成する。

次に、図７（ｅ）に示す工程で、酸化膜２３１をエッチングマスクとして用い、第３の基板２３０の表面２３３から、例えばＫＯＨ（水酸化カリウム）溶液あるいはＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液により、第３の基板２３０の裏面まで異方性エッチングし、斜面２３８を有するミラー部２３６を形成する。続いて、酸化膜２３１と、酸化膜２３２のミラー部２３６の第４の基板２４０との接合部を除いた領域の酸化膜を、例えば弗酸系のエッチング液によりエッチングすることにより除去する。

次に、図７（ｆ）に示す工程で、開口を有する遮蔽マスク２８０を用いた蒸着法（例えばスパッタ蒸着法）により、ミラー部２３６の斜面２３８に反射膜２８１を形成する。このとき反射膜２８１には、波長７８０ｎｍや６６０ｎｍのレーザ光に対しては、例えば、厚さ５０ｎｍのＣｒ膜と、厚さ５０ｎｍのＰｔ膜と、厚さ３００ｎｍのＡｕ膜とを積層した膜を用い、波長４０５ｎｍのレーザ光に対しては、例えば厚さ３００ｎｍのＡｌ膜と、厚さ１００ｎｍのＭｇＦ_２膜とを積層した膜を用いる。

次に、図７（ｇ）に示す工程で、第２の基板の裏面２２２上に、第１の犠牲層２２３を（例えば、厚み２μｍのシリコン酸化膜をＰ−ＣＶＤ法により）形成し、続いて、ミラー部２３６の上面２３７に対応した領域に、これよりも小さな領域の第１の接合層２２４（例えば、厚み２μｍのＢＣＢ樹脂膜）を形成する。第２の基板２２０には、例えば厚みが３００μｍでφ６インチの透明なサファイア基板を利用する。

次に、図７（ｈ）に示す工程で、第２の基板２２０の表面２２１から、第１の接合層２２４とミラー部２３６の上面２３７とを位置合わせして、加熱加圧処理し接合する。

次に、図８（ａ）に示す工程で、例えば過酸化水素水により、第２の犠牲層２３４をエッチングして、第４の基板２４０を剥離する。

次に、図８（ｂ）に示す工程で、表面２１１に受光部と回路を形成した第１の基板２１０の表面２１１上で、ミラー部２３６の底面に対応した領域に、第３の接合層２１３（例えば、厚み２μｍのＢＣＢ樹脂膜）を形成する。第１の基板２１０には、厚み３００μｍでφ６インチの例えば、シリコンウェハを利用する。

次に、図８（ｃ）に示す工程で、ミラー部２３６の一部と、基板２１０の一部を、第２の基板２２０の表面２２１から通して観察し位置合わせして、ミラー部２３６の底面と第３の接合層２１３を、酸化膜２３２を介して、加熱加圧処理により貼り合せる。

次に、図８（ｄ）に示す工程で、例えば弗酸系のエッチング溶液を用いて、第１の犠牲層２２３をエッチングすることで、第２の基板２２０を剥離する。

次に、図８（ｅ）に示す工程で、例えばダイシングソー等の切断機２７０を用いて第１の基板２１０をダイシングラインに沿って切断することにより、第１の基板２１０を個々の半導体装置に分離させる。

本実施形態の半導体装置の製造方法によれば、レーザ光の反射面または反射面の下地面となる斜面２３８を有するミラー２３６を支持した第２の基板２２０と、受光部と回路が形成された第１の基板２１０とをいずれもウェハのままで接合することにより、図１０に示す従来の半導体装置のような，凹部形成時の異方性エッチング条件の制御は不要であるので、斜面２３８の製造歩留まりが向上する。また、斜面２３８は第３の基板２３０に、受光部や信号増幅素子の形成は第１の基板２２０に、個別に形成することができるので、全体として半導体装置の製造歩留まりの向上を図ることが可能となる。

また、第２の基板２２０に支持された多数のミラー部２３６を、第１の基板２１０に一括に接合することが可能となるので、実装コストを低減することができる。さらに、受光部や回路の製造に利用される第１の基板２１０の材料は自由に選択することができるため、高性能な半導体装置の製造が可能になる。

また、第４の基板２４０として、基板の表裏を貫通する複数の開口２４１を有する基板を利用するので、第２の犠牲層２３４を除去する際の溶液の液周りを改善し、容易に不要部を除去することが可能になる。

なお、第４の実施形態では、第３の基板２３０として、シリコンウェハを利用したが、他の半導体材料からなる基板を用いても、同じ効果を得ることは可能である。

なお、第４の実施形態では、第１の犠牲層２２３として、シリコン酸化膜を利用し、第２の基板として、サファイア基板を利用し、第１の犠牲層２２３を除去する際に、弗酸系のエッチング液を利用したが、それぞれ、第１の犠牲層２２３として、ＰＭＧＩ樹脂膜、第２の基板として、ガラス基板、第１の犠牲層２２３の溶解液として、レジスト剥離液を利用しても、同じ効果を得ることは可能である。

なお、第４の実施形態では、第３の基板２３０裏面に第２の犠牲層２３４を全面に形成しているが、第２の接合層２３５と同様に、第４の基板２４０の開口２４１に対応する部分以外の領域にパターニング形成しても、同じ効果を得ることは可能である。

なお、第４の実施形態では、第３の基板２３０裏面に第２の接合層２３５を、第４の基板２４０の開口２４１に対応する部分以外の領域にパターニング形成しているが、第３の基板２３０裏面に第２の接合層２３５を全面に形成し、図７（ｂ）〜（ｈ）までの工程を行った後、図８（ａ）に示す工程で、例えば過酸化水素水により第２の犠牲層２３４をエッチングする前に、第４の基板２４０の開口２４１上面に形成された第２の犠牲層２３４と第２の接合層２３５を除去することで、同じ効果を得ることが可能である。

本発明の半導体装置の製造方法は、光ピックアップの個別部品が集積された半導体装置の製造方法としてだけでなく、光学素子と半導体素子を組み合わせた半導体装置をウェハ単位で一括に製造する方法としても有用である。例えば，バーコードリーダ用の光集積装置の製造方法としても利用できる。

（ａ）〜（ｇ）は、それぞれ順に、本発明の第１の実施形態における半導体装置の製造工程の一部を示す断面図である。（ａ）〜（ｆ）は、それぞれ順に、本発明の第１の実施形態における半導体装置の製造工程の一部を示す断面図である。は、本発明の第１の実施形態における製造方法により作製された半導体装置の斜視図である。は、本発明の第１の実施形態における製造方法により作製された半導体装置に半導体レーザを実装した半導体装置の斜視図である。（ａ）〜（ｃ）は、本発明の第２の実施形態における半導体装置の製造工程の一部を示す断面図である。（ａ）〜（ｃ）は、本発明の第３の実施形態における半導体装置の製造工程の一部を示す断面図である。（ａ）〜（ｈ）は、それぞれ順に、本発明の第４の実施形態における半導体装置の製造工程の一部を示す断面図である。（ａ）〜（ｅ）は、それぞれ順に、本発明の第４の実施形態における半導体装置の製造工程の一部を示す断面図である。従来例の半導体装置の構造を示す斜視図である。別の従来例の半導体装置の構造を示す斜視図である。

符号の説明

１１０，２１０第１の基板
１１１，２１１基板表面
１１３，２１３第３の接合層
１１９半導体装置
１１７受光部
１２０，２２０第２の基板
１２１，２２１基板表面
１２２，２２２基板裏面
１２３，２２３第２の犠牲層
１２４，２２４第２の接合層
１３０，２３０第３の基板
１３１，２３１酸化膜
１３２，２３２酸化膜
１３３，２３３基板表面
１３４，２３４第２の犠牲層
１３５，２３５第２の接合層
１３６，２３６ミラー部
１３７，２３７上面
１３８，２３８斜面
１４０，２４０第４の基板
１５０，２５０半導体レーザ
１５１，２５１サブマウント
１７０，２７０ダイシングソー
１８０，２８０遮蔽マスク
１８１，２８１反射膜

Claims

半導体素子上に光学素子を搭載した半導体装置の製造方法であって、
前記半導体素子を複数有する第１の基板を準備する工程（ａ）と、
前記半導体素子に対応して、前記光学素子が複数接合された第２の基板を準備する工程（ｂ）と、
前記第１の基板と前記第２の基板を対応させ、前記光学素子と前記半導体素子の各一部を接合する工程（ｃ）と、
前記第２の基板を除去する工程（ｄ）と、
前記第１の基板を分断する工程（ｅ）とを含み、
前記工程（ｂ）において、複数の前記光学素子を、第１の犠牲層と第１の接合層を介して、前記第２の基板に接合することを特徴する半導体装置の製造方法。
前記第１の犠牲層と第１の接合層を介して、前記第２の基板に接合された複数の光学素子を、前記第１の基板に接合した後、前記工程（ｄ）において、第１の犠牲層を除去することにより、第２の基板を除去する請求項１記載の半導体装置の製造方法。
半導体素子上に光学素子を搭載した半導体装置の製造方法であって、
前記半導体素子を複数有する第１の基板を準備する工程（ａ）と、
前記半導体素子に対応して、前記光学素子が複数接合された第２の基板を準備する工程（ｂ）と、
前記第１の基板と前記第２の基板を対応させ、前記光学素子と前記半導体素子の各一部を接合する工程（ｃ）と、
前記第２の基板を除去する工程（ｄ）と、
前記第１の基板を分断する工程（ｅ）とを含み、
前記工程（ｂ）において、前記光学素子の基材となる第３の基板を、前記第３の基板を保持する第４の基板に、第２の犠牲層と第２の接合層を介して接合した後、前記第３の基板から光学素子を形成することを特徴とする半導体装置の製造方法。
前記第４の基板に接合された複数の光学素子を、第１の犠牲層と第１の接合層を介して、第２の基板に接合した後、前記第２の犠牲層を除去することにより、第４の基板を除去する請求項３記載の半導体装置の製造方法。
前記第１の犠牲層として、ＰＭＧＩ（Polymethylglutarimide）樹脂を含む薄膜を用いる請求項１，２または４記載の半導体装置の製造方法。
レジスト剥離液と有機溶媒のどちらか一方あるいは両方を用いて前記第１の犠牲層を除去する請求項１，２，４または５記載の半導体装置の製造方法。
前記第２の犠牲層として、少なくともゲルマニウム膜を含む薄膜を用いる請求項３または４記載の半導体装置の製造方法。
過酸化水素水を含む溶液を用いて前記第２の犠牲層を除去する請求項３，４または７記載の半導体装置の製造方法。
前記光学素子がミラーであり、前記半導体素子が受光部を備えた素子である請求項１，２，３，４，５，６，７または８記載の半導体装置の製造方法。
前記第３の基板としてシリコン基板を用い、前記シリコン基板から光学素子を形成する際に、水酸化カリウム溶液、あるいはＴＭＡＨ溶液によるエッチングを利用する請求項９記載の半導体装置の製造方法。
前記第４の基板を除去する工程の前に、前記第４の基板に表裏を貫通する溝を形成する請求項３，４，７，８，９または１０記載の半導体装置の製造方法。
前記第１の基板を分断する工程（ｅ）の前に、複数の前記光学素子に対応する半導体レーザを前記第１の基板の表面上に実装する請求項１，２，３，４，５，６，７，８，９，１０または１１記載の半導体装置の製造方法。
前記第４の基板として、基板の表裏を貫通する複数の開口を有する基板を利用する請求項３，４，７，８，９または１０記載の半導体装置の製造方法。