JP2011249775A - 単結晶半導体膜の作製方法、電極の作製方法 - Google Patents

単結晶半導体膜の作製方法、電極の作製方法 Download PDF

Info

Publication number
JP2011249775A
JP2011249775A JP2011093065A JP2011093065A JP2011249775A JP 2011249775 A JP2011249775 A JP 2011249775A JP 2011093065 A JP2011093065 A JP 2011093065A JP 2011093065 A JP2011093065 A JP 2011093065A JP 2011249775 A JP2011249775 A JP 2011249775A
Authority
JP
Japan
Prior art keywords
film
single crystal
crystal semiconductor
semiconductor film
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011093065A
Other languages
English (en)
Other versions
JP5755931B2 (ja
JP2011249775A5 (ja
Inventor
Sho Kato
翔 加藤
Kazuki Kuriki
和貴 栗城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011093065A priority Critical patent/JP5755931B2/ja
Publication of JP2011249775A publication Critical patent/JP2011249775A/ja
Publication of JP2011249775A5 publication Critical patent/JP2011249775A5/ja
Application granted granted Critical
Publication of JP5755931B2 publication Critical patent/JP5755931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Photovoltaic Devices (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

【課題】簡単かつコストの低い方法で単結晶半導体膜を得る方法を提供する。
【解決手段】単結晶半導体基板１０の表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜１１を形成し、単結晶半導体膜１１の表面に、引張応力を有する膜（例えば、熱硬化性樹脂膜１２）を形成し、単結晶半導体膜１１に力を加える剥離工程によって、単結晶半導体基板１０と単結晶半導体膜１１とを分離して、単結晶半導体膜を得る。なお、熱硬化性樹脂膜１２としては、例えば、エポキシ樹脂膜を用いることが可能である。
【選択図】図１

Description

技術分野は、剥離工程を含む単結晶半導体膜および電極の作製方法に関する。
単結晶半導体膜の作製方法の１つとして、水素イオン注入剥離法が挙げられる。水素イオン注入剥離法は、水素イオンを打ち込んで脆化領域を形成した単結晶半導体基板を支持基板に貼り合わせ、熱処理によって、当該脆化領域から単結晶半導体基板と支持基板とを分断して単結晶半導体膜を得る方法である。
特許文献１には、水素イオン注入剥離法を用いたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の製造方法が提案されている。
特開２００４−８７６０６号 公報
水素イオン注入剥離法は、脆化領域を形成するために、単結晶半導体基板にイオンの注入処理をする必要がある。したがって、イオンの注入を行う装置が必要であり、また水素イオンの加速エネルギーやドーズ量を制御する必要もある。さらに、単結晶半導体基板へのダメージも無視できない。
また、水素イオン注入剥離法は、単結晶半導体基板と支持基板との接合を強固にするため、比較的高い温度（３００℃以上）で熱処理する必要がある。したがって、熱処理に伴うコストが高くなってしまう。そして、当該熱処理は、支持基板との貼り合わせの後に行われるため、有機樹脂基板などの耐熱性の低い基板を支持基板として用いることが困難である。つまり、水素イオン注入剥離法を用いて、有機樹脂基板などの上に単結晶半導体膜を形成することは難しい。
そこで、イオンドーピング処理や高温での熱処理を必要とせず、簡単かつコストの低い方法で単結晶半導体膜を得る方法を提供することを課題とする。
本発明は、被形成表面上に、圧縮応力を有する膜と引張応力を有する膜とを積層させることによって、上記積層構造を被形成表面から分離することを趣旨とするものである。より具体的な構成としては、次のようなものを挙げることができる。
本発明の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、引張応力を有する膜を形成し、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、引張応力を有する膜を形成し、引張応力を有する膜表面に、フィルムを粘着し、フィルム上から単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、熱硬化性樹脂（例えば、エポキシ樹脂）膜を形成し、熱硬化性樹脂膜を加熱によって硬化させることにより、引張応力を有する熱硬化性樹脂膜とし、硬化させた熱硬化性樹脂膜表面に、フィルムを粘着し、フィルム上から、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
上記作製方法において、剥離工程前に、フィルムおよび硬化した熱硬化性樹脂膜に溝を形成する場合がある。また、熱硬化性樹脂膜として、エポキシ樹脂膜を用いる場合がある。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、導電性を付与した熱硬化性樹脂（例えば、エポキシ樹脂）膜を形成し、熱硬化性樹脂膜を加熱によって硬化させることにより、引張応力を有する熱硬化性樹脂膜とし、硬化させた熱硬化性樹脂膜表面に、フィルムを粘着し、フィルム上から、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
上記作製方法において、剥離工程前に、フィルムおよび硬化した熱硬化性樹脂膜に溝を形成する場合がある。また、熱硬化性樹脂膜として、エポキシ樹脂膜を用いる場合がある。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、銀ペースト膜を形成し、銀ペースト膜を加熱によって硬化させることにより、引張応力を有する銀ペースト膜とし、硬化させた銀ペースト膜表面に、フィルムを粘着し、フィルム上から、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。なお、ここでは便宜上、「ペースト」を硬化させた後についても「銀ペースト膜」の表現を用いることとする。
本発明の別の一態様は、単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、単結晶半導体膜表面に、ＩＴＯ膜を形成し、ＩＴＯ膜を、加熱によって硬化させることにより、引張応力を有するＩＴＯ膜とし、硬化させたＩＴＯ膜表面に、フィルムを粘着し、フィルム上から、単結晶半導体膜に力を加える剥離工程によって、単結晶半導体基板と単結晶半導体膜とを分離する、単結晶半導体膜の作製方法である。
なお、上記の単結晶半導体膜の作製方法を用いて、電池などの電極を作製することが可能である。
単結晶半導体膜の剥離のためのイオンドーピング処理を必要としないため、単結晶半導体基板へのダメージを少なくできる。また、低温での熱処理のみで、単結晶半導体膜を得ることができる。そのため、低コストで単結晶半導体膜を得ることができる。
単結晶半導体膜の作製工程を示す模式図。 単結晶半導体膜をリチウムイオン２次電池の負極として用いる場合の模式図。 単結晶半導体膜を太陽電池のｐ型基板として用いる場合の模式図。 応力測定の結果を示す図。
（実施の形態１）
図１に基づいて、単結晶半導体膜の作製方法を説明する。
本明細書において、単結晶とは、任意の結晶軸に注目したとき、試料のどの部分においてもその向きが同一であるような結晶質固体をいう。ただし、部分的に結晶軸の向きが変わっているものや、格子欠陥が含まれるものも、単結晶として扱う。
第１工程として、単結晶半導体基板１０の表面を洗浄し、自然酸化膜を除去する（図示せず）。単結晶半導体基板１０の界面に自然酸化膜が存在すると、続く第２工程において、エピタキシャル成長による結晶性が劣化するためである。
単結晶半導体基板１０には、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素からなる単結晶半導体基板を用いることができる。
単結晶半導体基板１０の表面の洗浄には、希フッ酸（ＤＨＦ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）などを用いることができる。
第２工程として、表面を洗浄した単結晶半導体基板１０表面に、気相エピタキシャル成長法によって、単結晶半導体膜１１を形成する（図１（Ａ）参照）。単結晶半導体膜１１は、圧縮応力を有するものであることが望ましい。または、何らかの処理（例えば熱処理）によって圧縮応力を示すものであることが望ましい。後の単結晶半導体膜１１の分離を、不具合なく行えるようにするためである。
気相エピタキシャル成長法には、例えば、化学的気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を選択することができる。
単結晶半導体膜１１の膜厚は、適宜必要な厚さとすればよい。ただし、単結晶半導体膜１１の膜厚と、圧縮応力には、正の相関がある。したがって、単結晶半導体膜１１の膜厚を厚くするほど、単結晶半導体膜１１の圧縮応力は増大し、単結晶半導体基板１０と単結晶半導体膜１１との界面での分離をより容易なものとすることができる。
第３工程として、単結晶半導体膜１１表面に、スクリーン印刷法によって、熱硬化性樹脂膜１２を形成する（図１（Ｂ）参照）。熱硬化性樹脂膜１２としては、例えば、エポキシ樹脂膜を適用することができる。なお、熱硬化性樹脂膜１２は、引張応力を有する膜の一例に過ぎないものである。開示する発明の技術思想は、圧縮応力を有する半導体膜表面に引張応力を有する膜を形成することによって、半導体膜の分離を容易にすることであるから、単結晶半導体膜１１表面に形成する膜として熱硬化性樹脂膜以外の引張応力を有する膜を適用できることは言うまでもない。
熱硬化性樹脂膜１２の膜厚と、温度変化に起因する熱応力には、正の相関がある。したがって、熱硬化性樹脂膜１２の膜厚が薄いと、生じる熱応力が弱く、第６工程において、単結晶半導体基板１０との界面から、単結晶半導体膜１１が分離せず、フィルム１３のみが剥がれるという現象が起こり得る。よって、熱硬化性樹脂膜１２は、適切な膜厚で形成することが必要である。なお、熱硬化性樹脂膜１２には、熱応力以外の応力も存在しうる。このように、圧縮応力として、熱応力以外の応力を含んでいても良いことはいうまでもない。
第４工程として、熱硬化性樹脂膜１２を加熱硬化する（図示せず）。この場合の加熱温度は、２００℃程度でよい。
第５工程として、硬化した熱硬化性樹脂膜１２表面に、フィルム１３を粘着する（図１（Ｃ）参照）。続く第６工程において、単結晶半導体膜１１の破損を防止するためである。
フィルム１３の材質は、フィルム１３と熱硬化性樹脂膜１２との界面の密着性が、単結晶半導体基板１０と単結晶半導体膜１１との界面の密着性より高くなるように選択すれば良い。例えば、ポリエステル、アクリル、アラミドなどの有機材料を用いることができる。また、チタンなどの導電性を有する材料を用いても良い。
第６工程として、ローラー１４によって、フィルム１３上から単結晶半導体膜１１に均一に力を加えて、単結晶半導体膜１１を分離させる（図１（Ｄ）参照）。単結晶半導体膜１１に均一に力を加えることで、単結晶半導体基板１０との界面からの単結晶半導体膜１１の分離が容易になる。
単結晶半導体膜１１の水平方向に、全方位均一な力をかけるために、ローラー１４以外の手段を用いても構わない。また、単結晶半導体膜１１を好適に分離することができるのであれば、均一な力をかける方法のみに限定する必要もない。
第６工程前に、溝加工（スクライビング）により、フィルム１３および硬化した熱硬化性樹脂膜１２に浅い溝を形成してもよい。この溝加工により、第６工程における剥離がさらに容易になる。
以上の工程により、フィルム１３上に剥離転置された、単結晶半導体膜１１が得られる（図１（Ｅ）参照）。
上記工程により得られた単結晶半導体膜１１は、薄く、曲げることができる。したがって、フレキシブルデバイス用途に適用することができる。
また、上記工程により得られた単結晶半導体膜１１には、わずかな表面凹凸が存在する。したがって、転置する膜や基材との良好な密着性が得られる。
単結晶半導体膜１１分離後の単結晶半導体基板１０は、再生処理の後、再利用可能である。再生処理は、単結晶半導体基板１０の表面を平坦化するための平坦化処理および単結晶半導体基板１０の結晶欠陥を低減するための熱処理をすればよい。
（実施の形態２）
実施の形態１で示した単結晶半導体膜１１は、リチウムイオン２次電池またはリチウムイオンキャパシタの負極として用いることができる。
なお、本実施の形態で示す第３工程、第５工程、および第６工程は、実施の形態１で示した第３工程、第５工程、および第６工程にそれぞれ対応する。
単結晶半導体膜１１を負極として用いる場合、第３工程において、熱硬化性樹脂（例えば、エポキシ樹脂）にニッケル（Ｎｉ）などの金属を混ぜ、熱硬化性樹脂膜１２に導電性を付与する必要がある。
あるいは、第３工程において、熱硬化性樹脂のかわりに銀ペーストを用いて、銀ペースト膜を形成してもよい。
または、第３工程において、スクリーン印刷法によって熱硬化性樹脂膜１２を形成するかわりに、ゾルゲル法によって酸化インジウム酸化スズ合金（ＩＴＯ）膜を形成してもよい。この場合は、酸化インジウム酸化スズ合金（ＩＴＯ）膜の導電性を利用できる。
なお、フィルム１３を残存させる場合には、第５工程において、フィルム１３として、チタンフィルムなどの導電性を有するフィルムを用いることが望ましい。
単結晶半導体膜１１を負極として用いる場合、導電性を付与された熱硬化性樹脂膜１２などを集電体として用いることができる。また、例えば、第６工程において、単結晶半導体膜１１を剥離後、さらに、銅（Ｃｕ）やチタン（Ｔｉ）などの集電体に単結晶半導体膜１１を転置しても良い。
あるいは、第５工程において、フィルム１３を粘着後、さらに、フィルム１３表面に、銅シートなどを粘着し、集電体としてもよい。この場合には、集電体、フィルム１３、導電性が付与された熱硬化性樹脂膜１２、単結晶半導体膜１１の積層構造となる。
図２には、上記単結晶半導体膜を負極として用いたリチウムイオンキャパシタ（またはリチウムイオン２次電池）の構造の例を示す。
図２（Ａ）には、導電性が付与された熱硬化性樹脂膜１２と、単結晶半導体膜１１と、固体電解質２５と、正極２０と、集電体２１とが積層された構造体を示している。ここで、導電性が付与された熱硬化性樹脂膜１２と、集電体２１には、それぞれ、取り出し電極２６と、取り出し電極２７が接続されている。また、取り出し電極を除く部分を覆うように、保護膜２８が設けられている。なお、この場合には、第６工程において単結晶半導体膜１１を剥離した後に、フィルム１３は除去されることになる。
図２（Ｂ）には、導電性が付与された熱硬化性樹脂膜１２と、集電体２２と、単結晶半導体膜１１と、固体電解質２５と、正極２０と、集電体２１とが積層された構造体を示している。また、集電体２２と、集電体２１には、それぞれ、取り出し電極２６と、取り出し電極２７が接続されている。また、取り出し電極を除く部分を覆うように、保護膜２８が設けられている。なお、この構造を採用する場合、熱硬化性樹脂膜への導電性の付与は必須ではない。また、この場合にも、第６工程において単結晶半導体膜１１を剥離した後に、フィルム１３は除去される。
図２（Ｂ）に示される構造体では、集電体２２は、単結晶半導体膜１１と熱硬化性樹脂膜１２との間に設けられている。集電体２２は、例えば、第３工程において、単結晶半導体膜１１表面に熱硬化性樹脂膜１２を形成する前に形成する。集電体２２としては、例えば、蒸着法あるいはスパッタリング法による金属膜などを適用すればよい。なお、単結晶半導体膜１１に対して、熱硬化性樹脂膜の圧縮応力の影響を与えることができるものであって、負極の集電体として用いることができるものであれば、集電体の材料等は特に限定されない。
図２（Ｃ）には、導電性が付与された熱硬化性樹脂膜１２と、単結晶半導体膜１１と、セパレータ２３と、正極２０と、集電体２１とが積層された構造体を示している。ここで、導電性が付与された熱硬化性樹脂膜１２と、集電体２１には、それぞれ、取り出し電極が接続されていても良い。また、保護膜が設けられていても良い。また、熱硬化性樹脂膜１２や単結晶半導体膜１１の周囲を覆う負極缶、正極２０や集電体２１の周囲を覆う正極缶などを設けても良い。負極缶や正極缶には、ステンレスなどの材料を用いることができる。なお、この場合にも、第６工程において単結晶半導体膜１１を剥離した後に、フィルム１３は除去される。
なお、上記において、正極２０としてリン酸鉄リチウム（ＬｉＦｅＰＯ４）などを、集電体２１としてアルミニウム（Ａｌ）などを、集電体２２として銅（Ｃｕ）などを、セパレータ２３として樹脂材料などを用いることができる。
（実施の形態３）
実施の形態１で示した単結晶半導体膜１１は、太陽電池のｐ型基板として用いることができる。この構成を、図３に基づいて説明する。
なお、本実施の形態で示す第２工程、第３工程、および第６工程は、実施の形態１で示した第２工程、第３工程、および第６工程にそれぞれ対応する。
第２工程において、ｐ型の単結晶半導体膜１１を得るため、ｐ型の単結晶半導体基板１０を用いる。
第３工程において、単結晶半導体膜１１表面に、熱硬化性樹脂膜１２を形成する前に、蒸着法あるいはスパッタリング法によって、金属膜３０を成膜する。なお、単結晶半導体膜１１に対して、熱硬化性樹脂膜の圧縮応力の影響を与えることができるものであれば、金属膜３０の材料等は特に限定されない。
第６工程において、単結晶半導体膜１１を剥離後、単結晶半導体膜１１表面に、蒸着法あるいはスパッタリング法によって、アモルファスシリコン膜３１を成膜する。アモルファスシリコン膜３１は、単結晶半導体膜１１とヘテロ接合するように、例えば、ｉ型とする。
その後、アモルファスシリコン膜３１表面に、蒸着法あるいはスパッタリング法によって、半導体膜３２を成膜する。半導体膜３２は、ｎ型のシリコン（Ｓｉ）膜やｎ型の酸化亜鉛（ＺｎＯ）膜を適用できる。
最後に、半導体膜３２表面に、グリッド電極３３を形成すると、太陽電池が完成する。
このように、剥離転置した単結晶半導体膜１１を用いた太陽電池は、集積化しやすい利点がある。
なお、単結晶半導体膜１１は、太陽電池のｎ型基板として用いることもできる。この場合は、ｎ型の単結晶半導体基板１０を使用する。また、半導体膜３２は、ｐ型のシリコン（Ｓｉ）膜やｐ型の酸化亜鉛（ＺｎＯ）膜を適用できる。
本実施例では、単結晶半導体膜の好適な剥離が実現される条件における、単結晶半導体膜の膜応力と、引っ張り応力を有する膜の膜応力とを測定した結果について示す。なお、本実施例において示す条件は、あくまで一例に過ぎず、開示する発明の一態様が本実施例に記載の条件のみに限定されるものではない。
本実施例の測定に係るサンプルは、まず、シリコンウェハ上に、気相エピタキシャル成長法によって５００ｎｍ程度の厚さの単結晶シリコン膜を形成し、次に、当該単結晶シリコン膜上に、引っ張り応力を有する膜としてエポキシ樹脂膜を３０μｍ程度の厚さで形成し、その後、２００℃において３０分間の熱処理（エポキシ樹脂膜の加熱硬化）を行うことによって作製された。
応力の測定は、シリコンウェハ上に単結晶シリコン膜が形成された状態（第１の測定）、および、単結晶シリコン膜上にエポキシ樹脂膜を形成し、当該エポキシ樹脂膜を硬化させた後の状態（第２の状態）、について行った。つまり、第１の状態では、単結晶シリコン膜の膜応力が測定され、第２の状態では、単結晶シリコン膜とエポキシ樹脂膜の積層状態の膜応力が測定されることになる。
応力の測定は、応力に起因する反り量を測定することによって行われた。具体的には、レーザー光を被測定表面に入射させ、その反射光の状態（反射角など）を見ることによって行った。また、本実施例では、直交するｘ方向とｙ方向の二つの方向についての反り量を測定することによって、面内の二つの方向に関する応力測定を行った。なお、測定開始前には、シリコンウェハについて同様の測定を行って、その状態（反りの状態）を基準に、各膜の応力を判定した。
図４には、応力測定の結果を示す。図中、横軸は、単結晶シリコン膜（結晶成長Ｓｉ）、または、単結晶シリコン膜とエポキシ樹脂膜の積層膜（結晶成長Ｓｉ＼エポキシ樹脂）、のいずれかの状態を示しており、縦軸は、測定された応力を示している。また、ばつ印はｘ方向に関する測定結果を示しており、四角印はｙ方向に関する測定結果を示している。なお、縦軸は、上にくるほど圧縮応力が大きくなることを示している。
図４から、単結晶シリコン膜は、比較的大きな圧縮応力を有するのに対して、単結晶シリコン膜とエポキシ樹脂膜の積層膜では、単結晶シリコン膜より圧縮応力が弱まっていることが分かる。これは、エポキシ樹脂膜の圧縮応力により、単結晶シリコン膜の圧縮応力が緩和されたことに起因するものである。
このように、単結晶半導体膜として圧縮応力を有する膜を形成し、その後、引張応力を有する膜を形成することで、好適な分離が実現される。応力の絶対値について特に限定はないが、例えば、単結晶半導体膜の圧縮応力の絶対値を基準として、引張応力を有する膜の引張応力の絶対値が０．３倍以上３．０倍以下（好ましくは０．５倍以上２．０倍以下）であれば、十分に好適な分離を実現することができる。
１０ 単結晶半導体基板
１１ 単結晶半導体膜
１２ 熱硬化性樹脂膜
１３ フィルム
１４ ローラー
２０ 正極
２１ 集電体
２２ 集電体
２３ セパレータ
２５ 固体電解質
２６ 取り出し電極
２７ 取り出し電極
２８ 保護膜
３０ 金属膜
３１ アモルファスシリコン膜
３２ 半導体膜
３３ グリッド電極

Claims (11)

  1. 単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、
    前記単結晶半導体膜表面に、引張応力を有する膜を形成し、
    前記単結晶半導体膜に力を加える剥離工程によって、前記単結晶半導体基板と前記単結晶半導体膜とを分離する、
    単結晶半導体膜の作製方法。
  2. 単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、
    前記単結晶半導体膜表面に、引張応力を有する膜を形成し、
    前記引張応力を有する膜表面に、フィルムを粘着し、
    前記フィルム上から前記単結晶半導体膜に力を加える剥離工程によって、前記単結晶半導体基板と前記単結晶半導体膜とを分離する、
    単結晶半導体膜の作製方法。
  3. 単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、
    前記単結晶半導体膜表面に、熱硬化性樹脂膜を形成し、
    前記熱硬化性樹脂膜を加熱によって硬化させることにより、引張応力を有する熱硬化性樹脂膜とし、
    前記硬化させた熱硬化性樹脂膜表面に、フィルムを粘着し、
    前記フィルム上から、前記単結晶半導体膜に力を加える剥離工程によって、前記単結晶半導体基板と前記単結晶半導体膜とを分離する、
    単結晶半導体膜の作製方法。
  4. 前記剥離工程前に、
    前記フィルムおよび前記硬化した熱硬化性樹脂膜に溝を形成する、
    請求項３に記載の単結晶半導体膜の作製方法。
  5. 前記熱硬化性樹脂膜は、エポキシ樹脂膜である、
    請求項３または４に記載の単結晶半導体膜の作製方法。
  6. 単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、
    前記単結晶半導体膜表面に、導電性を付与した熱硬化性樹脂膜を形成し、
    前記熱硬化性樹脂膜を加熱によって硬化させることにより、引張応力を有する熱硬化性樹脂膜とし、
    前記硬化させた熱硬化性樹脂膜表面に、フィルムを粘着し、
    前記フィルム上から、前記単結晶半導体膜に力を加える剥離工程によって、前記単結晶半導体基板と前記単結晶半導体膜とを分離する、
    単結晶半導体膜の作製方法。
  7. 前記剥離工程前に、
    前記フィルムおよび前記硬化した熱硬化性樹脂膜に溝を形成する、
    請求項５に記載の単結晶半導体膜の作製方法。
  8. 前記熱硬化性樹脂膜は、エポキシ樹脂膜である、
    請求項６または７に記載の単結晶半導体膜の作製方法。
  9. 単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、
    前記単結晶半導体膜表面に、銀ペースト膜を形成し、
    前記銀ペースト膜を加熱によって硬化させることにより、引張応力を有する銀ペースト膜とし、
    前記硬化させた銀ペースト膜表面に、フィルムを粘着し、
    前記フィルム上から、前記単結晶半導体膜に力を加える剥離工程によって、前記単結晶半導体基板と前記単結晶半導体膜とを分離する、
    単結晶半導体膜の作製方法。
  10. 単結晶半導体基板表面に、気相エピタキシャル成長法によって圧縮応力を有する単結晶半導体膜を形成し、
    前記単結晶半導体膜表面に、ＩＴＯ膜を形成し、
    前記ＩＴＯ膜を、加熱によって硬化させることにより、引張応力を有するＩＴＯ膜とし、
    前記硬化させたＩＴＯ膜表面に、フィルムを粘着し、
    前記フィルム上から、前記単結晶半導体膜に力を加える剥離工程によって、前記単結晶半導体基板と前記単結晶半導体膜とを分離する、
    単結晶半導体膜の作製方法。
  11. 請求項６乃至１０のいずれか一に記載の単結晶半導体膜の作製方法を用いる電極の作製方法。
JP2011093065A 2010-04-28 2011-04-19 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法 Expired - Fee Related JP5755931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011093065A JP5755931B2 (ja) 2010-04-28 2011-04-19 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010103372 2010-04-28
JP2010103372 2010-04-28
JP2011093065A JP5755931B2 (ja) 2010-04-28 2011-04-19 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法

Publications (3)

Publication Number Publication Date
JP2011249775A true JP2011249775A (ja) 2011-12-08
JP2011249775A5 JP2011249775A5 (ja) 2014-05-29
JP5755931B2 JP5755931B2 (ja) 2015-07-29

Family

ID=44858559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011093065A Expired - Fee Related JP5755931B2 (ja) 2010-04-28 2011-04-19 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法

Country Status (2)

Country Link
US (1) US8846496B2 (ja)
JP (1) JP5755931B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192870A1 (ja) * 2013-05-31 2014-12-04 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
KR20180054591A (ko) * 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
JP2020535589A (ja) * 2017-09-29 2020-12-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ スポーリングされたテクスチャ付き正極層を有する再充電可能電池スタック
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3034569B1 (fr) * 2015-04-02 2021-10-22 Soitec Silicon On Insulator Electrolyte solide avance et sa methode de fabrication
JPWO2021090106A1 (ja) * 2019-11-08 2021-05-14

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JP2000077693A (ja) * 1998-06-18 2000-03-14 Canon Inc 半導体薄膜の製造方法及び太陽電池の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4582559A (en) * 1984-04-27 1986-04-15 Gould Inc. Method of making thin free standing single crystal films
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
EP1043768B1 (en) 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JP3085184B2 (ja) 1996-03-22 2000-09-04 住友金属工業株式会社 Ｓｏｉ基板及びその製造方法
JPH1093122A (ja) 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JP3864495B2 (ja) 1997-05-15 2006-12-27 株式会社デンソー 半導体基板の製造方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3921823B2 (ja) 1998-07-15 2007-05-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4296726B2 (ja) 2001-06-29 2009-07-15 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
EP1560272B1 (en) * 2004-01-29 2016-04-27 Panasonic Intellectual Property Management Co., Ltd. Solar cell module
EP1863100A1 (en) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for the production of thin substrates
US7790563B2 (en) 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
US7795114B2 (en) 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP5248995B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7781308B2 (en) 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5572307B2 (ja) 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
CN101504930B (zh) 2008-02-06 2013-10-16 株式会社半导体能源研究所 Soi衬底的制造方法
EP2105957A3 (en) 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5654206B2 (ja) 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP5496540B2 (ja) 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7947523B2 (en) 2008-04-25 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP5611571B2 (ja) 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JP2000077693A (ja) * 1998-06-18 2000-03-14 Canon Inc 半導体薄膜の製造方法及び太陽電池の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192870A1 (ja) * 2013-05-31 2014-12-04 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
JPWO2014192870A1 (ja) * 2013-05-31 2017-02-23 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
KR20180054591A (ko) * 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
US10734274B2 (en) 2015-09-18 2020-08-04 Bing Hu Method of separating the main part of a semiconductor substrate from the functional layer built on it
KR102313428B1 (ko) * 2015-09-18 2021-10-15 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
JP2020535589A (ja) * 2017-09-29 2020-12-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ スポーリングされたテクスチャ付き正極層を有する再充電可能電池スタック
JP7100860B2 (ja) 2017-09-29 2022-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション スポーリングされたテクスチャ付き正極層を有する再充電可能電池スタック
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Also Published As

Publication number Publication date
US20110269301A1 (en) 2011-11-03
US8846496B2 (en) 2014-09-30
JP5755931B2 (ja) 2015-07-29

Similar Documents

Publication Publication Date Title
JP5755931B2 (ja) 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
TWI485873B (zh) A single crystal silicon solar cell manufacturing method and a single crystal silicon solar cell
JP6570009B2 (ja) 印刷法によるエピタキシャルリフトオフ太陽電池の小型放物面型集光器との統合
US8936961B2 (en) Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same
CN104981910B (zh) 薄硅太阳能电池的金属箔辅助制造
JP5048380B2 (ja) 単結晶シリコン太陽電池の製造方法
US9257284B2 (en) Silicon heterojunction solar cells
TW200836356A (en) Fabrication method of single crystal silicon solar battery and single crystal silicon solar battery
EP2157621A2 (en) Heterojunction solar cell and process for manufacturing the same
JP2008131002A (ja) 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
JP2014053459A (ja) 光電変換素子の製造方法
Lee et al. Ultrathin Crystalline Silicon Nano and Micro Membranes with High Areal Density for Low‐Cost Flexible Electronics
TWI497742B (zh) 使用硼摻雜的矽鍺層的層轉移技術
TW201344932A (zh) 形成可撓太陽能電池的方法
JP2014107471A (ja) 光起電力装置
US20120258561A1 (en) Low-Temperature Method for Forming Amorphous Semiconductor Layers
US20130082357A1 (en) Preformed textured semiconductor layer
US11710799B2 (en) Controlled thermomechanical delamination of thin films
TW201101501A (en) Manufacturing method of solar cell
JP2011243726A (ja) 太陽電池の製造方法
US20130228219A1 (en) Solar cell, and method of manufacturing the same
KR20130013989A (ko) 구형 반도체 소자를 이용한 광전 변환 장치 및 이의 제조 방법
Yuda et al. Anodic bonding of transparent conductive oxide coated silicon wafer to glass substrate for solar cell applications
JP2005136125A (ja) 光電変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150528

R150 Certificate of patent or registration of utility model

Ref document number: 5755931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees