CN111952240A - 具有纳米级空腔结构的soi衬底及其制备方法 - Google Patents

具有纳米级空腔结构的soi衬底及其制备方法 Download PDF

Info

Publication number
CN111952240A
CN111952240A CN202010850617.8A CN202010850617A CN111952240A CN 111952240 A CN111952240 A CN 111952240A CN 202010850617 A CN202010850617 A CN 202010850617A CN 111952240 A CN111952240 A CN 111952240A
Authority
CN
China
Prior art keywords
substrate
layer
sacrificial
cavity structure
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010850617.8A
Other languages
English (en)
Other versions
CN111952240B (zh
Inventor
俞文杰
刘强
赵兰天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010850617.8A priority Critical patent/CN111952240B/zh
Publication of CN111952240A publication Critical patent/CN111952240A/zh
Application granted granted Critical
Publication of CN111952240B publication Critical patent/CN111952240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种具有纳米级空腔结构的SOI衬底及其制备方法，制备方法包括：提供第一基底，在第一基底上形成叠层结构，自下而上包括下牺牲材料层、牺牲介质层及上牺牲材料层，形成辅助侧墙，基于辅助侧墙依次刻蚀出第一辅助凹槽、第二辅助凹槽、第三辅助凹槽及凹槽结构，凹槽结构作为后续的空腔结构，将第一基底与第二基底键合，得到具有空腔结构的SOI衬底。本发明利用凸出的侧墙掩模凹槽结构得到空腔结构，制备出含有内嵌纳米级空腔的SOI衬底，可以在顶层硅中制备得到纳米级空腔，防止由于空腔特征尺寸较大顶层硅承受的应力容易超出极限。本发明可以保护器件制备过程中第一介质层受到较小的过刻蚀损伤，在第一介质层作为器件一部分时提高性能。

Description

具有纳米级空腔结构的SOI衬底及其制备方法
技术领域
本发明属于半导体器件结构设计制造技术领域，特别是涉及一种具有纳米级空腔结构的SOI衬底及其制备方法。
背景技术
在半导体衬底内部制备空腔，空腔可以起到绝缘等作用，半导体功能器件可以制备在空腔上，可以保持器件良好的亚阈值等特性。例如，为了提高集成电路芯片的性能和性能价格比，缩小器件特征尺寸从而提高集成度是一个主要的途径。但随着器件体积的缩小，功耗与漏电流成为最关注的问题。绝缘体上硅SOI(Silicon-On-Insulator)结构因能很好地抑制短沟效应，并提高器件按比例缩小的能力，已成为深亚微米MOS器件的优选结构。随着SOI技术的不断发展，研究人员开发出一种新型的晶体管结构SON(Silicon on nothing)晶体管。SON通过“空洞”结构在沟道下形成局域的绝缘体上硅，SON技术是降低SOI器件短沟等效应的一种方法。与SO1器件相比，SON器件去除了沟道下方的埋氧层，减少了顶层硅底部的界面态，减少了埋氧层中体电荷对沟道导电特性的影响，减少了沟道与衬底之间的寄生电容，同时使器件具有良好的抗总剂量辐射能力。SON器件相比于SOI器件，由于去除了背部电荷、电容影响，对短沟道效应的抑制能力有一定增强。
然而，在现有的制备具有空腔的半导体衬底的工艺中，往往需要沿剥离层进行智能剥离(Smart-cut)的工艺，例如，在SON衬底制备时需要对顶层硅进行智能剥离，例如，以注入氢离子形成剥离层为例，在智能剥离过程中，剥离界面产生了氢气泡，氢气泡对剥离层产生了较大压力，从而导致最终得到的剥离层破损，当SON衬底中部分顶层硅发生破损时，该衬底不能满足集成电路、微机电系统等应用需求。现有工艺中，如果空腔尺寸较大，空腔上方的材料层(如顶层硅)容易发生破损。在通过包含“智能剥离”的工艺方案来制备含有微米级、亚微米级空腔的SOI衬底时，由于空腔特征尺寸较大，顶层硅承受的应力容易超出极限，发生破损。且依靠现有光刻技术难以在SOI的结构中通过简单工艺有效制备出纳米级的空腔结构。此外，形成在中间绝缘层中的空腔难以有效满足器件性能需求，器件整体性能进一步提升受限。而且在器件的制备过程中往往容易由于中间材料层的损伤影响最终得到的器件结构的精确度，影响器件的性能。
因此，如何提供一种具有纳米级空腔结构的SOI衬底及其制备方法，以解决现有技术中的上述技术问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有纳米级空腔结构的SOI衬底及其制备方法，用于解决现有技术中在制备含有微米级、亚微米级空腔的SOI衬底时，由于空腔特征尺寸较大，空腔上方材料层承受的应力容易超出极限，发生破损；现有的具有空腔结构的SOI衬底结构单一，难以有效满足器件需求，器件整体性能提升受限以及器件的制备过程中容易由于中间材料层的损伤影响最终得到的器件结构的精确度等问题。
为实现上述目的及其他相关目的，本发明提供一种具有空腔结构的SOI衬底的制备方法，所述制备方法包括如下步骤：
提供第一基底，所述第一基底包括第一衬底及形成于所述第一衬底上的第一介质层；
于所述第一基底上形成至少一个叠层结构，所述叠层结构自下而上包括下牺牲材料层、牺牲介质层以及上牺牲材料层；
对所述上牺牲材料层进行图形化形成上牺牲层，所述上牺牲包括若干个间隔排布的上牺牲单元及显露所述牺牲介质层上开口，所述上开口定义需要形成的空腔结构的位置；
于所述上牺牲单元的侧壁上形成辅助侧墙，并于所述辅助侧墙之间显露的所述牺牲介质层表面形成辅助牺牲层，所述辅助牺牲层填充所述上开口，其中，所辅助侧墙的厚度定义需要形成的所述空腔结构的宽度；
对所述第一基底进行离子注入，以在所述第一衬底中形成预设剥离层；
去除所述辅助侧墙及所述辅助侧墙下方对应的所述牺牲介质层以形成第一辅助凹槽；
去除所述辅助牺牲层及所述上牺牲层，并基于所述第一辅助凹槽向下刻蚀所述叠层结构以形成第二辅助凹槽，所述第二辅助凹槽显露所述第一介质层；
去除所述牺牲介质层并基于所述第二辅助凹槽刻蚀所述第一介质层形成第三辅助凹槽，所述第三辅助凹槽显露所述第一衬底；
去除所述下牺牲层并基于所述第三辅助凹槽刻蚀所述第一衬底形成凹槽结构，所述凹槽结构的底部高于所述预设剥离层；
提供第二基底，将所述第一基底形成有所述凹槽结构的一面与所述第二基底相键合，得到初始键合结构，所述凹槽结构构成所述空腔结构；
沿所述预设剥离层剥离所述第一基底，将所述第一基底的一部分转移至所述第二基底上，以在所述第二基底上形成转移衬底膜层，得到由所述第二基底以及所述转移衬底膜层构成的具有空腔结构的SOI衬底。
可选地，形成所述辅助侧墙的方法包括步骤：于所述上牺牲单元的表面及显露的所述牺牲介质层表面形成辅助介质材料层；去除所述上牺牲单元及所述牺牲介质层上方的所述辅助介质材料层，并保留所述上牺牲单元侧壁的所述辅助介质材料层，得到所述辅助侧墙。
可选地，所述辅助介质材料层的材料与所述牺牲介质层的材料不同。
作为示例，所述上牺牲材料层的厚度小于所述下牺牲材料层的厚度。
作为示例，所述牺牲介质层的厚度小于所述第一介质层的厚度。
作为示例，所述第一介质层的厚度大于2nm。
作为示例，所述辅助侧墙的尺寸为纳米级。
作为示例，所述辅助侧墙的宽度介于5nm-15nm之间。
可选地，形成所述辅助牺牲层的步骤包括：于所述上牺牲单元顶部、所述辅助侧墙表面以及所述辅助侧墙之间显露的所述牺牲介质层表面形成辅助牺牲材料层；减薄所述辅助牺牲材料层以显露所述辅助侧墙，得到所述辅助牺牲层，其中，减薄后所述上牺牲层、所述辅助侧墙及所述辅助牺牲层的高度相同，且所述高度大于所述空腔结构的深度。
可选地，形成所述凹槽结构后还包括步骤：减薄所述第一介质层至预设厚度或去除所述第一介质层，以控制表面粗糙度小于0.5nm。
可选地，进行所述离子注入形成所述预设剥离层的步骤包括：对所述第一基底进行第一离子注入，以在所述第一基底中形成初始剥离层；在所述初始剥离层的位置进行第二离子注入，以形成所述预设剥离层，其中，所述第一离子注入的注入粒子包括含B杂质，所述第二离子注入的注入粒子包括H离子、He离子中的至少一种。
可选地，所述预设剥离层与需要形成的所述空腔结构之间具有预设距离，所述预设距离依据所述空腔结构设定，其中，所述设定方式包括所述预设距离大于所述空腔结构的空腔特征尺寸的1/8。
可选地，所述空腔特征尺寸的定义方式包括：定义所述空腔结构上方平行于所述空腔结构表面的二维平面；在所述二维平面内，所述空腔结构上方具有若干选定点；对于每一所述选定点，具有经过所述选定点的若干条直线；每一条所述直线与所述空腔结构的边缘之间具有至少两个接触点，选择经过所述选定点的所述直线延伸的两个方向分别与所述选定点近邻的第一接触点及第二接触点，所述第一接触点与所述第二接触点之间的距离定义为空腔尺寸；基于经过每一所述选定点的若干所述直线得到最小的所述空腔尺寸；基于所述空腔结构上方的若干所述选定点，选取所有所述空腔尺寸中的最大值，获得所述空腔特征尺寸。
可选地，沿所述预设剥离层剥离所述第一基底后包括步骤：对所述具有空腔结构的半导体衬底进行加固处理，所述加固处理包括对所述具有空腔结构的半导体衬底进行加热处理。
可选地，所述加热处理在预设氛围下进行，所述预设氛围包括氧气气氛，以在所述转移衬底膜层表面形成表面氧化层，并在完成所述加热处理后去除所述表面氧化层以减薄所述转移衬底膜层。
可选地，得到具有空腔结构的半导体衬底后包括步骤：对所述转移衬底膜层结构进行减薄处理，所述减薄处理包括采用化学机械研磨进行第一减薄及采用氧化减薄进行第二减薄。
可选地，进行所述减薄处理之后还包括步骤：对所述减薄处理后的表面进行修复处理，以使所述减薄处理后的表面达到原子级平整，所述修复处理的工艺包括对所述减薄处理后的所述具有空腔结构的半导体衬底在氢气氛围下退火，退火温度介于800℃-1300℃之间。
可选地，所述第二基底包括第二衬底及形成在所述第二衬底上的中间介质层，所述第一基底具有所述第二凹槽的一侧与所述中间介质层相键合。
可选地，所述第一衬底包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种；所述中间介质层包括氮化硅层、氮氧化硅层、氧化铝层中的至少一种；所述第二衬底包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种。
本发明还提供一种具有空腔结构的SOI衬底，其中，所述具有空腔结构的SOI衬底优选采用本发明提供的具有空腔结构的SOI衬底的制备方法制备得到，当然，还可以采用其他方法制备得到。其中，所述SOI衬底包括：
第一基底，包括空腔上膜层，所述空腔上膜层基于转移衬底膜层减薄得到，所述空腔上膜层中形成有凹槽结构；以及
第二基底，包括第二衬底及形成在所述第二衬底上的中间介质层，所述第一基底形成有所述凹槽结构的一侧与所述第二基底形成有所述中间介质层的一侧相键合，所述凹槽结构显露所述中间介质层，所述凹槽结构构成所述具有空腔结构的SOI衬底的空腔结构，所述转移衬底膜层具有靠近所述空腔结构的第一表面及与所述第一表面相对的第二表面，所述第二表面与所述空腔结构之间的距离大于所述空腔结构的空腔特征尺寸的1/8。
可选地，所述第一衬底包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种；所述中间介质层包括氮化硅层、氮氧化硅层、氧化铝层中的至少一种；所述第二衬底包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种。
如上所述，本发明的具有纳米级空腔结构的SOI衬底及其制备方法，利用侧墙掩模制备出含有内嵌纳米级空腔的SOI衬底，侧墙结构不是阻挡刻蚀的掩模，而是需要被刻蚀掉的负掩模，侧墙结构没有凸出来，而是内嵌在牺牲层之间，得到空腔结构，进一步，可以在顶层硅中制备得到纳米级空腔，从而可以防止在制备含有微米级、亚微米级空腔的SOI衬底时，由于空腔特征尺寸较大，顶层硅承受的应力容易超出极限，发生破损。此外，本发明在形成预设剥离层时，预设剥离层与需要形成的空腔结构之间的预设距离大于所述空腔结构的空腔特征尺寸的1/8，从而可以进一步保证空腔结构上方的材料层在制备得到具有空腔结构的半导体衬底的过程中不发生破损，提高器件良率及性能。同时，基于本发明的工艺可以有利于保护器件制备过程中中间材料层，可以保护第一介质层受到较小的过刻蚀损伤，另外，有利于在第一介质层作为器件一部分时提高器件的性能。
附图说明
图1显示为本发明实施例1中具有空腔结构的SOI衬底的制备的工艺流程图。
图2-14显示为本发明实施例1中具有空腔结构的SOI衬底的制备过程中各步骤得到结构的示意图。
图15显示为本发明实施例2中具有空腔结构的SOI衬底的制备的工艺流程图
图16-29显示为本发明实施例2中具有空腔结构的SOI衬底的制备过程中各步骤得到结构的示意图。
图30显示为本发明实施例1一种具有空腔结构的SOI衬底空腔特征尺寸获得示意图。
图31显示为智能剥离过程中空腔结构上方材料层受力示意图。
图32显示为在空腔上方对应的剥离层中线位置，上下边缘承受最大的压应力和拉应力，且下边缘处容易发生破损。
图33-图46显示为本发明具有空腔结构的SOI衬底的制备过程中以SOI作为第一基底的制备中各步骤得到结构的示意图。
元件标号说明
100、300 第一衬底
101、301 第一介质层
102 第一牺牲材料层
103 第一牺牲层
103a 第一牺牲单元
103b 第一开口
104 第二介质层
105 侧墙结构
106 第二牺牲材料层
107a 第二牺牲层
108 减薄后第一牺牲层
108a 减薄后第一牺牲单元
109 减薄后侧墙结构
110、313 预设剥离层
111 第一凹槽
112 第二凹槽
113、318 减薄介质层
114、319 转移衬底膜层
200、400 第二衬底
201、401 中间介质层
302 叠层结构
303 下牺牲材料层
304 牺牲介质层
305 上牺牲材料层
306 上牺牲层
307 辅助介质层
308 辅助侧墙
309 辅助牺牲材料层
310 辅助牺牲层
311 减薄后辅助侧墙
312 减薄后上牺牲层
314 第一辅助凹槽
315 第二辅助凹槽
316 第三辅助凹槽
317 凹槽结构
S1～S8，S1’～S11’ 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例1：
如图1-14所示，本发明提供一种具有纳米级空腔结构的SOI衬底的制备方法。
首先，如图1中的S1及图2所示，进行步骤S1，提供第一基底，所述第一基底包括第一衬底100及形成在所述第一衬底100上的第一介质层101。具体的，所述第一衬底100可以是单层材料层构成衬底，也可以是由叠层材料层结构构成的衬底。其中，所述第一半导体衬底101可以为Si、Ge、GaN、SiC、GaAs、AlGaN、Ga2O3、InP材料层，也可以上述材料层中的两者及其以上的组合。当然，还可以为其他晶体半导体，并不局限于此，后续离子注入形成的预设剥离层形成在所述第一半导体衬底100中。
另外，所述第一介质层101可以是氧化层，其材料包括但不限于氧化硅层，当然，所述第一介质层101也可以是其他绝缘介质层。在一示例中，所述第一介质层101的厚度大于2nm，有利于本发明基于所述第一介质层101形成空腔结构的工艺，并可以有利于后续作为器件材料层。在一优选示例中，所述第一介质层101的厚度大于4nm，例如，可以为5nm、8nm。
接着，如图1中的S2及图3-4所示，进行步骤S2，于所述第一介质层101上形成第一牺牲层103，所述第一牺牲层103包括若干间隔排布的第一牺牲单元103a及显露所述第一介质层101的第一开口103b，所述第一开口103b定义需要形成的空腔结构的位置。
作为示例，形成所述第一牺牲层103的步骤可以是，在所述第一介质层101上形成第一牺牲材料层102，如图3所示，所述第一牺牲材料层102的材料包括但不限于多晶硅。在一示例中，所述第一牺牲材料层102的厚度大于需要形成的空腔结构的高度。接着，再对所述第一牺牲材料层102进行图形化，通过光刻、刻蚀工艺得到所述第一牺牲层103，如图4所示。所述第一开口103b的边缘位置定义了在最终形成的SOI衬底中的空腔结构的位置。
接着，如图1中的S3及图5-8所示，进行步骤S3，于所述第一牺牲单元103a的侧壁上形成侧墙结构105，并于所述侧墙结构105之间显露的所述第一介质层101表面形成第二牺牲层107，所述第二牺牲层107包括若干个间隔排布的第二牺牲单元107a，所述第二牺牲单元107a填充满所述第一开口103b，所述侧墙结构105的宽度定义所述空腔结构的宽度；
作为示例，形成所述侧墙结构105的步骤包括：首先，于所述第一牺牲单元103a表面及显露的所述第一介质层101的表面上形成连续的第二介质层104，如图5所示；接着，去除所述第一牺牲单元103a及所述第一介质层101上方的所述第二介质层104，保留形成于所述第一牺牲单元103a侧壁的所述第二介质层104，得到所述侧墙结构105，如图6所示。
具体的，所述第二介质层104的材料与所述第一介质层101的材料可以相同，也可以不同，在一优选示例中，所述第二介质层104的材料与所述第一介质层101的材料不同，从而有利于基于选择性刻蚀形成所述侧墙结构105。例如，在第一介质层101为SiO2时，第二介质层104为Si3N4。如第二介质层与第一介质层材料相同，对该步刻蚀工艺的精度要求较高；如第二介质层与第一介质层材料不同，可选择高选择刻蚀比的刻蚀方案来刻蚀出侧墙，保证第一介质层受到的过刻蚀损伤较小。其中，所述第二介质层104的厚度定义了预设空腔结构的宽度，也即，所述侧墙结构105的宽度定义所述空腔结构的宽度。
其中，在一优选示例中，所述第二介质层104的厚度为纳米级，从而后续形成纳米级的空腔结构，例如，所述第二介质层104的厚度(也即所述侧墙结构105的宽度)介于3-200nm之间，可以是5nm-15nm之间，可以选择第二介质层104厚度为6nm、8nm、10nm、12nm等。同时，在垂直于所述侧墙结构105的宽度方向上，也即所述第一开口103b的垂直纸面的长度方向上，其尺寸可以依据器件的实际需求设置。从而可以基于所述侧墙结构105的尺寸得到纳米级空腔结构。另外，为保证纳米空腔能够成功制备，在刻蚀纳米空腔时，深宽比小于10：1，如8:1、7:1、6:1、3:1，优选5：1。
作为示例，形成所述第二牺牲层107的步骤包括：
首先，于所述第一牺牲单元103a顶部、所述侧墙结构105表面以及所述侧墙结构105之间显露的所述第一介质层101表面形成第二牺牲材料层106，如图7所示。其中，所述第二牺牲材料层106的材料包括但不限于多晶硅。优选所述第一牺牲层的材料与所述第二牺牲层的材料相同。另外，所述第二牺牲材料层106的厚度优选与所述第一牺牲层的厚度相同。
接着，减薄所述第二牺牲材料层106以显露所述侧墙结构105，得到所述第二牺牲层107，减薄工艺包括但不限于CMP，其中，减薄后所述第一牺牲层103、所述侧墙结构105及所述第二牺牲层107的高度相同，且所述高度大于所述空腔结构的深度，如图8所示。该步骤中，对所述第二牺牲材料层106减薄以获得所述第二牺牲层107，其中，所述第二牺牲层107可以看成是包括第二牺牲单元107a及第二开口，所述第二牺牲单元107a填充在形成了所述侧墙结构105之后剩余的所述第一开口103b中，以将所述第一开口103b填满，另外，所述第二牺牲层107还可以看成包括与所述第二牺牲单元107a交替排布的第二开口，每一所述第二开口中填充满一个所述第一牺牲单元以及两个分别位于所述第一牺牲单元两侧的侧墙结构105。在一示例中，减薄所述第二牺牲材料层106的同时还减薄了所述第一牺牲层103以及所述侧墙结构105，得到减薄后第一牺牲层108以及减薄后侧墙结构109，减薄后第一牺牲层108包括若干个减薄后第一牺牲单元108a，其中，减薄后第一牺牲单元108a、减薄后侧墙结构109以及第二牺牲单元107a的上表面相平齐。
作为示例，所述第二牺牲层107的高度略大于后续形成的所述空腔结构的高度。
接着，如图1中的S4及图9所示，进行步骤S4，对所述第一基底进行离子注入，以在所述第一衬底100中形成预设剥离层110。作为示例，对第一基底进行离子注入前，需要对衬底表面进行抛光减薄，使顶层牺牲层具有均匀的厚度，并降低其表面粗糙度。
作为示例，所述预设剥离层110与需要形成的空腔结构(如所述空腔结构112)之间具有预设距离d，如图11所示。其中，本发明中所述预设距离d依据所述空腔结构设定，所述设定方式为所述预设距离d大于所述空腔结构的空腔特征尺寸D的1/8。在另一可选示例中，设置所述预设距离介于2nm-10μm之间，可以是小于1.8μm，可以选择为：5nm、10nm、50nm、200nm、1μm、5μm、8μm，优选5-15nm，有利于得到均匀材料层表面。该步骤中通过进行离子注入形成后续衬底剥离的所述预设剥离层110，所述预设剥离层110的位置依据需要形成的所述空腔结构进行设定，可以有利于在后续工艺中保护所述空腔结构上方的材料层，避免空腔上方材料层例如在研磨的过程中发生破损。保证空腔上方的材料层具有接近100％的概率不发生破损。简化工艺，节约成本。另外，所述预设剥离层当然还可以参考实际需求的厚度进行设定，例如，当所需要的后续小于所述空腔结构的空腔特征尺寸D的1/8时，还可以基于后续的减薄工艺实现。
本实施例中，所述预设距离d大于所述空腔结构的空腔特征尺寸D的1/8，其中，所述空腔特征尺寸D的定义可以为：在空腔(即，所述空腔结构112)上方的二维平面内，所述二维平面可以是所述空腔结构的顶部开口所在的二维平面，因空腔为封闭结构，对于空腔上方的任意一点A，过该点做任一直线，该直线与空腔边缘有超过两个接触点，取A点直线延伸的两个方向上，与A点近邻的两个点A’、A”，即为所述第一接触点及所述第二接触点，参见图30所示，其中，图30显示为一种最终制备得到的SOI衬底，该示例中最终转移衬底膜层的厚度为h。A’、A”两点之间的距离为一段空腔尺寸，改变过A点直线的方向，可以找到最小的一段空腔尺寸。对于空腔上方所有的点，都有对应的最小空腔尺寸。在所有的最小空腔尺寸中，选出最大的一个尺寸，定义为空腔特征尺寸。例如，如图30所示，对于俯视图形状为长方形的所述空腔结构，其空腔特征尺寸D的大小为长方形的短边长度。
作为示例，所述预设距离与所述空腔结构的特征尺寸的比的设定方式包括：定义剥离过程中所述空腔结构上表面的压强为p，定义指向面内所述空腔结构的长度无限长，定义最恶劣情况为所述空腔上方的所述转移衬底膜层的中心位置两侧仅以所述图形化介质层为支撑点，得到所述转移衬底膜层中的最大应力Mmax∝pL2，最大应力σmax∝qL2/h2，其中，h为所述预设距离，L为所述空腔结构的特征尺寸，基于所述转移衬底膜层能承受的最大应力，采用试验设计的方式得到所述预设距离与所述空腔结构的特征尺寸的比。
具体的，参见图31和图32所示，在智能剥离过程中，氢气泡将剥离层与原衬底剥开。由于剥离层厚度有限，其承受应力最大。在最恶劣的情况下，氢气气泡对剥离层施加压力的面积覆盖了整个空腔上方压强为p。在定义空腔的特征尺寸时，假设位于该尺寸位置的剥离层上方处处受到氢气泡的等大压强，剥离层仅通过左右两侧埋氧层获得支撑。此时剥离层的应力情况最恶劣。通过简单应力分析可知，最大内应力位于剥离层中心位置。假设z方向上(指向面内)空腔的长度较长，对其进行应力分析时，可近似为无限长，剥离层仅以左右两侧埋氧层为支撑点，此时剥离层所承受的应力为最恶劣情况。则剥离层的最大应力Mmax∝pL2，(∝表示正比于)，剥离层内所承受的最大应力σmax∝pL2/h2，即σmax∝(L/h)2，即空腔宽度L与剥离层厚度h之比定义了剥离层所承受的最大应力。考虑到剥离层所能承受的最大应力上限是一个常数，是由材料性质决定的。可通过实验来找到剥离层承受最大应力上限时，空腔宽度L与剥离层厚度h之比。
作为示例，进行所述离子注入形成所述预设剥离层110的步骤包括：对所述第一基底进行第一离子注入，以在所述第一基底中形成初始剥离层(图中未示出)，其中，所述第一离子注入的注入粒子包括含B杂质；在所述初始剥离层的位置进行第二离子注入，以形成所述预设剥离层110，其中，所述第二离子注入的注入粒子包括H离子、He离子中的至少一种。通过上述方式，在定义剥离界面过程中，预先在剥离界面处注入B+、BF2等离子，从而可以以较低的剂量定义出表清晰的注入粒子分布轮廓，并减少后续离子注入剂量，第二次离子注入的注入离子富集在第一注入粒子处，从而精确定义剥离界面，减小剥离损伤，降低剥离表面粗糙度。在一示例中，所述第一离子注入的注入剂量小于所述第二离子注入的注入剂量。可选地，所述第一离子注入的注入剂量介于1e11～1e13/cm2之间，如可以是1e12/cm2；在进行了第一次粒子注入的基础上，进行第二离子注入，即然后注入氢离子，注入剂量为1e16～1e17/cm2，如可以是6e16/cm2，当然，也可以是He离子或其他离子，从而使氢离子富集在B+离子附近，从而精确定义剥离界面，减小剥离损伤，降低剥离表面粗糙度。
接着，如图1中的S5及图10所示，进行步骤S5，去除所述侧墙结构105及所述侧墙结构105下方对应的所述第一介质层101以形成第一凹槽111。在一示例中，该步骤采用具有选择比的刻蚀材料(刻蚀第一介质层101、第二介质层104(所述侧墙结构105)，不刻蚀或较慢刻蚀多晶硅层(所述第一牺牲层103及所述第二牺牲层107))刻蚀工艺刻蚀第一介质层101、所述侧墙结构105(第二介质层104)，暴露出所述第一衬底100(如，硅衬底)。
接着，如图1中的S6及图11-12所示，进行步骤S6，去除所述第一牺牲层103及所述第二牺牲层107，并基于所述第一凹槽111向下刻蚀所述第一衬底100以形成第二凹槽112，所述第二凹槽112的底部高于所述预设剥离层110。在一示例中，所述第二凹槽112的底部高出所述预设剥离层110的距离即为前述示例中所提到的所述预设距离d。在一示例中，所述第一牺牲层103及所述第二牺牲层107的材料均选择为多晶硅，所述第一衬底100的材料选择为硅，该步骤中，刻蚀多晶硅层，同时刻蚀硅衬底，在硅衬底中引入所述第二凹槽112。
作为示例，形成所述第二凹槽112后还包括步骤：减薄所述第一介质层101至预设厚度或去除所述第一介质层101，可以采用湿法或干法刻蚀工艺，所述预设厚度可以依据实际进行选择，如图12所示，以控制表面粗糙度小于0.5nm，可以是0.3nm，优选为0.2。可以通过CMP抛光达到的，或者通过氢气气氛退火达到的，退火温度800～1300℃。其中，当不完全去除所述第一介质层101的情况下，所述第一介质层101经过该步骤之后转换为减薄介质层113。
接着，如图1中的S7及图13所示，进行步骤S7，提供第二基底，将所述第一基底形成有所述第二凹槽112的一侧与所述第二基底相键合，可以采用现有键合工艺，如直接键合，得到初始键合结构，所述第二凹槽112构成所述空腔结构。键合气氛可选择真空、惰性气体、还原性气体。其中，所述空腔结构的数量以及形状可以依据上述刻蚀工艺通过限定侧墙结构的形状得到。
作为示例，所述第二基底包括第二衬底200及形成在所述第二衬底200上的中间介质201层，所述第一基底具有所述第二凹槽112的一侧与所述中间介质层201相键合。从而基于该示例可以得到在上方顶层硅材料层中形成有纳米级空腔结构的SOI衬底。
作为示例，所述第一衬底100包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种；所述中间介质层201包括氮化硅层、氮氧化硅层、氧化铝层中的至少一种；所述第二衬底200包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种。
最后，如图1中的S8及图14所示，进行步骤S8，沿所述预设剥离层110剥离所述第一基底，将所述第一基底的一部分转移至所述第二基底上，在所述第二基底上形成转移衬底膜层114，以得到由所述第二基底以及所述转移衬底膜层构成的具有空腔结构的SOI衬底。其中，可以采用在400℃～700℃之间的温度对上述初始键合结构退火，进行智能剥离，得到含有纳米级空腔的SOI衬底。当然，也可以采用其他常用剥离方式，也可以采用背部抛光减薄的方式获得SOI顶层结构，依据实际选择。
作为示例，沿所述预设剥离层剥离110所述第一基底后包括步骤：对所述具有空腔结构的半导体衬底进行加固处理，所述加固处理包括对所述具有空腔结构的半导体衬底进行加热处理。如高温加热处理，例如在1000℃～1300℃下进行。当然，也可以采用其他加固方式。
在进一步可选示例中，所述加热处理在预设氛围下进行，所述预设氛围包括氧气气氛，以将所述转移衬底膜层114表面氧化形成表面氧化层(图中未示出)，在进行所述加热处理之后去除所述表面氧化层，以减薄所述转移衬底膜层。通过该方式，可以在加固所述具有空腔结构的半导体衬底这一复合衬底结构的过程中通过氧化的方式减薄所述转移衬底膜层。在一示例中，使用氢氟酸腐蚀所述表面氧化层，以减薄所述转移衬底膜层。
作为示例，得到具有空腔结构的SOI衬底后还包括步骤：对所述转移衬底膜层114进行减薄处理，所述减薄处理包括采用化学机械研磨工艺机械第一减薄及采用氧化减薄工艺进行第二减薄，得到减薄处理后结构。也就是说，采用两步减薄的方式对所述转移衬底膜层进行减薄，其中，第一步减薄可以成为是粗抛光，例如，可以采用CPM的方式进行，进行第一减薄的时间等可以依据实际经验选定。接着，在此基础上进行第二减薄，可以采用氧化减薄的工艺，也就是说，氧化所述第一减薄之后的所述转移衬底膜层的表面形成氧化层，再去除所述氧化层，进一步实现减薄，以精确定义减薄后剩余的所述转移衬底膜层的厚度。
在一示例中，优选在进行完上述示例中的氧气氛围下加热固化处理及去除所述表面氧化层之后进行本示例中的所述第一减薄和所述第二减薄的工艺，得到所述减薄处理后结构。在上述示例的氧化减薄完成后，即去除所述表面氧化层之后，所述转移衬底膜层(如顶层硅)的厚度减少，所述空腔结构上方转移衬底膜层能够承受的压力减小，此时如果采用CMP工艺对所述转移衬底膜层进一步减薄、抛光，容易造成顶层硅破损，因此，可以采用本示例中先用CMP进行粗减薄再用氧化减薄工艺继续二次氧化减薄，利于精确定义厚度。
作为示例，进行所述减薄处理之后还包括步骤：对所述减薄处理后的表面进行修复处理，以使所述减薄处理后的表面达到原子级平整，得到空腔上膜层(图中未示出)。在一示例中，所述修复处理包括对所述具有空腔结构的半导体衬底在氢气氛围下退火，退火温度介于800℃-1300℃之间，例如可以是1000℃。可以得到性能优异几乎无破损的空腔上膜层。
实施例2：
如图15所示，本发明提供一种具有纳米级空腔结构的SOI衬底的制备方法，包括如下步骤：
S1’：提供第一基底，所述第一基底包括第一衬底及形成于所述第一衬底上的第一介质层；
S2’：于所述第一基底上形成至少一个叠层结构，所述叠层结构自下而上包括下牺牲材料层、牺牲介质层以及上牺牲材料层；
S3’：对所述上牺牲材料层进行图形化形成上牺牲层，所述上牺牲包括若干个间隔排布的上牺牲单元及显露所述牺牲介质层上开口，所述上开口定义需要形成的空腔结构的位置；
S4’：于所述上牺牲单元的侧壁上形成辅助侧墙，并于所述辅助侧墙之间显露的所述牺牲介质层表面形成辅助牺牲层，所述辅助牺牲层填充所述上开口，其中，所辅助侧墙的厚度定义需要形成的所述空腔结构的宽度；
S5’：对所述第一基底进行离子注入，以在所述第一衬底中形成预设剥离层；
S6’：去除所述辅助侧墙及所述辅助侧墙下方对应的所述牺牲介质层以形成第一辅助凹槽；
S7’：去除所述辅助牺牲层及所述上牺牲层，并基于所述第一辅助凹槽向下刻蚀所述叠层结构以形成第二辅助凹槽，所述第二辅助凹槽显露所述第一介质层；
S8’：去除所述牺牲介质层并基于所述第二辅助凹槽刻蚀所述第一介质层形成第三辅助凹槽，所述第三辅助凹槽显露所述第一衬底；
S9’：去除所述下牺牲层并基于所述第三辅助凹槽刻蚀所述第一衬底形成凹槽结构，所述凹槽结构的底部高于所述预设剥离层；
S10’：提供第二基底，将所述第一基底形成有所述凹槽结构的一面与所述第二基底相键合，得到初始键合结构，所述凹槽结构构成所述空腔结构；
S11’：沿所述预设剥离层剥离所述第一基底，将所述第一基底的一部分转移至所述第二基底上，以在所述第二基底上形成转移衬底膜层，得到由所述第二基底以及所述转移衬底膜层构成的具有空腔结构的SOI衬底。
需要说明的是，上述顺序并不严格代表本发明所保护的具有纳米级空腔结构的SOI衬底的制备方法的制备顺序，本领域技术人员可以依据实际工艺进行步骤顺序之间的改变，例如，提供所述第二基底可以在步骤对第一基底进行离子注入形成预设剥离层之前提供。其中，图15仅示出了本发明一种示例中的具有空腔结构的SOI衬底的制备方法的制备步骤。
本实施例2与实施例1的不同在于，进行离子注入形成所述预设剥离层之前形成空腔结构的方式不同，其他步骤与实施例1相同或相似，看完参考实施例1的描述。本实施例中：
首先，如图16所示，进行步骤S1’，提供第一基底，所述第一基底包括第一衬底300及形成在所述第一衬底300上的第一介质层301。其中，该步骤中，所述第一衬底300及所述第一介质层301的特征及形成与实施例1类似，可参考实施例1的描述。
接着，如图17所示，进行步骤S2’，于所述第一基底上形成至少一个叠层结构302，所述叠层结构302自下而上包括下牺牲材料层303、牺牲介质层304以及上牺牲材料层305。以基于所述叠层结构302形成后续需要形成的空腔结构的图形。其中，当形成有多个所述叠层结构时，对所述叠层结构各材料层的刻蚀工艺可参考下述对下牺牲材料层303、牺牲介质层304以及上牺牲材料层305的描述。
其中，所述下牺牲材料层303的材料包括但不限于多晶硅。在一示例中，所述下牺牲材料层303的厚度大于需要形成的空腔结构的高度。所述上牺牲材料层305的材料包括但不限于多晶硅。在一示例中，所述上牺牲材料层305的厚度小于所述下牺牲材料层303的厚度；所述牺牲介质层304的材料包括但不限于氧化硅。所述牺牲介质层304的材料与所述第一介质层301的材料可以相同或者不同，可以依据实际需求选择。在一示例中，所述牺牲介质层304的厚度小于所述第一介质层301的厚度。
接着，如图18所示，进行步骤S3’，对所述上牺牲材料层304进行图形化，通过光刻、刻蚀工艺得到上牺牲层306，所述上牺牲层306包括若干个间隔排布的上牺牲单元306a及显露所述牺牲介质层305的上开口306b，所述上开口306b边缘位置定义了在最终形成的SOI衬底中的空腔结构的位置。
接着，如图19-20所示，进行步骤S4’，于所述上牺牲单元306a的侧壁上形成辅助侧墙308，可以基于所述辅助介质材料层307形成所述辅助侧墙308。其中，所述辅助侧墙308的形成可以参见实施例1中所述侧墙结构305的形成。在此不再赘述。接着，如图21-22所示，继续进行步骤S4’，于所述辅助侧墙308之间显露的所述牺牲介质层304表面形成辅助牺牲层310，所述辅助牺牲层310填充所述上开口，其中，所辅助侧墙308的厚度定义需要形成的所述空腔结构的宽度。其中，所述辅助牺牲层310可以看成包括若干个间隔排布的辅助牺牲单元310a及第二开口的结构层，可以基于辅助牺牲材料层309获得。其中，所述辅助牺牲层310的形成可以参见实施例1中所述第二牺牲层107的形成。在此不再赘述。在一示例中，减薄所述辅助牺牲材料层309的同时还减薄了所述上牺牲层306以及所述辅助侧墙308，得到减薄后上牺牲层312以及减薄后辅助侧墙结构311，减薄后上牺牲层312包括若干个减薄后上牺牲单元312a，其中，减薄后上牺牲单元312a、减薄后辅助侧墙311以及所述辅助牺牲单元310a的上表面相平齐。
接着，如图23所示，进行步骤S5’，对所述第一基底进行离子注入，以在所述第一衬底300中形成预设剥离层313。所述预设剥离层313的形成方式以及所述预设剥离层313与需要形成的空腔结构之间具有预设距离，所述预设距离大于所述空腔结构的空腔特征尺寸D的1/8等优选方案的设置均与实施例1的描述相同，可以参见实施例1的描述，在此不再赘述。
接着，如图24所示，进行步骤S6’，去除所述辅助侧墙311及所述辅助侧墙311下方对应的所述牺牲介质层304以形成第一辅助凹槽314。其中，所述第一辅助凹槽314的形成可以参见实施例1中所述第一凹槽111的形成。在此不再赘述。
接着，如图25所示，进行步骤S7’，去除所述辅助牺牲层310及所述上牺牲层306，或者是所述减薄后上牺牲层312，并基于所述第一辅助凹槽,34向下刻蚀所述叠层结构以形成第二辅助凹槽315，所述第二辅助凹槽315显露所述第一介质层301，即，所述第二辅助凹槽贯穿所述下牺牲层303，可选地，去除剩余的所述辅助牺牲层310及所述上牺牲层306，露出所述牺牲介质层304。
接着，如图26所示，进行步骤S8’，去除所述牺牲介质层304并基于所述第二辅助凹槽315刻蚀所述第一介质层301形成第三辅助凹槽316，所述第三辅助凹槽316显露所述第一衬底300。该步骤中，基于所述牺牲介质层304的去除同时腐蚀位于所述下牺牲层303下方的所述第一介质层301，基于所述下牺牲层303的遮挡，从而可以避免刻蚀到所述第一介质层301中不需要刻蚀的位置，可以采用湿法腐蚀的工艺去除，有利于提高所述第一介质层301的性能，特别是在后续器件结构中还保留有部分所述第一介质层301的器件中，有利于进一步提高器件性能。
接着，如图27所示，进行步骤S9’，去除所述下牺牲层303并基于所述第三辅助凹槽316刻蚀所述第一衬底300形成凹槽结构317，所述凹槽结构317的底部高于所述预设剥离层313，所述凹槽结构317作为后续形成的SOI衬底中的空腔结构。所述凹槽结构317的形成可以参见实施例1中所述第二凹槽112的形成。在此不再赘述。
接着，如图28所示，进行步骤S10’，提供第二基底，将所述第一基底形成有所述凹槽结构317的一面与所述第二基底相键合，得到初始键合结构，所述凹槽结构317构成所述空腔结构。所述初始键合结构的形成可以参见实施例1中初始键合结构的形成。在此不再赘述。作为示例，所述第二基底包括第二衬底400及形成在所述第二衬底400上的中间介质层401，所述第一基底具有所述凹槽结构317的一侧与所述中间介质层401相键合。所述第二基底可以参见实施例1中所述第二基底的结构及构成。在此不再赘述。
作为示例，形成所述凹槽结构317后还包括步骤：减薄所述第一介质层301至预设厚度或去除所述第一介质层301，可以采用湿法或干法刻蚀工艺，所述预设厚度可以依据实际进行选择，如图28所示，以控制表面粗糙度小于0.5nm，可以是0.3nm。其中，当不完全去除所述第一介质层301的情况下，所述第一介质层301经过该步骤之后转换为减薄介质层301。此时，所述减薄介质层301用于后续器件的制备保留在器件结构中。
最后，如图29所示，进行步骤S11’，沿所述预设剥离层313剥离所述第一基底，将所述第一基底的一部分转移至所述第二基底上，以在所述第二基底上形成转移衬底膜层319，得到由所述第二基底以及所述转移衬底膜层319构成的具有空腔结构的SOI衬底。所述第一基底的剥离以及剥离以后对转移的所述转移衬底膜层319的处理工艺可以参见实施例1中的所述第一基底的剥离以及剥离以后对转移的所述转移衬底膜层114的处理。在此不再赘述。
另外，本发明还提供另外一种具有空腔结构的衬底的制备方法，其中，选取SOI衬底取代上述示例中的所述第一基底，其他工艺步骤可参见上述示例的描述，本示例中：
如图33-46所示，显示为采用SOI衬底500替代第一基底300的各步骤结构示意图。其中，SOI衬底500包括底层硅501、埋氧层502以及顶层硅503。具体工艺中，在图39中，当得到减薄后第一牺牲单元312a、减薄后侧墙结构311以及第二牺牲单元310a的上表面相平齐的结构之后，无需进行离子注入，直接去除所述侧墙结构111及所述侧墙结构111下方对应的所述第一介质层304以形成第一凹槽314，如图40所示。进一步，在图45所示进行键合之后，无需进行剥离工艺，接着进行图46所示的去除底层硅501和所述埋氧层502的工艺，在一示例中，采用选择性CMP工艺进行抛光减薄，将原氧化硅衬底的硅衬底层去除，抛光至氧化层后，CMP工艺自停止。进一步，去除所述埋氧层502时，在一示例中，对上述衬底进行1000～1300℃的高温加固，同时进行CMP抛光、氧化减薄、H2退火等工艺，获得高质量的内嵌纳米级空腔的SOI衬底，具体工艺可参见上述示例中的描述。
实施例3：
本实施例还提供一种具有纳米级空腔结构的SOI衬底结构，所述具有纳米级空腔结构的SOI衬底优选采用本发明实施例提供的具有纳米级空腔结构的SOI衬底的制备方法制备得到，当然，也可以采用其他方法制备得到。本实施例中的所述具有纳米级空腔结构的SOI衬底中的各个结构层的特征可以参见本实施例1和2关于具有纳米级空腔结构的SOI衬底的制备方法的描述，在此不再赘述。
其中，所述SOI衬底包括：
第一基底，包括第一衬底300，所述第一衬底301中形成有凹槽结构317，在一示例中，所述凹槽结构317的尺寸为纳米级；
第二基底，包括第二衬底400及形成在所述第二衬底400上的中间介质层401，所述第一基底形成有所述凹槽结构的一侧与所述第二基底形成有所述中间介质层401的一侧相键合，所述凹槽结构显露所述中间介质层401，所述凹槽结构构成所述具有空腔结构的SOI衬底的空腔结构。
作为示例，所述第一基底包括空腔上膜层(图中未示出)，所述空腔上膜层基于转移衬底膜层319减薄得到，所述转移衬底膜层基于所述第一衬底得到，其中，所述空腔上膜层中形成有所述凹槽结构。进一步，所述转移衬底膜层319具有靠近所述空腔结构的第一表面及与所述第一表面相对的第二表面，所述第二表面与所述空腔结构之间的距离大于所述空腔结构的空腔特征尺寸的1/8。
作为示例，所述第一衬底100包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种；所述中间介质层201包括氮化硅层、氮氧化硅层、氧化铝层中的至少一种；所述第二衬底200包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种。
综上所述，本发明的具有纳米级空腔结构的SOI衬底及其制备方法，利用侧墙掩模制备出含有内嵌纳米级空腔的SOI衬底，利用凸出的侧墙结构作为掩膜刻蚀形成凹槽结构，得到空腔结构，进一步，可以在顶层硅中制备得到纳米级空腔，从而可以防止在制备含有微米级、亚微米级空腔的SOI衬底时，由于空腔特征尺寸较大，顶层硅承受的应力容易超出极限，发生破损。此外，本发明在形成预设剥离层时，预设剥离层与需要形成的空腔结构之间的预设距离大于所述空腔结构的空腔特征尺寸的1/8，从而可以进一步保证空腔结构上方的材料层在制备得到具有空腔结构的半导体衬底的过程中不发生破损，提高器件良率及性能。同时，基于本发明的工艺可以有利于保护器件制备过程中中间材料层，可以保护第一介质层受到较小的过刻蚀损伤，另外，有利于在第一介质层作为器件一部分时提高器件的性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，所述制备方法包括如下步骤：
提供第一基底，所述第一基底包括第一衬底及形成于所述第一衬底上的第一介质层；
于所述第一基底上形成至少一个叠层结构，所述叠层结构自下而上包括下牺牲材料层、牺牲介质层以及上牺牲材料层；
对所述上牺牲材料层图形化形成上牺牲层，所述上牺牲层包括若干个间隔排布的上牺牲单元及显露所述牺牲介质层的上开口，所述上开口定义需要形成的空腔结构的位置；
于所述上牺牲单元的侧壁上形成辅助侧墙，并于所述辅助侧墙之间显露的所述牺牲介质层表面形成辅助牺牲层，所述辅助牺牲层填充所述上开口，其中，所辅助侧墙的厚度定义需要形成的所述空腔结构的宽度；
对所述第一基底进行离子注入，以在所述第一衬底中形成预设剥离层；
去除所述辅助侧墙及所述辅助侧墙下方对应的所述牺牲介质层以形成第一辅助凹槽；去除所述辅助牺牲层及所述上牺牲层，并基于所述第一辅助凹槽向下刻蚀所述叠层结构以形成第二辅助凹槽，所述第二辅助凹槽显露所述第一介质层；
去除所述牺牲介质层并基于所述第二辅助凹槽刻蚀所述第一介质层形成第三辅助凹槽，所述第三辅助凹槽显露所述第一衬底；
去除所述下牺牲层并基于所述第三辅助凹槽刻蚀所述第一衬底形成凹槽结构，所述凹槽结构的底部高于所述预设剥离层；
提供第二基底，将所述第一基底形成有所述凹槽结构的一面与所述第二基底相键合，得到初始键合结构，所述凹槽结构构成所述空腔结构；
沿所述预设剥离层剥离所述第一基底，将所述第一基底的一部分转移至所述第二基底上，以在所述第二基底上形成转移衬底膜层，得到由所述第二基底以及所述转移衬底膜层构成的具有空腔结构的SOI衬底。
2.根据权利要求1所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，形成所述辅助侧墙的方法包括步骤：于所述上牺牲单元的表面及显露的所述牺牲介质层表面形成辅助介质材料层；去除所述上牺牲单元及所述牺牲介质层上方的所述辅助介质材料层，并保留所述上牺牲单元侧壁的所述辅助介质材料层，得到所述辅助侧墙。
3.根据权利要求2所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，所述辅助介质材料层的材料与所述牺牲介质层的材料不同。
4.根据权利要求1所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，所述上牺牲材料层的厚度小于所述下牺牲材料层的厚度；所述牺牲介质层的厚度小于所述第一介质层的厚度；所述第一介质层的厚度大于2nm；所述辅助侧墙的尺寸为纳米级，所述辅助侧墙的宽度介于5nm-15nm之间。
5.根据权利要求1所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，形成所述辅助牺牲层的步骤包括：于所述上牺牲单元顶部、所述辅助侧墙表面以及所述辅助侧墙之间显露的所述牺牲介质层表面形成辅助牺牲材料层；减薄所述辅助牺牲材料层以显露所述辅助侧墙，得到所述辅助牺牲层，其中，减薄后所述上牺牲层、所述辅助侧墙及所述辅助牺牲层的高度相同，且所述高度大于所述空腔结构的深度。
6.根据权利要求1所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，形成所述凹槽结构后还包括步骤：减薄所述第一介质层至预设厚度或去除所述第一介质层，以控制表面粗糙度小于0.5nm。
7.根据权利要求1所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，进行所述离子注入形成所述预设剥离层的步骤包括：对所述第一基底进行第一离子注入，以在所述第一基底中形成初始剥离层；在所述初始剥离层的位置进行第二离子注入，以形成所述预设剥离层，其中，所述第一离子注入的注入粒子包括含B杂质，所述第二离子注入的注入粒子包括H离子、He离子中的至少一种。
8.根据权利要求1所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，所述预设剥离层与需要形成的所述空腔结构之间具有预设距离，所述预设距离依据所述空腔结构设定，其中，所述设定方式包括所述预设距离大于所述空腔结构的空腔特征尺寸的1/8。
9.根据权利要求8所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，所述空腔特征尺寸的定义方式包括：定义所述空腔结构上方平行于所述空腔结构表面的二维平面；在所述二维平面内，所述空腔结构上方具有若干选定点；对于每一所述选定点，具有经过所述选定点的若干条直线；每一条所述直线与所述空腔结构的边缘之间具有至少两个接触点，选择经过所述选定点的所述直线延伸的两个方向分别与所述选定点近邻的第一接触点及第二接触点，所述第一接触点与所述第二接触点之间的距离定义为空腔尺寸；基于经过每一所述选定点的若干所述直线得到最小的所述空腔尺寸；基于所述空腔结构上方的若干所述选定点，选取所有所述空腔尺寸中的最大值，获得所述空腔特征尺寸。
10.根据权利要求1所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，沿所述预设剥离层剥离所述第一基底之后还包括步骤：对所述具有空腔结构的半导体衬底进行加固处理，所述加固处理包括对所述具有空腔结构的半导体衬底进行加热处理。
11.根据权利要求10所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，所述加热处理在预设氛围下进行，所述预设氛围包括氧气气氛，以在所述转移衬底膜层表面形成表面氧化层，并在完成所述加热处理后去除所述表面氧化层以减薄所述转移衬底膜层。
12.根据权利要求1所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，得到具有空腔结构的半导体衬底后还包括步骤：对所述转移衬底膜层结构进行减薄处理，所述减薄处理包括采用化学机械研磨进行第一减薄及采用氧化减薄进行第二减薄。
13.根据权利要求12所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，进行所述减薄处理之后还包括步骤：对所述减薄处理后的表面进行修复处理，以使所述减薄处理后的表面达到原子级平整，所述修复处理的工艺包括对所述减薄处理后的所述具有空腔结构的半导体衬底在氢气氛围下退火，退火温度介于800℃-1300℃之间。
14.根据权利要求1-13中任意一项所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，所述第二基底包括第二衬底及形成在所述第二衬底上的中间介质层，所述第一基底具有所述第二凹槽的一侧与所述中间介质层相键合。
15.根据权利要求14所述的具有纳米级空腔结构的SOI衬底的制备方法，其特征在于，所述第一衬底包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种；所述中间介质层包括氮化硅层、氮氧化硅层、氧化铝层中的至少一种；所述第二衬底包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种。
16.一种具有纳米级空腔结构的SOI衬底，其特征在于，所述SOI衬底包括：
第一基底，包括空腔上膜层，所述空腔上膜层基于转移衬底膜层减薄得到，所述空腔上膜层中形成有凹槽结构；以及
第二基底，包括第二衬底及形成在所述第二衬底上的中间介质层，所述第一基底形成有所述凹槽结构的一侧与所述第二基底形成有所述中间介质层的一侧相键合，所述凹槽结构显露所述中间介质层，所述凹槽结构构成所述具有空腔结构的SOI衬底的空腔结构，所述转移衬底膜层具有靠近所述空腔结构的第一表面及与所述第一表面相对的第二表面，所述第二表面与所述空腔结构之间的距离大于所述空腔结构的空腔特征尺寸的1/8。
17.根据权利要求16所述的具有纳米级空腔结构的SOI衬底，其特征在于，所述第一衬底包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种；所述中间介质层包括氮化硅层、氮氧化硅层、氧化铝层中的至少一种；所述第二衬底包括Si衬底、Ge衬底、GaN衬底、SiC衬底、GaAs衬底、AlGaN衬底、Ga2O3衬底、InP衬底中的至少一种。
CN202010850617.8A 2020-08-21 2020-08-21 具有纳米级空腔结构的soi衬底及其制备方法 Active CN111952240B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010850617.8A CN111952240B (zh) 2020-08-21 2020-08-21 具有纳米级空腔结构的soi衬底及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010850617.8A CN111952240B (zh) 2020-08-21 2020-08-21 具有纳米级空腔结构的soi衬底及其制备方法

Publications (2)

Publication Number Publication Date
CN111952240A true CN111952240A (zh) 2020-11-17
CN111952240B CN111952240B (zh) 2024-06-14

Family

ID=73359491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010850617.8A Active CN111952240B (zh) 2020-08-21 2020-08-21 具有纳米级空腔结构的soi衬底及其制备方法

Country Status (1)

Country Link
CN (1) CN111952240B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113346864A (zh) * 2021-05-28 2021-09-03 杭州星阖科技有限公司 一种体声波谐振器及其制作方法
CN114531872A (zh) * 2020-12-30 2022-05-24 深圳清华大学研究院 基于倒序工艺的原子级粗糙表面制备工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020115268A1 (en) * 2001-02-19 2002-08-22 Samsung Electronics Co., Ltd. Silicon-on-insulator (SOI) substrate and method for manufacturing the same
JP2006173551A (ja) * 2004-12-17 2006-06-29 Interuniv Micro Electronica Centrum Vzw 深溝エアギャップの形成とその関連応用
JP2009026917A (ja) * 2007-07-19 2009-02-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20090197392A1 (en) * 2008-02-06 2009-08-06 Fumito Isaka Manufacturing method of soi substrate
US20090298256A1 (en) * 2008-06-03 2009-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect air gap formation process
CN102231368A (zh) * 2007-03-26 2011-11-02 株式会社半导体能源研究所 半导体衬底的制造方法
CN104916537A (zh) * 2014-03-11 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020115268A1 (en) * 2001-02-19 2002-08-22 Samsung Electronics Co., Ltd. Silicon-on-insulator (SOI) substrate and method for manufacturing the same
JP2006173551A (ja) * 2004-12-17 2006-06-29 Interuniv Micro Electronica Centrum Vzw 深溝エアギャップの形成とその関連応用
CN102231368A (zh) * 2007-03-26 2011-11-02 株式会社半导体能源研究所 半导体衬底的制造方法
JP2009026917A (ja) * 2007-07-19 2009-02-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20090197392A1 (en) * 2008-02-06 2009-08-06 Fumito Isaka Manufacturing method of soi substrate
US20090298256A1 (en) * 2008-06-03 2009-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect air gap formation process
CN104916537A (zh) * 2014-03-11 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114531872A (zh) * 2020-12-30 2022-05-24 深圳清华大学研究院 基于倒序工艺的原子级粗糙表面制备工艺
WO2022141239A1 (zh) * 2020-12-30 2022-07-07 深圳清华大学研究院 基于倒序工艺的原子级粗糙表面制备工艺
CN113346864A (zh) * 2021-05-28 2021-09-03 杭州星阖科技有限公司 一种体声波谐振器及其制作方法

Also Published As

Publication number Publication date
CN111952240B (zh) 2024-06-14

Similar Documents

Publication Publication Date Title
JP5391423B2 (ja) 解像度以下のケイ素フィーチャおよびそれを形成するための方法
US20110151668A1 (en) Pitch division patterning techniques
TW200535933A (en) Tri-gate transistors and methods to fabricate same
CN111370299A (zh) 半导体结构及其形成方法
CN111952239B (zh) 具有空腔结构的半导体衬底及其制备方法
KR20110102872A (ko) 다중 깊이 ｓｔｉ 방법
CN106898608A (zh) 半导体装置结构
CN111952240B (zh) 具有纳米级空腔结构的soi衬底及其制备方法
CN104517845B (zh) 一种制作半导体器件的方法
CN114220858A (zh) 半导体装置
KR100345430B1 (ko) 집적 회로, 입/출력 디바이스, 이중 게이트 산화 방법 및 게이트 산화막 제조 방법
CN111986996B (zh) 改善自热效应的soi器件及其制备方法
CN111952238B (zh) 具有空腔结构的soi衬底及其制备方法
CN111435643A (zh) 三维堆叠的环栅晶体管的制备方法
CN108573862B (zh) 半导体结构及其形成方法
CN110896047A (zh) 浅沟槽隔离结构和半导体器件的制备方法
US20140370666A1 (en) Method of making a semiconductor layer having at least two different thicknesses
US11145760B2 (en) Structure having improved fin critical dimension control
CN111435658B (zh) 形成存储器堆叠结构的方法
TW202143489A (zh) 半導體裝置與其形成方法
CN108109917B (zh) 场效应晶体管的隔离结构及其制作方法
TWI518792B (zh) 半導體製程
CN111952241A (zh) 具有辅助支撑结构的半导体衬底及其制备方法
CN115799260B (zh) 一种负电容围栅纳米片结构cmos反相器及其制造方法
TWI835170B (zh) 形成半導體裝置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant