CN112992659B - 半导体结构的制备方法及半导体结构 - Google Patents
半导体结构的制备方法及半导体结构 Download PDFInfo
- Publication number
- CN112992659B CN112992659B CN202110451699.3A CN202110451699A CN112992659B CN 112992659 B CN112992659 B CN 112992659B CN 202110451699 A CN202110451699 A CN 202110451699A CN 112992659 B CN112992659 B CN 112992659B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- nitride layer
- photoresist layer
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 102
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 83
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 27
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 5
- 239000007921 spray Substances 0.000 claims description 5
- 238000010992 reflux Methods 0.000 claims description 3
- 230000004907 flux Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02697—Forming conducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及半导体结构加工技术领域，尤其是涉及一种半导体结构的制备方法及半导体结构。制备方法包括：提供一沉积有氮化硅层的叠层结构，在氮化硅层的上表面形成光阻层；掩模版与光阻层的上表面之间呈第一倾角设置，采用入射方向垂直于掩模版的板面的光对光阻层进行第一次曝光；掩模版与光阻层的上表面之间呈第二倾角设置，采用入射方向垂直于掩模版的板面的光对光阻层进行第二次曝光；显影以形成燕尾槽；对光阻层进行加热，使燕尾槽的开口处的光阻层软化回流，以使燕尾槽的两个槽壁形成弧形侧壁；对光阻层的顶部拐角处进行修饰，对氮化硅层进行处理，以在氮化硅层中形成具有平滑拐角的开口；并在氮化硅层的表面形成导电金属层。
Description
技术领域
本发明涉及半导体结构加工技术领域，尤其是涉及一种半导体结构的制备方法及半导体结构。
背景技术
目前，在半导体器件制造过程中，涉及到在刻蚀后的氮化硅（SiNx）薄膜表面蒸镀金属层的步骤，由于刻蚀后的氮化硅表面具有台阶，且台阶处是突出的尖角结构，导致蒸镀后的金属层在台阶拐角处容易断裂。
发明内容
本发明的目的在于提供一种半导体结构的制备方法及半导体结构，以缓解现有技术中存在的由于刻蚀后的氮化硅表面具有台阶，且台阶处不是圆滑过渡的，导致蒸镀后的金属层在台阶处容易断裂的技术问题。
基于上述目的，本发明提供了一种半导体结构的制备方法，所述制备方法包括以下步骤：
S1. 提供一沉积有氮化硅层的叠层结构，在所述氮化硅层的上表面形成光阻层；
S2.在所述光阻层的上方形成具有开口的掩模版，所述掩模版与所述光阻层之间间隙设置，且所述掩模版与所述光阻层的上表面之间呈第一倾角设置，采用入射方向垂直于所述掩模版的板面的光对所述光阻层进行第一次曝光；
S3.所述掩模版转动至其与所述光阻层的上表面之间呈第二倾角设置的位置，所述第二倾角与所述第一倾角互补，采用入射方向垂直于所述掩模版的板面的光对所述光阻层进行第二次曝光；
S4.对曝光后的光阻层进行显影处理，以形成燕尾槽；
S5.对所述光阻层进行加热，使所述燕尾槽的开口处的所述光阻层软化回流，并填补所述燕尾槽的底部角落，以使所述燕尾槽的两个槽壁形成弧形侧壁，两个弧形侧壁的凸出方向相背；
S6.对所述光阻层的顶部拐角处进行修饰，以形成具有圆滑拐角的开口，以修饰后的所述开口作为掩模，对所述氮化硅层进行处理，以在所述氮化硅层中形成具有平滑拐角的开口；形成具有平滑拐角的开口后，去除所述光阻层；
S7.在所述氮化硅层的表面形成导电金属层。
可选地，在步骤S2中，所述第一倾角的角度大于90°且小于135°。
可选地，在步骤S5中，对所述光阻层进行烘烤，烘烤温度为110~130℃，烘烤时间为2~5min。
可选地，在步骤S6中，对所述光阻层的顶部拐角处进行等离子体轰击，射频功率为30~50W，压力为6~10mTorr，等离子体流量为15~25ccm，光阻去除速率为10~30nm/min。
可选地，在步骤S6中，对所述氮化硅层进行等离子体刻蚀，以在所述氮化硅层中形成具有平滑拐角的开口。
可选地，在步骤S7之前，还包括在所述氮化硅层的表面进行喷淋腐蚀，以形成凹坑结构的步骤；所述导电金属层形成于具有所述凹坑结构的氮化硅层的表面。
可选地，使用缓冲氧化物刻蚀液对所述氮化硅层的表面喷淋腐蚀5~10s，以形成所述凹坑结构。
可选地，所述缓冲氧化物刻蚀液中HF和NH4F的体积比为1:6~1:10。
可选地，在步骤S7中，采用电子束蒸镀方式在具有所述凹坑结构的氮化硅层的表面蒸镀导电金属层。
可选地，所述光阻层为正光刻胶层。
可选地，所述叠层结构包括砷化镓层和砷化铝镓层，所述砷化镓层位于所述砷化铝镓层的上表面，所述氮化硅层沉积在所述砷化镓层的上表面。
基于上述目的，本发明还提供了一种半导体结构，所述半导体结构包括叠层结构、氮化硅层和导电金属层，所述氮化硅层位于所述叠层结构的上方，且所述氮化硅层设置有具有平滑拐角的开口；所述导电金属层位于所述氮化硅层的上方。
进一步地，所述氮化硅层的与所述导电金属层相接触的表面具有凹坑结构。
进一步地，所述叠层结构包括砷化镓层和砷化铝镓层，所述砷化镓层位于所述砷化铝镓层的上表面，所述氮化硅层位于所述砷化镓层的上表面。
与现有技术相比，本发明的有益效果主要在于：
本发明提供的半导体结构的制备方法，将掩模版与光阻层之间间隙设置，并将掩模版与光阻层的上表面之间呈第一倾角设置，采用入射方向垂直于掩模版的板面的光对光阻层进行第一次曝光；然后将掩模版转动至其与光阻层的上表面之间呈第二倾角设置的位置，第二倾角与第一倾角互补，并采用入射方向垂直于掩模版的板面的光对光阻层进行第二次曝光；对曝光后的光阻层进行显影处理后，在光阻层中形成了燕尾槽，燕尾槽的宽度从槽口向槽底逐渐增大；燕尾槽的槽壁为光阻层，燕尾槽的槽底为氮化硅层的上表面。然后对光阻层进行加热，使燕尾槽的开口处的光阻层软化回流，并填补燕尾槽的底部角落，以使燕尾槽的两个槽壁形成弧形侧壁，两个弧形侧壁的凸出方向相背；然后再对光阻层的顶部拐角处和弧形侧壁进行修饰，对加热回流时光阻层开口处出现的不规则形貌进行优化，以形成具有圆滑拐角的开口和更趋于圆弧形的侧壁，然后以修饰后的开口作为掩模，对氮化硅层进行处理，以在氮化硅层中形成具有平滑拐角的开口，从而防止后续形成的导电金属层发生断裂；刻蚀后，去除光阻层；最后，在氮化硅层的表面形成导电金属层，提高了金属的沉积质量。
本发明提供的半导体结构，由于氮化硅层设置有具有平滑拐角的开口，能够防止覆盖在氮化硅层上方的导电金属层发生断裂。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体结构的制备方法中根据步骤S1形成的产品结构示意图；
图2为本发明实施例提供的半导体结构的制备方法中步骤S2中掩模版的布置方式示意图；
图3为本发明实施例提供的半导体结构的制备方法中步骤S3中掩模版的布置方式示意图；
图4为本发明实施例提供的半导体结构的制备方法中根据步骤S4形成的产品结构示意图；
图5为本发明实施例提供的半导体结构的制备方法中根据步骤S5形成的产品结构示意图；
图6为本发明实施例提供的半导体结构的制备方法中根据步骤S6中对光阻层的顶部拐角处进行修饰后形成的产品结构示意图；
图7为本发明实施例提供的半导体结构的制备方法中根据步骤S6中对氮化硅层进行等离子体刻蚀后形成的产品结构示意图；
图8为本发明实施例提供的半导体结构的结构示意图。
图标：101-光阻层；102-氮化硅层；103-砷化镓层；104-砷化铝镓层；105-掩模版；106-燕尾槽；107-弧形侧壁；108-第一弧形段；109-第二弧形段；110-导电金属层。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，如出现术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，如出现术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
参见图1至图8所示，本实施例提供了一种半导体结构的制备方法，制备方法包括以下步骤：
S1. 提供一沉积有氮化硅层102的叠层结构，在氮化硅层102的上表面形成光阻层101。
其中，叠层结构为半导体结构的主体结构。可选地，参见图1所示，本实施例中的叠层结构包括砷化镓层103和砷化铝镓层104，砷化镓层103位于砷化铝镓层104的上表面。氮化硅层102沉积在砷化镓层103的上表面。
将光阻材料旋转涂布在氮化硅层102的上表面，经100℃ 热板烘烤120s形成光阻层101。
本实施例中的光阻层101为采用正光刻胶形成的正光刻胶层，正光刻胶层可以在曝光显影之后，将曝光的区域去除，形成所需要的形状，本实施例选择正光刻胶层与掩模版105配合，便于形成燕尾槽的形状。
S2.在光阻层101的上方形成具有开口的掩模版105，且掩模版105与光阻层101的上表面之间呈第一倾角设置，采用入射方向垂直于掩模版105的板面的光对光阻层101进行第一次曝光。
参见图2所示，图2中的掩模版105没有画剖面线的部分即表示开口，将具有开口的掩模版105置于光阻层101的上方，可选地，采用电机驱动掩模版105转动，使得掩模版105与光阻层101的上表面之间呈第一倾角θ1设置，然后使用光刻机以垂直于掩模版105的板面的入射方向A对光阻层101进行第一次曝光。
可选地，掩模版105与光阻层101之间间隙设置，掩模版是绕垂直于纸面的轴线并沿逆时针方向旋转设定角度，保证掩模版105不与光阻层101接触，这样可以保证形成具有较好形貌的燕尾槽。
需要说明的是，也可以直接将掩模版105设置成掩模版105与光阻层101的上表面之间呈第一倾角θ1。
为了使光阻材料在后续的加热回流后的形貌能够更接近圆弧形，在步骤S2中，第一倾角θ1的角度大于90°且小于135°。通过角度之间的计算可知，当曝光光束以垂直于掩模版105的板面的入射方向进行曝光时，掩模版105和光阻层101之间的夹角（180°-θ1）与后续形成的燕尾槽底部的夹角θ3之和为90°，由此可知，θ1越小，后续形成的燕尾槽底部的夹角θ3越小，这样则更容易使燕尾槽106的开口处的光阻材料在加热后软化回流，并填补燕尾槽106的底部角落，以使燕尾槽106的两个槽壁形成更接近圆弧形的弧形侧壁107。作为优选，第一倾角θ1的角度大于90°且小于120°。
S3.掩模版105转动至其与光阻层101的上表面之间呈第二倾角设置，第二倾角θ2与第一倾角θ1互补，采用入射方向垂直于掩模版105的板面的光对光阻层101进行第二次曝光。
采用电机驱动掩模版105绕垂直于纸面的轴线并沿逆时针方向转动至其与光阻层101的上表面之间呈第二倾角θ2设置，此时，电机的驱动轴的轴线可以配置成穿过掩模版105的开口的中心。参见图2和图3所示，θ2与θ1互补。然后使用光刻机以垂直于掩模版105的板面的入射方向B对光阻层101进行第二次曝光。
需要说明的是，还可以根据生产需要，在旋转掩模版105之后，对掩模版105进行平移，以形成完整的且尺寸合适的燕尾槽106。对光阻层曝光以形成燕尾槽是本领域技术人员能够实现的，在此不再详细描述。
S4.对曝光后的光阻层101进行显影处理，以形成燕尾槽106。
将曝光后结构放入显影液进行显影，参见图4所示，光阻层101中形成了燕尾槽106。燕尾槽106的两个底角θ3的角度为（90°-θ2）。
S5.对光阻层101进行加热，使燕尾槽106的开口处的光阻层101软化回流，并填补燕尾槽106的底部角落，以使燕尾槽106的两个槽壁形成弧形侧壁107，两个弧形侧壁107的凸出方向相背。
可选地，在步骤S5中，对光阻层101进行烘烤，使得光阻层101顶部软化流动，流下来的光阻材料填补燕尾槽106的底部角落，控制烘烤温度为110~130℃，烘烤时间为2~5min，从而使燕尾槽106的两个槽壁形成弧形侧壁107，且两个弧形侧壁107的凸出方向相背，即得到图5所示的具有弧度的光阻形貌。
在烘烤过程中，可以采用烘箱烘烤，也可以使用热板烘烤。
S6.对光阻层101的顶部拐角处进行修饰，以形成具有圆滑拐角的开口，以修饰后的开口作为掩模，对氮化硅层102进行处理，以在氮化硅层102中形成具有平滑拐角的开口；然后去除光阻层101。
可选地，在步骤S6中，对光阻层101的顶部拐角处进行等离子体轰击，射频功率为30~50W，压力为6~10mTorr，等离子体流量为15~25ccm，光阻去除速率为10~30nm/min。
本实施例中，采用氧等离子体将光阻层101的顶部尖角处去除，修饰形成顶部具有弧形小开口的光阻形貌。然后以修饰后的开口作为掩模，具体而言，参见图6所示，修饰后的开口侧壁包括第一弧形段108和第二弧形段109，沿开口对氮化硅层102进行等离子体刻蚀，在刻蚀过程中，等离子体源的角度可以改变，或者使待刻蚀结构沿水平方向进行角度的改变，在开口对应处的氮化硅层102中形成有平滑拐角的开口。
具体而言，参见图7所示，等离子体在光刻胶底部会沿着第一弧形段108和第二弧形段109进行刻蚀，形成与第一弧形段108和第二弧形段109的弧度大体一致的氮化硅刻蚀角度，从而在氮化硅层102中形成具有平滑拐角的开口，防止后续形成的导电金属层110发生断裂。
S7.在氮化硅层102的表面形成导电金属层110。
可选地，在步骤S7之前，还包括在所述氮化硅层102的表面进行喷淋腐蚀，以形成凹坑结构的步骤。
可选地，使用缓冲氧化物刻蚀液对氮化硅层102的表面喷淋腐蚀5~10s，以形成凹坑结构。这样的方式能够提高膜层粘附性，同时有效提升金属半导体的电接触。
可选地，缓冲氧化物刻蚀液中HF和NH4F的体积比为1:6~1:10。该刻蚀液只对氮化硅层102进行腐蚀，而不会破坏砷化镓层103。
可选地，在步骤S7中，采用电子束蒸镀方式在具有凹坑结构的氮化硅层102的表面蒸镀导电金属层110。
具体地，采用电子束蒸镀方式在具有凹坑结构的氮化硅层102的表面以及裸露的砷化镓层103的上表面蒸镀导电金属层110，增强了导电金属层110的粘附性能，有效地缓解了导电金属层110的断裂现象。
本发明实施例提供的半导体结构的制备方法，将掩模版105与光阻层101之间间隙设置，并将掩模版105与光阻层101的上表面之间呈第一倾角设置，采用入射方向垂直于掩模版105的板面的光对光阻层101进行第一次曝光；然后将掩模版105转动至其与光阻层101的上表面之间呈第二倾角设置，第二倾角与第一倾角互补，并采用入射方向垂直于掩模版105的板面的光对光阻层101进行第二次曝光；对曝光后的光阻层101进行显影处理后，在光阻层101中形成了燕尾槽106，燕尾槽106的宽度从槽口向槽底逐渐增大；燕尾槽106的槽壁为光阻层101，燕尾槽106的槽底为氮化硅层102的上表面。然后对光阻层101进行加热，使燕尾槽106的开口处的光阻层软化回流，并填补燕尾槽106的底部角落，以使燕尾槽106的两个槽壁形成弧形侧壁107，两个弧形侧壁107的凸出方向相背；然后再对光阻层101的顶部拐角处和弧形侧壁进行修饰，对加热回流时光阻层开口处出现的不规则形貌进行优化，以形成具有圆滑拐角的开口和更趋于圆弧形的侧壁，然后以修饰后的开口作为掩模，对氮化硅层102进行等离子体刻蚀，以在氮化硅层102中形成具有平滑拐角的开口，从而防止后续形成的导电金属层110发生断裂；刻蚀后，去除光阻层101；最后，在氮化硅层102的表面进行喷淋腐蚀，以在氮化硅层102的表面形成凹坑结构，这样不仅能够提高导电金属膜层与氮化硅层102之间的粘附性，而且能够有效提升金属半导体的电接触，在具有凹坑结构的氮化硅层102的表面形成导电金属层110，能够提高金属的沉积质量。
本发明实施例还提供了一种半导体结构，半导体结构采用本实施例提供的半导体结构的制备方法制备。
本发明实施例提供的半导体结构，包括叠层结构、氮化硅层102和导电金属层110，氮化硅层102位于叠层结构的上方，且氮化硅层102设置有具有平滑拐角的开口；导电金属层110位于氮化硅层102的上方。
参见图8所示，本实施例中的叠层结构包括砷化镓层103和砷化铝镓层104，砷化镓层103位于砷化铝镓层104的上表面，氮化硅层102位于砷化镓层103的上表面。
本实施例中，具有平滑拐角的开口贯穿氮化硅层102，即位于开口下方的砷化镓层103裸露在氮化硅层102的外部。
进一步地，氮化硅层102的与导电金属层110相接触的表面具有凹坑结构。
本实施例中，具有凹坑结构的氮化硅层102的表面以及裸露的砷化镓层103的上表面均设置有导电金属层110。
本发明实施例提供的半导体结构，由于氮化硅层102中形成具有平滑拐角的开口，且氮化硅层102的表面具有凹坑结构，能够提高金属在氮化硅表面的沉积质量，防止导电金属层110发生断裂。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种半导体结构的制备方法，其特征在于，所述制备方法包括以下步骤：
S1.提供一沉积有氮化硅层（102）的叠层结构，在所述氮化硅层（102）的上表面形成光阻层（101）；
S2.在所述光阻层（101）的上方形成具有开口的掩模版（105），且所述掩模版（105）与所述光阻层（101）的上表面之间呈第一倾角设置，采用入射方向垂直于所述掩模版（105）的板面的光对所述光阻层（101）进行第一次曝光；
S3.所述掩模版（105）转动至其与所述光阻层（101）的上表面之间呈第二倾角设置，所述第二倾角与所述第一倾角互补，采用入射方向垂直于所述掩模版（105）的板面的光对所述光阻层（101）进行第二次曝光；
S4.对曝光后的光阻层（101）进行显影处理，以形成燕尾槽（106）；
S5.对所述光阻层（101）进行加热，使所述燕尾槽（106）的开口处的所述光阻层软化回流，并填补所述燕尾槽（106）的底部角落，以使所述燕尾槽（106）的两个槽壁形成弧形侧壁（107），两个弧形侧壁（107）的凸出方向相背；
S6.对所述光阻层（101）的顶部拐角处进行修饰，以形成具有圆滑拐角的开口，以修饰后的所述开口作为掩模，对所述氮化硅层（102）进行处理，以在所述氮化硅层（102）中形成具有平滑拐角的开口；形成具有平滑拐角的开口后，去除所述光阻层（101）；
S7.在所述氮化硅层（102）的表面形成导电金属层（110）。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，在步骤S2中，所述第一倾角的角度大于90°且小于135°。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，在步骤S5中，对所述光阻层（101）进行烘烤，烘烤温度为110~130℃，烘烤时间为2~5min。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，在步骤S6中，对所述光阻层（101）的顶部拐角处进行等离子体轰击，射频功率为30~50W，压力为6~10mTorr，等离子体流量为15~25ccm，光阻去除速率为10~30nm/min。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，在步骤S7之前，还包括在所述氮化硅层（102）的表面进行喷淋腐蚀，以形成凹坑结构的步骤；所述导电金属层（110）形成于具有所述凹坑结构的氮化硅层（102）的表面。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，使用缓冲氧化物刻蚀液对所述氮化硅层（102）的表面喷淋腐蚀5~10s，以形成所述凹坑结构。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述缓冲氧化物刻蚀液中HF和NH4F的体积比为1:6~1:10。
8.根据权利要求1至7中任一项所述的半导体结构的制备方法，其特征在于，所述光阻层（101）为正光刻胶层。
9.一种半导体结构，其特征在于，所述半导体结构由权利要求1至8中任一项所述的半导体结构的制备方法制备，所述半导体结构包括叠层结构、氮化硅层（102）和导电金属层（110），所述氮化硅层（102）位于所述叠层结构的上方，且所述氮化硅层（102）设置有具有平滑拐角的开口；所述导电金属层（110）位于所述氮化硅层（102）的上方。
10.根据权利要求9所述的半导体结构，其特征在于，所述氮化硅层（102）的与所述导电金属层（110）相接触的表面具有凹坑结构。
11.根据权利要求9所述的半导体结构，其特征在于，所述叠层结构包括砷化镓层（103）和砷化铝镓层（104），所述砷化镓层（103）位于所述砷化铝镓层（104）的上表面，所述氮化硅层（102）沉积在所述砷化镓层（103）的上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110451699.3A CN112992659B (zh) | 2021-04-26 | 2021-04-26 | 半导体结构的制备方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110451699.3A CN112992659B (zh) | 2021-04-26 | 2021-04-26 | 半导体结构的制备方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112992659A CN112992659A (zh) | 2021-06-18 |
| CN112992659B true CN112992659B (zh) | 2021-08-03 |
Family
ID=76340235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110451699.3A Active CN112992659B (zh) | 2021-04-26 | 2021-04-26 | 半导体结构的制备方法及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992659B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114628877B (zh) * | 2022-03-15 | 2023-05-26 | 度亘激光技术（苏州）有限公司 | 半导体结构的制备方法 |
| CN114823297B (zh) * | 2022-04-19 | 2023-01-31 | 度亘激光技术（苏州）有限公司 | 光刻胶去除工艺及半导体制造工艺 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177957B (zh) * | 2011-12-21 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 避免金属尖角的方法 |
| CN108461388B (zh) * | 2018-03-26 | 2020-11-06 | 云谷（固安）科技有限公司 | 一种衬底结构、加工方法和显示装置 |
| CN112670819B (zh) * | 2020-12-03 | 2022-04-01 | 华芯半导体研究院(北京)有限公司 | 基于Nitride斜坡刻蚀的VCSEL芯片及其制备方法 |
| CN112509917B (zh) * | 2021-01-29 | 2021-04-27 | 度亘激光技术（苏州）有限公司 | 半导体结构制备方法及半导体结构 |
-
2021
- 2021-04-26 CN CN202110451699.3A patent/CN112992659B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112992659A (zh) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112992659B (zh) | 半导体结构的制备方法及半导体结构 | |
| US6645851B1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| JP4408432B2 (ja) | ダマシン配線の形成方法 | |
| US20110070742A1 (en) | Method of forming metal interconnection on thick polyimide film | |
| KR20110076637A (ko) | 홀 패턴 제조 방법 | |
| TW201923834A (zh) | 半導體結構的形成方法 | |
| JP6162897B2 (ja) | 導電性基板およびその製造方法 | |
| CN109950140B (zh) | 一种自对准双层图形的形成方法 | |
| CN115440657A (zh) | 半导体结构的制作方法以及半导体结构 | |
| WO2022198949A1 (zh) | 半导体结构的制作方法 | |
| CN112992668B (zh) | 半导体结构的加工方法及半导体结构 | |
| US8168377B2 (en) | Pattern forming method and method of manufacturing semiconductor device by using the same | |
| JPH07335748A (ja) | 半導体素子の製造方法 | |
| TWI467647B (zh) | 在旋轉塗佈層中之高深寬比圖案化之方法 | |
| JPH08139011A (ja) | 半導体の感光膜形成方法 | |
| JPH1140664A (ja) | 半導体装置の製造方法 | |
| CN113257738A (zh) | 阵列基板的制备方法、阵列基板及显示面板 | |
| JP2007067032A (ja) | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 | |
| CN116759310B (zh) | 一种使用正型光刻胶的金属剥离方法 | |
| CN112542472B (zh) | 显示面板及其制备方法 | |
| CN114300636B (zh) | 一种阳极结构、阳极结构制作方法及显示器 | |
| JP3901949B2 (ja) | 半導体装置およびその製造方法 | |
| TWI840826B (zh) | 光罩的製備方法及半導體元件的製備方法 | |
| US20220406592A1 (en) | Semiconductor structure and method of forming the same | |
| JP2570154B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |