CN1264157A - 平面密集构图的绝缘体基硅结构及其制造工艺 - Google Patents

平面密集构图的绝缘体基硅结构及其制造工艺 Download PDF

Info

Publication number
CN1264157A
CN1264157A CN99126569A CN99126569A CN1264157A CN 1264157 A CN1264157 A CN 1264157A CN 99126569 A CN99126569 A CN 99126569A CN 99126569 A CN99126569 A CN 99126569A CN 1264157 A CN1264157 A CN 1264157A
Authority
CN
China
Prior art keywords
silicon
coating
oxide skin
wall
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99126569A
Other languages
English (en)
Other versions
CN1155073C (zh
Inventor
埃芬迪·里奥班顿
迪文德拉·K·萨丹纳
多米尼克·J·谢皮斯
格范·沙西蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1264157A publication Critical patent/CN1264157A/zh
Application granted granted Critical
Publication of CN1155073C publication Critical patent/CN1155073C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

平面绝缘体基硅(SOI)结构和制造该结构的工艺。该SOI结构具有硅晶片,氧化物层,和硅层。形成从结构顶表面延伸到硅晶片的沟槽,随后用半导体填充。沟槽具有顶部,底部,和侧壁。侧壁具有侧壁硅部分。沟槽侧壁的侧壁硅部分被沟槽侧壁氧化物层覆盖。保护侧壁从沟槽顶部到沟槽底部遍布在沟槽侧壁和沟槽侧壁氧化物层上。

Description

平面密集构图的绝缘体基硅结构及其制造工艺
本发明涉及绝缘体基硅(SOI)结构，尤其涉及平面密集构图的SOI结构以及制造这种结构的工艺。
构图SOI(绝缘体基硅)结构由SOI和非SOI(或体硅)区域组成。构图SOI结构用于既需要常规器件又需要SOI器件的电路。例如，这种电路包括组合逻辑随机存取存储器(ML-DRAM)电路。
用来制造构图SOI晶片的工艺涉及到在选择形成的沟槽中淀积外延硅(选择性外延工艺)。在硅衬底中刻蚀窄沟能力的发展提高了选择性外延工艺的重要性。如果这些窄沟能用硅材料成功地填充，就有可能形成由诸如氧化物等绝缘层隔离的间隔很小的硅岛。
形成由绝缘层隔离的间隔很小的硅岛的第一步是沟槽的形成。在这一步中，有选择地把SOI衬底刻蚀到非SOI衬底所需区域的底层表面，形成沟槽。其次，选择性外延工艺填充该沟槽。
这种方法使用对暴露硅，主要是所刻蚀的沟槽底部的暴露硅晶片具有选择性的外延硅生长。在具有高表面迁移率的硅原子迁移到有利于晶核形成的单一的硅晶体位点时，完成选择外延淀积。该选择性外延工艺的结果是沟槽被硅填充。所得到的结构包括SOI区域和具有被硅填充沟槽的非SOI区域。
不幸的是，在实行选择性外延工艺的过程中会出现一些问题。其中一个问题是形成损伤的硅晶体结构。这个问题是由于有两个或两个以上生长源的结果。在沟槽中生长外延硅的过程中，极力推荐由单个生长源生长硅。选择性外延工艺的一个目的是用具有与底层硅晶片的晶格结构相同的硅填充沟槽，以实际上使得填充沟槽的硅是硅晶片的延伸。当有两个或两个以上硅生长源时，损伤了所得的外延硅的生长，因为硅趋于以不同速率和方向生长。这样得不到所需的均匀硅晶体结构。
第二个问题是凸起的形成。当外延硅在沟槽侧壁的硅层部分生长时，在SOI区和非SOI区之间形成凸起。该凸起有一些缺点。最严重的结果是降低了制作小而密集构图的SOI和非SOI区域的能力。而且，这些凸起是后续平面化步骤中的障碍，常常需要昂贵的和费时的额外的工艺步骤。
使用选择性外延工艺填充沟槽的不足显示仍存在消除由沟槽侧壁的硅层部分的硅外延生长的必要。为了克服选择性外延工艺的缺点，提供了一种新工艺。本发明的一个目的是提供一种利用选择性外延工艺填充沟槽的工艺，其中，该工艺形成所需的底层硅层的均匀晶体结构，同时也不在SOI和非SOI区域产生凸起。
为实现这些和其它目的，同时考虑到它的用途，本发明提供制造具有无埋入氧化物区的平面SOI结构的工艺。利用选择性外延工艺，形成具有与底层硅晶片晶格结构匹配的均匀晶体结构填充沟槽的平面SOI结构。另外，本发明限制了平面SOI结构的SOI区和非SOI区间凸起的形成。
本发明的SOI结构包括：硅晶片，氧化物层，和硅层。该结构具有从结构顶表面延伸到硅晶片的并且以半导体填充的沟槽。沟槽具有顶部，底部，和带有侧壁硅部分的侧壁。沟槽侧壁的硅侧壁部分由沟槽侧壁氧化物层覆盖。保护侧壁从沟槽顶部到沟槽底部遍布在沟槽侧壁和沟槽侧壁氧化物层上。
在形成本发明的平面SOI结构的过程中，首先获得具有硅晶片，氧化物层，硅层，和氮化物层的衬底。该衬底具有顶表面。该工艺包括以下步骤：
(a)在衬底中形成从衬底顶表面到硅晶片延伸的沟槽，该沟槽具有侧壁和底部，该沟槽侧壁具有侧壁硅部分；
(b)在沟槽底部形成氧化物层和在侧壁硅部分形成氧化物层以形成沟槽底部氧化物层和沟槽侧壁氧化物层；
(c)在沟槽侧壁上形成遍布沟槽侧壁氧化物层和覆盖一部分沟槽底部氧化物层的保护侧壁；
(d)除去不在保护侧壁下面的所有沟槽底部氧化物层；和
(e)用半导体将沟槽填充到至少顶部表面。
应该认识到前面的大体描述以及下面的详细描述是本发明的示例，而不是对本发明的限制。
从以下的详细描述，结合附图，可更好地理解本发明。值得强调的是，根据一般惯例，附图的各个部件不按比例。正相反，为了明确性，各种图形的尺寸任意地放大和缩小。在附图中包括以下图形：
图1示意性地显示了一个SOI结构，该结构具有硅晶片，氧化物层，硅层，保护氧化物层，和氮化物层；
图2示意性地显示了图1的SOI结构，其中氮化物层，保护氧化物层，硅层，和氧化物层被部分地除去以形成沟槽；
图3示意性地显示了图2的SOI结构，其中已经在沟槽的底部和侧壁硅部分上形成氧化物层，形成了沟槽底部氧化物层和沟槽侧壁氧化物层；
图4示意性地显示了图3的SOI结构，其中已经在沟槽的侧壁上形成保护侧壁；
图5示意性地显示了图4的SOI结构，其中除去了不在保护侧壁下面的沟槽底部氧化物层的部分；
图6示意性地显示了图5的SOI结构，其中沟槽被半导体填充；
图7示意性地显示了图6的SOI结构，其中氮化物层，保护氧化物层，部分保护侧壁，和部分半导体已经被除去；和
图8示意性地显示了图7的SOI结构，其中沟槽底部氧化物层，沟槽侧壁氧化物层，和保护侧壁已经被刻蚀以形成已经用氧化物填充的沟槽。
下面将参照附图解释本发明，所有图中相同数字表示相同元件。这些图是说明性的，而不是限制性的，包括它们可以更便于对本发明装置的解释。
从图1开始，实现本发明工艺的第一步涉及获得衬底1，衬底1包括硅晶片10，已经在硅晶片10上形成的氧化物层12，硅层14，和氮化物层18。衬底1(确切地说，衬底1的氮化物层18)具有暴露表面20。氮化物层18是从现有的诸如氮化硅、氮化硼、和氮氧化合物等普通氮化物中选择的。在优选实施例中用氮化硅形成氮化物层18。
衬底1也可以包含保护氧化物层16。安置在硅层14上的保护氧化物层16防止在氮化物层18形成时对硅层14造成的损坏。在优选实施例中，氧化物层12的厚度从大约220nm到大约400nm，硅层14的厚度从大约100nm到大约300nm，保护氧化物层16的厚度从大约5nm到大约15nm，以及氮化物层18的厚度从大约220nm到大约500nm。用于形成衬底1的技术众所周知，并非本发明的关键。
本发明工艺的下一个步骤是在图1所示结构的所需非SOI区域里制备沟槽。这个步骤通过诸如掩模和刻蚀等常规技术实现。如图2所示，形成例如从衬底1的暴露表面20延伸到硅晶片10的沟槽22。
沟槽22具有侧壁24和底部26。最好基本垂直于暴露表面20来形成沟槽侧壁24。沟槽侧壁24最好用干法刻蚀技术刻蚀。恰当的十刻蚀技术的实例包括：反应离子刻蚀(RIE)和等离子体增强刻蚀。沟槽侧壁24的侧壁硅部分25邻近暴露硅层14形成。
在制备沟槽22之后，本发明工艺的下一个步骤是在沟槽底部26和侧壁硅部分25上形成氧化物层。这样，形成了沟槽底部氧化物层28和沟槽侧壁氧化物层30。这个结构在图3中示出。沟槽底部氧化物层28和沟槽侧壁氧化物层30分别在随后保护侧壁形成的步骤中保护沟槽底部26和侧壁硅部分25免受损坏，保护侧壁的形成将在下面描述。另外，沟槽底部氧化物层28消除了形成沟槽22的刻蚀步骤中沟槽底部26上被损坏的硅。
在沟槽底部氧化物层28和沟槽侧壁氧化物层30形成之后，如图4所示，在沟槽侧壁24上形成保护侧壁32。保护侧壁32完全覆盖侧壁硅部分25。尽管沟槽侧壁氧化物层30覆盖了侧壁硅部分25，但通过在侧壁硅部分25上防止硅的外延生长，保护侧壁32仍在随后通过下面将要描述的选择性外延工艺填充沟槽22用做阻挡层。如果没有该阻挡层，作为侧壁硅部分25的暴露部分上外延生长硅的结果，易于在SOI和非SOI区(参见图8)间在衬底1的暴露表面20上产生凸起。消除凸起的形成保持了制作小而密集构图的SOI和非SOI区域的能力并且简化了随后的平面化工艺。
另外，保护侧壁32阻止基于侧壁硅部分25的外延生长。极力推荐仅用一个外延生长源。通过限制在一个源生长，阻止了新形成硅的晶格结构的损伤。
在形成保护侧壁32的过程中，首先用诸如低压化学汽相淀积(LPCVD)等常规技术在沟槽侧壁24上淀积氮化物。在淀积之后，干法刻蚀氮化物，最好用RIE，形成保护侧壁32。在优选实施例中，氮化物是氮化硅。
最好保护侧壁32和氮化物层18由氮化硅组成。在本发明随后的工艺步骤中，用湿法刻蚀技术去除沟槽底部氧化物层28。已经发现，氮化硅能抵抗通常用于去除沟槽底部氧化物层28的化学品。因为氮化物层18和保护侧壁32由氮化硅组成，沟槽底部氧化物层28的去除可以在不会损坏氮化物层18和保护侧壁32的情况下完成。
如图5所示，本发明的下一工艺步骤包括：去除不在保护侧壁32下方的沟槽底部氧化物层28的部分。该步骤通过利用诸如使用氢氟酸的温法刻蚀等常规湿法刻蚀技术刻蚀掉沟槽底部氧化物层28的一部分。硅岛在该湿法刻蚀步骤中被冲洗掉。这些硅岛在制备衬底时产生于沟槽底部26上。另外，沟槽底部氧化物层28防止在保护侧壁32形成的过程中沟槽底部26被损伤。
在刻蚀掉沟槽底部氧化物层28之后，利用选择性外延工艺用半导体34填充沟槽22。这个步骤得到图6的结构。底层硅晶片10的晶格结构应该在外延层中得以复制，以使得事实上半导体34是硅晶片10的延伸。保护侧壁32防止半导体34在侧壁硅部分25的生长，从而消除了凸起的形成。氮化物层18和保护氧化物层16也作为选择性外延工艺过程中的阻挡层。在优选实施例中，半导体34是硅。
如图7所示，接着除去氮化物层18和邻近氮化物层18的保护侧壁32的部分。这些层用诸如那些结合磷酸等的常规湿法刻蚀技术去除。接着，保护氧化物层16(如果存在)也用诸如那些结合氢氟酸等的常规湿法刻蚀技术去除。
在除去氮化物层18，保护侧壁32的一部分和保护氧化物层16之后，可以把常规步骤用于全部SOI衬底工艺。最好，图7的结构用诸如化学机械抛光(CMP)等常规方法进行平面化处理。另外对平面化，图7的沟槽底部氧化物层28，沟槽侧壁氧化物层30，和保护侧壁32可以被刻蚀以形成更小沟槽(和沟槽22相比)，该沟槽随后被氧化物填充。图8示出了所得的氧化物区36，该区把非SOI区域38和SOI结构的有源SOI区域40隔离开。
在一个实施例中，通过以下步骤形成具有在衬底上没有埋入氧化物的清晰构图区域的平面SOI结构。用氧气注入隔离工艺(SIMOX)，把高剂量的氧离子注入到硅晶片10，随后进行退火。该工艺在硅晶片10上在220nm的硅层14下方产生300nm的氧化物层12。接着在硅层14上形成10nm的保护氧化物层16，随后在保护氧化物层16上淀积300nm的氮化硅层18。氮化物层18的一部分用光刻和选择性RIE除去，暴露出保护氧化物层16的一部分。
接着，利用选择性RIE，从氮化物层18的暴露表面20延伸到硅晶片10来刻蚀沟槽22。用RCA方法清洗沟槽22，参见S.Wolf和R.N.Tauber的文章in Silicon Processing for the VLSI Era，Volume 1-Process Technology，pp.516-517(1986)。接着，沟槽22在1,000℃下退火到(1)在沟槽底部26上生长出10nm的沟槽底部氧化物层28以及在沟槽侧壁24的侧壁硅部分25上生长出10nm的沟槽侧壁氧化物层30，和(2)修复在形成沟槽22中由选择性RIE造成的硅晶片10的损伤。
通过用LPCVD(低压化学气相淀积)，随后用选择性RIE，在沟槽侧壁24上淀积500nm的氮化硅形成保护侧壁32，该选择性RIE刻蚀氮化硅以形成保护侧壁32。随后，用氢氟酸溶液刻蚀掉不在保护侧壁32下方的沟槽底部氧化物层28，这也除去了形成衬底时产生在沟槽底部26上的残留硅岛。利用选择性外延工艺，在沟槽底部26的暴露硅上生长硅，填充沟槽22。
接着，氮化物层18和邻近氮化物层18的保护侧壁32的部分用磷酸去除。随后保护氧化物层16用氢氟酸去除。然后该结构被退火以修复由选择性外延工艺和CMP平面化造成的损伤。接着，沟槽底部氧化物层28，沟槽侧壁氧化物层30，和保护侧壁32的剩余部分通过刻蚀去除，形成沟槽。该沟槽接着用氧化物填充。
尽管以上的解释和说明参照具体的实施例，本发明仍然不被限制在所示的具体细节上。当然，可以在权利要求的等价范围和不离开本发明精神的前提下，可以在细节上做各种修改。

Claims (15)

1.平面绝缘体基硅(SOI)结构的制造工艺，该结构具有衬底上无埋入氧化物的区域，该结构包括：硅晶片，氧化物层，硅层，和氮化物层，衬底具有顶表面，该工艺包括步骤：
(a)在所述衬底中形成从所述顶表面到所述硅晶片延伸的沟槽，所述沟槽具有侧壁和底部，所述沟槽侧壁具有侧壁硅部分；
(b)在所述沟槽底部和所述侧壁硅部分上形成氧化物层以制作沟槽底部氧化物层和沟槽侧壁氧化物层；
(c)在所述沟槽侧壁上形成遍布所述沟槽侧壁氧化物层和覆盖一部分所述沟槽底部氧化物层的保护侧壁；
(d)除去不在所述保护侧壁下方的所有所述沟槽底部氧化物层；和
(e)用半导体将所述沟槽填充到至少所述上表面。
2.根据权利要求1的工艺，其中衬底进一步包括在所述氮化物层和所述硅层之间的保护氧化物层。
3.根据权利要求1的工艺，其中所述保护侧壁包括氮化硅。
4.根据权利要求3的工艺，其中所述氮化物层包括氮化硅。
5.根据权利要求1的工艺，其中形成沟槽的步骤包括干法刻蚀所述衬底。
6.根据权利要求1的工艺，其中形成保护侧壁的步骤包括在所述沟槽侧壁上淀积氮化物层以及刻蚀所述氮化物层。
7.根据权利要求1的工艺，其中用半导体填充所述沟槽的步骤包括选择性外延工艺。
8.根据权利要求7的工艺，其中所述半导体是硅。
9.具有表面的绝缘体基硅(SOI)结构，包括：
硅晶片；
所述硅晶片上的氧化物层；
所述氧化物层上的硅层；
由用半导体填充的沟槽限定的没有埋入氧化物的区域，从所述表面延伸到所述硅晶片，并具有顶部，底部，和带有侧壁硅部分的侧壁；
覆盖所述沟槽侧壁的所述侧壁硅部分的沟槽侧壁氧化物层；和从所述沟槽顶部到所述沟槽底部遍布包括所述沟槽侧壁氧化物层的所述沟槽侧壁的保护侧壁。
10.权利要求9的SOI结构，其中所述半导体是硅。
11.权利要求9的SOI结构，其中所述保护侧壁是氮化硅。
12.权利要求11的SOI结构，其中所述衬底进一步包括在所述硅层上形成的氮化硅层。
13.权利要求12的SOI结构，其中所述衬底进一步包括在所述氮化硅层和所述硅层之间的保护氧化物层。
14.具有表面的绝缘体基硅(SOI)结构，包括：
硅晶片；
所述硅晶片上的氧化物层；
所述氧化物层上的硅层；
所述硅层上的氮化硅层；
由用硅半导体填充的沟槽限定的没有埋入氧化物的区域，从所述表面延伸到所述硅晶片，并具有顶部，底部，和带有侧壁硅部分的侧壁；
覆盖所述沟槽侧壁的所述侧壁硅部分的沟槽侧壁氧化物层；和从所述沟槽顶部到所述沟槽底部，遍布包括所述沟槽侧壁氧化物层的所述沟槽侧壁的氮化硅保护侧壁。
15.权利要求14的SOI结构，进一步包括在所述氮化硅层和所述硅层之间的保护氧化物层。
CNB991265696A 1999-02-16 1999-12-24 平面密集构图的绝缘体基硅结构及其制造方法 Expired - Fee Related CN1155073C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/250,895 US6180486B1 (en) 1999-02-16 1999-02-16 Process of fabricating planar and densely patterned silicon-on-insulator structure
US09/250,895 1999-02-16

Publications (2)

Publication Number Publication Date
CN1264157A true CN1264157A (zh) 2000-08-23
CN1155073C CN1155073C (zh) 2004-06-23

Family

ID=22949595

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991265696A Expired - Fee Related CN1155073C (zh) 1999-02-16 1999-12-24 平面密集构图的绝缘体基硅结构及其制造方法

Country Status (6)

Country Link
US (2) US6180486B1 (zh)
JP (1) JP3630401B2 (zh)
KR (1) KR100358630B1 (zh)
CN (1) CN1155073C (zh)
DE (1) DE10003014B4 (zh)
TW (1) TW516160B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187035B2 (en) 2001-09-26 2007-03-06 Kabushiki Kaisha Toshiba Semiconductor device comprising multiple layers with trenches formed on a semiconductor substrate
CN100342539C (zh) * 2001-09-27 2007-10-10 株式会社东芝 半导体装置和半导体装置的制造方法
CN1819215B (zh) * 2003-01-21 2010-06-09 株式会社东芝 元件形成用衬底及其制造方法和半导体装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180486B1 (en) * 1999-02-16 2001-01-30 International Business Machines Corporation Process of fabricating planar and densely patterned silicon-on-insulator structure
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
AU2001257346A1 (en) * 2000-05-31 2001-12-11 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
WO2002009187A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6599789B1 (en) * 2000-11-15 2003-07-29 Micron Technology, Inc. Method of forming a field effect transistor
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
KR100378353B1 (ko) * 2001-03-12 2003-03-29 삼성전자주식회사 Ｒｉｅ 식각시 발생하는 노칭 저감방법
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
JP2007180569A (ja) * 2001-12-27 2007-07-12 Toshiba Corp 半導体装置
JP3943932B2 (ja) 2001-12-27 2007-07-11 株式会社東芝 半導体装置の製造方法
JP2003203967A (ja) 2001-12-28 2003-07-18 Toshiba Corp 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法
JP2003243528A (ja) 2002-02-13 2003-08-29 Toshiba Corp 半導体装置
KR100845227B1 (ko) * 2002-06-27 2008-07-09 매그나칩 반도체 유한회사 소자 분리막 형성 방법
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
JP2005072084A (ja) 2003-08-28 2005-03-17 Toshiba Corp 半導体装置及びその製造方法
US7291886B2 (en) * 2004-06-21 2007-11-06 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs
KR100568257B1 (ko) * 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
EP1630863B1 (en) * 2004-08-31 2014-05-14 Infineon Technologies AG Method of fabricating a monolithically integrated vertical semiconducting device in an soi substrate
US7390710B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Protection of tunnel dielectric using epitaxial silicon
US7338848B1 (en) * 2004-10-20 2008-03-04 Newport Fab, Llc Method for opto-electronic integration on a SOI substrate and related structure
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
DE102009014507B4 (de) 2009-03-24 2017-08-31 Texas Instruments Deutschland Gmbh Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt
US9099309B2 (en) * 2013-10-17 2015-08-04 Micron Technology, Inc. Method providing an epitaxial growth having a reduction in defects and resulting structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758531A (en) * 1987-10-23 1988-07-19 International Business Machines Corporation Method of making defect free silicon islands using SEG
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
US5292689A (en) 1992-09-04 1994-03-08 International Business Machines Corporation Method for planarizing semiconductor structure using subminimum features
US5324673A (en) * 1992-11-19 1994-06-28 Motorola, Inc. Method of formation of vertical transistor
JPH06342846A (ja) * 1993-04-07 1994-12-13 Mitsubishi Electric Corp トレンチ分離構造を有する半導体装置およびその製造方法
US5399507A (en) 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
US6232649B1 (en) * 1994-12-12 2001-05-15 Hyundai Electronics America Bipolar silicon-on-insulator structure and process
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5518949A (en) 1995-07-18 1996-05-21 Winbond Electronics Corporation Electrical isolation method for devices made on SOI wafer
US5610083A (en) * 1996-05-20 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd Method of making back gate contact for silicon on insulator technology
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
US5894152A (en) * 1997-06-18 1999-04-13 International Business Machines Corporation SOI/bulk hybrid substrate and method of forming the same
US6180486B1 (en) * 1999-02-16 2001-01-30 International Business Machines Corporation Process of fabricating planar and densely patterned silicon-on-insulator structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187035B2 (en) 2001-09-26 2007-03-06 Kabushiki Kaisha Toshiba Semiconductor device comprising multiple layers with trenches formed on a semiconductor substrate
US7521300B2 (en) 2001-09-26 2009-04-21 Kabushiki Kaisha Toshiba Semiconductor device substrate including a single-crystalline layer and method of manufacturing semiconductor device substrate
CN100342539C (zh) * 2001-09-27 2007-10-10 株式会社东芝 半导体装置和半导体装置的制造方法
CN1819215B (zh) * 2003-01-21 2010-06-09 株式会社东芝 元件形成用衬底及其制造方法和半导体装置

Also Published As

Publication number Publication date
US6180486B1 (en) 2001-01-30
CN1155073C (zh) 2004-06-23
DE10003014A1 (de) 2000-08-24
KR100358630B1 (ko) 2002-10-25
US6404014B1 (en) 2002-06-11
DE10003014B4 (de) 2005-06-23
KR20000057797A (ko) 2000-09-25
JP2000243944A (ja) 2000-09-08
TW516160B (en) 2003-01-01
JP3630401B2 (ja) 2005-03-16

Similar Documents

Publication Publication Date Title
CN1155073C (zh) 平面密集构图的绝缘体基硅结构及其制造方法
US7476578B1 (en) Process for finFET spacer formation
US4948456A (en) Confined lateral selective epitaxial growth
US7087532B2 (en) Formation of controlled sublithographic structures
US5321298A (en) Soi wafer fabrication by selective epitaxial growth
EP0098374A2 (en) Isolated dielectric structure for integrated circuits and method for fabricating such structure
JPH0648707B2 (ja) 半導体構造及びその製造方法
KR0178823B1 (ko) 반도체장치 및 그 제조방법
US5264395A (en) Thin SOI layer for fully depleted field effect transistors
TW201338016A (zh) 單次曝光自行對準雙重、三重及四重圖案化方法
US6309949B1 (en) Semiconductor isolation process to minimize weak oxide problems
JP2775194B2 (ja) 半導体装置および半導体分離構造を製造する方法
US5681776A (en) Planar selective field oxide isolation process using SEG/ELO
US5120675A (en) Method for forming a trench within a semiconductor layer of material
JP3363420B2 (ja) 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法
CA1294717C (en) Zero bird-beak oxide isolation scheme for integrated circuits
US4886763A (en) Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench
JPH07505013A (ja) 絶縁体を充填した深いトレンチを半導体基板に製作する方法
US7622368B2 (en) Forming of a single-crystal semiconductor layer portion separated from a substrate
US7749843B2 (en) Method for fabricating semiconductor device with bulb-shaped recess gate
US5240512A (en) Method and structure for forming a trench within a semiconductor layer of material
CN104425347A (zh) 浅沟槽隔离的制备方法
KR970023993A (ko) 반도체 장치의 소자 분리 방법
KR100415440B1 (ko) 반도체 소자의 소자 분리막 및 몸체 접지 형성 방법
KR960015595B1 (ko) 반도체 장치의 소자격리 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040623

Termination date: 20101224