DE10226883A1 - Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium - Google Patents

Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium

Info

Publication number
DE10226883A1
DE10226883A1 DE10226883A DE10226883A DE10226883A1 DE 10226883 A1 DE10226883 A1 DE 10226883A1 DE 10226883 A DE10226883 A DE 10226883A DE 10226883 A DE10226883 A DE 10226883A DE 10226883 A1 DE10226883 A1 DE 10226883A1
Authority
DE
Germany
Prior art keywords
trench
substrate
etching
wet etching
crystal planes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10226883A
Other languages
English (en)
Other versions
DE10226883B4 (de
Inventor
Stepahn Kudelka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE10226883A1 publication Critical patent/DE10226883A1/de
Application granted granted Critical
Publication of DE10226883B4 publication Critical patent/DE10226883B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Abstract

Verfahren zum Erweitern von Gräben werden offenbart. Ein Graben wird in einem Substrat mit Seitenwänden ausgebildet, die mindestens zwei Kristallebenen enthalten. Eine Kristallebene kann mit einer größeren Geschwindigkeit als eine zweite Kristallebene geätzt werden. Auf Oberflächen der Kristallebene wird eine Dielektrikumsschicht selektiv aufgewachst, so daß sie auf einer der Kristallebenen eine größere Dicke als auf der anderen enthält. Die Dielektrikumsschicht und das Substrat werden so geätzt, daß man eine Ätzrateninversion erhält. Das heißt, die zweite Kristallebene wird effektiv mit einer größeren Geschwindigkeit als die erste Kristallebene geätzt.

Description

    ALLGEMEINER STAND DER TECHNIK 1. Erfindungsgebiet
  • Die vorliegende Offenbarung betrifft die Halbleiterherstellung und insbesondere Verfahren zum Einstellen der Ätzselektivität zwischen Kristallebenen oder Kristallrichtungen in Silizium.
  • 2. Beschreibung des Stands der Technik
  • Die Erweiterbarkeit von auf tiefen Gräben basierenden Speicherbauelementen wird bei schrumpfenden Grundregeln durch die Speicherkapazität des tiefen Grabens begrenzt. Da die im tiefen Graben speicherbare Kapazität eine lineare Funktion der Oberfläche des tiefen Grabens ist, ist die Ausbildung eines größeren Grabens vorteilhaft. Die Verbreiterung eines tiefen Grabens hat jedoch eine große Auswirkung auf den Layoutbereich eines Halbleiterchips.
  • Es ist versucht worden, die Oberfläche eines tiefen Grabens unter einem Isolierkragen, der im tiefen Graben ausgebildet ist, zu vergrößern. Das Gebiet unter dem Isolierkragen ist hinsichtlich der zur Verfügung stehenden Fläche nicht so begrenzt wie ein oberer Teil des tiefen Grabens. Zur Vergrößerung des Gebiets unter dem Kragen kann ein isotroper reaktiver Silizium- Ionenätzprozeß (RIE) verwendet werden. Der RIE-Prozeß nimmt ein Siliziumsubstrat bis unter den Isolierkragen aus, um eine vergrößerte Oberfläche bereitzustellen. Der RIE-Prozeß ist mit vielen Nachteilen behaftet. Zu diesen Nachteilen zählen:
    • 1. Geringe Selektivität gegenüber Oxid. Bei dem Reaktiven Ionenätzprozeß wird auch der Isolierkragen geätzt, wodurch seine Dicke reduziert wird. Bei dem Isolierkragen handelt es sich beispielsweise um ein LOCOS-Oxid oder ein abgeschiedenes Oxid. Wenn dieses Oxid verdünnt wird, können vertikale Kriechströme auftreten.
    • 2. Teurer Prozeß. Die RIE-Werkzeuge sind teuer und weisen aufgrund der Notwendigkeit der Bearbeitung einzelner Wafer einen geringen Durchsatz auf.
    • 3. Begleitende Schäden. Durch den RIE-Prozeß bleiben in geätzten Bereichen Polymerabscheidungen zurück, was sich auf die Leistung des Bauelements nachträglich auswirken kann. Der RIE-Prozeß kann die Oberfläche geätzter Bereiche beschädigen, und in den geätzten Bereichen können sich unerwünschte Seitentaschen ausbilden.
  • Infolgedessen sind alternative Ätztechniken verwendet worden. Mit diesen Ätztechniken wird versucht, flaschenförmige Gräben zu ätzen, indem ein Siliziumsubstrat selektiv zum Kragenoxid geätzt wird. Diese Ätztechniken liefern oftmals Ätzgeschwindigkeiten, die eine Kristallebene eines Siliziumsubstrats schneller ätzen als eine andere Kristallebene. Bei einem Halbleiterspeicherherstellungsprozeß kann dies zu asymmetrisch geformten, flaschenförmigen Teilen von tiefen Gräben führen. Da die Abmessungen für Halbleiterbauelemente schrumpfen, können etwaige Asymmetrien eine Überlappung zwischen den Gräben verursachen oder erzwingen, daß sich die Fläche eines Halbleiterbauelementlayouts vergrößert, damit die Notwendigkeit für Abstände zwischen den Gräben berücksichtigt wird.
  • Es besteht somit ein Bedarf an einem verbesserten Verfahren zum Vergrößern der Oberfläche von Tiefgrabenkondensatoren. Weiterer Bedarf existiert an einem Verfahren, das zur Vergrößerung der Oberfläche von Tiefgrabenkondensatoren flaschenförmige Grabenteile symmetrisch ausbildet, ohne zwischen benachbarten Gräben eine Überlappung zu bewirken und ohne die Nachteile des Reaktiven Ionenätzens aufzuweisen.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Verfahren zum Erweitern von Gräben werden offenbart. Ein Graben wird in einem Substrat mit Seitenwänden ausgebildet, die mindestens zwei Kristallebenen enthalten. Eine Kristallebene kann mit einer größeren Geschwindigkeit als eine zweite Kristallebene geätzt werden. Auf Oberflächen der Kristallebenen wird eine Dielektrikumsschicht selektiv aufgewachsen, so daß sie auf einer der Kristallebenen eine größere Dicke als auf der anderen enthält. Die Dielektrikumsschicht und das Substrat werden so geätzt, daß man eine Ätzrateninversion erhält. Das heißt, die zweite Kristallebene wird effektiv mit einer größeren Geschwindigkeit als die erste Kristallebene geätzt.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung ihrer Ausführungsbeispiele, die in Verbindung mit den beiliegenden Zeichnungen zu lesen ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Diese Offenbarung legt im Detail die folgende Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die folgenden Figuren vor. Es zeigen:
  • Fig. 1 eine Querschnittsansicht eines Halbleiterbauelements mit einem in einem Substrat ausgebildeten Graben gemäß der vorliegenden Erfindung;
  • Fig. 2 eine Querschnittsansicht des Halbleiterbauelements von Fig. 1, die ein Verfahren zum Ausbilden einer vergrabenen Platte in dem Substrat gemäß der vorliegenden Erfindung zeigt;
  • Fig. 3 eine Querschnittsansicht des Halbleiterbauelements von Fig. 2, die die vergrabene Platte gemäß der vorliegenden Erfindung zeigt;
  • Fig. 4 eine Querschnittsansicht des Halbleiterbauelements von Fig. 3, die einen gemäß der vorliegenden Erfindung ausgebildeten Kragen zeigt;
  • Fig. 5 eine Querschnittsansicht des Halbleiterbauelements von Fig. 1, die ein weiteres Verfahren zum Ausbilden einer vergrabenen Platte in dem Substrat gemäß der vorliegenden Erfindung zeigt;
  • Fig. 6 eine Querschnittsansicht des Halbleiterbauelements von Fig. 5, die die vergrabene Platte und den Kragen zeigt, die gemäß der vorliegenden Erfindung ausgebildet sind;
  • Fig. 7 eine Querschnittsansicht des Halbleiterbauelements, die einen Graben vor der Erweiterung gemäß der vorliegenden Erfindung zeigt;
  • Fig. 8 eine Querschnittsansicht des Halbleiterbauelements von Fig. 7, die in dem Graben freiliegende Teile des Substrats zeigt, die gemäß der vorliegenden Erfindung oxidiert sind;
  • Fig. 8A eine Querschnittsansicht entlang der Schnittlinie 8A-8A von Fig. 8, die das selektive Oxidaufwachsen auf verschiedenen Kristallebenen gemäß der vorliegenden Erfindung zeigt;
  • Fig. 9 eine Querschnittsansicht des Halbleiterbauelements von Fig. 8A, die das gemäß der vorliegenden Erfindung geätzte selektive Oxid zeigt;
  • Fig. 10 eine Querschnittsansicht des Halbleiterbauelements von Fig. 9, die den in einem unteren Teil erweiterten Graben (auch ein Umriß des Kragens ist gezeigt) gemäß der vorliegenden Erfindung zeigt;
  • Fig. 11 eine Querschnittsansicht des Halbleiterbauelements, die den in einem unteren Teil gemäß der vorliegenden Erfindung erweiterten Graben zeigt;
  • Fig. 12 eine Querschnittsansicht des Halbleiterbauelements, die ein weiteres Verfahren zum Ausbilden einer vergrabenen Platte gemäß der vorliegenden Erfindung zeigt;
  • Fig. 13 ein schematisches Layout von ohne den Einsatz eines selektiv aufgewachsenen Oxids erweiterten Gräben;
  • Fig. 14 ein schematisches Layout von ohne den Einsatz eines selektiv aufgewachsenen Oxids erweiterten versetzten Gräben;
  • Fig. 15 ein schematisches Layout von ohne den Einsatz eines selektiv aufgewachsenen Oxids erweiterten Gräben, das aber von der Struktur in Fig. 13 um 45° gedreht ist; und
  • Fig. 16 ein schematisches Layout von durch Einsatz eines selektiv aufgewachsenen Oxids mit der gleichen Kristallorientierung wie in Fig. 14 gezeigt erweiterten Gräben gemäß der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung liefert Verfahren zum Vergrößern der Oberfläche von in einem Halbleitersubstrat ausgebildeten Gräben durch Bereitstellen eines Naßätzprozesses, bei dem zur Einstellung der Ätzselektivität selektiv abgeschieden wird. Bei einer Ausführungsform der vorliegenden Erfindung werden in einem monokristallinen Siliziumsubstrat tiefe Gräben ausgebildet. Zum Erweitern der Gräben wird ein Naßätzprozeß verwendet. Ein Naßätzmittel, wie etwa eine basische Lösung (z. B. pH > 7), wird zum Erweitern des Grabens verwendet. Der Naßätzprozeß ätzt verschiedene Kristallrichtungen des Siliziums mit verschiedenen Geschwindigkeiten, indem jedoch zuerst eine selektive Oxidabscheidung durchgeführt wird. Die Selektivität der Naßätzung kann so eingestellt werden, daß der Graben in alle Richtungen symmetrisch ausgeweitet wird.
  • Die vorliegende Erfindung enthält eine Naßätzung basischer Chemie (pH größer als 7), die in einem Chargentankprozeß durchgeführt werden kann. Die vorliegende Erfindung erzeugt bevorzugt auch einen rechteckigen oder bevorzugt einen quadratischen tiefen Graben, der im Vergleich zum RIE-Prozeß, der runde Gräben ausbildet, eine vergrößerte Oberfläche liefert. Die vorliegende Erfindung wird nun ausführlich und veranschaulichend im Hinblick auf tiefe Gräben beschrieben. Es ist zu verstehen, daß die Technologie der tiefen Gräben nur eine Anwendung der vorliegenden Erfindung darstellt. Die vorliegende Erfindung kann mit anderen, in Siliziumsubstraten ausgebildeten Strukturen verwendet werden, beispielsweise flachen Gräben in STI- Strukturen (Shallow Trench Isolation).
  • Nun unter eingehenderer Bezugnahme auf die Zeichnungen, bei denen in den verschiedenen Ansichten gleiche Bezugszahlen gleiche oder identische Elemente bezeichnen, und anfänglich auf Fig. 1 enthält ein Speicherbauelement 99 ein Substrat 102 mit einem darauf ausgebildeten Padstapel 101. Das Speicherbauelement 99 kann einen dynamischen Direktzugriffsspeicher (DRAM), einen synchronen DRAM, statische RAMs und Festwertspeicher oder andere integrierte Schaltungen enthalten. Das Substrat 102 ist bevorzugt ein monokristallines Siliziumsubstrat, doch können andere Substrate verwendet werden, beispielsweise ein SOI- Substrat (Silicon on Insulator). Der Padstapel 101 kann verschiedene, zur weiteren Bearbeitung des Speicherbauelements 99 verwendete Schichten aus Materialien enthalten. Bei einer bevorzugten Ausführungsform enthält der Padstapel 101 eine Oxidschicht 104 und eine Nitridschicht 106.
  • Eine Hartmaskenschicht 108 wird auf dem Padstapel 101 abgeschieden. Die Hartmaske 108 wird unter Verwendung von dem Fachmann bekannten lithographischen Techniken strukturiert. So kann beispielsweise eine Resistschicht auf der Hartmaskenschicht 108 abgeschieden, belichtet und entwickelt werden, um an Stellen, wo die Gräben 113 ausgebildet werden, Löcher zu öffnen. Die Ausbildung des Grabens 113 erfolgt bevorzugt durch Einsatz einer anisotropen Ätzung, wie etwa eines Reaktiven Ionenätzens (RIE). Der Graben 113 wird in das Substrat 102 geätzt.
  • Es versteht sich, daß eine vergrabene Platte vor oder nach der Erweiterung der Gräben gemäß der vorliegenden Erfindung ausgebildet werden kann. Unter Bezugnahme auf Fig. 2 kann ein Verfahren zur Ausbildung der vergrabenen Platte 112 (Fig. 3) vor der Erweiterung des Grabens verwendet werden. Nach dem Entfernen der Hartmaske 108 kann der Graben 113 bevorzugt mit einer Schicht 111 aus Arsensilikatglas (ASG) (es können auch andere Dotiersubstanzquellen verwendet werden) ausgekleidet werden, die als eine Dotiersubstanzquelle zum Ausbilden der vergrabenen Platte 112 dient. Eine Resistschicht 103 (oder ein Äquivalent) kann zum Füllen des Grabens 113 über der ASG-Schicht 111 ausgebildet werden. Die Resistschicht 103 wird zurückgeätzt, und die ASG-Schicht 111 wird so geätzt, daß sie den Graben 113 nur in einem unteren Teil auskleidet. Dann wird die Resistschicht 103 entfernt.
  • Unter Bezugnahme auf Fig. 3 wird durch Ausheizen des Bauelements 99, um Dotiersubstanzen aus der ASG-Schicht 111 in das Substrat 102 zu treiben, eine vergrabene Platte 112 ausgebildet. Die vergrabene Platte 112 fungiert wie eine der beiden in einem Grabenkondensator verwendeten Kondensatorelektroden. Die ASG-Schicht 111 wird entfernt.
  • Unter Bezugnahme auf Fig. 4 wird eine Nitridschicht 119 bis zu einer Dicke von etwa 50 Δ abgeschieden. Ein nicht gezeigtes Resistmaterial wird im Graben 113 abgeschieden und ausgenommen, um eine Stelle zu markieren, wo in späteren Schritten ein Kragen ausgebildet werden soll. Freiliegende Teile der Schicht 119 werden entfernt, und dann wird das verbleibende Resistmaterial aus dem Graben 113 entfernt. Ein Kragen 116 wird in einem oberen Teil des Grabens 113 ausgebildet. Der Kragen 116 wird auf dem Substrat 102 ausgebildet, und zwar bevorzugt durch Ausführen eines Oxidationsprozesses (beispielsweise einer lokalen Oxidation von Silizium (LOCOS)) des Siliziums in Substrat 102. Die Schicht 119, bevorzugt ein Nitrid, schützt die unteren Teile des Grabens 113 vor dieser Oxidation (da Nitrid als eine Barriere wirkt). Zur Ausbildung des Kragens 116 können auch andere Prozesse eingesetzt werden. So kann beispielsweise ein TEOS- Abscheidungsprozeß verwendet werden. Der Kragen 116 wird ausgebildet, um zu verhindern, daß parasitäre Kriechströme den Grabenkondensator bei Betrieb entladen. Die verbleibenden Teile der Schicht 119 werden selektiv zum Kragen 116 entfernt. Der Kragen 116 kann ausgeheizt werden» um das Oxidmaterial zu verdichten.
  • Unter Bezugnahme auf Fig. 5 kann bei einer anderen Ausführungsform vor dem Erweitern des Grabens ein selbstjustiertes Verfahren zum Ausbilden der vergrabenen Platte 112 (Fig. 6) verwendet werden. Nach dem Entfernen der Hartmaske 108 (Fig. 1) kann der Graben 113 mit einem Stapel 105 aus Arsensilikatglas (ASG)/TEOS ausgekleidet werden, der als Dotiersubstanzquelle für die Ausbildung der vergrabenen Platte 112 (Fig. 6) dient. Die dünne TEOS-Schicht (oder ein Äquivalent) kann zur Ausbildung des Stapels 105 über der ASG-Schicht (oder einem anderen Dotiersubstanzquellenmaterial) ausgebildet werden. Dann wird ein Nitridliner 107 abgeschieden, und der Graben 113 wird mit einem Resist 123 gefüllt. Zum Definieren eines unteren Teils eines in einem späteren Schritt auszubildenden Kragens wird der Resist 123 zurückgeätzt. Der Stapel 105 und die Schicht 107 werden bis zu der definierten unteren Position entfernt, wo der Kragen ausgebildet wird. Dann wird der Resist 123 entfernt.
  • Unter Bezugnahme auf Fig. 6 werden eine vergrabene Platte 112 und ein Kragen 116 ausgebildet, indem das Bauelement 99 oxidiert wird, um zur Ausbildung der vergrabenen Platte 112 Dotiersubstanzen aus dem ASG des Stapels 105 in das Substrat 102 zu treiben. Die vergrabene Platte 112 fungiert als eine der beiden in einem Grabenkondensator verwendeten Kondensatorelektroden. Die ASG-/TEOS-/Nitridschicht wie in Fig. 5 beschrieben wird ausgebildet, um den Graben 113 auszukleiden. Das Nitridmaterial der Schicht 107 wird ausgebildet, um die Oberflächen des Substrats 102 im Graben 113 während der Kragenausbildung vor der Oxidierung zu schützen.
  • Ein Kragen 116 wird in einem oberen Teil des Grabens 113 ausgebildet. Der Kragen 116 wird auf dem Substrat 102 ausgebildet, indem bevorzugt eine Oxidation (LOCOS) des Siliziums im Substrat 102 durchgeführt wird. Die Schicht 107 schützt untere Teile des Grabens 113 vor dieser Oxidation, da Nitrid als eine Barriere wirkt. Zur Ausbildung des Kragens 116 können auch andere Prozesse verwendet werden. Beispielsweise kann ein TEOS-Abscheidungsprozeß eingesetzt werden. Der Kragen 116 wird ausgebildet, um zu verhindern, daß parasitäre Kriechströme den Grabenkondensator bei Betrieb entladen. Verbleibende Teile des Stapels 105 und der Schicht 107 werden selektiv zum Kragen 116 entfernt. Der Kragen 116 kann ausgeheizt werden, um das Oxidmaterial zu verdichten.
  • Unter Bezugnahme auf Fig. 7 ergeben die beiden alternativen Wege (z. B. Fig. 4 und Fig. 6) zum Ausbilden einer vergrabenen Platte 112 vor dem Erweitern des Grabens die Struktur von Fig. 7. Der Kragen 116 schützt einen oberen Teil des Grabens 113. Nun wird der untere Teil des Grabens 113 gemäß der Erfindung bearbeitet.
  • Bevor die Gräben 113 im Substrat 102 strukturiert werden, wurden relativ zu den Kristallebenen des Siliziumsubstrats 102 Grabenorientierungen ausgewählt. Wenn die Orientierung der Gräben 113 relativ zu den Kristallebenen, z. B. (100) und (110), ausgewählt wird, kann die anisotrope Naßätzung durchgeführt werden, die die unteren Teile der Gräben 113 erweitert. Die Orientierungen der Gräben relativ zu den Kristallebenen werden unten ausführlich beschrieben.
  • Einem anisotropen Naßätzprozeß gemäß der vorliegenden Erfindung geht bevorzugt ein Vorbereitungsschritt voraus. Der Vorbereitungsschritt kann eine Naßätzung, eine Trockenätzung oder andere Prozeßschritte beinhalten, die in der Lage sind, nativen Sauerstoff von einer Oberfläche 120 zu entfernen. In einer bevorzugten Ausführungsform verwendet der Vorbereitungsschritt eine verdünnte Fluorwasserstoff- Naßätzung (200 zu 1) der Oberfläche 120 zur Vorbereitung der Oberfläche für die weitere Bearbeitung. Der Vorbereitungsschritt kann weitere Prozesse beinhalten, wie etwa beispielsweise eine HF- Dampfätzung oder ein H2-Ausbacken.
  • Der Vorbereitungsschritt erzeugt eine Wasserstoffterminierte Oberfläche. Bei der Umsetzung von HF mit Si bleiben Wasserstoffatome auf der Oberfläche 120. Der HF-Vorbereitungsprozeß wird bevorzugt zwischen etwa 60 Sekunden bis etwa 180 Sekunden lang durchgeführt (bei 200 : 1 Teilen Wasser zu Teilen HF), jedoch können je nach dem Design und den Umständen andere Zeit- und Konzentrationswerte verwendet werden. Andere Vorbereitungsprozesse werden in Betracht gezogen, vorausgesetzt eine Wasserstoff-terminierte Siliziumoberfläche wird bereitgestellt. Bei einigen Ausführungsformen kann der Vorbereitungsschritt entfallen, wenn das native Oxid in Verbindung mit anderen Prozeßschritten entfernt wird. Dieser Vorbereitungsschritt ist fakultativ, da er eingesetzt werden kann, um einfach für die folgende Oxidation einen guten Ausgangspunkt zu erhalten.
  • Unter Bezugnahme auf Fig. 8 wird ein Oxidationsprozeß durchgeführt, damit man über der Oberfläche 120 eine dünne Oxidschicht 121 erhält. Die Oberfläche 120 enthält die Kristallebenen (100) und (110), wie in Fig. 8A gezeigt. Die Oxidschicht 121 bildet sich selektiv auf den (100)-Oberflächen mit einer größeren Geschwindigkeit als auf den (110)-Oberflächen aus. Dies bedeutet, daß sich auf den (100)-Oberflächen ein dickeres Oxid ausbildet als auf den (110)-Oberflächen. Die Orientierung der Gräben 113 wird gemäß der vorliegenden Erfindung so ausgewählt, daß das selektive Abscheiden der Oxidschicht 121 berücksichtigt wird.
  • Die Oxidschicht 121 wird bevorzugt durch einen thermischen Oxidationsprozeß ausgebildet, durch den man eine Dicke erhält, die ausreicht, um das Ätzen von Silizium auf (100)-Oberflächen so lange zu verzögern, bis das Ätzen auf den (110)-Oberflächen nachkommen kann.
  • Unter Bezugnahme auf Fig. 9 ist eine Ansicht von oben nach unten entlang der Schnittlinie 8A-8A gezeigt. Bevorzugt wird ein Naßätzvorbereitungsschritt durchgeführt. Bei dem Vorbereitungsschritt können eine Naßätzung, eine Trockenätzung oder andere Prozeßschritte zum Einsatz kommen, die in der Lage sind, die Oxidschicht 121 von der Oberfläche 120 zu entfernen. Bei einer bevorzugten Ausführungsform beinhaltet dies eine Naßätzung der Oxidschicht 121 mit verdünntem Fluorwasserstoff (200 zu 1), um die Oxidschicht 121 von der Oberfläche 120 in den (110)- Oberflächen zu entfernen. Dieser Ätzprozeß kann weitere Prozesse beinhalten, wie etwa eine HF-Dampfätzung oder ein H2-Ausbacken, um die Dicke der Oxidschicht 121 zu reduzieren.
  • Der Vorbereitungsschritt erzeugt eine Wasserstoffterminierte Oberfläche auf den (110)-Oberflächen. Durch Umsetzen von HF mit Si bleiben Wasserstoffatome an der Oberfläche 120. Der HF-Vorbereitungsprozeß wird bevorzugt mit z. B. 200 : 1 Teilen Wasser zu Teilen HF durchgeführt, jedoch können je nach dem Design und den Umständen andere Zeit- und Konzentrationswerte verwendet werden. Da die Oxidschicht 121 auf den (100)- Oberflächen dicker ist, bleibt eine Dicke von Oxidschicht 121 auf den (100)-Oberflächen zurück. Die verbleibende Oxiddicke auf den (100)-Oberflächen wird kundenspezifisch zugeschnitten, um in dieser Kristallebene eine ausreichende Ätzverzögerung zu erhalten. Auf den (100)-Oberflächen kann eine Dicke von etwa X zurückbleiben (wobei X beispielsweise einige wenige Nanometer betragen kann). Diese Dicke erhält man durch den Oxidationsprozeß und durch das Ausmaß der Vorbereitungsnaßätzung. Zum Reduzieren der Dicke der Oxidschicht 121 werden andere Vorbereitungsprozesse in Betracht gezogen.
  • Unter Bezugnahme auf Fig. 10 wird eine Ansicht von oben nach unten entlang der Schnittlinie 8A-8A gezeigt. Zum Erweitern der unteren Teile des Grabens 113 wird nun ein anisotroper Ätzprozeß durchgeführt. Ein Naßätzmittel wird eingesetzt, um Silizium anisotrop von dem Substrat 102 abzuätzen. Das Naßätzmittel enthält bevorzugt eine basische Lösung. Bei einer bevorzugten Ausführungsform wird Ammoniumhydroxid (NH4OH) als Ätzmittel verwendet (NH4OH kann in Wasser verdünnt sein, beispielsweise 180 Teile Wasser zu 1 Teil NH4OH), obwohl andere bevorzugte Lösungen Natriumhydroxid oder andere Basen enthalten können (z. B. Lösungen mit einem über 7 liegendem pH-Wert). Wegen der durch den Vorbereitungsschritt an den (110)-Oberflächen erzeugten Wasserstoff-terminierten Oberfläche ist der Ätzprozeß gleichförmiger. Mit Lösungen wie z. B. Ammoniumhydroxid dauert das Ätzen der (110)-Oberflächen länger. Mit anderen Worten existiert zwischen den Kristallebenen (110) und (100) ein Ätzbias.
  • (100)-Oberflächen enthalten eine selektiv abgeschiedene Oxidschicht 121, die darauf zurückbleibt. Beim Ätzen mit Ammoniumhydroxid beträgt die Ätzselektivität von Silizium zu Siliziumoxid etwa 1000 : 1. Eine dünn ausgebildete Oxidschicht 121 (Fig. 9) kann deshalb so zugeschnitten werden, daß das Ätzen der (100)- Oberflächen verzögert wird. Für die Schicht 121 können andere Materialien verwendet werden, doch wird für diese Anmeldung ein Oxid bevorzugt. Die Dicke X der Schicht 121 auf den (100)-Oberflächen sollte die Ätzzeit berücksichtigen, die benötigt wird, um die Oxidschicht 121 zu entfernen, und die Ätzzeit, die benötigt wird, um die (100)-Oberflächen im gleichen Ausmaß zu ätzen wie die (110)-Oberflächen. Dadurch würden bei Betrachtung aus einer Layoutperspektive im wesentlichen quadratische erweiterte Grabenteile 133 erhalten. Es ist zu verstehen, daß die Ätzzeiten (und dadurch die Oxidschichtdicke) zugeschnitten werden kann, so daß man verschiedene Formen erhält, z. B. rechteckige Layoutformen usw. für die Gräben 113. Ein Umriß eines Kragens 116 ist für den oberen Teil des Grabens 113 gezeigt.
  • Das Ätzen wird bevorzugt bei einer Temperatur zwischen etwa 10°C und etwa 80°C durchgeführt, obwohl je nach den Umständen andere Temperaturbedingungen verwendet werden können. Der Naßätzprozeß kann über einen Zeitraum hinweg durchgeführt werden, der von dem gewünschten Ätzgrad, den Temperaturbedingungen und der Konzentration des Ätzmittels abhängt. Bei Einsatz von Ammoniumhydroxid wird auch relativ zum Kragen 116 eine Selektivität von über 1000 : 1 erzielt.
  • Die Kristallrichtungen des Substrats 102 beeinflussen den Ätzprozeß auf vorteilhafte Weise. Bei einer Ausführungsform wird eine (100)-Siliziumoberfläche schneller geätzt als eine (110)-Siliziumoberfläche. Dies ist von Vorteil, da die (110)-Oberflächen in einer Richtung orientiert werden können, in der die Erweiterung von Gräben 113 weniger wünschenswert ist, beispielsweise eine Erweiterung in eine Richtung zu einem anderen Graben. Außerdem erhält man wegen des Naßätzprozesses eine geringere Oberflächenrauheit und eine höhere Oberflächenplanarität. Durch Einsatz des Naßätzprozesses beispielsweise wird die Oberflächenplanarität unter 15 nm und bevorzugt unter 4 nm über die Tiefe eines Grabens hinweg (z. B. 6 Mikrometer oder tiefer) reduziert. Auch andere Oberflächenmerkmale können von der vorliegenden Erfindung profitieren. Dies stellt im Vergleich zur Oberflächenplanarität von etwa 20 nm, die man mit herkömmlichen RIE-Prozessen erhält, eine dramatische Verbesserung dar.
  • Die Gräben 113 werden so positioniert, daß die Richtung des Siliziumkristalls gemäß den Erweiterungsätzgeschwindigkeiten orientiert ist, die für das Design am vorteilhaftesten sind. Man erhält rechteckige oder quadratische untere Teile 133 der Gräben 113. Durch den Ätzprozeß der vorliegenden Erfindung bleibt außerdem der Kragen 116 durch den Ätzprozeß im wesentlichen unberührt. Der Naßätzprozeß bietet sich für die preiswerte Chargenverarbeitung mit hohem Durchsatz an, und er verwendet eine preiswerte Chemie.
  • Nach der Erweiterung des Grabens 113 wie in Fig. 11 gezeigt wird zum Auskleiden des Grabens 113 ein Nitriddielektrikum abgeschieden, und unter Verwendung von dem Fachmann bekannten Verfahren wird im Graben 113 ein nicht gezeigter Speicherknoten ausgebildet. Der Speicherknoten wird bevorzugt dadurch ausgebildet, daß Polysilizium im Graben 113 abgeschieden wird. Dies kann in Schritten oder insgesamt in einem einzigen Prozeß erfolgen.
  • Unter Bezugnahme auf Fig. 12 wird durch ein alternatives Verfahren der vorliegenden Erfindung nach dem anisotropen Naßätzprozeß zum Erweitern des Grabens 113 eine vergrabene Platte 112 ausgebildet. Die vergrabene Platte 112 kann durch einen Gasdotierprozeß ausgebildet werden. Durch die Gasdotierung erhält man Dotiersubstanzen in Gasform, die an einer freiliegenden Oberfläche des Substrats 102 absorbiert werden und in das Substrat 102 diffundieren, um die vergrabene Platte 112 auszubilden. Die Gasdotierung kann Arsen oder andere Dotiersubstanzen beinhalten, die in einem in den Graben 113 eingeleiteten Gas enthalten sind.
  • Nach der Ausbildung der vergrabenen Platte 112 wird ein nicht gezeigtes Nitriddielektrikum abgeschieden, um den Graben 113 auszukleiden, und unter Verwendung von dem Fachmann bekannten Verfahren wird im Graben 113 ein nicht gezeigter Speicherknoten ausgebildet. Der Speicherknoten wird bevorzugt ausgebildet, indem Polysilizium im Graben 113 abgeschieden wird.
  • Unter Bezugnahme auf Fig. 13-16 werden Beispiele für auf dem Halbleitersubstrat 102 ausgebildete Grabenorientierungen geliefert. Das Bauelement 99 wird auf dem Substrat 102 ausgebildet. Das Substrat 102 enthält bevorzugt ein monokristallines Siliziummaterial, und das Silizium des Wafers 10enthält Kristallebenen. Zur veranschaulichenden Beschreibung der vorliegenden Erfindung werden die Ebenen (110) und (100) verwendet. Die Orientierung der Gräben 113 wird gemäß diesen Kristallebenen gemäß der vorliegenden Erfindung ausgewählt.
  • Bei vielen Anwendungen ist es wünschenswert, versetzte Gräben oder gleichmäßig verteilte Gräben bereitzustellen, z. B. Gräben, die von allen benachbarten Gräben eine vorbestimmte Entfernung aufweisen. Durch Verwendung einer selektiven Oxidabscheidung und eines anisotropen Naßätzens können die Gräben 113 in den unteren Teilen 202 selektiv zu einem in einem oberen Teil des Grabens ausgebildeten dielektrischen Kragen erweitert werden. Außerdem können die Ätzgeschwindigkeiten der (100)-Oberflächen und (110)-Oberflächen eingestellt werden, damit man in dem Layout eine gewünschte erweiterte Form erhält.
  • Wie in Fig. 13 gezeigt, kann der untere Teil 202 ohne die Verwendung der Oxidschicht 121 erweitert werden. Das Aufwachsen der unteren Teile 202 ist in der (100)- Ebene im Vergleich zur (110)-Ebene verstärkt. Die oberen Teile 125 der Gräben 113 sind durch den gleichen Abstand getrennt. Die unteren Teile 202 werden durch das Naßätzen des Substrats 102 erweitert. Mit dieser Positionierung von Gräben relativ zu Kristallorientierungen wird der Platz optimal genutzt.
  • In Fig. 14 ist eine Konfiguration von Gräben gezeigt, die in einem Halbleiterspeicher verwendet werden können. Die Erweiterung der unteren Teile 202 der Gräben 113 erhält man ohne die Verwendung der Oxidschicht 121. Bei den gezeigten Kristallorientierungen führt dies zu einem Zusammenwachsen der Teile 202 aufgrund der höheren Ätzgeschwindigkeit der (100)-Ebene. Das Aufwachsen der unteren Teile 202 ist im Vergleich zur (110)-Ebene in der (100)-Ebene verstärkt. Die oberen Teile 125 der Gräben 113 sind durch den gleichen Abstand getrennt. Das Überlappen der Teile 202 ist nachteilig und macht die Strukturen nutzlos.
  • In Fig. 15 ist eine Grabenkonfiguration gezeigt, die die in Fig. 14 angetroffenen Probleme lösen kann. Die Grabenkonfiguration beinhaltet eine Drehung des Substrats 102 um 45 Grad. Dies führt zum gleichen Layout relativ zur Kristallorientierung, wie sie in Fig. 13 gezeigt ist. Die Anwendung einer derartigen Substratorientierung wirkt sich auf die Bauelementleistung von Si-Oberflächen-MOSFET- Bauelementen aus und ist höchst nachteilig. Außerdem wirkt sich die Drehung von Wafern wegen der möglichen Risse parallel zur (110)-Richtung auf das Abspalten der Si-Chips aus.
  • Unter Bezugnahme auf Fig. 6 kann die Grabenkonfiguration von Fig. 14 durch Einsatz der vorliegenden Erfindung verwendet werden. Durch Einsatz einer Siliziumoxidschicht (z. B. Schicht 121) gemäß der vorliegenden Erfindung wird das Aufwachsen der unteren Teile 202 in der (100)-Ebene so lange blockiert, bis das Aufwachsen in der (110)-Ebene aufholen kann. Dies führt zu einer Inversion der Ätzselektivität während des Naßätzprozesses zum Erweitern der Teile 202. Anstatt daß die (100)-Ebene schneller geätzt wird als die (110)-Ebene, wird effektiv die (110)-Ebene schneller geätzt als die (100)-Ebene.
  • Gemäß der vorliegenden Erfindung wird durch Verwendung einer Oxidschicht (z. B. der Schicht 121) die Kristallätzselektivität invertiert, so daß Gräben 113 ausgebildet werden können, um zwischen unteren Teilen 202 eine ausreichende Entfernung bereitzustellen, wie in Fig. 16 gezeigt. Auf diese Weise kann ein Design mit versetzten tiefen Gräben ohne Gefahr von sich überlappenden erweiterten Gräben verwendet werden. Ein Design mit versetzten tiefen Gräben (oder andere Grabenanordnungen) kann verwendet werden. Dies führt im Vergleich zu Fig. 14 zu einer optimierten Oberfläche der Grabenseitenwand. Außerdem wird die Bauelementleistung von MOSFET-Einrichtungen wegen der unerwünschten Kristallorientierung nicht beeinflußt, und während des Abspaltens von Chips vom Wafer werden mögliche Rißprobleme vermieden.
  • Obwohl die vorliegende Erfindung in mehreren Ausführungsbeispielen beschrieben worden ist, wird sie nicht durch diese Beispiele eingeschränkt. Es können andere Prozesse und Materialien verwendet werden. So kann beispielsweise der Isolierkragen unter Verwendung anderer Prozesse ausgebildet oder aus anderen Verbindungen, z. B. TEOS, hergestellt werden. Weiterhin ist die Erfindung nicht auf tiefe Gräben beschränkt und kann auf die Erweiterung aller in Substraten ausgebildeten Gräbon angewendet werden. Außerdem können HF und NH4OH in verschiedenen Kombinationen als Ätzmittel verwendet, durch andere Materialien ersetzt oder in Kombination mit anderen Ätzmitteln oder Verbindungen verwendet werden. Durch die Erfindung erhält man ein anisotropes Naßätzen, um flaschenförmige Gräben auszubilden oder Gräben zu erweitern, und zwar mit mindestens den folgenden Vorteilen.
    • 1. Hohe Selektivität hinsichtlich Oxid und Nitrid: keine Verdünnung des Kragens.
    • 2. Preiswerter Prozeß: Naßchargenprozeß mit hohem Durchsatz und verwendeter preiswerter Chemie.
    • 3. Höhere Speicherkapazität: es werden quadratische oder rechteckige Gräben ausgebildet, die eine höhere Kapazität aufweisen als ein runder oder ovaler Graben der gleichen Tiefe.
    • 4. Geringere Oberflächenrauheit: wegen des anisotropen Charakters des Ätzens wird nur eine Kristallorientierung vorbereitet, wodurch man eine sehr glatte Oberfläche und eine Oberflächenplanarität erhält, die besser ist als 15 nm.
    • 5. Man erhält aufgrund der quadratischen (oder rechteckigen) erweiterten Gräben einen Graben mit höherer Dichte und eine größere Dichte von Speicherzellen.
    • 6. Selektive Erweiterung der Gräben ohne Beschädigung eines in einem oberen Teil des Grabens ausgebildeten Kragenoxids.
  • Nachdem bevorzugte Ausführungsformen für die Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium beschrieben worden sind (die veranschaulichend und nicht einschränkend sein sollen), wird angemerkt, daß der Fachmann angesichts der obigen Lehren Modifikationen und Abänderungen vornehmen kann. Es ist deshalb zu verstehen, daß an den offenbarten besonderen Ausführungsformen der Erfindung Änderungen vorgenommen werden können, die innerhalb des Schutzbereichs und des Gedankens der Erfindung liegen, wie durch die beigefügten Ansprüche umrissen. Nachdem die Erfindung mit den Einzelheiten und mit der Genauigkeit beschrieben worden ist, die die Patentgesetze fordern, wird in den beigefügten Ansprüchen das dargelegt, was beansprucht und durch eine Patenturkunde geschützt werden soll.

Claims (22)

1. Verfahren zum Erweitern von Gräben mit den folgenden Schritten:
Ausbilden eines Grabens in einem Substrat mit Seitenwänden mit mindestens zwei Kristallebenen, wobei eine erste der mindestens zwei Kristallebenen mit einer größeren Geschwindigkeit als eine zweite der mindestens zwei Kristallebenen geätzt werden kann;
selektives Aufwachsen einer Dielektrikumsschicht auf Oberflächen der mindestens zwei Kristallebenen, so daß die Dielektrikumsschicht auf der ersten der mindestens zwei Kristallebenen eine größere Dicke enthält als auf der zweiten der mindestens zwei Kristallebenen; und
Ätzen der Dieloktrikumsschicht und des Substrats, so daß die zweite der mindestens zwei Kristallebenen effektiv mit einer größeren Geschwindigkeit als die erste der mindestens zwei Kristallebenen geätzt wird.
2. Verfahren nach Anspruch 1, wobei das Substrat Silizium und die erste der mindestens zwei Kristallebenen eine (100)-Ebene enthält, die zweite der mindestens zwei Kristallebenen eine (110)-Ebene enthält und wobei der Schritt des selektiven Aufwachsens das selektive Aufwachsen eines Oxids auf den Oberflächen beinhaltet.
3. Verfahren nach Anspruch 1, wobei der Schritt des Ätzens der Dielektrikumsschicht und des Substrats weiterhin den Schritt des Vorbereitens von Oberflächen in dem Graben durch Entfernen von Teilen der Dielektrikumsschicht durch Naßätzen zum Freilegen von Teilen des Substrats im Graben umfaßt.
4. Verfahren nach Anspruch 3, wobei der Schritt des Ätzens der Dielektrikumsschicht und des Substrats weiterhin den Schritt des Vorbereitens der freiliegenden Teile des Substrats im Graben durch Ätzen der Oberflächen mit einem Naßätzmittel zur Bereitstellung einer Wasserstoff-terminierten Siliziumoberfläche umfaßt.
5. Verfahren nach Anspruch 1, wobei der Schritt des Ätzens der Dielektrikumsschicht und des Substrats das anisotrope Naßätzen der Oberflächen des Substrats zum Erweitern des Grabens beinhaltet.
6. Verfahren nach Anspruch 5, wobei der Schritt des anisotropen Naßätzens den Schritt des anisotropen Naßätzens durch Einsatz von Ammoniumhydroxid beinhaltet.
7. Verfahren nach Anspruch 5, wobei der Schritt des anisotropen Naßätzens den Schritt des anisotropen Naßätzens in einem Chargenprozeß beinhaltet.
8. Verfahren nach Anspruch 1, wobei der Schritt des anisotropen Naßätzens den Schritt des Erweiterns des Grabens zum Ausbilden rechteckiger Gräben beinhaltet.
9. Verfahren zum Ausbilden erweiterter tiefer Gräben für Halbleiterbauelemente mit den folgenden Schritten:
Ausbilden eines Grabens in einem Substrat mit Seitenwänden mit mindestens zwei Kristallebenen, wobei eine erste der mindestens zwei Kristallebenen eine erste Ätzgeschwindigkeit aufweist, die schneller ist als eine zweite Ätzgeschwindigkeit für eine zweite der mindestens zwei Kristallebenen;
Ausbilden eines Kragens in einem oberen Teil des Grabens;
Erweitern eines unteren Teils des Grabens durch: selektives Aufwachsen einer Dielektrikumsschicht auf Oberflächen der mindestens zwei Kristallebenen, so daß die Dielektrikumsschicht auf der ersten der mindesten zwei Kristallebenen eine größere Dicke enthält als auf der zweiten der mindestens zwei Kristallebenen; und
Ätzen der Dielektrikumsschicht und des Substrats, so daß die zweite der mindestens zwei Kristallebenen effektiv mit einer größeren Geschwindigkeit als die erste der mindestens zwei Kristallebenen geätzt wird.
10. Verfahren nach Anspruch 9, wobei das Substrat aus Silizium besteht und die erste der mindestens zwei Kristallebenen eine (100)-Ebene enthält, die zweite der mindestens zwei Kristallebenen eine (110)-Ebene enthält und wobei der Schritt des selektiven Aufwachsens das selektive Aufwachsen eines Oxids auf den Oberflächen beinhaltet.
11. Verfahren nach Anspruch 9, wobei der Schritt des Ätzens der Dielektrikumsschicht und des Substrats weiterhin den Schritt des Vorbereitens von Oberflächen in dem Graben durch Entfernen von Teilen der Dielektrikumsschicht durch Naßätzen zum Freilegen von Teilen des Substrats im Graben umfaßt.
12. Verfahren nach Anspruch 11, wobei der Schritt des Ätzens der Dielektrikumsschicht und des Substrats weiterhin den Schritt des Vorbereitens der freiliegenden Teile des Substrats im Graben durch Ätzen der Oberflächen mit einem Naßätzmittel zur Bereitstellung einer Wasserstoff-terminierten Siliziumoberfläche umfaßt.
13. Verfahren nach Anspruch 9, wobei der Schritt des Ätzens der Dielektrikumsschicht und des Substrats das anisotrope Naßätzen der Oberflächen des Substrats zum Erweitern des Grabens beinhaltet.
14. Verfahren nach Anspruch 13, wobei der Schritt des anisotropen Naßätzens den Schritt des anisotropen Naßätzens durch Einsatz von Ammoniumhydroxid beinhaltet.
15. Verfahren nach Anspruch 13, wobei der Schritt des anisotropen Naßätzens den Schritt des anisotropen Naßätzens in einem Chargenprozeß beinhaltet.
16. Verfahren nach Anspruch 9, wobei der Schritt des anisotropen Naßätzens den Schritt des Erweiterns des Grabens zum Ausbilden rechteckiger Gräben beinhaltet.
17. Verfahren nach Anspruch 9, weiterhin mit dem Schritt des Ausbildens einer vergrabenen Plattenelektrode neben dem Graben.
18. Verfahren zum Ausbilden von erweiterten tiefen Gräben für Halbleiterbauelemente mit den folgenden Schritten:
Ausbilden eines Grabens in einem monokristallinen Siliziumsubstrat mit Seitenwänden mit mindestens zwei Kristallebenen, die eine (100)- und eine (110)-Ebene enthalten, wobei die (100)-Ebene mit einer größeren Geschwindigkeit als die (110)-Ebene geätzt werden kann, wenn sie einer anisotropen Naßätzung unterzogen wird;
Ausbilden eines Oxidkragens in einem oberen Teil des Kragens;
Erweitern eines unteren Teils des Grabens selektiv zum Oxidkragen durch:
selektives Aufwachsen einer Oxidschicht auf der (100)- und (110)-Ebene, so daß die Oxidschicht auf der (100)-Ebene eine größere Dicke enthält als auf der (110)-Ebene; und
Ätzen der Oxidschicht zum Entfernen der Oxidschicht von der (110)-Ebene und Ausbilden einer Wasserstoff-terminierten Siliziumoberfläche darauf;
anisotropes Naßätzen der (100)- und (110)-Ebene zum Erweitern des unteren Teils des Grabens, so daß die Ätzgeschwindigkeit der (110)-Ebene größer ist als eine kombinierte Ätzgeschwindigkeit der Oxidschicht und der (100)-Ebene.
19. Verfahren nach Anspruch 18, wobei der Schritt des anisotropen Naßätzens den Schritt des anisotropen Naßätzens durch Einsatz von Ammoniumhydroxid beinhaltet.
20. Verfahren nach Anspruch 18, wobei der Schritt des anisotropen Naßätzens den Schritt des anisotropen Naßätzens in einem Chargenprozeß beinhaltet.
21. Verfahren nach Anspruch 18, wobei der Schritt des anisotropen Naßätzens den Schritt des Erweiterns des Grabens zum Ausbilden rechteckiger Gräben beinhaltet.
22. Verfahren nach Anspruch 18, weiterhin mit dem Schritt des Ausbildens einer vergrabenen Plattenelektrode neben dem Graben.
DE10226883A 2001-06-27 2002-06-17 Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium Expired - Fee Related DE10226883B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/893,157 2001-06-27
US09/893,157 US6566273B2 (en) 2001-06-27 2001-06-27 Etch selectivity inversion for etching along crystallographic directions in silicon

Publications (2)

Publication Number Publication Date
DE10226883A1 true DE10226883A1 (de) 2003-02-20
DE10226883B4 DE10226883B4 (de) 2010-07-15

Family

ID=25401115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10226883A Expired - Fee Related DE10226883B4 (de) 2001-06-27 2002-06-17 Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium

Country Status (2)

Country Link
US (1) US6566273B2 (de)
DE (1) DE10226883B4 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1278239B1 (de) * 2001-07-20 2005-09-21 Infineon Technologies AG Verfahren zur Herstellung selbstjustierender Maskenschichten
DE10255866B4 (de) * 2002-11-29 2006-11-23 Infineon Technologies Ag Verfahren und Strukturen zur Erhöhung der Strukturdichte und der Speicherkapazität in einem Halbleiterwafer
TW586129B (en) * 2003-04-23 2004-05-01 Nanya Technology Corp Method of forming bottle-shaped trench capacitors
US6917093B2 (en) * 2003-09-19 2005-07-12 Texas Instruments Incorporated Method to form shallow trench isolation with rounded upper corner for advanced semiconductor circuits
TWI248169B (en) * 2004-03-18 2006-01-21 Nanya Technology Corp A method for forming bottle trench and fabricating capacitor having the same
US7041553B2 (en) * 2004-06-02 2006-05-09 International Business Machines Corporation Process for forming a buried plate
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
WO2006130721A2 (en) * 2005-06-02 2006-12-07 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
TWI427802B (zh) * 2005-06-02 2014-02-21 Univ Illinois 可印刷半導體結構及製造和組合之相關方法
US7492005B2 (en) * 2005-12-28 2009-02-17 Alpha & Omega Semiconductor, Ltd. Excessive round-hole shielded gate trench (SGT) MOSFET devices and manufacturing processes
US7410844B2 (en) * 2006-01-17 2008-08-12 International Business Machines Corporation Device fabrication by anisotropic wet etch
US7666741B2 (en) 2006-01-17 2010-02-23 International Business Machines Corporation Corner clipping for field effect devices
US7456450B2 (en) * 2006-02-09 2008-11-25 International Business Machines Corporation CMOS devices with hybrid channel orientations and method for fabricating the same
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
US8518767B2 (en) * 2007-02-28 2013-08-27 International Business Machines Corporation FinFET with reduced gate to fin overlay sensitivity
US20090170331A1 (en) * 2007-12-27 2009-07-02 International Business Machines Corporation Method of forming a bottle-shaped trench by ion implantation
CN102892356B (zh) 2010-03-17 2016-01-13 伊利诺伊大学评议会 基于生物可吸收基质的可植入生物医学装置
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
US8536012B2 (en) 2011-07-06 2013-09-17 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US8455327B2 (en) 2011-08-04 2013-06-04 International Business Machines Corporation Trench capacitor with spacer-less fabrication process
KR101979354B1 (ko) 2011-12-01 2019-08-29 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프로그램 변형을 실행하도록 설계된 과도 장치
US9093491B2 (en) * 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US8956945B2 (en) 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
CN105448702B (zh) * 2014-06-30 2018-11-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US11906946B2 (en) * 2020-10-08 2024-02-20 National University Of Singapore System and method for controlling directionality of fast-wet etching of crystalline silicon, c-Si
WO2023027928A1 (en) * 2021-08-27 2023-03-02 Magic Leap, Inc. Method of fabricating molds for forming waveguides and related systems and methods using the waveguides

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150670A (en) * 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
US6362040B1 (en) * 2000-02-09 2002-03-26 Infineon Technologies Ag Reduction of orientation dependent oxidation for vertical sidewalls of semiconductor substrates
US6335247B1 (en) * 2000-06-19 2002-01-01 Infineon Technologies Ag Integrated circuit vertical trench device and method of forming thereof

Also Published As

Publication number Publication date
US6566273B2 (en) 2003-05-20
US20030003759A1 (en) 2003-01-02
DE10226883B4 (de) 2010-07-15

Similar Documents

Publication Publication Date Title
DE10226883B4 (de) Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE10003014B4 (de) Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur
DE60036869T2 (de) Verfahren zur herstellung einer vergrabenen verbindung für einen grabenkondensator
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE102017124145B4 (de) Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE10360537A1 (de) Tiefe Isolationsgräben
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE10239044B4 (de) Prozessfluss für Opferkragen
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE10236217A1 (de) Bildung einer vergrabenen Brücke ohne TTO-Abscheidung
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
EP0925607B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
WO2000019528A9 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE102020122407A1 (de) Untere seitliche ausdehnung von kontaktsteckern durch implantierung
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
WO2005038930A2 (de) Verfahren zum strukturieren und feldeffekttransistoren
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
DE10220129A1 (de) Vergrösserung der Tiefgrabenkapazität durch eine zentrale Masseelektrode
DE10317601B4 (de) Verfahren zum Herstellen eines Vertikalen DRAM-Bauelements
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee