DE60036869T2 - Verfahren zur herstellung einer vergrabenen verbindung für einen grabenkondensator - Google Patents

Verfahren zur herstellung einer vergrabenen verbindung für einen grabenkondensator Download PDF

Info

Publication number
DE60036869T2
DE60036869T2 DE60036869T DE60036869T DE60036869T2 DE 60036869 T2 DE60036869 T2 DE 60036869T2 DE 60036869 T DE60036869 T DE 60036869T DE 60036869 T DE60036869 T DE 60036869T DE 60036869 T2 DE60036869 T2 DE 60036869T2
Authority
DE
Germany
Prior art keywords
wet etching
polysilicon
substrate
producing
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60036869T
Other languages
English (en)
Other versions
DE60036869D1 (de
Inventor
Stephan Fishkill KUDELKA
Alexander Michaelis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE60036869D1 publication Critical patent/DE60036869D1/de
Application granted granted Critical
Publication of DE60036869T2 publication Critical patent/DE60036869T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Diese Offenbarung betrifft die Halbleiterherstellung und insbesondere ein verbessertes Verfahren zum Rückätzen von Polysilizium eines vergrabenen Kontaktbandes (buried strap) zur Ausbildung eines Speicherungsknotens eines Tiefgrabenkondensators.
  • 2. Beschreibung des Stands der Technik
  • Halbleiterspeicherbauelemente wie etwa dynamische Direktzugriffsspeicher (DRAMs – dynamic random access memories) enthalten Kondensatoren, auf die Transistoren zum Speichern von Daten zugreifen. Tiefgraben-(DT – deep trench)-Kondensatoren gehören zu den in der DRAM-Technologie verwendeten Kondensatorarten. Tiefgrabenkondensatoren sind in der Regel innerhalb des Halbleitersubstrats vergraben. Um den Tiefgrabenkondensator mit einer Transfervorrichtung (Zugriffstransistor) zu verbinden, muß ein vergrabenes Kontaktband ausgebildet werden. Die Ausbildung des vergrabenen Kontaktbandes erfolgt durch Ausnehmen eines DT-Oxidkragens, um ein Divot oder einen ausgenommenen Abschnitt auszubilden und nachfolgendes Füllen des Kragendivots mit dotiertem Polysilizium, das auch für einen im Tiefgraben ausgebildeten Speicherungsknoten verwendet wird. Die Polysiliziumabscheidung erfolgt durch einen Prozeß der chemischen Abscheidung aus der Gasphase (CVD – chemical vapor deposition), das heißt, die ganze freigelegte Oberfläche wird mit einer Polysiliziumschicht bedeckt. Vor der Polysiliziumabscheidung wird in der Regel eine Hochtemperaturnitrierung durchgeführt, um eine ultradünne Nitridschicht auszubilden. Diese Nitridschicht reduziert die Erzeugung von Defekten von der Grenzfläche des vergrabenen Kontaktbandes, die die Grundursache für Probleme mit einer variablen Speicherungszeit (VRT – variable retention time) ist.
  • Da das Polysilizium nur in dem Divot benötigt wird, müssen die anderen Grabenteile wieder gereinigt werden (das heißt Entfernen von Polysilizium). Dieser Prozeß wird als BSPE (buried strap poly etchback – Rückätzen des Polysiliziums des vergrabenen Kontaktbandes) bezeichnet. Gegenwärtig erfolgt dieser BSPE-Prozeß mit Hilfe eines chemischen Trockenätzprozesses (CDE – chemical dry etch), insbesondere eines trockenen isotropen reaktiven Ionenätzprozesses (RIE – reactive ion etch), der eine konstante Polysiliziummenge entfernt.
  • Zu Nachteilen dieses Prozesses zählen:
    • 1. Der Prozeß ist nichtselektiv gegenüber Silizium der Tiefgrabenseitenwand. Deshalb ist ein Überätzen in das kristalline Silizium möglich, was zu einer schlechten Steuerung für den Prozeß führt.
    • 2. Der Prozeß läßt Polysilizium in einer Belagoxid(pad oxi de)-Hinterschneidung zurück, die in vorausgegangenen Prozeßschritten ausgebildet wurde. Das Belagoxid wird in der Regel auf einer oberen Oberfläche des Substrats ausgebildet, um die Oberfläche für eine spätere Gateoxidation zu schützen. Ein Abschnitt des Belagoxids neben dem Tiefgraben wird in der Regel geätzt. Wenn Polysilizium entsteht, füllen sich diese geätzten Abschnitte mit Polysilizium. Dieses Polysilizium verursacht Probleme hinsichtlich der Zuverlässigkeit des Gateoxids insbesondere dann, wenn vertikale Bauelemente (d. h. Zugriffstransistoren an der DT-Seitenwand) ausgebildet werden.
    • 3. Die RIE-Anlage ist eine Einzelwaferanlage (schlechter Durchsatz). Mit dieser Anlage wird in der Regel immer nur ein Wafer zu einem gegebenen Zeitpunkt bearbeitet.
  • Deshalb besteht ein Bedarf nach einem verbesserten Verfahren für einen Prozeß zum Rückätzen des Polysiliziums eines ver grabenen Kontaktbandes. Ein weiterer Bedarf existiert für einen Prozeß zum Rückätzen von Polysilizium eines vergrabenen Kontaktbandes, der einen höheren Durchsatz und ein besseres Leistungsverhalten gegenüber dem Stand der Technik liefert.
  • In US-A-4,916,524 ist eine Speicherzelle offenbart, die mit einem einzelnen Graben ausgebildet ist, der in der Oberfläche eines Halbleitersubstrats ausgebildet ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wird durch ein Verfahren nach Anspruch 1 definiert.
  • Bei alternativen Verfahren kann der Schritt des Herstellens einer Oberfläche den Schritt des Herstellens der Oberfläche durch Naßätzen der Oberfläche mit Fluorwasserstoff beinhalten. Der Schritt des Herstellens einer Oberfläche kann den Schritt des Herstellens der Oberfläche durch Naßätzen der Oberfläche bei einer Temperatur von etwa 25°C umfassen. Der Schritt des Naßätzens kann den Schritt des Naßätzens des Füllmaterials durch Verwenden von Ammoniumhydroxid umfassen. Der Schritt des Naßätzens kann auf den Schritt des Naßätzens des Füllmaterials bei Temperaturen von zwischen etwa 25°C bis etwa 85°C umfassen. Der Schritt des Naßätzens kann den Schritt des Naßätzens des Füllmaterials in einem Chargenverfahren umfassen. Das Füllmaterial enthält bevorzugt Polysilizium oder amorphes Silizium. Die dielektrische Schicht kann Nitrid enthalten. Das Nitrid kann eine Dicke von etwa 0,8 nm aufweisen. Der Schritt des Naßätzens kann auch den Schritt des Naßätzens des Füllmaterials selektiv zum Substrat mit einer Selektivität von mindestens 40 zu 1 umfassen. Der Schritt des Naßätzens kann den Schritt des Naßätzens des Füllmaterials durch Verwenden von Ammoniumhydroxid oder Kaliumhydroxid für zwischen etwa 40 Sekunden und etwa 800 Sekunden umfassen. Das Füllmaterial enthält bevorzugt Polysilizium oder amorphes Silizium.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung veranschaulichender Ausführungsformen davon, die in Verbindung mit den beigefügten Zeichnungen zu lesen ist.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die vorliegende Offenbarung legt im Detail die folgende Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die folgenden Figuren dar. Es zeigen:
  • 1 eine Querschnittsansicht eines Halbleiterbauelements, das einen Graben mit einem darin ausgebildeten Kragen aufweist, gefüllt mit einem Füllmaterial, das zum Verarbeiten gemäß der vorliegenden Erfindung ausgenommen ist;
  • 2 eine Querschnittsansicht des Halbleiterbauelements von 1 mit einer Nitridschicht, die auf dem ausgenommenen Füllmaterial und Seitenwänden des Grabens aufgewachsen ist, gemäß der vorliegenden Erfindung;
  • 3 eine Querschnittsansicht des Halbleiterbauelements von 2 mit einem zweiten Füllmaterial, das für das Naßätzen vorbereitet ist, gemäß der vorliegenden Erfindung;
  • 4 eine Querschnittsansicht des Halbleiterbauelements von 3, bei dem das zweite Füllmaterial durch einen Naßätzprozeß zurückgeätzt ist, gemäß der vorliegenden Erfindung; und
  • 5 ein Schemadiagramm eines Tanks zur Chargenverarbeitung gemäß der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung betrifft die Halbleiterherstellung und insbesondere ein Verfahren für das Rückätzen von Polysilizium eines vergrabenen Kontaktbandes (BSPE – buried strap polysilicon etchback). Die vorliegende Erfindung enthält einen BSPE-Naßprozeß unter Verwendung einer basischen Lösung oder Chemie (z. B. NH4OH und/oder KOH) zur besseren Prozeßsteuerung. Die vorliegende Erfindung verbessert den Durchsatz durch Gestatten von Chargenverarbeitung anstelle von Einzelwaferverarbeitung. Die vorliegende Erfindung gestattet weiterhin die Verwendung von Naßätztanks anstelle einer reaktiven Ionenätzanlage.
  • Nunmehr eingehender bezugnehmend auf die Zeichnungen, in denen gleiche Bezugszeichen in den mehreren Ansichten ähnliche oder identische Elemente identifizieren, und anfänglich auf 1, enthält ein Speicherbauelement 100 ein Substrat 102 mit einem darauf ausgebildeten Belagstapel (pad stack) 101. Das Speicherbauelement 100 kann einen dynamischen Direktzugriffsspeicher (DRAM), einen Synchron-DRAM, Statik-RAMs, Festwertspeicher oder andere integrierte Speicherschaltungen enthalten. Das Substrat 102 ist bevorzugt ein Substrat aus monokristallinem Silizium, doch können andere Substrate verwendet werden, beispielsweise ein Silizum-auf-Isolator-Substrat. Der Belagstapel 101 kann verschiedene Schichten aus Materialien aufweisen, die zum weiteren Verarbeiten des Speicherbauelements 100 verwendet werden. Bei einer bevorzugten Ausführungsform enthält der Belagstapel 101 eine Oxidschicht 104 (Belagoxid – pad Oxide) und eine Nitridschicht 106 (Belagnitrid – pad nitride). Eine nicht gezeigte Hartmaskenschicht wird auf dem Belagstapel 101 abgeschieden und unter Verwendung von lithographischen Techniken strukturiert, die dem Fachmann bekannt sind. Beispielsweise kann eine Lackschicht auf der Hartmaskenschicht abgeschieden, belichtet und entwickelt werden, um Löcher an Stellen zu öffnen, wo Gräben 110 ausgebildet werden sollen. Die Ausbildung des Grabens 110 erfolgt bevorzugt durch Einsatz eines anisotropen Ätzens wie etwa eines reaktiven Ionenätzens (RIE – reactive ion etch). Der Graben 110 wird in das Substrat 102 geätzt.
  • Eine vergrabene Platte 112 wird an einem unteren Abschnitt des Grabens 110 ausgebildet. Die vergrabene Platte 112 kann durch einen Ionenimplantierungsprozeß oder einen anderen Implantierungsprozeß ausgebildet werden. Zum Ausbilden der vergrabenen Platte 112 verwendete Dotierstoffionen werden tief genug in das Substrat 102 oder in einer ausreichenden Menge implantiert, um die Ausbildung der vergrabenen Platte 112 sicherzustellen. Die Dotierstoffe können nach der Implantierung durch einen Temperungsprozeß nach außen diffundieren. Es können auch andere Prozesse zum Ausbilden einer vergrabenen Platte verwendet werden. Dotierstoffe oder Ionen, die verwendet werden, können von einer Art und Menge sein, die einem gegebenen Design entspricht, und ausreicht, um (nach Implantierung) als eine Kondensatorelektrode zu fungieren.
  • Ein Kragen 116 wird in einem oberen Abschnitt des Grabens 110 ausgebildet. Der Kragen 116 wird am Substrat 102 ausgebildet, indem bevorzugt eine Oxidation des Siliziums in dem Substrat 102 durchgeführt wird, oder durch einen Abscheidungsprozeß, in dem TEOS oder äquivalente Materialien verwendet werden. Zum Ausbilden des Kragens 116 können auch andere Prozesse zum Einsatz kommen. Der Kragen 116 wird ausgebildet, um zu verhindern, daß parasitäre Leckströme bei Betrieb den Grabenkondensator entladen. Der Kragen 116 kann getempert werden, um das Oxidmaterial zu verdichten. Eine Nitrid-Decklage 111 wird abgeschieden und fungiert als ein Kondensatordielektrikum zwischen der vergrabenen Platte 112 und einem Speicherungsknoten (siehe Füllmaterial 113).
  • Der Graben 110 wird nun mit einem leitenden Füllmaterial 113 gefüllt, bevorzugt einem dotierten Polysilizium, um den Speicherungsknoten auszubilden. Das Füllmaterial 113 wird zu einem Punkt 109 unterhalb des Kragens 116 im Graben 110 ausgenommen.
  • Unter Bezugnahme auf 2 wird ein Ätzprozeß verwendet, um ein Divot 105 zu ätzen, indem ein Abschnitt 130 des Kragens 116 ausgenommen wird. Dieses Ätzen kann verursachen, daß das Belagoxid 104 geätzt wird, wodurch eine Ausnehmung 108 darin entsteht. Eine Hochtemperaturnitrierung wird ausgeführt, um eine ultradünne (etwa 0,8 nm) Nitrid-Decklage (oder Nitridschicht) 132 auszubilden. Es können auch andere ultradünne Dielektrika geeignet sein. Die Nitrid-Decklage 132 entsteht auf Siliziumoberflächen. Der Nitrierungsprozeß kann beinhalten, daß Ammoniakgas bei zwischen etwa 550 und etwa 600°C verwendet wird. Diese Nitrid-Decklage 132 reduziert die Erzeugung von Defekten von einer Grenzfläche der vergrabenen Kontaktbrücke, was die Grundursache für Probleme mit variabler Speicherungszeit (VRT – variable retention time) bei Tiefgrabenkondensatoren ist. Vorteilhafterweise wird die Nitrid-Decklage 132 von der vorliegenden Erfindung zum Verbessern der Verarbeitung verwendet, wie unten ausführlicher beschrieben wird.
  • Unter Bezugnahme auf 3 wird das Divot 105 mit einem leitenden Füllmaterial 134, bevorzugt dotiertem Polysilizium, gefüllt. Das Füllmaterial 134 wird bevorzugt durch einen Prozeß der chemischen Abscheidung aus der Gasphase (CVD) abgeschieden, der alle freigelegten Oberflächen mit einer Schicht aus Füllmaterial 134 bedeckt.
  • Gemäß der vorliegenden Erfindung wird Füllmaterial 134 geätzt, um die Oberfläche vorzubereiten. Der Vorbereitungsschritt kann eine Naßätzung, eine Trockenätzung oder andere Prozeßschritte verwenden, die nativen Sauerstoff von der Oberfläche entfernen können. Bei einer bevorzugten Ausführungsform verwendet der Vorbereitungsschritt eine Naßätzung mit verdünntem Fluorwasserstoff (200 zu 1), um die Oberfläche zur weiteren Bearbeitung vorzubereiten. Der Vorbereitungsschritt kann andere Prozesse beinhalten, wie etwa eine HF-Gas-Ätzung oder eine H2-Trocknung, als Beispiel. Durch den Vorbereitungsschritt entsteht eine wasserstoffterminierte Oberfläche 131. Indem HF mit Si reagiert, verbleiben Wasserstoffatome an der Oberfläche. Es werden andere Vorbereitungsprozesse in Betracht gezogen, vorausgesetzt es entsteht eine wasserstoffterminierte Siliziumoberfläche. Der Vorbereitungsschritt kann bei einigen Ausführungsformen entfallen, wenn natives Oxid in Verbindung mit anderen Prozeßschritten entfernt wird. Die Oberfläche des Füllmaterials 134 ist zur weiteren Bearbeitung bereit. Der Naßätzvorbereitungsschritt ist bevorzugt selektiv gegenüber dem Silizium des Substrats 102. Der Vorbereitungsschritt erzeugt eine wasserstoffterminierte Oberfläche 131. Durch Reaktion von HF mit Si verbleiben Wasserstoffatome an der Oberfläche des Füllmaterials 134. Andere Säuren können zum Vorbereiten der Oberfläche verwendet werden.
  • Vorteilhafterweise erfolgt die Vorbereitung der Oberfläche des Füllmaterials 134 bei einer Temperatur von etwa 25°C. Der HF-Vorbereitungsprozeß wird bevorzugt für zwischen etwa 40 Sekunden und etwa 80 Sekunden durchgeführt, doch können je nach dem Design und den Umständen andere Zeiten verwendet werden. Es werden auch andere Vorbereitungsprozesse in Betracht gezogen, so lange eine wasserstoffterminierte Siliziumoberfläche bereitgestellt wird. Der Vorbereitungsschritt kann bei einigen Ausführungsformen entfallen.
  • Unter Bezugnahme auf 4 wird gemäß der vorliegenden Erfindung Füllmaterial 134 durch einen Naßätzprozeß geätzt. Der Naßätzprozeß wird bevorzugt für das Rückätzen des Polysiliziums des vergrabenen Kontaktbandes verwendet. Der Naßätzprozeß beinhaltet bevorzugt eine Siliziumätzung durch den bevorzugten Einsatz einer basischen Lösung, als Beispiel NH4OH oder KOH in wäßriger Lösung. NH4OH und KOH sind gegenüber Silizium des Substrats 102 selektiv und liefern ein Selektivitätsverhältnis von mindestens etwa 40:1 relativ zum Substrat 102, doch schützt die Nitrid-Decklage 132 das Substrat vor Beschädigung während des Naßätzprozesses der vorliegenden Erfindung. Das Ätzen gemäß der vorliegenden Erfindung erfolgt bevorzugt in einem Temperaturbereich von zwischen etwa 25°C und etwa 85°C für zwischen etwa 40 und etwa 800 Sekunden. Diese Bedingungen sind illustrativ und können für variierende Zustände oder Designs verändert werden. Gemäß der vorliegenden Erfindung aktiviert der Naßätzprozeß die folgenden Reak tionen: Si + 3OH > Si(OH)++ + 4e (1) 4H2O + 4e > 4OH + 2H2 (2)
  • Das Silizium (Si) in der obigen Reaktion (1) ist das Silizium des Füllmaterials 134. Nebenprodukte (z. B. Si(OH)++) werden in der Lösung weggeführt, wodurch das Füllmaterial 134 zurückgeätzt wird. Das Ausmaß des Rückätzens wird durch die Zeitdauer, die Temperatur und die Konzentration des Ätzmittels gesteuert. Dies kann in einem Chargenverfahren sorgfältig überwacht werden, in dem Bearbeitungstanks mit gesteuerten und überwachten Bedingungen verwendet werden. Vorteilhafterweise enthält das Chargenverfahren einen hohen Durchsatz ohne die Nachteile des Stands der Technik (siehe oben). Durch die vorliegende Erfindung entfällt im wesentlichen der Volumensiliziumverlust in dem oberen Abschnitt des Grabens. Vorteilhafterweise wird die Nitrid-Decklage 132 als ein Ätzstopp verwendet, um das Silizium des Substrats 102 zu schützen. Zudem wird etwaiges abgeschiedenes Polysilizium in Ausnehmungen 108 während des Naßätzens selektiv zum Nitrid entfernt. Vorteilhafterweise kann das Ätzen herunter bis zu Nitridschicht 132 auf dem Speicherungsknoten 113 erfolgen. Nun wird ein vergrabenes Kontaktband 140 gemäß der vorliegenden Erfindung ausgebildet. Die Nitrid-Decklage 132 kann in späteren Schritten entfernt oder zurückgelassen werden. Die Verarbeitung kann nun wie im Stand der Technik bekannt fortgesetzt werden.
  • Es versteht sich, daß HF (zur Vorbereitung) und NH4OH (für das Naßätzen) als Ätzmittel in verschiedenen Kombinationen oder Konzentrationen eingesetzt oder in Kombination mit anderen Ätzmitteln oder Verbindungen verwendet werden können. Der Prozeß der vorliegenden Erfindung kann für die Tiefgrabentechnologie sowohl für vertikale als auch für planare Bauelemente eingesetzt werden. Das Bauelement 100 kann planare Zugriffstransistoren oder vertikale Zugriffstransistoren oder beide enthalten. Die Schritte wie oben umrissen sind im wesentlichen die gleichen für sowohl planare als auch vertikale Zugriffstransistoren. Ihre Strukturen sind in der Technik bekannt. Die vorliegende Erfindung enthält mindestens einen der folgenden Vorteile:
    • 1. Verbesserte Steuerung. Der Prozeß ist höchst selektiv zu der ultradünnen (0,8 nm) Nitrid-Decklage. Deshalb kommt es zu keinem Überätzen in die Si-Oberfläche, und kein Polysilizium entsteht in der Belagoxid-Hinterschneidung, da etwaiges Polysilizium aus den Belagoxid-Hinterschneidungen entfernt werden kann.
    • 2. Kostenreduktion. Für diesen Naßätzprozeß können Chargenanlagen (z. B. Tanks) verwendet werden, was die gleichzeitige Verarbeitung von vielen Wafern gestattet.
    • 3. Keine spezifische Anlage erforderlich. Der im Stand der Technik für BSPE verwendete RIE-Prozeß kann nur mit sehr spezialisierten Anlagen ausgeführt werden, die in der Regel für diesen Zweck gekauft werden. Für die vorliegende Erfindung kann jede Art von Naßätzanlage für den offenbarten Prozeß verwendet werden, was zu einer weiteren Kostenreduktion führt.
  • Unter Bezugnahme auf 5 wird ein Tank 202 zum gleichzeitigen Verarbeiten mehrerer Wafer 204 gezeigt. Der Tank 202 enthält Waferhalterungen 206, die während der Verarbeitung Wafer 204 festhalten. Der Tank 202 enthält Einrichtungen 208 zum Überwachen des Naßätzprozesses gemäß der vorliegenden Erfindung. Beispielsweise enthält der Tank 202 ein Temperaturüberwachungsgerät und ein Konzentrationsüberwachungsgerät für Ätzmittel in einer wäßrigen Lösung.
  • Nachdem bevorzugte Ausführungsformen für einen verbesserten BSPE-Prozeß (buried strap poly etchback) beschrieben worden sind (die veranschaulichend und nicht einschränkend sein sol len), wird angemerkt, daß vom Fachmann angesichts der obigen Lehren Modifikationen und Variationen vorgenommen werden können. Es ist deshalb zu verstehen, daß an den besonderen Ausführungsformen der Erfindung, durch die beigefügten Ansprüche offenbart, Änderungen vorgenommen werden können. Nachdem die Erfindung somit mit den Einzelheiten und der Sorgfalt beschrieben worden ist, die von den Patentgesetzen verlangt wird, wird in den beigefügten Ansprüchen dargelegt, was beansprucht wird und durch Patenturkunde geschützt werden soll:

Claims (11)

  1. Verfahren zum Rückätzen von Polysilizium selektiv zu kristallinem Silizium zum Ausbilden eines vergrabenen Kontaktbandes (Buried Strap) (140) in Tiefgrabenkondensatoren (100) zur Halbleiterherstellung, das die Schritte aufweist: Bereitstellen eines kristallinen Siliziumsubstrats (102) mit darin ausgebildeten Gräben (110); Ausbilden eines Oxidkragens (116) in einem oberen Abschnitt der Gräben (110); Abscheiden eines Polysiliziummaterials (113) in den Gräben (110) und Ausnehmen des Polysiliziummaterials (113) bis zu einer Tiefe (109) unterhalb eines oberen Abschnitts des Oxidkragens (116); Ausnehmen des Oxidkragens (116) zum Ausbilden eines Divot (105) in jedem Graben (110); Abscheiden einer Decklage (Liner) (132) entlang freigelegter Oberflächen des Substrats (102) in den Gräben (110), in den Divots (105) und auf dem Polysiliziummaterial (113); Abscheiden eines Füllmaterials (134), das Polysilizium oder amorphes Silizium enthält, zum Füllen der Gräben (110) und Divots (105); Herstellen einer Oberfläche (131) des Füllmaterials (134) durch Ätzen der Oberfläche mit einem Naßätzmittel zum Bereitstellen einer wasserstoffterminierten Siliziumoberfläche (131) und Naßätzen des Füllmaterials (134) durch Verwenden einer basischen Chemie zum Rückätzen des Füllmaterials (134) selektiv zum Substrat (102) und zur Decklage (132) zum Ausbilden der vergrabenen Kontaktbrücke (140).
  2. Verfahren nach Anspruch 1, bei dem der Schritt des Herstellens einer Oberfläche (131) den Schritt des Herstellens der Oberfläche (131) durch Naßätzen der Oberfläche (131) mit Fluorwasserstoff umfasst.
  3. Verfahren nach Anspruch 2, bei dem der Schritt des Herstellens einer Oberfläche (131) den Schritt des Herstellens der Oberfläche (131) durch Naßätzen der Oberfläche (131) bei einer Temperatur von etwa 25 Grad C umfasst.
  4. Verfahren nach Anspruch 1, bei dem der Schritt des Naßätzens den Schritt des Naßätzens des Füllmaterials (134) durch Einsatz einer basischen Chemie umfasst.
  5. Verfahren nach Anspruch 4, bei dem die basische Chemie Ammoniumhydroxid oder Kaliumhydroxid umfasst.
  6. Verfahren nach Anspruch 1, bei dem der Schritt des Naßätzens den Schritt des Naßätzens des Füllmaterials (134) durch Verwenden von Ammoniumhydroxid für zwischen etwa 40 Sekunden und etwa 140 Sekunden umfasst.
  7. Verfahren nach Anspruch 1, bei dem der Schritt des Naßätzens den Schritt des Naßätzens des Füllmaterials (134) bei Temperaturen von zwischen etwa 25 Grad C bis etwa 85 Grad C umfasst.
  8. Verfahren nach Anspruch 1, bei dem der Schritt des Naßätzens den Schritt des Naßätzens des Füllmaterials (134) in einem Chargenverfahren umfasst.
  9. Verfahren nach Anspruch 1, bei dem die Decklage (132) Nitrid enthält.
  10. Verfahren nach Anspruch 9, bei dem das Nitrid eine Dicke von etwa 0,8 nm aufweist.
  11. Verfahren nach Anspruch 1, bei dem der Schritt des Naßätzens den Schritt des Naßätzens des Füllmaterials (134) selektiv zum Substrat (102) mit einer Selektivität von mindestens 40 zu 1 umfasst.
DE60036869T 1999-07-26 2000-07-07 Verfahren zur herstellung einer vergrabenen verbindung für einen grabenkondensator Expired - Lifetime DE60036869T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/361,055 US6066527A (en) 1999-07-26 1999-07-26 Buried strap poly etch back (BSPE) process
US361055 1999-07-26
PCT/US2000/018639 WO2001008216A1 (en) 1999-07-26 2000-07-07 Method of making a buried strap for a trench capacitor

Publications (2)

Publication Number Publication Date
DE60036869D1 DE60036869D1 (de) 2007-12-06
DE60036869T2 true DE60036869T2 (de) 2008-07-31

Family

ID=23420474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60036869T Expired - Lifetime DE60036869T2 (de) 1999-07-26 2000-07-07 Verfahren zur herstellung einer vergrabenen verbindung für einen grabenkondensator

Country Status (8)

Country Link
US (1) US6066527A (de)
EP (1) EP1198832B1 (de)
JP (1) JP2003505884A (de)
KR (1) KR100787685B1 (de)
CN (1) CN1364312A (de)
DE (1) DE60036869T2 (de)
TW (1) TW492159B (de)
WO (1) WO2001008216A1 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
FR2795869B1 (fr) * 1999-07-01 2005-05-20 Ibm Procedes ameliores de formation de la connexion enterree et de sa barriere quantique dans des condensateurs de cellules a tranchee profonde
TW426931B (en) * 1999-07-29 2001-03-21 Mosel Vitelic Inc Manufacturing method and structure of trench type capacitor having a cylindrical conductive plate
US6376286B1 (en) * 1999-10-20 2002-04-23 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
US6245636B1 (en) 1999-10-20 2001-06-12 Advanced Micro Devices, Inc. Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
US6465852B1 (en) 1999-10-20 2002-10-15 Advanced Micro Devices, Inc. Silicon wafer including both bulk and SOI regions and method for forming same on a bulk silicon wafer
US6229187B1 (en) 1999-10-20 2001-05-08 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
DE10019090A1 (de) * 2000-04-12 2001-10-25 Infineon Technologies Ag Grabenkondensator sowie dazugehöriges Herstellungsverfahren
US6417063B1 (en) * 2000-06-22 2002-07-09 Infineon Technologies Richmond, Lp Folded deep trench capacitor and method
US6573137B1 (en) * 2000-06-23 2003-06-03 International Business Machines Corporation Single sided buried strap
US6498061B2 (en) 2000-12-06 2002-12-24 International Business Machines Corporation Negative ion implant mask formation for self-aligned, sublithographic resolution patterning for single-sided vertical device formation
DE10113187C1 (de) * 2001-03-19 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
US6809368B2 (en) 2001-04-11 2004-10-26 International Business Machines Corporation TTO nitride liner for improved collar protection and TTO reliability
DE10131710B4 (de) * 2001-06-29 2006-05-18 Infineon Technologies Ag Verfahren zur gezielten Einstellung der Stufenhöhe bei der STI-Technik zur Herstellung von integrierten Schaltungen
DE10152549A1 (de) * 2001-10-24 2003-05-15 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Kontaktierungsbereichs in einer mikroelektronischen Halbleiterstruktur
DE10156490A1 (de) * 2001-11-16 2003-05-28 Promos Technologies Inc Neues Herstellungsverfahren für einen vergrabenen Verbindungsstreifen für BEST-Sub-150-NM-DRAM-Elemente
US20030107111A1 (en) * 2001-12-10 2003-06-12 International Business Machines Corporation A 3-d microelectronic structure including a vertical thermal nitride mask
DE10161298B4 (de) * 2001-12-13 2006-11-23 Promos Technologies, Inc. Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements
US6881622B2 (en) * 2002-05-30 2005-04-19 Taiwan Semiconductor Manufacturing Co., Ltd Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure
US20030224511A1 (en) * 2002-05-31 2003-12-04 Isis Pharmaceuticals Inc. Antisense modulation of cathepsin Z expression
US6635525B1 (en) 2002-06-03 2003-10-21 International Business Machines Corporation Method of making backside buried strap for SOI DRAM trench capacitor
US6605504B1 (en) * 2002-06-28 2003-08-12 Infineon Technologies Ag Method of manufacturing circuit with buried strap including a liner
JP4483179B2 (ja) * 2003-03-03 2010-06-16 株式会社デンソー 半導体装置の製造方法
US6987042B2 (en) * 2003-05-30 2006-01-17 International Business Machines Corporation Method of forming a collar using selective SiGe/Amorphous Si Etch
TWI227933B (en) * 2003-12-05 2005-02-11 Nanya Technology Corp Method for forming a self-aligned buried strap of a vertical memory cell
TWI225689B (en) * 2003-12-05 2004-12-21 Nanya Technology Corp Method for forming a self-aligned buried strap in a vertical memory cell
TWI229940B (en) * 2004-01-30 2005-03-21 Nanya Technology Corp Memory cell with a vertical transistor and fabrication method thereof
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
KR101199004B1 (ko) 2011-01-06 2012-11-07 성균관대학교산학협력단 슈퍼커패시터용 나노다공성 전극 및 이의 제조방법
JP2013153074A (ja) * 2012-01-25 2013-08-08 Fujifilm Corp キャパシタ形成方法
CN107403726B (zh) * 2016-05-20 2019-12-27 中芯国际集成电路制造(天津)有限公司 半导体器件的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method
US4916524A (en) * 1987-03-16 1990-04-10 Texas Instruments Incorporated Dram cell and method
JPH0793288B2 (ja) * 1987-08-07 1995-10-09 日本電気株式会社 半導体装置の製造方法
JP2572864B2 (ja) * 1990-02-01 1997-01-16 三菱電機株式会社 半導体装置の製造方法
JPH07122532A (ja) * 1993-10-26 1995-05-12 Mitsubishi Materials Corp 再生ウェーハの製造方法
EP0735581A1 (de) * 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM-Grabenkondensator mit isolierendem Ring
US5683945A (en) * 1996-05-16 1997-11-04 Siemens Aktiengesellschaft Uniform trench fill recess by means of isotropic etching
US5770484A (en) * 1996-12-13 1998-06-23 International Business Machines Corporation Method of making silicon on insulator buried plate trench capacitor
JP4149546B2 (ja) * 1996-12-24 2008-09-10 株式会社東芝 半導体装置の製造方法
US5981332A (en) * 1997-09-30 1999-11-09 Siemens Aktiengesellschaft Reduced parasitic leakage in semiconductor devices
DE19752968C1 (de) * 1997-11-28 1999-06-24 Siemens Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
JP4916524B2 (ja) * 1997-12-29 2012-04-11 イビデン株式会社 多層プリント配線板の製造方法
TW409408B (en) * 1998-03-31 2000-10-21 Siemens Ag Method and apparatus having improved control of a buried strap in trench capacitors
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar

Also Published As

Publication number Publication date
DE60036869D1 (de) 2007-12-06
WO2001008216A1 (en) 2001-02-01
KR100787685B1 (ko) 2007-12-21
KR20020008213A (ko) 2002-01-29
JP2003505884A (ja) 2003-02-12
EP1198832B1 (de) 2007-10-24
EP1198832A1 (de) 2002-04-24
US6066527A (en) 2000-05-23
CN1364312A (zh) 2002-08-14
TW492159B (en) 2002-06-21

Similar Documents

Publication Publication Date Title
DE60036869T2 (de) Verfahren zur herstellung einer vergrabenen verbindung für einen grabenkondensator
DE102005063468B4 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
DE69632768T2 (de) Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen
DE19842665C2 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
DE102004032703B4 (de) Verfahren zum Ausbilden von Isolationsgebieten eines Halbleiterbauelements und Halbleiterbauelemente
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE10226883A1 (de) Ätzselektivitätsinversion zum Ätzen entlang Kristallrichtungen in Silizium
DE10014920C1 (de) Verfahren zur Herstellung eines Grabenkondensators
DE10236217B4 (de) Verfahren zur Herstellung einer Speicherzelle, Verfahren zur Herstellung einer vergrabenen Brücke (buried strap) für einen vertikalen DRAM ohne TTO Abscheidung sowie Verfahren zur Bearbeitung eines Halbleiterbauelements
DE10109218A1 (de) Verfahren zur Herstellung eines Speicherkondensators
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE10239044B4 (de) Prozessfluss für Opferkragen
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE102005048036A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE10146226B4 (de) Vertikale intern verbundene Grabenzelle und Herstellungsverfahren dafür
DE102004012555B4 (de) Verfahren zur Ausbildung einer integrierten Schaltung mit Grabenisolation
DE10146888C1 (de) Verfahren zum Ätzen einer Schicht in einem Graben und Verfahren zur Herstellung eines Grabenkondensators
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE10324606B4 (de) Herstellungsverfahren für Speicherzellen mit Kragenisolationsschichten

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition