TW492159B - Improved buried strap poly etch back (BSPE) process - Google Patents
Improved buried strap poly etch back (BSPE) process Download PDFInfo
- Publication number
- TW492159B TW492159B TW089114853A TW89114853A TW492159B TW 492159 B TW492159 B TW 492159B TW 089114853 A TW089114853 A TW 089114853A TW 89114853 A TW89114853 A TW 89114853A TW 492159 B TW492159 B TW 492159B
- Authority
- TW
- Taiwan
- Prior art keywords
- wet etching
- trench
- silicon
- patent application
- filling material
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 230000008569 process Effects 0.000 title description 7
- 239000000463 material Substances 0.000 claims abstract description 80
- 238000011049 filling Methods 0.000 claims abstract description 62
- 238000001039 wet etching Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 8
- 239000001257 hydrogen Substances 0.000 claims abstract description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 150000004767 nitrides Chemical class 0.000 claims description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 12
- 230000002079 cooperative effect Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 229910052770 Uranium Inorganic materials 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims description 8
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 8
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 claims 3
- 229910052776 Thorium Inorganic materials 0.000 claims 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 3
- 239000001301 oxygen Substances 0.000 claims 3
- 229910052760 oxygen Inorganic materials 0.000 claims 3
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 claims 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 claims 1
- FANANXQSVYPRCQ-UHFFFAOYSA-N azane;silicon Chemical group N.[Si] FANANXQSVYPRCQ-UHFFFAOYSA-N 0.000 claims 1
- 238000005984 hydrogenation reaction Methods 0.000 claims 1
- 238000006213 oxygenation reaction Methods 0.000 claims 1
- 229910052700 potassium Inorganic materials 0.000 claims 1
- 239000011591 potassium Substances 0.000 claims 1
- 239000000945 filler Substances 0.000 abstract description 11
- 238000013461 design Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 238000003860 storage Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000004576 sand Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000003637 basic solution Substances 0.000 description 2
- 238000009933 burial Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910002651 NO3 Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- PRORZGWHZXZQMV-UHFFFAOYSA-N azane;nitric acid Chemical compound N.O[N+]([O-])=O PRORZGWHZXZQMV-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- CHWRSCGUEQEHOH-UHFFFAOYSA-N potassium oxide Chemical compound [O-2].[K+].[K+] CHWRSCGUEQEHOH-UHFFFAOYSA-N 0.000 description 1
- 229910001950 potassium oxide Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
Description
492159 A7 ____B7_ 五、發明說明(< ) 發明領域 本發明傺有關一種半導體製造,且更特的是有關一種用 於回蝕蝕深溝渠電容儲存經形成用之埋入帶多晶矽的改 良方法。 相關技術 像動態隨機存取記億體(DRAM)三類的半導體記億裝置 包含由電晶體取用以儲存資料的電容器。深溝渠(D T )電 容器是DRAM技術中所用電容器型式中的一種。為了使 深渠電容器連接到傳輸裝置(取用電晶體)上而必須形成 一個埋入帶接點而完成的。埋入帶接點的形成是藉由使 DT氧化物軸環下凹以形成一個凹陷或低窪部分且接著以 已攙雜多晶矽填充該軸環凹陷,而已攙雜多晶矽也用在深 溝渠内的儲存結〇該多晶矽澱積是藉由化學氣相澱積 (CVD)而執行的,亦即由多晶層覆蓋住整個露出表面。在 多晶矽澱積之前,通常是執行一種高溫氮化作用以形成一 超薄的氮化物層。這個氮化物層會減少從埋入帶界面的 缺陷産生作用,亦即導致變數保持時間(VRT)問題的根 源。 經濟部智慧財產局員工消費合作社印制衣 (請先閱讀背面之注意事項再填寫本頁) .線. 由於只有凹陷内需要多晶矽,必須再次清潔其他溝渠部 位(亦即多晶去除作用)。這種方法是所謂埋入帶多晶回 蝕法(BSPE)。最近,這種BSPE方法是藉由化學乾蝕刻方 法(CDE)而完成的,特別是一種乾燥各向同性反應離子蝕刻 (R I E )方法亦即會去除定常量額之多晶矽的方法。 這種方法的缺點包含: 一 3- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 492159 A7 B7 五、發明說明(>) 1.這種方法對該深溝渠側壁不具選擇性,因此可能對結 晶矽產生過餽刻而導致對此方法的控制不良° 2 .這種方法會留下先前步驟中形成於襯墊氧化物底下 切口內的多晶矽。該襯墊氧化物通常是形成於基板的頭 部表面上以保護稍後用於閘極氧化物的表面。通常會將 該襯墊氧化物上與該深溝渠相鄰的部分鈾刻掉。當形成 多晶矽時,這些已飩刻部分將會塡滿多晶矽。這個多晶會 引致閘極氧化物的可靠度問題,特別是若形成的是垂直 (亦即從側面OT側壁取用各電晶體)裝置。 3.該RIE工具是一種單晶圓工具(產量差)。通常以這種 工具一次只能處理一個晶圓。 因此,存在著對埋入帶多晶矽回鈾之改良方法的需求。 另外也存在著對能提供具有比習知設計更高產値及更好 性能特徵之埋入帶多晶矽回飩法的需求。 發明總述 根據本發明,一種用於回蝕深溝渠電容器內埋入帶用塡 充材料之方法包含的步驟有:於基板內形成一個溝渠之以 第一塡充材料塡充該溝渠;以及使該第一塡充材料下凹達 相當於該溝渠內介電軸環的預定深度。使該介電軸環τ 凹的處理形成了 一個軸環凹陷。於該第一塡充材料以及 基板上因溝渠的形成而露出的部分之上成長一介電層,Μ 將第二充塡材料澱積於該介電層上及該軸環凹陷內。藉 由溼蝕刻法餽刻該表面而準備該第二充塡材料的表_以 便提供以氫爲終結的矽表面,且對該第二充塡材料施行g -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----^---------I ___ (請先閱讀背面之注意事項再填寫本頁) 訂---------線| 4 經濟部智慧財產局員工消費合作社印製 492159 A7 B7 五 發明說明(4
經濟部智慧財產局員工消費合作社印製 蝕刻以便對該介電層和基板施行第二充塡材料的選擇性 回鈾。蝕刻該第二充塡材料以形成一個埋入帶。 根據本發明而提供了一種對結晶矽施行多晶矽之選擇 性回蝕的半導體製造方法包含的步驟有:提供其內形成有 溝渠的結晶矽基板;於該溝渠的上方部分內形成一個氧化 物軸環;於該溝渠內澱積多晶矽材料並使該多晶砂材料下 凹達該氧化物軸環頂上部份以下的預定深度;使該氧化物 軸環下凹以便於每一個溝渠內形成一個凹陷;沿溝渠內露 出的基板表面成長一個氮化物層;於凹陷處及多晶矽材料 上澱積充塡材料以塡充各溝渠和凹陷處;藉由溼蝕刻法倉虫 刻該充塡材料的表面以便提供以氫終結的矽表面;以及藉 由使用氫氧化氨對該基板和硝化物層施行該充塡材料的 選擇性回蝕以便對該充塡材料施行溼鈾刻。 於替代方法中,準備表面的步驟可能包含以氫氟酸對該 表面施行溼蝕刻而準備表面的步驟。該準備表面的步驟 可能包含在大約2 5 °C溫度下對該表面施行溼蝕刻而準備 表面的步驟。該準備表面的步驟可能包含藉由使用氫氧 化氨溼蝕刻第二充塡材料的步驟。該溼蝕刻步驟可能也 包含在大約2 5 °C到大約8 5 t之間的溫度下對第二充塡材 料施行溼蝕刻的步驟。該溼蝕刻步驟可能包含依批次方 法對第二充塡材料施行溼蝕刻的步驟,該第二充塡材料較 佳的是包含多晶矽或非晶矽。該介電層可能包含氮化物。 該氮化物的厚度可能是大約0.8毫微米。該溼餽刻步驟 可能也包含以至少40比1的選擇性對基板施行第二充塡 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------^---------^ I. {請先閱讀背面之注意事項再填寫本頁) ^159
材料的選擇性溼蝕刻該溼蝕刻步驟可能包含藉由使用氮 氧化氨或氫氧化鉀對該充塡材料施行大約4〇秒到大約 8〇〇秒之間的溼蝕刻。該充塡材料較佳的包含多晶矽或 非晶砂。 本發明的這些以及其他目的,特性,以及優點將會因爲參 照各附圖對所顯示實施例的詳細說明而變得很明顯。 圖式簡述 本發明將會參照下列附圖對各較佳實施例作詳細的說 明: 第1圖顯示——種根據本發明之半導體裝置的截面圖 示,此裝置含有一個其內形成有軸環的溝渠,該溝渠內塡充 充塡材料,充塡材料下凹以便接受處理。 第2圖顯示第1圖之半導體裝置的截面圖示,其中含有 根據本發明成長於該下凹充塡材料及該溝渠側壁上的氮 化物層。 第3圖顯示第2圖之半導體裝置的截面圖示,其中含有 爲施行根據本發明之溼蝕刻而準備的第二充塡材料。 第4圖顯示第3圖之半導體裝置的截面圖示,其中含有 藉由根據本發明之溼蝕刻法回鈾而得的第二充塡材料。 第5圖顯示一種用於根據本發明之批次處理之圓桶的 簡略圖示。 較佳實施例說明 本發明係有關一種半導體製造,特別是有關一種用於埋 入帶多晶矽回蝕(BSPE)的方法。本發明包含一種利用基 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — pi — — — — — — — — · I I (請先閱讀背面之注意事項再良寫本頁) 訂---------線! 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 492159 A7 ____B7___ 五、發明說明(r ) 礎溶液或化學溶液(如氫氧化氨及/或氫氧化鉀)以便作更 好的方法控制的溼BSPE方法。本發明係藉由允許批次 處理以取代單一晶圓的處理而改良了產量。本發明也允 許使用溼蝕刻圓桶以取代反應性離子鈾刻工具。 現在,依特別詳盡的方式參照各附圖,所有附圖以相似的 參考標碼辨識只類似或完全相同的元件。首先參照第1 圖,記憶體裝置100包含一個其上形成有一個襯墊堆疊 1 ο 1的基板1 02。該記憶體裝置可能包含動態隨機存取記 憶體(DRAM)、同部DRAM、靜態RAM、唯讀記憶體、或 其他記憶體積體電路。較佳的是,基板1 02是一種單晶矽 基板,不過吾人也可以使用例如絕緣基板上的矽之類的其 他基板。於某一較佳實施例中,襯墊堆疊1 0 1包含一個氧 化物層104(襯墊氧化物)和一個氮化物層1〇6(襯墊氮化 物)。在襯墊堆疊10 1上澱積一個硬遮罩層(未標示)並以 熟悉習知設計的人所熟知的微影印刷技術施行圖形製 作。例如,吾人可能將一個阻抗層澱積於硬遮罩層上,施行 曝光並顯影以便在將要形成溝渠1 1 0的位置上開一些孔 洞。較佳的是藉由使用像反應離子蝕刻法之類的各向異 性技術而形成溝渠110。將溝渠110蝕刻到基板102之 內。 一個埋入平板1 1 2是形成於溝渠1 1 0的下邊部分上,該 埋藏平板1 1 2可能是藉由一種離子植入方法或是其他植 入法而形成的。將用來形成該埋入平板1 1 2的攙雜離子 植入到基板1 〇 2之內足夠丨朱處或是植入定夠數量以確保 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 492159 A7 ___________ B7 五、發明說明u ) 該埋入平板的形成。吾人可以在植入之後藉由退火方法 使該攙雜物向外擴散。吾人也可以使用其他埋入平板形 成方法。所用的攙雜物或離子的型式和數量可能是由給 定設計構成的且足夠扮演電容電極的角色(在植入之 後)。 有一個軸環1 1 6是形成於溝渠i i 〇的上邊部分。較佳 的是藉由對基板1 0 2內的矽執行氧化作用或是藉由使用 TEOS或等效作用的澱積方法而將軸環116形成於基板 1 02上。吾人也可以使用其他方法以形成軸環i丨6。形成 軸環1 1 6以防止寄生性漏池電流使作業中的溝渠電容器 產生放電。吾人可以對軸環116施行退火以提高氧化材 料的密度。澱積一個氮化物襯墊1 1 1以便在埋入平板1 1 2 與儲存結點(參見充塡材料1 13)之間扮演一個電容介電質 的角色。 現在以導電充塡材料1 1 3塡充溝渠,較佳的是用已攙雜 多晶矽以形成該儲存結。使充塡材料1 1 3在溝渠1 1 0內 凹陷到軸環1 1 6以下的點1 〇 9上。 參照第2圖,使用一種蝕刻方法以便藉由使軸環〗i 6的 部份1 3 0下凹而蝕刻出凹陷丨〇 5。這種蝕刻作用所以導 致待蝕刻的襯墊氧化物1 〇 4內形成一個低窪1 0 8。執行 高溫氮化作用以形成一個超薄(大約0 · 8毫微米)的氮化物 墊圈(或層)132。其他型式的超薄介電質也是適用的。氮 化物墊圏1 3 2係形成於矽的表面上。該氮化作用可能包 含使用其溫度落在大約5 5 0到大約6 0 (TC的氨氣。這個 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨 經濟部智慧財產局員工消費合作社印製 492159 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(7 ) 氮化墊圈132會減少由埋藏帶產生的缺陷,這是導致深溝 渠電容內各種保持時間(V RT)問題的根源。有利的是,本 發明使用氮化物墊圈1 3 2而依以下將作更詳細說明的方 式改良的處理方法。 參照第3圖,以導電充塡材料(較佳的是已攙雜的多晶矽) 塡充下凹105。較佳的是藉由化學氣相澱積法(CVD)澱積 充塡材料134,這種方法會以一層充塡材料覆蓋所有露出 的表面。 根據本發明,蝕刻充塡材料1 3 4以準備該表面。該準備 步驟使用的可能是溼蝕刻法、乾蝕刻法、或其他能夠從該表 面去除原有氧原子的處理步驟。於一 ^佳實施例中,該準 備步驟會使用已稀釋氫氟酸(200比1)的溼蝕刻而準備表 面以接受進一步處理。該準備步驟也可能包含例如像氫 氟酸氣相蝕刻或氫氣烘烤之類的其他步驟。該準備步驟 會產生一個以氫爲終結的表面1 3 1。藉由使氫氟酸與矽 反應,使氫原子留在塡充材料134的表面上。吾人也可以 使用其他的酸準備該表面。 有利的是,吾人係在大約2 5 °C的溫度下準備該充塡材料 1 3 4的表面。較佳的是執行大約4 〇秒到大約8 〇秒的氫 氟酸準備方法,不過也可以取決於設計和環境而使用其他 的時間。吾人也可看到其他準備方法,只有能夠提供以氫 爲終結的矽表面就行了。吾人也可能在某些實施例中省 略該準備步驟。 參照第4圖,根據本發明藉由溼蝕刻方法而準備充塡材 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------t--------tT------------------------------- (請先閱讀背面之注意事項再填寫本頁) ^159 ^159 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(ί ) 料1 3 4較佳的是使用該溼鈾刻方法以施行該埋入帶多晶 砂回蝕作用。較佳的是該溼蝕刻方法包含一種矽蝕刻法, 較佳的是使用一種含氫氧化氨或氫氧化鉀之水溶液的基 礎溶液。氫氧化氨和氫氧化鉀對基板1 〇 2的矽只選擇性 且提供相對於基板102至少大約40:1的選擇比,不過氮 化物墊圈會在本發明的溼蝕刻處理期間保護基板不受破 壞。根據本發明,較佳的是在大約2 5 °C到大約8 5 t之間 的溫度範圍內執行大約4 0到大約8 0 0秒之間的蝕刻處 理。吾人已標示了這些條件且能加以調整以適用多變的 條件或設計。根據本發明,該溼蝕刻方法會啓動下列反 應。
Si + 30H_— Si(OH) + ++4e· (1) 4H20 + 4e·— 4〇H_ + 2H2 (2) 上述反應(1)中的矽是指充塡材料1 34的矽。吾人係藉 由將溶液內的產物(例如氫氧化矽Si(OH) + + )帶走而使充塡 材料1 34回蝕。吾人係藉由時間量額、溫度和蝕刻劑的 濃度而控制回蝕的量額。這可以在使用具有受控制並監 控條件之處理用圓桶批次方法中受到仔細的監控。有利 的是該批次方法包含高產量而沒有習知設計(參見上述說 明)的缺點。本發明實質上排除了該溝渠上邊部分內的團 塊矽損失。有利的是,以氮化物墊圏1 32當作蝕刻阻擋以 保護基板1 0 2的矽。此外,吾人會於溼蝕刻期間以對氮化 物的選擇性去除澱積於低窪處1 0 8內的任何多晶矽。有 利的是,吾人可以執行蝕刻而下達儲存結點1 1 3上的氮化 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------___I I (請先閱讀背面之注音3事項再填寫本頁) tr---------線----------------------- 經濟部智慧財產局員工消費合作社印製 492159 A7 ___ B7_____ 五、發明說明(9 ) 物層1 3 2。現在根據本發明而形成埋藏帶1 40。吾人可以 在稍後的步驟中去除該氮化物鑲框1 3 2或使之留在原 處。 吾人應該了解的是,吾人能夠以不同組合或濃度的氫氟 酸或氫氧化氨(用於溼蝕刻)當作蝕刻劑,或是結合其他蝕 刻劑或化合物一起使用。本發明的方法可以同時用於垂 直或平面裝置的深溝渠技術。裝置1 〇〇可能包含平面取 用的電晶體,垂直取用的電晶體或是同時包含兩者。對平 面和垂直取用電晶體而言,如上所述的步驟實質上是相同 的。其結構是習知設計中所熟知的。本發明至少包含下 列優點: 1.更好的控制。該方法對超薄(0.8毫微米)的氮化物墊 圈具有極高的選擇性。 2 .成本降低。因爲可以使用這種溼蝕刻處理批次工具(例 如圓桶)而允許吾人同時對很多晶圓進行處理。 3.不需要特定的工具。習知設計中用於BSPE的RIE方 法只能在通常這個特殊目的而購買的十分特殊工具內執 行。對本發明而言,吾人能夠於任何一種溼蝕刻工具內使 用所揭示的方法而進一步降低了成本。 參照第5圖,顯示的是一種用來同時處理很多晶圓204 的圓桶2 0 2。圓桶2 0 2包含於處理期間用來固定晶圓2 0 2 的晶圓支架206。圓桶202會包含用來監控根據本發明 之溼蝕刻方法的裝置2 0 8。例如,圓桶2 0 2會包含用於水 溶液內之蝕刻劑的溫度監控儀器及濃度監控儀器。 -11- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------- 丨訂i 1· ·ϋ I ϋ Βϋ I I ·ϋ ^1 ^1 ^1 ^1 ^1 ^1 ϋ ϋ n ϋ ^1 ^1 ^1 ϋ ^1 ϋ gi n (請先閱讀背面之注音?事項再填寫本頁) 492159 A7 _B7__ 五、發明說明(^ ) 已說明了已改良埋藏帶多晶矽回蝕方法的較佳實施例 (作顯示而非限制之用),吾人應該注意的是熟悉習知設計 的人可以在上逑觀點上進行修正和改變。因此,吾人應該 了解的是能夠在本發明申請專利範圍的架構和精神之内 對本發明所掲示的特殊實施例進行改變。已依專利法的 要求,對本發明作了詳細而特殊的說明,本發明期望受到文 字專利保護的申請範圍則列舉如下。 符號之說明 100 .....記億體裝置 101 .....襯墊堆疊 102 .....基板 104 .....襯墊氧化物 105 .....凹陷 10 6.....氮化物層 108 .....低塗處 109 .....點 (請先閱讀背面之注意事項再填寫本頁) 4 經濟部智慧財產局員工消費合作社印制衣 1111133330000 111111,....-1 1 2 2 2 2 面 表 料 墊 的圈材 襯板料 結墊充 架 物平材 終物镇 支 渠化力填環分為化電桶圓圓置 溝氮埋充軸部氫氮導圓晶晶裝 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- A8 B8 C8 D8492159 六、申請專利範圍 1. 一種用以回蝕形成深渠電容器內埋藏帶用之充塡材料 的方法,包括的步驟有: 於基板內形成一個溝渠; 以第一充塡材料塡充該溝渠; 使該第一充塡材料下凹達相當於該溝渠內介電軸環 的預定深度; 於該介電軸環內蝕刻出一個凹陷; 於δ亥弟一充_材料以及基板上因溝渠的形成而露出 的部分之上澱積一個墊圏; 於該墊圈上及該凹陷內澱積第二充塡材料; 以溼蝕刻劑蝕刻該表面而準備該第二充塡材料表面 以便提供以氫爲終結的矽表面;以及 對該第二充塡材料施行溼蝕刻以便對該墊圈和基板 施行第二充塡材料的選擇性回鈾,並蝕刻該第二充塡材 料以形成一個埋藏帶。 2 ·如申請專利範圍第1項之方法,其中該準備表面的步驟 包含以氫氟酸對該表面施行溼餓刻而準備表面的步 驟。 3 .如申請專利範圍第2項之方法,其中該準備表面的步驟 包含在大約2 5 °C溫度下對該表面施行溼蝕刻而準備表 面的步驟。 4 .如申請專利範圍第1項之方法,其中該溼蝕刻步驟包含 藉由使用基礎化學物質對該第二充塡材料施行溼蝕刻 的步驟。 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -ϋ ϋ 一 θν I ϋ ·ϋ Βϋ ϋ i-i ϋ I 線丨 #----------------------- 經濟部智慧財產局員工消費合作社印製 492159 A8 B8 C8 D8 六、申請專利範圍 5 ·如申請專利範圍第1項之方法,其中該基礎化學物質包 含氫氧化氨和氫氧化鉀之一。 6.如申請專利範圍第1項之方法,其中該溼蝕刻步驟包含 在大約2 5 °C到大約8 5 °C之間的溫度下對該第二充塡材 料施行溼蝕刻的步驟。 7·如申請專利範圍第1項之方法,其中該溼蝕刻步驟包含 於批次方法中對該第二充塡材料施行溼蝕刻的步驟。 8 ·如申請專利範圍第1項之方法,其中該第二充塡材料包 含多晶矽。 9 .如申請專利範圍第1項之方法,其中該墊圈包含氮化 物。 1 0 .如申請專利範圍第9項之方法,其中該氮化物包含大約 0.8毫微米的厚度。 1 1 .如申請專利範圍第1項之方法,其中該溼蝕刻步驟包含 以至少4 0比1的選擇性對基板施行第二充塡材料之選 . 擇性溼蝕刻的步驟。 1 2 . —種對結晶矽施行多晶矽之選擇性回蝕以半導體製造 方法,包括的步驟有: 提供結晶矽基板,其內形成有溝渠; 於該溝渠的上方部分形成一個氧化物軸環; 於該溝渠內澱積多晶矽材料並使該多晶矽材料下凹 達該氧化物軸環頂上部分以下的預定深度; 使該氧化物軸環下凹以便於每一個溝渠內形成一個 凹陷; -1 4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注咅?事項再填寫本頁) ________β_________----------------------- A8 B8 C8492159 六、申請專利範圍 沿溝渠內,該凹陷內及該多晶矽上露出的基板表面形 成~個墊圈; ί殿積充塡材料以塡充各溝渠和各凹陷; 以淫蝕刻劑蝕刻該表面而提供一個以氫爲終結的矽 表面;以及 藉由使用基礎化學物質對基板和該墊圈施行該充塡 材料的選擇性回蝕以便對該充塡材料施行溼蝕刻。 13·如申請專利範圍第12項之方法,其中該準備表面的步 驟包含以氫氟酸對該表面施行溼蝕刻而準備表面的步 驟。 Μ·如申請專利範圍第13項之方法,其中該準備表面的步 驟包含在大約2 5 t溫度下對該表面施行溼蝕刻而準備 表面的步驟。 1 5 ·如申請專利範圍第1 2項之方法,其中該準備表面的步 驟包含藉由使用氫氧化氨對該充填材料施行濕蝕到逹 大約40秒到大約140秒之間的步驟。 1 6 ·如申請專利範圍第1 2項之方法,其中該溼蝕刻步驟包 含在大約2 5 °C到大約8 5 °C之間的溫度下對該第二充塡 材料施行溼蝕刻的步驟。 1 7 _如申請專利範圍第.1 2項之方法,其中該溼蝕刻步驟包 含於批次方法中對該充塡材料施行溼蝕刻的步驟。 1 8 .如申請專利範圍第1 2項之方法,其中該充塡材料包含 多晶矽。 1 9 .如申請專利範圍第1 2項之方法,其中該墊圈包含氮化 -15- ---------------- (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) )ajI ϋ — — — — — ϋ I I I I ϋ ϋ n I I ϋ — — — — — — ϋ — — — — — — — — 492159 A8 B8 C8 D8 申請專利範圍 的 含 包 物 化 氮 該 中 其 法 方 之 項 〇 9 1 米 第撤 圍毫 範8 ffi自 專 請為h 二 物如ί • 厚 包 驟 步 刻 蝕 溼 該 中 其 選 之 料 材 镇 充 該 1了 y#1 施 法板 方基 之對 項性 12擇 第選 圍的 範b 利ot #>4 請至 申 如以 .¾含 驟 步 的 刻 • ίχ, 融 溼 性 擇 渠 溝 深 成 形 以 蝕 回 性 擇 選 之 矽 晶 多 一了 y/1 施 矽 晶 結 對 4i1 種 成 法形 方内 的其 帶板 入基 埋矽 之晶 用結 器供 容提 電 有 驟 步 的 括 包 渠 溝 有 凹 下 ;料 環材; 軸矽度 物晶深 化多定 氧該預 個使的 一 並下 成料以 形材分 分矽部 晶上 多頂 積環 澱軸 内物 渠化 溝氧 該該 於達 (請先閱讀背面之注意事項再填寫本頁) 部 方 上 的 渠 溝 該 於 個1 成 形 内 渠 溝 個1 每 於 & 以 凹 下 環 軸 物 化 氯 該 ; 使陷 凹 上 面 表 板 基 的 出 露 上 矽 晶 多 該 及 ; 内圈 陷墊 凹物 該化 内氮 渠値 溝一 沿成 形 蝕 1了 y/1 ;進 陷面 凹表 各該 和對 渠酸 溝氟 各氫 充以 填下 以度 料溫 材的 矽°c 晶25 多約 二大 第在 積由 澱藉 經濟部智慧財產局員工消費合作社印製 備;i 準面 而表 刻矽 的 結 終 為 氫 以 供 提 而 面 表 料 材 矽 晶 多 二 第 該 及 下該材 度行矽 溫施晶 的圈多 間墊二 之該第 P 和該 85板對 到基便 P 該以 5 2 對独 約一回 大之性 在鉀擇 由化選 藉氧的 内氫料 法和材 方氨矽 次化晶 批氧多 於氫二 以第 每 於 而 刻 蝕 溼 行 施 料 第 圍 ΙΕ 利 專 請 申 如 包 〇 驟 帶步 入刻 mc3Λ 埋蝕 個溼 一 該 成中 形其 内, 渠 溝 個 法 方 之 項 訂---------f ·------------------ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 492159 A8 B8 C8 D8 六、申請專利範圍 含藉由使用氫氧化氨對該過濾材料施行大約4 0秒到 大約8 0 0秒之溼蝕刻的步驟。 2 4 .如申請專利範圍第2 2項之方法,其中該氮化物包含的 厚度爲大約0.8毫微米。 2 5 .如申請專利範圍第2 2項之方法,其中該溼蝕刻步驟包 含以至少4 0比1的選擇性對該基板施行該第二多晶矽 材料之選擇性溼蝕刻的步驟。 (請先閱讀背面之注意事項再填寫本頁) L#,, 經濟部智慧財產局員工消費合作社印製 訂---------線Ink----------------------- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/361,055 US6066527A (en) | 1999-07-26 | 1999-07-26 | Buried strap poly etch back (BSPE) process |
Publications (1)
Publication Number | Publication Date |
---|---|
TW492159B true TW492159B (en) | 2002-06-21 |
Family
ID=23420474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089114853A TW492159B (en) | 1999-07-26 | 2000-07-25 | Improved buried strap poly etch back (BSPE) process |
Country Status (8)
Country | Link |
---|---|
US (1) | US6066527A (zh) |
EP (1) | EP1198832B1 (zh) |
JP (1) | JP2003505884A (zh) |
KR (1) | KR100787685B1 (zh) |
CN (1) | CN1364312A (zh) |
DE (1) | DE60036869T2 (zh) |
TW (1) | TW492159B (zh) |
WO (1) | WO2001008216A1 (zh) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6074909A (en) * | 1998-07-31 | 2000-06-13 | Siemens Aktiengesellschaft | Apparatus and method for forming controlled deep trench top isolation layers |
TW483152B (en) * | 1999-07-01 | 2002-04-11 | Ibm | Improved methods of forming the buried strap and its quantum barrier in deep trench cell capacitors |
TW426931B (en) * | 1999-07-29 | 2001-03-21 | Mosel Vitelic Inc | Manufacturing method and structure of trench type capacitor having a cylindrical conductive plate |
US6376286B1 (en) * | 1999-10-20 | 2002-04-23 | Advanced Micro Devices, Inc. | Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer |
US6465852B1 (en) | 1999-10-20 | 2002-10-15 | Advanced Micro Devices, Inc. | Silicon wafer including both bulk and SOI regions and method for forming same on a bulk silicon wafer |
US6245636B1 (en) | 1999-10-20 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate |
US6229187B1 (en) | 1999-10-20 | 2001-05-08 | Advanced Micro Devices, Inc. | Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer |
DE10019090A1 (de) * | 2000-04-12 | 2001-10-25 | Infineon Technologies Ag | Grabenkondensator sowie dazugehöriges Herstellungsverfahren |
US6417063B1 (en) * | 2000-06-22 | 2002-07-09 | Infineon Technologies Richmond, Lp | Folded deep trench capacitor and method |
US6573137B1 (en) * | 2000-06-23 | 2003-06-03 | International Business Machines Corporation | Single sided buried strap |
US6498061B2 (en) | 2000-12-06 | 2002-12-24 | International Business Machines Corporation | Negative ion implant mask formation for self-aligned, sublithographic resolution patterning for single-sided vertical device formation |
DE10113187C1 (de) * | 2001-03-19 | 2002-08-29 | Infineon Technologies Ag | Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers |
US6809368B2 (en) * | 2001-04-11 | 2004-10-26 | International Business Machines Corporation | TTO nitride liner for improved collar protection and TTO reliability |
DE10131710B4 (de) * | 2001-06-29 | 2006-05-18 | Infineon Technologies Ag | Verfahren zur gezielten Einstellung der Stufenhöhe bei der STI-Technik zur Herstellung von integrierten Schaltungen |
DE10152549A1 (de) * | 2001-10-24 | 2003-05-15 | Infineon Technologies Ag | Verfahren zum Herstellen eines elektrischen Kontaktierungsbereichs in einer mikroelektronischen Halbleiterstruktur |
DE10156490A1 (de) * | 2001-11-16 | 2003-05-28 | Promos Technologies Inc | Neues Herstellungsverfahren für einen vergrabenen Verbindungsstreifen für BEST-Sub-150-NM-DRAM-Elemente |
US20030107111A1 (en) * | 2001-12-10 | 2003-06-12 | International Business Machines Corporation | A 3-d microelectronic structure including a vertical thermal nitride mask |
DE10161298B4 (de) * | 2001-12-13 | 2006-11-23 | Promos Technologies, Inc. | Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements |
US6881622B2 (en) * | 2002-05-30 | 2005-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure |
US20030224511A1 (en) * | 2002-05-31 | 2003-12-04 | Isis Pharmaceuticals Inc. | Antisense modulation of cathepsin Z expression |
US6635525B1 (en) | 2002-06-03 | 2003-10-21 | International Business Machines Corporation | Method of making backside buried strap for SOI DRAM trench capacitor |
US6605504B1 (en) * | 2002-06-28 | 2003-08-12 | Infineon Technologies Ag | Method of manufacturing circuit with buried strap including a liner |
JP4483179B2 (ja) * | 2003-03-03 | 2010-06-16 | 株式会社デンソー | 半導体装置の製造方法 |
US6987042B2 (en) * | 2003-05-30 | 2006-01-17 | International Business Machines Corporation | Method of forming a collar using selective SiGe/Amorphous Si Etch |
TWI225689B (en) * | 2003-12-05 | 2004-12-21 | Nanya Technology Corp | Method for forming a self-aligned buried strap in a vertical memory cell |
TWI227933B (en) * | 2003-12-05 | 2005-02-11 | Nanya Technology Corp | Method for forming a self-aligned buried strap of a vertical memory cell |
TWI229940B (en) * | 2004-01-30 | 2005-03-21 | Nanya Technology Corp | Memory cell with a vertical transistor and fabrication method thereof |
TWI300975B (en) * | 2006-06-08 | 2008-09-11 | Nanya Technology Corp | Method for fabricating recessed-gate mos transistor device |
KR101199004B1 (ko) | 2011-01-06 | 2012-11-07 | 성균관대학교산학협력단 | 슈퍼커패시터용 나노다공성 전극 및 이의 제조방법 |
JP2013153074A (ja) * | 2012-01-25 | 2013-08-08 | Fujifilm Corp | キャパシタ形成方法 |
CN107403726B (zh) * | 2016-05-20 | 2019-12-27 | 中芯国际集成电路制造(天津)有限公司 | 半导体器件的制备方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5225697A (en) * | 1984-09-27 | 1993-07-06 | Texas Instruments, Incorporated | dRAM cell and method |
US4916524A (en) * | 1987-03-16 | 1990-04-10 | Texas Instruments Incorporated | Dram cell and method |
JPH0793288B2 (ja) * | 1987-08-07 | 1995-10-09 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2572864B2 (ja) * | 1990-02-01 | 1997-01-16 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPH07122532A (ja) * | 1993-10-26 | 1995-05-12 | Mitsubishi Materials Corp | 再生ウェーハの製造方法 |
EP0735581A1 (en) * | 1995-03-30 | 1996-10-02 | Siemens Aktiengesellschaft | DRAM trench capacitor with insulating collar |
US5683945A (en) * | 1996-05-16 | 1997-11-04 | Siemens Aktiengesellschaft | Uniform trench fill recess by means of isotropic etching |
US5770484A (en) * | 1996-12-13 | 1998-06-23 | International Business Machines Corporation | Method of making silicon on insulator buried plate trench capacitor |
JP4149546B2 (ja) * | 1996-12-24 | 2008-09-10 | 株式会社東芝 | 半導体装置の製造方法 |
US5981332A (en) * | 1997-09-30 | 1999-11-09 | Siemens Aktiengesellschaft | Reduced parasitic leakage in semiconductor devices |
DE19752968C1 (de) * | 1997-11-28 | 1999-06-24 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
JP4916524B2 (ja) * | 1997-12-29 | 2012-04-11 | イビデン株式会社 | 多層プリント配線板の製造方法 |
TW409408B (en) * | 1998-03-31 | 2000-10-21 | Siemens Ag | Method and apparatus having improved control of a buried strap in trench capacitors |
US6008104A (en) * | 1998-04-06 | 1999-12-28 | Siemens Aktiengesellschaft | Method of fabricating a trench capacitor with a deposited isolation collar |
-
1999
- 1999-07-26 US US09/361,055 patent/US6066527A/en not_active Expired - Fee Related
-
2000
- 2000-07-07 JP JP2001512632A patent/JP2003505884A/ja not_active Withdrawn
- 2000-07-07 WO PCT/US2000/018639 patent/WO2001008216A1/en active IP Right Grant
- 2000-07-07 DE DE60036869T patent/DE60036869T2/de not_active Expired - Lifetime
- 2000-07-07 EP EP00947119A patent/EP1198832B1/en not_active Expired - Lifetime
- 2000-07-07 KR KR1020017015653A patent/KR100787685B1/ko not_active IP Right Cessation
- 2000-07-07 CN CN00810813A patent/CN1364312A/zh active Pending
- 2000-07-25 TW TW089114853A patent/TW492159B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1198832B1 (en) | 2007-10-24 |
EP1198832A1 (en) | 2002-04-24 |
DE60036869D1 (de) | 2007-12-06 |
CN1364312A (zh) | 2002-08-14 |
DE60036869T2 (de) | 2008-07-31 |
KR100787685B1 (ko) | 2007-12-21 |
US6066527A (en) | 2000-05-23 |
WO2001008216A1 (en) | 2001-02-01 |
JP2003505884A (ja) | 2003-02-12 |
KR20020008213A (ko) | 2002-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW492159B (en) | Improved buried strap poly etch back (BSPE) process | |
KR100665429B1 (ko) | 반도체 소자용 루타일 유전 물질 | |
US6967136B2 (en) | Method and structure for improved trench processing | |
TW521399B (en) | A computer made of random access memory cells | |
EP0908938B1 (en) | Buffer layer for improving control of layer thickness | |
TW404046B (en) | Improved controllability of a buried device layer | |
US20080142862A1 (en) | Method of fabricating a trench capacitor having increased capacitance | |
US20060228864A1 (en) | Semiconductor devices having a bottle-shaped deep trench capacitor and methods for making the same using Epi-Si growth process | |
TW486787B (en) | Self-limiting polysilicon buffered LOCOS for DRAM cell | |
US6555430B1 (en) | Process flow for capacitance enhancement in a DRAM trench | |
KR100655074B1 (ko) | 스토리지 커패시터 및 그의 제조방법 | |
TW416136B (en) | DRAM capacitor strap | |
US20070170511A1 (en) | Method for fabricating a recessed-gate mos transistor device | |
US10446559B2 (en) | Method of fabricating DRAM | |
TWI229416B (en) | Method of forming deep trench capacitor | |
EP1284018A2 (en) | Trench capacitor with insulation collar stack, and method of forming thereof | |
TW556338B (en) | Memory cell having a trench and method for fabricating it | |
US20060154435A1 (en) | Method of fabricating trench isolation for trench-capacitor dram devices | |
EP0949674A2 (en) | Method of forming buried strap for trench capacitor | |
US8093639B2 (en) | Method for fabricating a semiconductor device | |
TW527718B (en) | Fabrication method of isolation air gap between bit line and capacitor | |
TW382792B (en) | Method and structure for making bottom electrode of capacitor | |
US6287923B1 (en) | Method of forming a MOS transistor | |
TW415088B (en) | DRAM with trench capacitor | |
TW400565B (en) | The manufacturing processes of the shallow trench isolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |