DE10161298B4 - Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements - Google Patents

Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements Download PDF

Info

Publication number
DE10161298B4
DE10161298B4 DE10161298A DE10161298A DE10161298B4 DE 10161298 B4 DE10161298 B4 DE 10161298B4 DE 10161298 A DE10161298 A DE 10161298A DE 10161298 A DE10161298 A DE 10161298A DE 10161298 B4 DE10161298 B4 DE 10161298B4
Authority
DE
Germany
Prior art keywords
layer
etch stop
etching
substrate
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10161298A
Other languages
English (en)
Other versions
DE10161298A1 (de
Inventor
Brian S. Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10161298A priority Critical patent/DE10161298B4/de
Publication of DE10161298A1 publication Critical patent/DE10161298A1/de
Application granted granted Critical
Publication of DE10161298B4 publication Critical patent/DE10161298B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements mit:
Bereitstellen einer Ätzstoppschicht (14) auf einem Substrat (10) und Strukturieren der Ätzstoppschicht;
Ätzen zweier nebeneinander liegender tiefer Gräben in das Substrat (10), wo dieses nicht durch die Ätzstoppschicht bedeckt ist;
Bilden eines Kondensators (54) in dem tiefen Graben;
Bilder eines vergrabenen Streifens (60), der den Kondensator und einen Auslesetransistor verbinden soll, über dem Kondensator;
Abscheiden einer Zwischenschicht (88) auf der Ätzstoppschicht (14) und auf dem vergrabenen Streifen (60), wobei die Zwischenschicht (88) aus dem gleichen Material wie die Ätzstoppschicht (14) gebildet ist, dergestalt, dass Abstandselemente (90) an den inneren Seitenwänden der Ätzstoppschicht (14) gebildet werden;
Abscheiden eine Hartmaskenschicht (96) auf der Zwischenschicht (88);
Ätzen der Hartmaskenschicht (96), um in einem späteren Verfahrensschritt eine Öffnung zwischen den beiden Gräben bereitstellen zu können, wobei die Zwischenschicht (88) während des Ätzens als ein...

Description

  • HINTERGRUND DER ERFINDUNG
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Herstellung integrierter Schaltungselemente und betrifft insbesondere ein Verfahren zur Herstellung eines verbesserten vergrabenen Streifens bzw. einer Brücke in Tiefgraben-DRAM-Elementen bei der Herstellung integrierter Schaltungen.
  • Bei der Herstellung integrierter Schaltungselemente wird ein vergrabener Streifen zur Herstellung dynamischer Direktzugriffsspeicher-(DRAM) Elemente auf Basis eines tiefen Grabens bzw. eines Tiefgrabens (DT) verwendet. Der vergrabene Streifen ist ein entscheidender Teil des Integrationsschrittes, wobei ein Speicherknotenkondensator mit einem Arrayschalttransistor verbunden wird, indem ein Diffusionsübergang gebildet wird. Daher sind das Steuern der Diffusionslänge und des Widerstandes des vergrabenen Streifens Schlüsselpunkte für eine intakte Verbindung zwischen den Arrayelementen und den Kondensatoren. Die Diffusionslänge ändert sich mit der Breite des vergrabenen Streifens, die von der Überlagerung des aktiven Gebietes und des tiefen Grabens abhängt. Um die Diffusion in dem vergrabenen Streifen und damit die Verbindung durch den Übergang zwischen dem Transistor und dem Speicherknotenpunkt zu steuern, muss die Breite des vergrabenen Streifens unabhängig von einer Fehljustierung des aktiven Gebiets zu dem tiefen Graben eingestellt werden. Ein vollständig selbstjustierter Prozess in der Breitenrichtung des aktiven Gebiets führt zu einem Kurzschluss zwischen dem aktiven Gebiet und dem Tiefgrabenelement entlang der Breitenrichtung des aktiven Gebiets.
  • In einer Reihe von Patenten sind die Aspekte bei der DRAM-Herstellung angesprochen. US-Patent 6,211,006 von Tsai et al. zeigt einen Grabenkondensator. Die US-Patente 6,124,206 von Flietner et al. und 6,291,286 von Hsiao zeigen das Herstellen von Tiefgrabenkondensatoren. US-Patent 6,080,618 von Bergrier et al. offenbart die Herstellung eines vergrabenen Streifens mit geringer Dickenabweichung. Die US-Patente 6,037,194 von Bronner et al. und 6,083,787 von Lee zeigen DRAM-Elemente mit tiefen Gräben und vergrabenen Streifen. Die US-Patente 6,236,079 von Nitayama et al. und 6,294,112 von Chakravarti et al. zeigen Speicherzellen mit Tiefgrabenkondensatoren. Das US-Patent 5,985,768 von Speranza et al. beschreibt ein DRAM-Element. Die US-Patente 6,008,104 von Schrems, 6,200,873 von Schrems et al., 6,140,175 von Kleinhenz et al., 6,130,145 von Ilg et al., 5,981,332 von Mandelman et al., 6,180,975 von Radens et al. und 6,204,112 und 5,909,044 beide von Chakravarti et al. zeigen (Buried Strap-) BEST-DRAM-Prozesse.
  • Die US 6,040,213 offenbart ein Verfahren zur Herstellung eines Grabenkondensatorelements mit einem vergrabenen Streifen. Der vergrabene Steifen wird durch Tempern eines in den Graben gefüllten Leiters, eines dielektrischen Materials, welches den Leiter von der Innenwand des Grabens trennt, und eines diffundierfähigen Materials, welches teilweise in einem Bereich, in dem das dielektrische Material zum Teil entfernt wurde, eingeführt ist, gebildet.
  • Die US 6,066,527 offenbart ein Verfahren zum Rückätzen eines Füllmaterials für einen vergrabenen Streifen für einen Tiefgrabenkondensator. Genauer werden zwei Füllmaterialen verwendet, wobei das zweite Material auf dem ersten und durch eine Abdeckschicht von diesem getrennt ausgebildet wird und zum Ausbilden des vergrabenen Streifens zurückgeätzt wird.
    •
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Ein Vorteil der vorliegenden Erfindung besteht darin, ein wirksames und äußerst herstellungsbezogenes Verfahren zur Bildung von BEST-DRAM-Elementen bei der Herstellung integrierter Schaltungen bereitzustellen.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, ein Verfahren zur Bildung eines verbesserten vergrabenen Streifens bei der DRAM-Elementherstellung bereitzustellen.
  • Eine noch weiterer Vorteil der vorliegenden Erfindung besteht darin, ein Verfahren zur Bildung eines verbesserten vergrabenen Streifens bei der DRAM-Elementherstellung bereitzustellen, wobei das aktive Gebiet nur in der Längsrichtung des aktiven Gebiets zu dem tiefen Graben selbstjustiert ist.
  • Ein weiterer Vorteil der Erfindung besteht darin, ein verbessertes Herstellungsverfahren für den vergraben Streifen bereitzustellen, wobei das aktive Gebiet nur in der Längsrichtung des aktiven Gebiets zu dem tiefen Graben selbstjustiert ist, wobei ein Schema mit differenzierten Maskenöffnungen und ein Siliziumätzschema mit geringer Selektivität mit einem dickeren Siliziumnitridrahmen angewendet wird.
  • Ein noch weiterer Vorteil der vorliegenden Erfindung besteht darin, ein verbessertes Herstellungsverfahren für einen vergrabenen Streifen bereitzustellen, wobei ein selektives hemisphärisches Körnungs-(HSG) und Plasmadotierverfahren zusammen mit einer differentiellen Ätzung mit einem Siliziumnitridrahmen angewendet wird.
  • Eine weiterer Vorteil der Erfindung besteht darin, ein verbessertes Herstellungsverfahren für einen vergrabenen Streifen mit einer kritischen Dimension von 0,25 μm oder weniger bei der Herstellung eines integrierten DRAM-Schaltungselements bereitzustellen.
  • Gemäß der vorliegenden Erfindung wird ein verbessertes Herstellungsverfahren für eine Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements zur Verfügung gestellt mit den Schritten:
    Bereitstellen einer Ätzstoppschicht auf einem Substrat und Strukturieren der Ätzstoppschicht;
    Ätzen zweier nebeneinander liegender tiefer Gräben in das Substrat, wo dieses nicht durch die Ätzstoppschicht bedeckt ist;
    Bilden eines Kondensators in dem tiefen Graben;
    Bilder eines vergrabenen Streifens, der den Kondensator und einen Auslesetransistor verbinden soll, über dem Kondensator;
    Abscheiden einer Zwischenschicht auf der Ätzstoppschicht und auf dem vergrabenen Streifen, wobei die Zwischenschicht aus dem gleichen Material wie die Ätzstoppschicht gebildet ist, dergestalt, dass Abstandselemente an den inneren Seitenwänden der Ätzstoppschicht gebildet werden;
    Abscheiden eine Hartmaskenschicht auf der Zwischenschicht;
    Ätzen der Hartmaskenschicht, um in einem späteren Verfahrensschritt eine Öffnung zwischen den beiden Gräben bereitstellen zu können, wobei die Zwischenschicht während des Ätzens als ein Ätzstopp dient, so dass der Ätzprozess auf der Höhe der Zwischenschicht stoppt;
    Wegätzen der Zwischenschicht und der Ätzstoppschicht dort, wo diese nicht von der Hartmaskenschicht bedeckt sind, um einen selbstjustierten Ätzstopprahmen über dem vergrabenen Streifen bereitzustellen;
    anschließendes Ätzen des Substrats und der tiefen Gräben, dort, wo diese durch die Hartmaskenschicht und den Ätzstopprahmen freigelegt sind, um die Öffnung für einen Isolationsgraben zu bilden;
    Entfernen der Hartmaskenschicht; und
    Füllen des Isolationsgrabens mit einer dielektrischen Schicht, um die Flachgrabenisolation in dem Tiefgraben-DRAM-Element fertig zu stellen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den begleitenden Zeichnungen, die einen wesentlichen Teil dieser Beschreibung ausmachen, zeigen:
  • 1 eine Querschnittsdarstellung einer bevorzugten Ausführungsform des BEST-DRAM-Elements der vorliegenden Erfindung;
  • 2 eine Draufsicht einer bevorzugten Ausführungsform des erfindungsgemäßen BEST-DRAM-Elements;
  • 3 bis 6 und 9 bis 13 Querschnittsdarstellungen einer bevorzugten erfindungsgemäßen Ausführungsform;
  • 7 eine Querschnittsdarstellung des selbstjustierten flachen Grabens der vorliegenden Erfindung;
  • 8 eine Querschnittsansicht des Problems, das durch die vorliegende Erfindung gelöst wird.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Erfindungsgemäß wird eine dicke Siliziumnitridzwischenschicht nach der Bildung des vergrabenen Streifens abgeschieden. Diese Zwischenschicht trägt dazu bei, ein Schablonenfenster zu bilden, wobei das Ätzen längs der Breitenrichtung des aktiven Gebiets nicht behindert wird.
    •
  • Insbesondere unter Bezugnahme zur 1 ist ein Halbleitersubstrat 10 gezeigt. Ein Tiefgrabenkondensator 54 ist teilweise unter einer Flachgrabenisolation 76 liegend gebildet worden. Ein vergrabener Streifen 60 bildet einen Diffusionsübergang 86. Es sind Gateelektroden 84 dargestellt. 2 zeigt eine Draufsicht des erfindungsgemäßen BEST-DRAM-Elements. Es sind die Längs- und Breitenrichtung des aktiven Gebiets gezeigt. 1 stellt die Ansicht entlang 1-1 aus 2 dar.
  • Nun wird mit Bezug zu den 3 bis 13 der erfindungsgemäße Prozess zur Herstellung des BEST-DRAM-Elements beschrieben. Insbesondere auf 3 Bezug nehmend ist ein Teil eines Halbleitersubstrats 10 gezeigt. Eine Anschlussflächensiliziumnitridschicht 14 ist über dem Substrat gebildet. Die Siliziumnitridschicht besitzt eine Dicke von ungefähr 30 bis 50 nm. Eine dicke Oxidmaske (nicht gezeigt) ist über der Anschlussflächensiliziumnitridschicht abgeschieden. Die dicke Oxidmaske wird als eine Hartmaske zum Ätzen tiefer Gräben in das Substrat verwendet. Es wird eine Maske für den tiefen Graben mittels herkömmlicher fotolithografischer Verfahren gebildet.
  • Die tiefen Gräben werden mit einer Opferschicht gefüllt, die abgetragen wird, so dass diese lediglich in dem unteren Teil der tiefen Gräben zurückbleibt. Anschließend wird eine dielektrische Randschicht 20 in konformer Weise in den oberen Bereich der tiefen Gräben abgeschieden, und der untere Teil des Randoxids wird mittels einer richtungsabhängigen Oxidätzung entfernt, wobei beispielsweise eine reaktive Ionenätzung (RIE) angewendet wird. Die Operschicht wird entfernt, wobei der Rand 20 an den Seitenwänden der tiefen Gräben zurückbleibt. Es wird eine Dotierung einer vergrabenen Platte – nicht gezeigt – in das Silizium um den Graben herum ausgeführt. Es wird eine dielektrische Kondensatorschicht 52 in dem unteren Teil der tiefen Gräben aufgewachsen oder abgeschieden.
  • Anschließend wird eine Siliziumschicht 54 in den tiefen Gräben abgeschieden und entsprechend zu der Siliziumnitridschicht eingeebnet, wie dies in 3 gezeigt ist. Die Siliziumschicht 54 kann ein Polysilizium oder vorzugsweise amorphes Silizium sein. Die Siliziumschicht 54 kann in-situ-dotiert sein oder implantiert werden, vorzugsweise unter Anwendung eines Plasmadotierungsverfahrens. Die amorphe Siliziumschicht 54 in den Gräben wird abgetragen durch einen RIE-Vorgang oder eine chemische stromabwärtige Ätzung (CDE). Die Abtragtiefe kann optimiert werden, um die optimale Dicke des vergrabenen Streifens bereitzustellen. Die Vertiefung sollte bei ungefähr 100 bis 150 nm von der Siliziumnitridoberseitenfläche liegen, sollte aber nicht mehr als 200 nm betragen.
  • Der Rand 20 wird unter Anwendung eines Nassvorganges geätzt, um eine Randeinkerbung zwischen ungefähr 30 und 50 nm unterhalb der Tiefe der Vertiefung zu bilden. So dann wird eine vergrabene Streifenschicht 60 über der Siliziumschicht 54 gebildet. Vorzugsweise wird eine selektive HSG-Polysiliziumherstellung angewendet, um den vergrabenen Streifen 60 zu bilden. Die dotierte Polysiliziumschicht wird in die Vertiefung abgeschieden, um den vergrabenen Streifen zu bilden. Die Dicke des vergrabenen Streifens sollte die Tiefe der Vertiefung 2 nicht übersteigen, so dass ausreichend Platz bereitsteht, der in einem späteren STI-Oxidabscheideschritt mit Oxid gefüllt wird.
  • Es wird nun eine dicke Siliziumnitridzwischenschicht 88 über der Anschlussflächensiliziumnitridschicht 14 und den vergrabenen Streifen 60 abgeschieden. Vorzugsweise besitzt die dicke Siliziumnitridschicht eine Dicke von ungefähr 30 bis 50 nm, abhängig von der Art der Gateelektroden – planar oder vertikal – die zu bilden sind. Die dicke Siliziumnitridschicht kann anisotrop zurückgeätzt werden, um Siliziumnitridabstandselemente 90 an den inneren Seitenwänden des tiefen Grabens zurückzulassen, wie dies in 3 gezeigt ist. Die Siliziumnitridschicht 14 und die Abstandselemente 90 bilden ein Schablonenfenster oder Rahmen.
  • Es wird ein Hartmaskenmaterial, etwa Borosilicatglas (BSG) oder Borophosphorsilicatglas (BPSG) 96 über der dicken Siliziumnitridschicht oder den Abstandselementen 90 abgeschieden. Dieses Material muss eine Selektivität zu Siliziumnitrid und Polysilizium aufweisen und muss ferner in einem Nassätzvorgang eine Selektivität zu thermischem Oxid aufweisen. Die Hartmaskendicke wird so gewählt, dass eine Planarität ohne Ausbildung einer Einkerbung über den tiefen Gräben erzielt wird und eine ausreichende Maskierung während der Oxid- und der wesentlichen Siliziumätzschritte erreicht wird. Die Hartmaskendicke sollte im Bereich liegen von ungefähr 150 bis 300 nm, abhängig von dem Ätzschritt nach dem Siliziumnitrid.
  • Eine antireflektierende Beschichtung 98, vorzugsweise organisch, wird über der Hartmaskenschicht aufgetragen und es wird eine Fotolackmaske 100 mit Öffnungen 102 im Arraygebiet 104 und in dem Supportgebiet/der Peripherie gebildet. Die Öffnungen in der Maske dienen für zu bildende Flachgräbenisolationsgebiete. Die dicke Siliziumnitridschicht 90 verbessert ferner die Marke für die Justierung des tiefen Grabens zu dem aktiven Gebiet während der Fotolithografie durch Doppelreflexion der mehreren darunter liegenden Schichten.
  • Gemäß 4 werden die ARC-Schicht 98 und die BSG-Hartmaske 96 dort geätzt, wo diese nicht durch die Fotolackmaske bedeckt sind. Dies wird vorzugsweise mittels einer Plasmaätzung mit einer geeigneten Selektivität des BSG mit Bezug zu dem Fotolack von mehr als 3:1 und mit Bezug zu dem Siliziumnitrid mit mehr als 4:1 durchgeführt, wodurch ein Anhalten an der Oberseite der Siliziumnitridschicht sowohl im Arraygebiet als auch im Trägergebiet erreicht wird. C4F8- und C5F9-Gaschemie zusammen mit CO, Ar und O2 Gasmischungen sind für diesen Oxidätzschritt geeignet. Das Ätzen wird an der Siliziumnitridzwischenschicht 90 anhalten.
  • Die Fotolackmaske und die ARC-Schicht werden in-situ entfernt oder in einer separaten Strip-Anlage, wie dies in 4 gezeigt ist. Es wird nun der Siliziumnitridätzschritt durchgeführt. Die Siliziumnitridschichten 90, 88 und 14, die in den Hartmaskenöffnungen freigelegt sind, werden weggeätzt, wodurch ein Ätzschablonenfenster zurückbleibt, das nicht so stark von der Fotolacköffnungsgröße beeinflusst ist. Dies ist eine sogenannte selbstjustierte Ätzung. Wichtig dabei ist, dass der Siliziumnitridätzprozess selektiv in Bezug auf das Oxid ist, da das BSG-Oxid als eine Hartmaske für die späteren der Siliziumnitridätzung nachgeschalteten Schritte ist; d.h., dem Siliziumätzschritt. Es ist wünschenswert, diese Selektivität des Siliziumnitrids zu dem Oxid bei mehr als 2,5:1 zu halten. Eine Wasserstoff enthaltende Carbonfluorid-Chemie, etwa CHF3, CH3F oder CH2F2 ist in einer Mischung mit anderen Gasen, etwa CO, Ar und O2 geeignet. Die Ergebnisse der Siliziumnitridätzung sind in 5 gezeigt. Zu beachten ist, dass, obwohl die Öffnung in der BSG-Schicht aufgrund der Maskenfehljustierung nicht zentrisch war, die in dem Siliziumnitridrahmen hergestellte Öffnung zwischen den beiden tiefen Gräben zentrisch ist.
  • Wie in 6 gezeigt ist, wird nun das Silizium dort geätzt, wo dieses durch das Siliziumnitridschablonenfenster freigelegt ist. In dem Supprtgebiet wird das Siliziumsubstrat bis zu einer Tiefe von mehr als ungefähr 250 nm geätzt. In dem Arraygebiet wird der Graben durch Teile des vergrabenen Streifens 60, der tiefen Gräben 54 und des Randes 20 sowie des Siliziumsubstrats 10 durchgeätzt. Diese Ätzung kann im Vergleich zur vorhergehenden Ätzung in einer separaten Kammer oder in der gleichen Kammer ausgeführt werden. Die Gesamtselektivität des Siliziums mit Bezug zu dem Oxid wird auf ungefähr 1,5:1 bis 2:1 eingestellt. Im Falle einer hohen Selektivität des Siliziums zu dem Oxid (größer als 1,5:1) kann ein Teil des Randoxids 20 zurückbleiben und in den Gra ben 102 hineinragen. Dieser Rest kann durch eine selektive Oxidätzung in-situ oder durch einen Nassprozess entfernt werden. Ein Mehrfachätz- und Sputter-Prozess kann ebenso angewendet werden, um eine gesteuerte Silizium-zu-Oxid-Ätzselektivität zu erreichen. Es ist wichtig, die Ätzselektivität des Siliziums zum Oxid voreinzustellen, dass diese 2:1 nicht überschreitet. Wenn die Selektivität 2:1 überschreitet, wird ein vollständig selbstjustiertes Merkmal ausgebildet, wodurch ein Kurzschluss entlang der Breitenrichtung des aktiven Gebiets verursacht wird.
  • Während dieses gemeinsamen Ätzschrittes dient die benachbart zu dem Siliziumnitridrahmen gebildete BSG-Abstufung 98 in den tiefen Gräben als eine Hartmaske während der Siliziumätzung. Daher ist es wichtig, die Absatzhöhe dick genug zu halten, so dass diese während des gesamten Siliziumätzvorganges bewahrt bleibt, was durch Beginnen mit einer dicken BSG-Schicht oder durch Erhöhung der Ätzselektivität erreicht werden kann.
  • 7 zeigt den resultierenden Graben 102 mit einer Überlagerung der Maske 100. Diese Figur zeigt, dass die Anwendung des erfindungsgemäßen selbstjustierten Schemas einen zentrisch liegenden Graben 102 zur Folge hat, selbst wenn die Maske 100 fehljustiert ist.
  • 8 zeigt den Graben 103, der aus einem herkömmlichen nichtselbstjustierten Schema hervorgeht. Der Graben 103 wird dort in das Silizium geätzt, wo das Silizium nicht durch die Maske 100 abgedeckt ist. Da die Maske 100 fehljustiert ist, ist der Graben 103 ebenso fehljustiert.
  • Es ist wichtig, die Länge des aktiven Array und den Abstand zwischen den aktiven Gebieten in der Längsrichtung so zu gestalten, dass eine ausreichende Abdeckung über dem Siliziumnitridrahmen unter dem Fotolack stattfindet, so dass die Maske für das aktive Gebiet den vergrabenen Streifenbereich während des Ätzprozesses bedeckt.
  • Gemäß 9 wird die BSG-Hartmaske 96 mittels einer Nassätzung entfernt, die selektiv zu Silizium und zum thermischen Oxid ist; d.h. dem Randoxid 20. Der Siliziumnitridrahmen wird durch einen weiteren Nassprozess zurückgenommen, um das Siliziumnitrid über den tiefen Gräben zu entfernen, wie in 9 gezeigt ist.
  • Der Prozessablauf schreitet dann wie im Stand der Technik weiter. Wie in 10 dargestellt ist, werden die Gräben 102 und 104 mit einer dielektrischen Schicht, etwa einem Oxid, gefüllt, um Flachgrabenisolations- (STI) Gebiete 112 und 114 zu bilden. Beispielsweise werden die STI-Gebiete mit einem Oxid unter Anwendung einer chemischen Dampfabscheidung mit hochdichtem Plasma (HDP-CVD) gefüllt. Das Oxid wird eingeebnet mit beispielsweise chemisch-mechanischer Polierung (CMP), um die STI-Gebiete fertig zu stellen, wie dies in 10 gezeigt ist.
  • Anschließend wird die Siliziumnitridschicht 14 mittels beispielsweise eines Nassätzverfahrens entfernt, wie in 11 gezeigt ist. Es wird nun eine Gateoxidschicht 80 auf der Substratoberfläche in dem aktiven Gebiet aufgewachsen, wie in 12 gezeigt ist. Gateelektroden 84 werden entsprechend dem konventionellen Verfahren gebildet. Es wird ein Diffusionsübergangsbereich 86 durch Ausdiffundierung aus dem vergrabenen Streifen 60 während thermischer Vorsgänge gebildet. Der Diffusionsübergangsbereich 86 liefert eine Verbindung zwischen dem Tiefgrabenkondensator 54 und dem Transistor. Somit ist das BEST-DRAM-Element fertiggestellt. Der differentielle Prozess mit Siliziumnitridrahmen ist unempfindlich für eine Fehljustierung der Maske des aktiven Gebiets in Bezug auf das Tiefgrabengebiet.
  • 13 zeigt ein fertiggestelltes BEST-DRAM-Element mit dem HSG vergrabenen Streifen 60 mit darüber liegender Siliziumnitriddeckschicht 64 zusammen mit dem differentiellen Ätzvorgang mit dem Siliziumnitridrahmen der vorliegenden Erfindung. Dieser Prozess ist ebenso unempfindlich für eine Maskenfehljustierung.
  • Der erfindungsgemäße Prozess liefert eine differentielle bzw. unterschiedliche Ätzung mit einem Siliziumnitridrahmen, um Fehljustierungsprobleme zwischen dem aktiven Gebiet und dem tiefen Graben zu vermeiden. Es wird ein Flachgrabenisolationsgebiet in selbstjustierender Weise mit Bezug zu dem aktiven Gebiet nur in der Längsrichtung gebildet.
  • Obwohl die Erfindung insbesondere im Hinblick auf die bevorzugten Ausführungsformen gezeigt und beschrieben worden ist, ist es selbstverständlich für den Fachmann, dass diverse Änderungen in Form und Details durchgeführt werden können, ohne vom Grundgedanken und Schutzbereich der Erfindung abzuweichen.

Claims (10)

  1. Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements mit: Bereitstellen einer Ätzstoppschicht (14) auf einem Substrat (10) und Strukturieren der Ätzstoppschicht; Ätzen zweier nebeneinander liegender tiefer Gräben in das Substrat (10), wo dieses nicht durch die Ätzstoppschicht bedeckt ist; Bilden eines Kondensators (54) in dem tiefen Graben; Bilder eines vergrabenen Streifens (60), der den Kondensator und einen Auslesetransistor verbinden soll, über dem Kondensator; Abscheiden einer Zwischenschicht (88) auf der Ätzstoppschicht (14) und auf dem vergrabenen Streifen (60), wobei die Zwischenschicht (88) aus dem gleichen Material wie die Ätzstoppschicht (14) gebildet ist, dergestalt, dass Abstandselemente (90) an den inneren Seitenwänden der Ätzstoppschicht (14) gebildet werden; Abscheiden eine Hartmaskenschicht (96) auf der Zwischenschicht (88); Ätzen der Hartmaskenschicht (96), um in einem späteren Verfahrensschritt eine Öffnung zwischen den beiden Gräben bereitstellen zu können, wobei die Zwischenschicht (88) während des Ätzens als ein Ätzstopp dient, so dass der Ätzprozess auf der Höhe der Zwischenschicht (88) stoppt; Wegätzen der Zwischenschicht (88) und der Ätzstoppschicht (14) dort, wo diese nicht von der Hartmaskenschicht (96) bedeckt sind, um einen selbstjustierten Ätzstopprahmen über dem vergrabenen Streifen (60) bereitzustellen; anschließendes Ätzen des Substrats (10) und der tiefen Gräben, dort, wo diese durch die Hartmaskenschicht (96) und den Ätzstopprahmen freigelegt sind, um die Öffnung für einen Isolationsgraben (102, 104) zu bilden; Entfernen der Hartmaskenschicht (96); und Füllen des Isolationsgrabens (102, 104) mit einer dielektrischen Schicht (112, 114), um die Flachgrabenisolation in dem Tiefgraben-DRAM-Element fertig zu stellen.
  2. Verfahren nach Anspruch 1, wobei die Ätzstoppschicht (14) Siliziumnitrid mit einer Dicke von ungefähr 100 bis 200 nm aufweist.
  3. Verfahren nach Anspruch 1, wobei das Bilden eines Kondensators (54) und des vergrabenen Streifens (60) in dem tiefen Graben umfasst: Füllen des tiefen Grabens mit einer Siliziumschicht (54); Abtragen der Siliziumschicht (54) bis unter eine obere Oberfläche des Substrats (10), um eine Vertiefung zurückzulassen; und Abscheiden einer Polysiliziumschicht in die Vertiefung, um den vergrabenen Streifen (60) zu bilden.
  4. Verfahren nach Anspruch 3, wobei die Vertiefung eine Tiefe von mehr als 200 nm aufweist.
  5. Verfahren nach Anspruch 1, wobei die Zwischenschicht (88) Siliziumnitrid mit einer Dicke von ungefähr 30 bis 50 nm umfasst.
  6. Verfahren nach Anspruch 1, wobei die Hartmaskenschicht (96) eines der folgenden Materialien umfasst: Borosilicatglas (BSG) und Borophosphorsilicatglas (BPSG) mit einer Dicke zwischen ungefähr 150 bis 350 nm.
  7. Verfahren nach Anspruch 1, wobei das Wegätzen der Hartmaskenschicht (96) eine Plasmaätzung umfasst, mit einer Selektivität des Hartmaskenmaterials in Bezug zu Fotolack von mehr als 3 zu 1 und mit einer Selektivität des Hartmaskenmaterials zu dem Ätzstoppmaterial von mehr als 4 zu 1.
  8. Verfahren nach Anspruch 1, wobei das Wegätzen der Hartmaskenschicht (96) eine Plasmaätzung umfasst mit einer Wasserstoff enthaltenden Carbonfluorid-Chemie.
  9. Verfahren nach Anspruch 1, wobei das Wegätzen der Zwischenschicht (88) und der Ätzstoppschicht (14) eine Selektivität des Zwischenschichtmaterials im Bezug auf das Hartmaskenmaterial von ungefähr 2:1 bis 3:1 aufweist.
  10. Verfahren nach Anspruch 1, das ferner nach dem Füllen der Isolationsgräben umfasst: Entfernen der Zwischenschicht (88) und der Ätzstoppschicht (14); Bilden von Gateelektroden (84) über dem Substrat (10); und Ausheizen des Substrats (10), wobei Dotierstoffe von dem vergrabenen Streifen (60) in das Substrat (10) diffundieren.
DE10161298A 2001-12-13 2001-12-13 Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements Expired - Fee Related DE10161298B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10161298A DE10161298B4 (de) 2001-12-13 2001-12-13 Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10161298A DE10161298B4 (de) 2001-12-13 2001-12-13 Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements

Publications (2)

Publication Number Publication Date
DE10161298A1 DE10161298A1 (de) 2003-07-03
DE10161298B4 true DE10161298B4 (de) 2006-11-23

Family

ID=7709107

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10161298A Expired - Fee Related DE10161298B4 (de) 2001-12-13 2001-12-13 Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements

Country Status (1)

Country Link
DE (1) DE10161298B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040213A (en) * 1998-01-20 2000-03-21 International Business Machines Corporation Polysilicon mini spacer for trench buried strap formation
US6066527A (en) * 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040213A (en) * 1998-01-20 2000-03-21 International Business Machines Corporation Polysilicon mini spacer for trench buried strap formation
US6066527A (en) * 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process

Also Published As

Publication number Publication date
DE10161298A1 (de) 2003-07-03

Similar Documents

Publication Publication Date Title
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE10021385A1 (de) Verfahren zur Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
EP1146557A2 (de) Grabenkondensator sowie dazugehöriges Herstellungsverfahren
DE19943760C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE69835184T2 (de) DRAM-Zelle mit Graben-Kondensator und vertikalem Transistor
DE10205077B4 (de) Halbleiterspeicherzelle mit einem Graben und einem planaren Auswahltransistor und Verfahren zu ihrer Herstellung
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE4342817B4 (de) Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE10146226B4 (de) Vertikale intern verbundene Grabenzelle und Herstellungsverfahren dafür
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE19852763A1 (de) Verfahren zur Herstellung von Graben-Kondensatoren für DRAM-Zellen
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
DE10241397B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee