DE10161298A1 - In Längsrichtung selbstjustiertes aktives Gebiet zur Bildung eines vergrabenen Streifens ohne Schrägverzug in SUB-150-NM-Best-Dram-Element - Google Patents

In Längsrichtung selbstjustiertes aktives Gebiet zur Bildung eines vergrabenen Streifens ohne Schrägverzug in SUB-150-NM-Best-Dram-Element

Info

Publication number
DE10161298A1
DE10161298A1 DE10161298A DE10161298A DE10161298A1 DE 10161298 A1 DE10161298 A1 DE 10161298A1 DE 10161298 A DE10161298 A DE 10161298A DE 10161298 A DE10161298 A DE 10161298A DE 10161298 A1 DE10161298 A1 DE 10161298A1
Authority
DE
Germany
Prior art keywords
layer
etch stop
hard mask
deep trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10161298A
Other languages
English (en)
Other versions
DE10161298B4 (de
Inventor
Brian S Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10161298A priority Critical patent/DE10161298B4/de
Publication of DE10161298A1 publication Critical patent/DE10161298A1/de
Application granted granted Critical
Publication of DE10161298B4 publication Critical patent/DE10161298B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es ist ein verbessertes Verfahren für einen vergrabenen Streifen bei der Herstellung eines integrierten DRAM-Schaltungselements beschrieben, wobei das aktive Gebiet mit einem tiefen Graben nur in der Längsrichtung selbstjustiert ist. Es wird eine Ätzstoppschicht auf einem Substrat vorgesehen. Ein tiefer Graben wird in das Substrat, das nicht von der Ätzstoffschicht bedeckt ist, geätzt und mit einer Siliziumschicht gefüllt, um einen Tiefgrabenkondensator zu bilden. Eine Polysiliziumschicht wird über dem Kondensator abgeschieden, um einen vergrabenen Streifen zu bilden. Eine Zwischenschicht wird über der Ätzstoppschicht und dem vergrabenen Streifen abgeschieden und weist das gleiche Material wie die Ätzstoppschicht auf. Ein Hartmaskenmaterial wird über der Zwischenschicht abgeschieden und dort geätzt, wo dieses nicht durch eine Maske bedeckt ist, wobei die Ätzung an der Zwischenschicht anhält. Die Zwischenschicht und die Ätzstoppschicht werden weggeätzt, dort, wo diese nicht durch die Hartmaskenschicht bedeckt sind, um einen Ätzstopprahmen zu bilden. Das Substrat und der tiefe Graben werden dort geätzt, wo diese mittels der Hartmaske und dem Ätzstopprahmen freigelegt sind, um Isolationsgräben zu bilden. Die Isolationsgräben werden mit einer dielektrischen Schicht gefüllt. Es werden Gateelektroden über den Isolationsgräben und dem Substrat gebildet. Das Substrat wird aufgeheizt, wobei Dotierstoffe aus dem vergrabenen Streifen in das Substrat diffundieren, um ein ...

Description

    HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Herstellung integrierter Schaltungselemente und betrifft insbesondere ein Verfahren zur Herstellung eines verbesserten vergrabenen Streifens bzw. einer Brücke in Tiefgraben-DRAM-Elementen bei der Herstellung integrierter Schaltungen.
    • BESCHREIBUNG DES STANDS DER TECHNIK
  • Bei der Herstellung integrierter Schaltungselemente wird ein vergrabener Streifen zur Herstellung dynamischer Direktzugriffsspeicher-(DRAM)Elemente auf Basis eines tiefen Grabens bzw. eines Tiefgrabens (DT) verwendet. Der vergrabene Streifen ist ein entscheidender Teil des Integrationsschrittes, wobei ein Speicherknotenkondensator mit einem Arrayschalttransistor verbunden wird, indem ein Diffusionsübergang gebildet wird. Daher sind das Steuern der Diffusionslänge und des Widerstandes des vergrabenen Streifens Schlüsselpunkte für eine intakte Verbindung zwischen den Arrayelementen und den Kondensatoren. Die Diffusionslänge ändert sich mit der Breite des vergrabenen Streifens, die von der Überlagerung des aktiven Gebietes und des tiefen Grabens abhängt. Um die Diffusion in dem vergrabenen Streifen und damit die Verbindung durch den Übergang zwischen dem Transistor und dem Speicherknotenpunkt zu steuern, muss die Breite des vergrabenen Streifens unabhängig von einer Fehljustierung des aktiven Gebiets zu dem tiefen Graben eingestellt werden. Ein vollständig selbstjustierter Prozess in der Breitenrichtung des aktiven Gebiets führt zu einem Kurzschluss zwischen dem aktiven Gebiet und dem Tiefgrabenelement entlang der Breitenrichtung des aktiven Gebiets.
  • In einer Reihe von Patenten sind die Aspekte bei der DRAM-Herstellung angesprochen. US-Patent 6,211,006 von Tsai et al. zeigt einen Grabenkondensator. Die US-Patente 6,124,206 von Flietner et al. und 6,291,286 von Hsiao zeigen das Herstellen von Tiefgrabenkondensatoren. US-Patent 6,080,618 von Bergrier et al. offenbart die Herstellung eines vergrabenen Streifens mit geringer Dickenabweichung. Die US-Patente 6,037,194 von Bronner et al. und 6,083,787 von Lee zeigen DRAM-Elemente mit tiefen Gräben und vergrabenen Streifen. Die US-Patente 6,236,079 von Nitayama et al. und 6,294,112 von Chakravarti et al. zeigen Speicherzellen mit Tiefgrabenkondensatoren. Das US- Patent 5,985,768 von Speranza et al. beschreibt ein DRAM-Element. Die US-Patente 6,008,104 von Schrems, 6,200,873 von Schrems et al., 6,140,175 von Kleinhenz et al., 6,130,145 von Ilg et al., 5,981,332 von Mandelman et al., 6,180,975 von Radens et al. und 6,204,112 und 5,909,044 beide von Chakravarti et al. zeigen BEST-DRAM- Prozesse.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Es ist daher eine vorrangige Aufgabe der vorliegenden Erfindung, ein wirksames und äußerst herstellungsbezogenes Verfahren zur Bildung von BEST-DRAM-Elementen bei der Herstellung integrierter Schaltungen bereitzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Bildung eines verbesserten vergrabenen Streifens bei der DRAM-Elementherstellung bereitzustellen.
  • Eine noch weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Bildung eines verbesserten vergrabenen Streifens bei der DRAM-Elementherstellung bereitzustellen, wobei das aktive Gebiet nur in der Längsrichtung des aktiven Gebiets zu dem tiefen Graben selbstjustiert ist.
  • Eine weitere Aufgabe der Erfindung ist es, ein verbessertes Herstellungsverfahren für den vergraben Streifen bereitzustellen, wobei das aktive Gebiet nur in der Längsrichtung des aktiven Gebiets zu dem tiefen Graben selbstjustiert ist, wobei ein Schema mit differenzierten Maskenöffnungen und ein Siliziumätzschema mit geringer Selektivität mit einem dickeren Siliziumnitridrahmen angewendet wird.
  • Eine noch weitere Aufgabe der vorliegenden Erfindung ist es, ein verbessertes Herstellungsverfahren für einen vergrabenen Streifen bereitzustellen, wobei ein selektives hemisphärisches Körnungs-(HSG) und Plasmadotierverfahren zusammen mit einer differentiellen Ätzung mit einem Siliziumnitridrahmen angewendet wird.
  • Eine weitere Aufgabe der Erfindung ist es, ein verbessertes Herstellungsverfahren für einen vergrabenen Streifen mit einer kritischen Dimension von 0,25 µm oder weniger bei der Herstellung eines integrierten DRAM-Schaltungselements bereitzustellen.
  • Gemäß den Aufgaben der vorliegenden Erfindung wird ein verbessertes Herstellungsverfahren für einen vergrabenen Streifen bei der Herstellung eines integrierten DRAM- Schaltungselements bereitgestellt, wobei das aktive Gebiet nur in der Längsrichtung zu dem tiefen Graben selbstjustiert ist. Auf einem Substrat ist eine Ätzstoppschicht vorgesehen. Es wird ein tiefer Graben in das Substrat geätzt, das nicht von der Ätzstoppschicht abgedeckt ist. Es werden ein Kondensator und ein vergrabener Streifen in dem tiefen Graben gebildet. Eine Zwischen- bzw. Deckschicht wird über der Ätzstoppschicht und dem vergrabenen Streifen liegend abgeschieden, wobei die Zwischenschicht aus dem gleichen Material wie die Ätzstoppschicht gebildet ist. Es wird ein Hartmaskenmaterial über der Zwischenschicht abgeschieden. Die Hartmaskenschicht wird dort geätzt, wo diese nicht von einer Maske abgedeckt ist, wobei die Ätzung an der Zwischenschicht anhält. Die Zwischenschicht und die Ätzstoppschicht werden dort weggeätzt, wo diese nicht von der Hartmaskenschicht bedeckt sind, um einen Ätzstopprahmen zu bilden. Das Substrat und der tiefe Graben werden dort geätzt, wo diese von der Hartmaske und dem Ätzstopprahmen freigelegt sind, um Isolationsgräben zu bilden. Die Hartmaskenschicht wird entfernt und die Isolationsgräben werden mit einer dielektrischen Schicht gefüllt. Die Zwischenschicht und die Ätzstoppschicht werden entfernt. Es werden Gateelektroden über den Isolationsgräben und dem Substrat gebildet. Das Substrat wird ausgeheizt, wodurch Dotierstoffe von dem vergrabenen Streifen in das Substrat diffundieren, um ein Diffusionsgebiet im vergrabenen Streifen zu bilden, wobei das Diffusionsgebiet im vergrabenen Streifen den Tiefgrabenkondensator mit einer der Gateelektroden verbindet, um somit das Tiefgraben DRAM-Element mit vergrabenen Streifen zu komplettieren.
  • Ferner wird gemäß den Aufgaben der vorliegenden Erfindung ein Verfahren zur Bildung eines verbesserten vergrabenen Streifens bei der Herstellung eines integrierten DRAM- Schaltungselements bereitgestellt, wobei das aktive Gebiet nur in der Längsrichtung zu dem tiefen Graben selbstjustiert ist. Auf einem Substrat wird eine Ätzstoppschicht vorgesehen. Ein tiefer Graben wird in das Substrat, das nicht von der Ätzstoppschicht bedeckt ist, geätzt. Die Ätzstoppschicht wird entfernt, wobei eine Anschlussflächensiliziumnitridschicht zurückbleibt. Es wird ein Randoxid an der Oberseite des tiefen Grabens gebildet, um den Speicherkondensator von benachbarten Kondensatoren zu isolieren. Es werden der Reihe nach eine Dotierung einer vergrabenen Platte und die Bildung einer dielektrischen Schicht durchgeführt. Der tiefe Graben wird mit einer Siliziumschicht gefüllt, wobei die Siliziumschicht eine Elektrode des tiefen Grabenkondensators bildet. Die Siliziumschicht wird vertieft bzw. abgetragen bis unter eine Oberseitenfläche des Substrats, um eine Vertiefung bzw. Aussparung zurückzulassen. Es wird eine dotierte Polysiliziumschicht in die Vertiefung abgelagert, um einen vergrabenen Streifen zu bilden. Eine Zwischenschicht wird über der Anschlussflächensiliziumnitridschicht und dem vergrabenen Streifen abgeschieden, wobei die Zwischenschicht aus dem gleichen Material wie die Anschlussflächennitridschicht gebildet sein kann. Es wird ein Hartmaskenmaterial über der Zwischenschicht abgeschieden. Die Hartmaskenmaterialschicht wird dort geätzt, wo diese nicht von einer Maske bedeckt ist, wobei das Ätzen an der Zwischenschicht anhält. Die Zwischenschicht und die Ätzstoppschicht werden dort weggeätzt, wo diese nicht von der Hartmaskenschicht bedeckt sind, um einen Ätzstopprahmen zu bilden. Das Substrat und der tiefe Graben werden an den von der Hartmaske und dem Ätzstopprand freigelegten Bereichen geätzt, um Isolationsgräben zu bilden. Die Hartmaskenschicht wird entfernt und die Isolationsgräben werden mit einer dielektrischen Schicht gefüllt. Die Zwischenschicht und die Ätzstoppschicht werden entfernt. Es werden Gateelektroden über den Isolationsgräben und dem Substrat gebildet. Das Substrat wird ausgeheizt, wobei Dotierstoffe von dem vergrabenen Streifen in das Substrat diffundieren, um ein Diffusionsgebiet in dem vergrabenen Streifen zu bilden, wobei das Diffusionsgebiet des vergrabenen Streifens den Tiefgrabenkondensator mit einer der Gateelektroden verbindet, um somit das Tiefgraben DRAM-Element mit vergrabenen Streifen zu komplettieren.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • In den begleitenden Zeichnungen, die einen wesentlichen Teil dieser Beschreibung ausmachen, zeigen:
  • Fig. 1 eine Querschnittsdarstellung einer bevorzugten Ausführungsform des BEST- DRAM-Elements der vorliegenden Erfindung;
  • Fig. 2 eine Draufsicht einer bevorzugten Ausführungsform des erfindungsgemäßen BEST-DRAM-Elements;
  • Fig. 3 bis 6 und 9 bis 13 Querschnittsdarstellungen einer bevorzugten erfindungsgemäßen Ausführungsform;
  • Fig. 7 eine Querschnittsdarstellung des selbstjustierten flachen Grabens der vorliegenden Erfindung;
  • Fig. 8 eine Querschnittsansicht des Problems, das durch die vorliegende Erfindung gelöst wird.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Der erfindungsgemäße Prozess liefert ein verbessertes Herstellungsverfahren für einen vergrabenen Streifen bei der Herstellung integrierter DRAM-Schaltungselemente. Erfindungsgemäß wird die Möglichkeit eines Kurzschlusses zwischen dem aktiven Gebiet und dem tiefen Graben durch Selbstjustierung des aktiven Gebiets und des tiefen Grabens nur in der Längsrichtung des aktiven Gebiets vermieden. Erfindungsgemäß wird eine dicke Siliziumnitridzwischenschicht nach der Bildung des vergrabenen Streifens abgeschieden. Diese Zwischenschicht trägt dazu bei, ein Schablonenfenster zu bilden, wobei das Ätzen längs der Breitenrichtung des aktiven Gebiets nicht behindert wird.
  • Insbesondere unter Bezugnahme zur Fig. 1 ist ein Halbleitersubstrat 10 gezeigt. Ein Tiefgrabenkondensator 54 ist teilweise unter einer Flachgrabenisolation 28 liegend gebildet worden. Ein vergrabener Streifen 60 bildet einen Diffusionsübergang 86. Es sind Gateelektroden 84 dargestellt. Fig. 2 zeigt eine Draufsicht des erfindungsgemäßen BEST-DRAM-Elements. Es sind die Längs- und Breitenrichtung des aktiven Gebiets gezeigt. Fig. 1 stellt die Ansicht entlang 1-1 aus Fig. 2 dar.
  • Nun wird mit Bezug zu den Fig. 3 bis 13 der erfindungsgemäße Prozess zur Herstellung des BEST-DRAM-Elements beschrieben. Insbesondere auf Fig. 3 Bezug nehmend ist ein Teil eines Halbleitersubstrats 10 gezeigt. Eine Anschlussflächensiliziumnitridschicht 14 ist über dem Substrat gebildet. Die Siliziumnitridschicht besitzt eine Dicke von ungefähr 30 bis 50 nm. Eine dicke Oxidmaske (nicht gezeigt) ist über der Anschlussflächensiliziumnitridschicht abgeschieden. Die dicke Oxidmaske wird als eine Hartmaske zum Ätzen tiefer Gräben in das Substrat verwendet. Es wird eine Maske für den tiefen Graben mittels herkömmlicher fotolithografischer Verfahren gebildet.
  • Die tiefen Gräben werden mit einer Opferschicht gefüllt, die abgetragen wird, so dass diese lediglich in dem unteren Teil der tiefen Gräben zurückbleibt. Anschließend wird eine dielektrische Randschicht 20 in konformer Weise in den oberen Bereich der tiefen Gräben abgeschieden, und der untere Teil des Randoxids wird mittels einer richtungsabhängigen Oxidätzung entfernt, wobei beispielsweise eine reaktive Ionenätzung (RIE) angewendet wird. Die Operschicht wird entfernt, wobei der Rand 20 an den Seitenwänden der tiefen Gräben zurückbleibt. Es wird eine Dotierung einer vergrabenen Platte - nicht gezeigt - in das Silizium um den Graben herum ausgeführt. Es wird eine dielektrische Kondensatorschicht 52 in dem unteren Teil der tiefen Gräben aufgewachsen oder abgeschieden.
  • Anschließend wird eine Siliziumschicht 54 in den tiefen Gräben abgeschieden und entsprechend zu der Siliziumnitridschicht eingeebnet, wie dies in Fig. 3 gezeigt ist. Die Siliziumschicht 54 kann ein Polysilizium oder vorzugsweise amorphes Silizium sein. Die Siliziumschicht 54 kann in-situ-dotiert sein oder implantiert werden, vorzugsweise unter Anwendung eines Plasmadotierungsverfahrens. Die amorphe Siliziumschicht 54 in den Gräben wird abgetragen (Vertiefung 2) durch einen RIE-Vorgang oder eine chemische stromabwärtige Ätzung (CDE). Die Abtragtiefe kann optimiert werden, um die optimale Dicke des vergrabenen Streifens bereitzustellen. Die Vertiefung sollte bei ungefähr 100 bis 150 nm von der Siliziumnitridoberseitenfläche liegen, sollte aber nicht mehr als 200 nm betragen.
  • Der Rand 20 wird unter Anwendung eines Nassvorganges geätzt, um eine Randeinkerbung zwischen ungefähr 30 und 50 nm unterhalb der Tiefe der Vertiefung 2 zu bilden. Sodann wird eine vergrabene Streifenschicht 60 über der Siliziumschicht 54 gebildet. Vorzugsweise wird die selektive HSG-Polysiliziumherstellung der anhängigen US- Patentanmeldung mit der Anmeldenummer . . . (PR-90-009), die hiermit durch Bezugnahme miteingeschlossen ist, angewendet, um den vergrabenen Streifen 60 zu bilden. Die dotierte Polysiliziumschicht wird in die Vertiefung abgeschieden, um den vergrabenen Streifen zu bilden. Die Dicke des vergrabenen Streifens sollte die Tiefe der Vertiefung 2 nicht übersteigen, so dass ausreichend Platz bereitsteht, der in einem späteren STI-Oxidabscheideschritt mit Oxid gefüllt wird.
  • Es wird nun eine dicke Siliziumnitridzwischenschicht über der Anschlussflächensiliziumnitridschicht 14 und den vergrabenen Streifen 60 abgeschieden. Vorzugsweise besitzt die dicke Siliziumnitridschicht eine Dicke von ungefähr 30 bis 50 nm, abhängig von der Art der Gateelektroden - planar oder vertikal - die zu bilden sind. Die dicke Siliziumnitridschicht kann anisotrop zurückgeätzt werden, um Siliziumnitridabstandselemente 90 an den inneren Seitenwänden des tiefen Grabens zurückzulassen, wie dies in Fig. 3 gezeigt ist. Die Siliziumnitridschicht 14 und die Abstandselemente 90 bilden ein Schablonenfenster oder Rahmen.
  • Es wird ein Hartmaskenmaterial, etwa Borosilicatglas (BSG) oder Borophosphorsilicatglas (BPSG) 96 über der dicken Siliziumnitridschicht oder den Abstandselementen 90 abgeschieden. Dieses Material muss eine Selektivität zu Siliziumnitrid und Polysilizium aufweisen und muss ferner in einem Nassätzvorgang eine Selektivität zu thermischem Oxid aufweisen. Die Hartmaskendicke wird so gewählt, dass eine Planarität ohne Ausbildung einer Einkerbung über den tiefen Gräben erzielt wird und eine ausreichende Maskierung während der Oxid- und der wesentlichen Siliziumätzschritte erreicht wird. Die Hartmaskendicke sollte im Bereich liegen von ungefähr 150 bis 300 nm, abhängig von dem Ätzschritt nach dem Siliziumnitrid.
  • Eine antireflektierende Beschichtung 98, vorzugsweise organisch, wird über der Hartmaskenschicht aufgetragen und es wird eine Fotolackmaske 100 mit Öffnungen 102 im Arraygebiet und 104 im Trägergebiet gebildet. Die Öffnungen in der Maske dienen für zu bildende Flachgräbenisolationsgebiete. Die dicke Siliziumnitridschicht 90 verbessert ferner die Marke für die Justierung des tiefen Grabens zu dem aktiven Gebiet während der Fotolithografie durch Doppelreflexion der mehreren darunter liegenden Schichten.
  • Gemäß Fig. 4 werden die ARC-Schicht 98 und die BSG-Hartmaske 96 dort geätzt, wo diese nicht durch die Fotolackmaske bedeckt sind. Dies wird vorzugsweise mittels einer Plasmaätzung mit einer geeigneten Selektivität des BSG mit Bezug zu dem Fotolack von mehr als 3 : 1 und mit Bezug zu dem Siliziumnitrid mit mehr als 4 : 1 durchgeführt, wodurch ein Anhalten an der Oberseite der Siliziumnitridschicht sowohl im Arraygebiet als auch im Trägergebiet erreicht wird. C4F8- und C5F9-Gaschemie zusammen mit CO, Ar und O2 Gasmischungen sind für diesen Oxidätzschritt geeignet. Das Ätzen wird an der Siliziumnitridzwischenschicht 90 anhalten.
  • Die Fotolackmaske und die ARC-Schicht werden in-situ entfernt oder in einer separaten Strip-Anlage, wie dies in Fig. 4 gezeigt ist. Es wird nun der Siliziumnitridätzschritt durchgeführt. Die Siliziumnitridschichten 90, 88 und 14, die in den Hartmaskenöffnungen freigelegt sind, werden weggeätzt, wodurch ein Ätzschablonenfenster zurückbleibt, das nicht so stark von der Fotolacköffnungsgröße beeinflusst ist. Dies ist eine sogenannte selbstjustierte Ätzung. Wichtig dabei ist, dass der Siliziumnitridätzprozess selektiv in Bezug auf das Oxid ist, da das BSG-Oxid als eine Hartmaske für die späteren der Siliziumnitridätzung nachgeschalteten Schritte ist; d. h., dem Siliziumätzschritt. Es ist wünschenswert, diese Selektivität des Siliziumnitrids zu dem Oxid bei mehr als 2,5 : 1 zu halten. Eine Wasserstoff enthaltende Carbonfluorid-Chemie, etwa CHF3, CH3F oder CH2F2 ist in einer Mischung mit anderen Gasen, etwa CO, Ar und O2 geeignet. Die Ergebnisse der Siliziumnitridätzung sind in Fig. 5 gezeigt. Zu beachten ist, dass, obwohl die Öffnung in der BSG-Schicht aufgrund der Maskenfehljustierung nicht zentrisch war, die in dem Siliziumnitridrahmen hergestellte Öffnung zwischen den beiden tiefen Gräben zentrisch ist.
  • Wie in Fig. 6 gezeigt ist, wird nun das Silizium dort geätzt, wo dieses durch das Siliziumnitridschablonenfenster freigelegt ist. In dem Trägergebiet wird das Siliziumsubstrat bis zu einer Tiefe von mehr als ungefähr 250 nm geätzt. In dem Arraygebiet wird der Graben durch Teile des vergrabenen Streifens 60, der tiefen Gräben 54 und des Randes 20 sowie des Siliziumsubstrats 10 durchgeätzt. Diese Ätzung kann im Vergleich zur vorhergehenden Ätzung in einer separaten Kammer oder in der gleichen Kammer ausgeführt werden. Die Gesamtselektivität des Siliziums mit Bezug zu dem Oxid wird auf ungefähr 1,5 : 1 bis 2 : 1 eingestellt. Im Falle einer hohen Selektivität des Siliziums zu dem Oxid (größer als 1,5 : 1) kann ein Teil des Randoxids 20 zurückbleiben und in den Graben 102 hineinragen. Dieser Rest kann durch eine selektive Oxidätzung in-situ oder durch einen Nassprozess entfernt werden. Ein Mehrfachätz- und Sputter-Prozess kann ebenso angewendet werden, um eine gesteuerte Silizium-zu-Oxid-Ätzselektivität zu erreichen. Es ist wichtig, die Ätzselektivität des Siliziums zum Oxid voreinzustellen, dass diese 2 : 1 nicht überschreitet. Wenn die Selektivität 2 : 1 überschreitet, wird ein vollständig selbstjustiertes Merkmal ausgebildet, wodurch ein Kurzschluss entlang der Breitenrichtung des aktiven Gebiets verursacht wird.
  • Während dieses gemeinsamen Ätzschrittes dient die benachbart zu dem Siliziumnitridrahmen gebildete BSG-Abstufung 98 in den tiefen Gräben als eine Hartmaske während der Siliziumätzung. Daher ist es wichtig, die Absatzhöhe dick genug zu halten, so dass diese während des gesamten Siliziumätzvorganges bewahrt bleibt, was durch Beginnen mit einer dicken BSG-Schicht oder durch Erhöhung der Ätzselektivität erreicht werden kann.
  • Fig. 7 zeigt den resultierenden Graben 102 mit einer Überlagerung der Maske 100. Diese Figur zeigt, dass die Anwendung des erfindungsgemäßen selbstjustierten Schemas einen zentrisch liegenden Graben 102 zur Folge hat, selbst wenn die Maske 100 fehljustiert ist.
  • Fig. 8 zeigt den Graben 103, der aus einem herkömmlichen nichtselbstjustierten Schema hervorgeht. Der Graben 103 wird dort in das Silizium geätzt, wo das Silizium nicht durch die Maske 100 abgedeckt ist. Da die Maske 100 fehljustiert ist, ist der Graben 103 ebenso fehljustiert.
  • Es ist wichtig, die Länge des aktiven Array und den Abstand zwischen den aktiven Gebieten in der Längsrichtung so zu gestalten, dass eine ausreichende Abdeckung über dem Siliziumnitridrahmen unter dem Fotolack stattfindet, so dass die Maske für das aktive Gebiet den vergrabenen Streifenbereich während des Ätzprozesses bedeckt.
  • Gemäß Fig. 9 wird die BSG-Hartmaske 96 mittels einer Nassätzung entfernt, die selektiv zu Silizium und zum thermischen Oxid ist; d. h. dem Randoxid 20. Der Siliziumnitridrahmen wird durch einen weiteren Nassprozess zurückgenommen, um das Siliziumnitrid über den tiefen Gräben zu entfernen, wie in Fig. 9 gezeigt ist.
  • Der Prozessablauf schreitet dann wie im Stand der Technik weiter. Wie in Fig. 10 dargestellt ist, werden die Gräben 102 und 104 mit einer dielektrischen Schicht, etwa einem Oxid, gefüllt, um Flachgrabenisolations-(STI)Gebiete 112 und 114 zu bilden. Beispielsweise werden die STI-Gebiete mit einem Oxid unter Anwendung einer chemischen Dampfabscheidung mit hochdichtem Plasma (HDP-CVD) gefüllt. Das Oxid wird eingeebnet mit beispielsweise chemisch-mechanischer Polierung (CMP), um die STI-Gebiete fertig zu stellen, wie dies in Fig. 10 gezeigt ist.
  • Anschließend wird die Siliziumnitridschicht 14 mittels beispielsweise eines Nassätzverfahrens entfernt, wie in Fig. 11 gezeigt ist. Es wird nun eine Gateoxidschicht 80 auf der Substratoberfläche in dem aktiven Gebiet aufgewachsen, wie in Fig. 12 gezeigt ist. Gateelektroden 84 werden entsprechend dem konventionellen Verfahren gebildet. Es wird ein Diffusionsübergang 86 in den vergrabenen Streifen durch Ausdiffundierung aus dem vergrabenen Streifen 60 während thermischer Vorgänge gebildet. Der Diffusionsübergang 86 liefert eine Verbindung zwischen dem Tiefgrabenkondensator 54 und dem Transistor 84. Somit ist das BEST-DRAM-Element fertiggestellt. Der differentielle Prozess mit Siliziumnitridrahmen ist unempfindlich für eine Fehljustierung der Maske des aktiven Gebiets in Bezug auf das Tiefgrabengebiet.
  • Fig. 13 zeigt ein fertiggestelltes BEST-DRAM-Element mit dem HSG vergrabenen Streifen 60 mit darüber liegender Siliziumnitriddeckschicht 64 aus der anhängigen US- Patentanmeldung mit der Nummer (PR-90-009), die hierin mit Bezugnahme eingeschlossen ist, zusammen mit dem differentiellen Ätzvorgang mit dem Siliziumnitridrahmen der vorliegenden Erfindung. Dieser Prozess ist ebenso unempfindlich für eine Maskenfehljustierung.
  • Der erfindungsgemäße Prozess liefert eine differentielle bzw. unterschiedliche Ätzung mit einem Siliziumnitridrahmen, um Fehljustierungsprobleme zwischen dem aktiven Gebiet und dem tiefen Graben zu vermeiden. Es wird ein Flachgrabenisolationsgebiet in selbstjustierender Weise mit Bezug zu dem aktiven Gebiet nur in der Längsrichtung gebildet.
  • Obwohl die Erfindung insbesondere im Hinblick auf die bevorzugten Ausführungsformen gezeigt und beschrieben worden ist, ist es selbstverständlich für den Fachmann, dass diverse Änderungen in Form und Details durchgeführt werden können, ohne vom Grundgedanken und Schutzbereich der Erfindung abzuweichen.

Claims (45)

1. Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselement mit vergrabenen Streifen, mit:
Bereitstellen einer Ätzstoppschicht auf einem Substrat und Strukturieren der Ätzstoppschicht;
Ätzen eines tiefen Grabens in das Substrat, das nicht durch die Ätzstoppschicht bedeckt ist;
Bilden eines Kondensators und des vergrabenen Streifens in dem tiefen Graben;
Abscheiden einer Zwischenschicht über der Ätzstoppschicht und dem vergrabenen Streifen, wobei die Zwischenschicht aus dem gleichen Material wie die Ätzstoppschicht gebildet ist;
Abscheiden eines Hartmaskenmaterials über der Zwischenschicht;
Strukturieren der Hartmaskenschicht, um Öffnungen für flache Gräben bereitzustellen, wobei die Zwischenschicht als ein Ätzstopp während des Strukturierens dient;
Wegätzen der Zwischenschicht und der Ätzstoppschicht dort, wo diese nicht von der Hartmaskenschicht bedeckt sind, um einen selbstjustierten Ätzstopprahmen in einer Längsrichtung eines aktiven Gebiets über dem vergrabenen Streifen bereitzustellen;
anschließendes Ätzen des Substrats und des tiefen Grabens, dort, wo diese durch die Hartmaskenschicht und den Ätzstopprahmen freigelegt sind, um Isolationsgräben zu bilden;
Entfernen der Hartmaskenschicht; und
Füllen der Isolationsgräben mit einer dielektrischen Schicht, um die Flachgrabenisolation in dem Tiefgraben-DRAM-Element mit vergrabenen Streifen zu komplettieren.
2. Verfahren nach Anspruch 1, wobei die Ätzstoppschicht Siliziumnitrid mit einer Dicke von ungefähr 100 bis 200 nm umfasst.
3. Verfahren nach Anspruch 1, wobei das Bilden eines Kondensators und des vergrabenen Streifens in dem tiefen Graben umfasst:
Füllen des tiefen Grabens mit einer Siliziumschicht, wobei die Siliziumschicht einen Tiefgrabenkondensator bildet;
Abtragen der Siliziumschicht bis unter eine obere Oberfläche des Substrats, um eine Vertiefung zurückzulassen; und
Abscheiden einer Polysiliziumschicht in die Vertiefung, um den vergrabenen Streifen zu bilden.
4. Verfahren nach Anspruch 3, wobei die Siliziumschicht amorphes Silizium umfasst.
5. Verfahren nach Anspruch 3, wobei die Vertiefung eine Tiefe von mehr als 200 nm aufweist.
6. Verfahren nach Anspruch 3, wobei die Polysiliziumschicht durch selektives Abscheiden einer Polysiliziumschicht mit hemisphärischer Kornbildung bis zu einer Dicke von ungefähr 20 bis 100 nm mit einer Korngröße von ungefähr 10 bis 50 nm gebildet wird.
7. Verfahren nach Anspruch 6, das ferner vor dem selektiven Abscheiden einer Polysiliziumschicht mit hemisphärischer Kornbildung ein Plasmadotieren einer Siliziumschicht umfasst, die den Kondensator bildet, um eine Oberfläche der Siliziumschicht zu amorphisieren.
8. Verfahren nach Anspruch 6, wobei das selektive Abscheiden einer Polysiliziumschicht mit hemisphärischer Kornbildung ein in-situ-Dotieren der Polysiliziumschicht umfasst.
9. Verfahren nach Anspruch 2, wobei die Polysiliziumschicht mit einer Konzentration zwischen ungefähr 1018 und 1021 Ionen pro cm3 dotiert wird.
10. Verfahren nach Anspruch 3, wobei die Polysiliziumschicht durch eines der folgenden Verfahren dotiert wird: Plasmadotieren, Plasmaionenimmersionsimplantieren, und Gasphasendotieren.
11. Verfahren nach Anspruch 1, wobei die Zwischenschicht Siliziumnitrid mit einer Dicke von ungefähr 30 bis 50 nm umfasst.
12. Verfahren nach Anspruch 1, wobei die Hartmaskenschicht eines der folgenden Materialien umfasst: Borosilicatglas (BSG) und Borophosphorsilicatglas (BPSG) mit einer Dicke zwischen ungefähr 150 bis 350 nm.
13. Verfahren nach Anspruch 1, wobei das Wegätzen der Hartmaskenschicht eine Plasmaätzung umfasst, mit einer Selektivität des Hartmaskenmaterials in Bezug zu dem Fotolack von mehr als 3 zu 1 und mit einer Selektivität des Hartmaskenmaterials zu dem Ätzstoppmaterial von mehr als 4 zu 1.
14. Verfahren nach Anspruch 1, wobei das Wegätzen der Hartmaskenschicht eine Plasmaätzung umfasst mit einer Wasserstoff enthaltenden Carbonfluorid- Chemie.
15. Verfahren nach Anspruch 1, wobei das Wegätzen der Zwischenschicht und der Ätzstoppschicht eine Selektivität des Zwischenschichtmaterials im Bezug auf das Hartmaskenmaterial von ungefähr 2 : 1 bis 3 : 1 aufweist.
16. Verfahren nach Anspruch 1, das ferner nach dem Füllen der Isolationsgräben umfasst:
Entfernen der Zwischenschicht und der Ätzstoppschicht;
Bilden von Gateelektroden über den Isolationsgräben und dem Substrat; und
Ausheizen des Substrats, wobei Dotierstoffe von dem vergrabenen Streifen in das Substrat diffundieren, um ein Diffusionsgebiet in dem vergrabenen Streifen zu bilden, und wobei das Diffusionsgebiet des vergrabenen Streifens den Tiefgrabenkondensator mit einer der Gateelektroden verbindet, um das Tiefgraben- DRAM-Element mit vergrabenem Streifen zu vervollständigen.
17. Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements mit vergrabenem Streifen, mit:
Bereitstellen einer Ätzstoppschicht auf einem Substrat und Strukturieren der Ätzstoppschicht;
Ätzen eines tiefen Grabens in das Substrat, das nicht von der Ätzstoppschicht bedeckt ist;
Bilden eines Kondensators und des vergrabenen Streifens in dem tiefen Graben;
Abscheiden einer Zwischenschicht über der Ätzstoppschicht und dem vergrabenen Streifen, wobei die Zwischenschicht aus dem gleichen Material wie die Ätzstoppschicht gebildet ist;
Abscheiden eines Hartmaskenmaterials über der Zwischenschicht;
Strukturieren der Hartmaskenschicht, um Öffnungen für flache Gräben bereitzustellen, wobei die Zwischenschicht als ein Ätzstopp während des Strukturierens dient;
Wegätzen der Zwischenschicht und der Ätzstoppschicht dort, wo diese nicht durch die Hartmaskenschicht bedeckt sind, um einen selbstjustierten Ätzstopprahmen in einer Längsrichtung eines aktiven Gebiets über dem vergrabenen Streifen bereitzustellen;
Ätzen in das Substrats und den tiefen Graben, dort, wo diese durch die Hartmaskenschicht und den Ätzstopprahmen freigelegt sind, um Isolationsgräben zu bilden;
Entfernen der Hartmaskenschicht; und
Füllen der Isolationsgräben mit einer dielektrischen Schicht,
Entfernen der Zwischenschicht und der Ätzstoppschicht;
Bilden von Gateelektroden über den Isolationsgräben und dem Substrat; und
Ausheizen des Substrats, wobei Dotierstoffe von dem vergrabenen Streifen in das Substrat diffundieren, um ein Diffusionsgebiet des vergrabenen Streifens zu bilden, und wobei das Diffusionsgebiet des vergrabenen Streifens den Tiefgrabenkondensator mit einer der Gateelektroden verbindet, um das Tiefgraben- DRAM-Element mit vergrabenem Streifen zu komplettieren.
18. Verfahren nach Anspruch 17, wobei die Ätzstoppschicht Siliziumnitrid mit einer Dicke von ungefähr 100 bis 200 nm umfasst.
19. Verfahren nach Anspruch 17, wobei das Bilden eines Kondensators und des vergrabenen Streifens in dem tiefen Graben umfasst:
Füllen des tiefen Grabens mit einer Siliziumschicht, wobei die Siliziumschicht einen Tiefgrabenkondensator bildet;
Abtragen der Siliziumschicht bis unter eine obere Oberfläche des Substrats, um eine Vertiefung zurückzulassen; und
Abscheiden einer Polysiliziumschicht in die Vertiefung, um den vergrabenen Streifen zu bilden.
20. Verfahren nach Anspruch 19, wobei die Siliziumschicht amorphes Silizium umfasst.
21. Verfahren nach Anspruch 19, wobei die Vertiefung eine Tiefe von mehr als 200 nm aufweist.
22. Verfahren nach Anspruch 19, wobei die Polysiliziumschicht durch selektives Abscheiden einer Polysiliziumschicht mit hemisphärischer Kornbildung mit einer Dicke von ungefähr 20 bis 100 nm und mit einer Korngröße von ungefähr 10 bis 50 nm gebildet wird.
23. Verfahren nach Anspruch 22, das ferner vor dem selektiven Abscheiden einer Polysiliziumschicht mit hemisphärischer Kornbildung umfasst: Plasmadotieren einer Siliziumschicht, die den Kondensator bildet, um eine Oberfläche der Siliziumschicht zu amorphisieren.
24. Verfahren nach Anspruch 22, wobei das selektive Abscheiden einer Polysiliziumschicht mit hemisphärischer Kornbildung ein in-situ-Dotieren der Polysiliziumschicht umfasst.
25. Verfahren nach Anspruch 19, wobei die Polysiliziumschicht mit einer Konzentration von ungefähr 1018 bis 1021 Ionen pro cm3 dotiert wird.
26. Verfahren nach Anspruch 19, wobei die Polysiliziumschicht durch eines der folgenden Verfahren dotiert wird: Plasmadotieren, Plasmaionenimmersionsimplantieren und Gasphasendotieren.
27. Verfahren nach Anspruch 17, wobei die Zwischenschicht Siliziumnitrid mit einer Dicke von ungefähr 30 bis 50 nm umfasst.
28. Verfahren nach Anspruch 17, wobei die Hartmaskenschicht eines der folgenden Materialien umfasst: Borosilicatglas (BSG) und Borophosphorsilicatglas (BPSG) mit einer Dicke von ungefähr 150 bis 350 nm.
29. Verfahren nach Anspruch 17, wobei das Wegätzen der Hartmaskenschicht eine Plasmaätzung umfasst, mit einer Selektivität des Hartmaskenmaterials in Bezug auf den Fotolack von mehr als 3 zu 1 und mit einer Selektivität des Hartmaskenmaterials zu dem Ätzstoppmaterial von mehr als 4 zu 1.
30. Verfahren nach Anspruch 17, wobei das Wegätzen der Hartmaskenschicht eine Plasmaätzung mit einer Wasserstoff enthaltenden Carbonfluorid-Chemie umfasst.
31. Verfahren nach Anspruch 17, wobei das Wegätzen der Zwischenschicht und der Ätzstoppschicht eine Selektivität des Zwischenschichtmaterials im Bezug auf das Hartmaskenmaterial von ungefähr 2 : 1 bis 3 : 1 aufweist.
32. Verfahren zur Herstellung eines integrierten Tiefgraben-DRAM- Schaltungselements mit vergrabenem Streifen, mit:
Bereitstellen einer Ätzstoppschicht auf einem Substrat und Strukturieren der Ätzstoppschicht;
Ätzen eines tiefen Grabens in das Substrat, das nicht durch die Ätzstoppschicht bedeckt ist;
Füllen des tiefen Grabens mit einer Siliziumschicht, wobei die Siliziumschicht einen Tiefgrabenkondensator bildet;
Abtragen der Siliziumschicht bis unter eine Oberseitenfläche des Substrats, um eine Vertiefung zurückzulassen;
selektives Abscheiden einer Polysiliziumschicht mit hemisphärischer Kornbildung in die Vertiefung, um den vergrabenen Streifen zu bilden;
Abscheiden einer Zwischenschicht über der Ätzstoppschicht und dem vergrabenen Streifen, wobei die Zwischenschicht aus dem gleichen Material wie die Ätzstoppschicht gebildet ist;
Abscheiden eines Hartmaskenmaterials über der Zwischenschicht;
Wegätzen der Hartmaskenschicht, dort, wo diese nicht durch eine Maske bedeckt ist, wobei die Ätzung an der Zwischenschicht anhält;
Wegätzen der Zwischenschicht und der Ätzstoppschicht, dort, wo diese nicht durch die Hartmaskenschicht bedeckt sind;
Ätzen in das Substrat und in den tiefen Graben, dort, wo diese nach der Entfernung der Zwischenschicht und der Ätzstoppschicht freigelegt sind, um Isolationsgräben zu bilden;
Entfernen der Hartmaskenschicht;
Füllen der Isolationsgräben mit einer dielektrischen Schicht,
Entfernen der Zwischenschicht und der Ätzstoppschicht;
Bilden von Gateelektroden über den Isolationsgräben und dem Substrat; und
Ausheizen des Substrats, wobei Dotierstoffe aus dem vergrabenen Streifen in das Substrat diffundieren, um ein Diffusionsgebiet des vergrabenen Streifens zu bilden, und wobei das Diffusionsgebiet des vergrabenen Streifens den Tiefgrabenkondensator mit einer der Gateelektroden verbindet, um das Tiefgraben- DRAM-Element mit vergrabenen Streifen zu vervollständigen.
33. Verfahren nach Anspruch 32, wobei die Ätzstoppschicht Siliziumnitrid mit einer Dicke von ungefähr 100 bis 200 nm umfasst.
34. Verfahren nach Anspruch 32, wobei die Siliziumschicht amorphes Silizium umfasst.
35. Verfahren nach Anspruch 32, wobei die Vertiefung eine Tiefe von nicht mehr als 200 nm aufweist.
36. Verfahren nach Anspruch 32, wobei das selektive Abscheiden der Polysiliziumschicht mit hemisphärischer Kornbildung das Abscheiden der Polysiliziumschicht mit einer Dicke von ungefähr 20 bis 100 m mit einer Korngröße von ungefähr 10 bis 50 nm umfasst.
37. Verfahren nach Anspruch 32, das vor dem selektiven Abscheiden der Polysiliziumschicht mit hemisphärischer Kornbildung ferner eine Plasmadotierung der Siliziumschicht umfasst, um eine Oberfläche der Siliziumschicht zu amorphisieren.
38. Verfahren nach Anspruch 32, wobei das selektive Abscheiden der Polysiliziumschicht mit hemisphärischer Kornbildung eine in-situ-Dotierung der Polysiliziumschicht umfasst.
39. Verfahren nach Anspruch 32, wobei die Polysiliziumschicht mit einer Konzentration von ungefähr 1018 bis 1021 Ionen pro cm3 dotiert wird.
40. Verfahren nach Anspruch 32, wobei die Polysiliziumschicht durch eines der folgenden Verfahren dotiert wird: Plasmadotieren, Plasmaionenimmersionsimplantieren, und Gasphasendotieren.
41. Verfahren nach Anspruch 32, wobei die Zwischenschicht Siliziumnitrid mit einer Dicke von ungefähr 30 bis 50 nm umfasst.
42. Verfahren nach Anspruch 32, wobei die Hartmaskenschicht eines der folgenden Materialien umfasst: Borosilicatglas (BSG) und Borophosphorsilicatglas (BPSG) mit einer Dicke von ungefähr 150 bis 350 nm.
43. Verfahren nach Anspruch 32, wobei das Wegätzen der Hartmaskenschicht eine Plasmaätzung umfasst, mit einer Selektivität des Hartmaskenmaterials mit Bezug zu dem Fotolack von mehr als 3 zu 1 und mit einer Selektivität des Hartmaskenmaterials zu dem Ätzstoppmaterial von mehr als 4 zu 1.
44. Verfahren nach Anspruch 32, wobei das Wegätzen der Hartmaskenschicht eine Plasmaätzung mit einer Wasserstoff enthaltenden Carbonfluorid-Chemie umfasst.
45. Verfahren nach Anspruch 32, wobei das Wegätzen der Zwischenschicht und der Ätzstoppschicht eine Selektivität des Zwischenschichtmaterials hinsichtlich des Hartmaskenmaterial von ungefähr 2 : 1 bis 3 : 1 aufweist.
DE10161298A 2001-12-13 2001-12-13 Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements Expired - Fee Related DE10161298B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10161298A DE10161298B4 (de) 2001-12-13 2001-12-13 Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10161298A DE10161298B4 (de) 2001-12-13 2001-12-13 Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements

Publications (2)

Publication Number Publication Date
DE10161298A1 true DE10161298A1 (de) 2003-07-03
DE10161298B4 DE10161298B4 (de) 2006-11-23

Family

ID=7709107

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10161298A Expired - Fee Related DE10161298B4 (de) 2001-12-13 2001-12-13 Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements

Country Status (1)

Country Link
DE (1) DE10161298B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040213A (en) * 1998-01-20 2000-03-21 International Business Machines Corporation Polysilicon mini spacer for trench buried strap formation
US6066527A (en) * 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040213A (en) * 1998-01-20 2000-03-21 International Business Machines Corporation Polysilicon mini spacer for trench buried strap formation
US6066527A (en) * 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process

Also Published As

Publication number Publication date
DE10161298B4 (de) 2006-11-23

Similar Documents

Publication Publication Date Title
DE69737783T2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauteils
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE10215666A1 (de) TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
EP1146557A2 (de) Grabenkondensator sowie dazugehöriges Herstellungsverfahren
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE19943760C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
WO2002069345A2 (de) Verfahren zur herstellung eines speicherkondensators
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
DE102006037751A1 (de) Verfahren zur Ausbildung eines dotierten Abschnitts und eines Transistors
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE69835184T2 (de) DRAM-Zelle mit Graben-Kondensator und vertikalem Transistor
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE4342817B4 (de) Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
DE10242877A1 (de) Halbleitersubstrat sowie darin ausgebildete Halbleiterschaltung und zugehörige Herstellungsverfahren
DE10146226B4 (de) Vertikale intern verbundene Grabenzelle und Herstellungsverfahren dafür
DE10241397B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind
DE10210233B4 (de) Neues Integrationsverfahren zur Ausbildung erhöhter Kontakte für Sub-150nm Bauelemente
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
DE102004022602A1 (de) Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee