JP2003505884A - 改善した埋込ストラップポリエッチバック法 - Google Patents

改善した埋込ストラップポリエッチバック法

Info

Publication number
JP2003505884A
JP2003505884A JP2001512632A JP2001512632A JP2003505884A JP 2003505884 A JP2003505884 A JP 2003505884A JP 2001512632 A JP2001512632 A JP 2001512632A JP 2001512632 A JP2001512632 A JP 2001512632A JP 2003505884 A JP2003505884 A JP 2003505884A
Authority
JP
Japan
Prior art keywords
wet etching
trench
fill material
substrate
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001512632A
Other languages
English (en)
Inventor
クーデルカ シュテファン
ミヒャエリス アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of JP2003505884A publication Critical patent/JP2003505884A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 本発明は、トレンチ（１１０）を基板（１０２）中に形成し、第一の充填材料（１１３）で該トレンチを充填し、該トレンチ中に形成された誘電性カラー（１１６）を基準として予め定めた深さまで第一の充填材料に溝切りし、誘電性カラーをエッチバックすることによってディボット（１０５）を形成させ、第一の充填材料及びトレンチの形成によって露出した基板の部分の上にライナー（１３２）を析出させ、該ライナーの上に第二の充填材料（１３４）を析出させる工程を含む、ディープ・トレンチ・キャパシタのための埋込ストラップのための充填材料をエッチバックするための方法に関するものである。第二の充填材料の表面（１３１）は、末端水素を有するシリコン表面を得るために、ウェットエッチングを用いて表面をエッチングすることによって処理される。第二の充填材料のウェットエッチングは、ライナー及び表面に対して選択的に、第二の充填材料をエッチバックするために実施される。第二の充填材料は、埋込ストラップ（１４０）を形成させるためにエッチングされる。

Description

【発明の詳細な説明】
【０００１】 背景 １． 技術分野 本願は、半導体製造、更に詳細には、ディープ・トレンチ・キャパシタストレ
ージノードを製造するための埋込ストラップポリシリコンをエッチバックするた
めの改善された方法に関するものである。
【０００２】 ２．関連技術の説明 ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭｓ）のような半導体メ
モリデバイスには、データをきおくするためのトランジスタによってアクセスさ
れるキャパシタが含まれる。ディープ・トレンチ（ＤＴ）・キャパシタは、ＤＲ
ＡＭ技術で用いられるキャパシタのタイプに含まれる。ディープ・トレンチ・キ
ャパシタは、代表的には半導体基板中に埋め込まれている。トランスファ・デバ
イス（アクセス・トランジスタ）にディープ・トレンチ・キャパシタを接続する
ためには、埋込ストラップ接点が形成されねばならない。この埋込ストラップ接
点は、ディボット又は溝切りされた部分を形成させるためにＤＴ酸化物カラーを
溝切りし、引き続き、カラーディボットを、ドープされたポリシリコンで充填す
ることによって行われるが、これは、ディープ・トレンチ中に形成されたストレ
ージ・ノードにも使用される。ポリシリコン析出は、化学蒸着（ＣＶＤ）法によ
って実施される、即ち、露出された表面の全てが、ポリシリコンによって覆われ
ている。ポリシリコンの析出に先行して、高温窒化物形成が、窒化物超薄層を形
成させるために、代表的には実際される。この窒化物層は、変動可能なリテンシ
ョン時間（ＶＲＴ）問題を引き起こす原因である埋設ストラップインターフェー
スからの欠陥発生を低減している。
【０００３】 ポリシリコンが、ディボットにおいて必要とされるにすぎないので、他のトレ
ンチ・パーツは、再度清浄にされねばならない（即ち、ポリシリコン除去）。こ
の処理は、埋込ストラップポリエッチバック（ＢＳＰＥ）と呼ばれている。現在
では、このＢＳＰＥ処理は、化学的ドライエッチング処理（ＣＤＥ）、特にポリ
シリコンの一定量を除去する等方性反応性イオン（ＲＩＥ）のドライ処理を用い
て行われている。
【０００４】 この処理の欠点には次のものが含まれる： １．この処理は、ディープ・トレンチ側壁のシリコンに対して非選択的である
。従って、結晶性シリコンの内部へのオーバーエッチは、この処理への制御不足
の結果として可能である。
【０００５】 ２．この処理は、ポリシリコンを、先行処理工程において形成されたパッド酸
化物アンダーカット中に残す。該パッド酸化物は、代表的には、後のゲート酸化
のための表面の保護のために基板の表面上に形成されている。ディープ・トレン
チに隣接するパッド酸化物の一部は、代表的にはエッチングされる。ポリシリコ
ンが形成される場合には、そのエッチングされた部分は、ポリシリコンで充填さ
れる。このポリシリコンは、特に、垂直デバイス（即ち、ＤＴ側壁上のアクセス
・トランジスタ）が形成される場合には、ゲート酸化物の信頼性の問題を引き起
こす。
【０００６】 ３．ＲＩＥツールは、枚葉式ウェハツールである（低スループット）。時間当
たりに１つウェーハのみが、代表的にはこのツールを用いて処理される。
【０００７】 従って、埋込ストラップポリシリコンエッチバック処理のための改善された方
法に対する要求が存在する。更に、従来技術よりも高いスループット及び改善さ
れた性能特性が得られる埋込ストラップポリシリコンエッチバック処理に対する
需要も存在している。
【０００８】 発明の概要 本発明によれば、ディープ・トレンチ・キャパシタ用の埋込ストラップのため
の充填材料をエッチバックする方法には、基板中にトレンチを形成し、該トレン
チを第一の充填材料で充填し、該トレンチの中に形成された誘電性カラーを基準
として予め定めた深さにまで第一の充填材料を溝切りする工程が含まれる。誘電
性カラーの溝切りは、カラーディボットを形成する。誘電性層は、第一の充填材
料と、トレンチの形成によって露出した表面の部分との上に成長し、第二の充填
材料は、誘電性層の上及びカラーディボット中に析出させられる。第二の充填材
料の表面は、末端水素を有するシリコン表面を得るために、ウェットエッチング
剤を用いて表面をエッチングすることによって処理されており、第二の充填材料
は、誘電性層及び基板に対して選択的に第二の充填材料をエッチバックするため
にウェットエッチングされている。この第二の充填材料は、埋込ストラップを形
成させるためにエッチングされている。
【０００９】 本発明によれば、半導体製造のための結晶性シリコンに対して選択的にポリシ
ロキサンをエッチバックするための方法には、結晶性シリコン基板を準備し、そ
の際、該基板中にトレンチを形成させ；該トレンチの上方部分に酸化物カラーを
形成させ、該トレンチ中にポリシリコン材料を析出させ、該酸化物カラーの最上
部の下の予め定めた深さまで該ポリシリコンを溝切りし、該酸化物カラーを溝切
りして、各トレンチ中にディボットを形成させ、トレンチ中、ディボット中及び
ポリシリコン材料の上の基板の露出した表面に沿って窒化物層を成長させ、充填
材料を析出させて、トレンチ及びディボットを充填し、末端水素を有するシリコ
ン表面を得るためにウェットエッチング剤を用いて表面をエッチングすることに
よって充填材料の表面を処理し、水酸化アンモニウムを用いることによって充填
材料をウェットエッチングして、基板及び窒化物層に対して選択的に充填材料を
エッチバックさせる工程が含まれる。
【００１０】 代わりの方法において、表面処理の工程には、フッ化水素を用いて表面をウェ
ットエッチングすることによる表面処理の工程が含まれることもある。表面処理
の工程には、約２５℃の温度で表面をウェットエッチングすることによる表面処
理の工程が含まれることもある。ウェットエッチングの工程には、水酸化アンモ
ニウムを用いることによって第二の充填材料をウェットエッチングする工程が含
まれることもある。ウェットエッチングの工程には、約２５℃〜約８５℃の間の
温度での第二の充填材料のウェットエッチングの工程が含まれることもある。ウ
ェットエッチングの工程には、バッチ法での第二の充填材材料のウェットエッチ
ングの工程が含まれることもある。有利に、第二の充填材料には、ポリシリコン
又はアモルファスシリコンが含まれる。誘電性層は、窒化物を含有していてもよ
い。該窒化物は、約０．８ｎｍの厚さであってもよい。また、ウェットエッチン
グの工程には、少なくとも４０から１の選択性を有する基板に対する選択的に第
二の充填材材料をウェットエッチングする工程が含まれることもある。ウェット
エッチングの工程には、約４０秒から約８００秒の間、水酸化アンモニウム又は
水酸化カリウムを用いることによって充填材料をウェットエッチングする工程を
含むまれることもある。有利に、充填材料には、ポリシリコン又はアモルファス
シリコンが含まれる。
【００１１】 本発明のこれらの対象及び他の対象、特徴及び利点は、本発明の態様の以下の
詳細な説明から明らかになるが、添付の図面と関連して読まれるべきものである
。
【００１２】 本願は、以下の図面を参照にして、詳細には、有利な実施態様の以下の説明を
提示する。
【００１３】 有利な態様の詳細な説明 本発明は、半導体製造、更に詳細には埋込ストラップポリシリコンをエッチバ
ック（ＢＳＰＥ）するための方法に関するものである。本発明には、より良好な
処理制御のために、塩基溶液又は塩基化学（例えばＮＨ４ＯＨ及び／又はＫＯＨ
）を用いるウェット式ＢＳＰＥ処理が含まれる。本発明は、枚葉式ウェーハ処理
の代わりにバッチ処理を可能にすることによりスループットを改善している。更
に、本発明は、反応性イオンエッチツールの代わりにウェットエッチタンクの使
用を可能にしている。
【００１４】 図面について詳細に説明すると、他のいくつかの図面と図１とで、同じ参照番
号で類似又は同じ部材を識別しているが、メモリデバイス１００には、基板１０
２が含まれており、該基板は、その上にパッドスタック１０１が形成されている
。メモリデバイス１００は、ダイナミック・ランダム・アクセス・メモリ（ＤＲ
ＡＭ）、シンクロナスＤＲＡＭ、静的ＲＡＭ、リード・オンリー・メモリ又は他
のメモリ集積回路が含まれることもある。基板１０２は、有利に単結晶性シリコ
ン基板であるが、しかし、他の基板、例えば絶縁基板上のシリコンを使用するこ
ともできる。パッドスタック１０１には、他のプロセスメモリデバイス１００に
使用した材料の種々の層が含まれることもある。１つの有利な実施態様では、パ
ッドスタック１０１は、酸化物層１０４（パッド酸化物）及び窒化物層（１０６
（パッド窒化物）が含まれる。ハード・マスク層（図示していない）は、パッド
スタック１０１の上に析出され、当業者に公知のリソグラフィック技術を用いて
パターン付与される。例えば、レジスト層は、トレンチ１１０が形成されるべき
場所にホールを開けるために、ハードマスク層の上に析出され、露光され、現像
されてもよい。トレンチ１１０の形成は、有利に、異方性エッチング、反応性イ
オンエッチング（ＲＩＥ）を用いることによって形成される。トレンチ１１０は
、基板１０２の中にエッチングされていく。
【００１５】 埋込プレート１１２は、トレンチ１１０のより低い部分で形成されている。埋
込プレート１１２は、イオン注入法又は他の埋込法によって形成されてもよい。
埋込プレート１１２を形成させるために使用したドーパントイオンは、基板１１
２の中に十分な深さ又は埋込プレート１１２の形成を保証するのに十分な量で注
入される。該ドーパントは、注入後のアニール処理によって外側へ拡散すること
もある。他の埋込プレート形成処理を、同様に採用することができる。使用した
ドーパント又はイオンは、任意の設計に見合ったタイプ及び量及びキャパシタ電
極としての機能に十分（注入後）であるものであってもよい。
【００１６】 カラー１１６は、トレンチ１１０の上方部分において形成されている。カラー
１１６は、有利に、基板１０２中のシリコンの酸化を実施するか又はＴＥＯＳ等
を用いる析出処理によって基板１０２の上に形成されている。他の処理も、同様
にカラー１１６を形成させるために使用できる。カラー１１６は、作業中のトレ
ンチキャパシタを放電することからの寄生漏電を奉仕するために形成されている
。窒化物ライナー１１１は、埋込プレート１１２とストレージノード（充填材料
１１３をみよ）との間のキャパシタ誘電体としての機能させるために析出されて
いる。
【００１７】 トレンチ１１０は、ストレージノードを形成させるために、導電性充填材料１
１３、有利にドープされたポリシリコンで充填されている。充填材料１１３は、
トレンチ１１０中のカラー１１６の下の点１０９に溝切りされている。
【００１８】 図２では、カラー１１６の一部１３０を溝切りすることによってディボット１
０５をエッチングするためにエッチング処理が用いられている。このエッチング
は、エッチされるべきパッド酸化物１０４を生じることができるが、その際、凹
部１０８を該パッド酸化物中に形成する。高温窒化は超薄（約０．８ｎｍ）の窒
化物ライナー（又は層）１３２を形成させるために実施される。他の超薄誘電体
が適していることもある。窒化物ライナー１３２は、シリコン表面上に形成され
る。窒化プロセスには、約５５０℃から約６００℃の間でアンモニアガスを使用
することが含まれることもある。この窒化物ライナー１３２は、変動可能なリテ
ンション時間（ＶＲＴ）問題を引き起こす原因である埋設ストラップインターフ
ェースからの欠陥発生を低減している。有利に、窒化物ライナー１３２は、以下
に詳細に説明されているように、処理を改善するために、本発明によって使用さ
れている。
【００１９】 図３では、ディボット１０５が、導電性充填材料１３４、有利にドープされた
ポリシリコンで充填されている。充填材料１３４は、有利に化学蒸着（ＣＶＤ）
法によって析出させられており、露出した表面の全てを充填材料１３４の層で覆
っている。
【００２０】 本発明によれば、充填材料１３４は、表面処理を処理するためにエッチングさ
れている。製造工程は、ウェットエッチング、ドライエッチング又は表面からの
自然酸素を除去することができる他の処理工程を使用してもよい。１つの有利な
実施態様において、製造工程は、更に処理するための表面を製造するのに、希フ
ッ化水素（２００〜１）のウェットエッチングを使用している。例えば、この製
造工程には、他の処理、例えばＨＦガスエッチング又はＨ２焼付けが含まれるこ
ともある。製造工程は、末端水素を有する表面１３１を生じる。ＨＦとＳｉを反
応させることによって、水素原子が表面に残留している。末端水素を有するシリ
コン表面が生じる場合には、他の製造法も検討される。この製造工程は、いくつ
かの実施態様において、自然酸化物が除去される場合には、他の処理工程ととも
に省略されていもよい。充填材料１３４の表面は、更に処理する準備ができてい
る。ウェットエッチング製造工程は、有利に、基板１０２のシリコンに対して選
択的である。この製造工程は、末端水素を有する表面１３１を生じる。ＨＦとＳ
ｉとを反応させることによって、水素原子は、充填材料１３４の表面上に残留し
ている。他の酸を、表面処理に使用することもできる。
【００２１】 有利に、充填材料１３４の表面の製造は、約２５℃の温度で実施される。ＨＦ
製造法は、有利に、約４０秒から約８０秒間実施されるが、しかし、他の時間も
、設計及び状況に応じて使用できる。他の製造法も、末端水素を有するシリコン
表面が得られる限り考慮される。この製造工程は、いくつかの実施態様では省略
してもよい。
【００２２】 図４では、本発明によれば、充填材料１３４が、ウェットエッチング処理によ
ってエッチングされている。このウェットエッチング処理は、有利に、埋込スト
ラップポリシリコンエッチバックのために使用される。有利に、このウェットエ
ッチング処理には、有利に、塩基性溶液、例えば水溶液中のＮＨ４ＯＨ又はＫＯ
Ｈを使用することによるシリコンエッチングが含まれる。ＮＨ４ＯＨ及びＫＯＨ
は、基板１０２のシリコンに対して選択的であり、基板１０２を基準として、少
なくとも約４０：１の選択比をもたらすが、しかし、窒化物ライナー１３２は本
発明のウェットエッチング処理の間、基板を損傷から保護している。エッチング
は、本発明によれば、有利に、約２５℃から約８５℃の間の温度範囲内で、約４
０秒から約８００秒間実施される。これらの条件は、説明的なものであり、条件
又は設計を変更させるために調節することができる。本発明によれば、ウェット
エッチング処理は、以下の反応： Ｓｉ ＋ ３ＯＨ- → Ｓｉ（ＯＨ）＋＋ ＋ ４ｅ- （１） ４Ｈ２Ｏ ＋ ４ｅ- → ４ＯＨ- ＋ ２Ｈ２ （２） を活性化する。
【００２３】 上記の反応（１）におけるシリコン（Ｓｉ）は、充填材料１３４のシリコンで
ある。副生成物、（例えばＳｉ（ＯＨ）＋＋）は、充填材料１３４をエッチバッ
クすることによって溶液の中へ運び去られる。エッチバックの量は、時間の量、
温度及びエッチング剤の濃度によって制御される。これは、条件を制御かつ監視
された処理容器を用いるバッチ法において十分に監視することができる。有利に
、バッチ法には、従来技術の欠点（上記参照）のない高いスループットが含まれ
る。本発明は、本質的に、トレンチの上方部分での大量のシリコン損失をなくし
ている。有利に、窒化物ライナー１３２は、基板１０２のシリコンを保護するた
めにエッチング停止として用いられている。更に、凹部１０８における任意の析
出したポリシリコンは、ウェットエッチングの間に窒化物に対して選択的に除去
されている。有利に、エッチングは、ストレージノード１１３上の窒化物層１３
２に向かって実施してもよい。その際、埋込ストラップ１４０が、本発明によれ
ば形成される。窒化物ライナー１３２を、後の工程で除去又はそのままにしてお
いてもよい。処理は、その際、従来技術で公知のように継続していてもよい。
【００２４】 ＨＦ（調製のため）及びＮＨ４ＯＨ（ウェットエッチングのため）を、異なる
組合せ又は濃度でのエッチング剤として用いることができるか又は他のエッチン
グ剤又は化合物と組み合わせて使用できるとすべきである。本発明の方法は、垂
直デバイス及び平面デバイスの双方のためのディープ・トレンチ技術に用いるこ
とができる。デバイス１００には、平面アクセス・トランジスタ又は垂直アクセ
ス・トランジスタ又はこれら双方が含まれる。これらの構造は、従来技術で公知
である。本発明には、少なくとも以下の利点がある： １．より良好な制御。この方法は、超薄（０．８ｎｍ）窒化物ライナーに対して
高い選択性である。従って、Ｓｉ表面の中への過剰エッチングは発生しないし、
任意のポリシリコンをパッド酸化物アンダーカットから除去できるので、ポリシ
リコンは、パッド酸化物アンダーカットを形成しない。
【００２５】 ２．コスト削減。このウェット法のために、バッチツール（例えばタンク）を、
多くのウェーハを同時に処理できるようにするために使用できる。
【００２６】 ３．特殊なツールが不要。ＢＳＰＥのための従来技術で使用されたＲＩＥ法は、
代表的にこの目的のために購入された極めて特殊なツールを用いて実施できるに
すぎない。本発明にとっては、任意の種類のウェットエッチングツールを、開示
された方法に使用することができるし、その際、更にコスト削減になる。
【００２７】 図５では、タンク２０２は、同時に羽複数のウェーハ２０４を処理するために
示されている。タンク２０２には、処理の間にウェーハ２０４を固定するウェー
ハホルダー２０６が含まれている。タンク２０２には、本発明によるウェットエ
ッチング処理を監視するためのデバイス２０８が含まれている。例えば、タンク
２０２には、水溶液中のエッチング剤の温度監視装置及び濃度監視装置が含まれ
ている。
【００２８】 埋込ストラップ・ポリエッチバック（ＢＳＰＥ）処理を改善するための有利な
実施態様を説明すると（説明するためのものであって制限するためのものではな
い）、改良及び変法が、上記の教示に鑑みて、当業者によってなし得るものであ
るという点に注目すべきである。従って、従属請求項によって記載されているよ
うに、本発明の範囲及び精神の範囲内で、開示された本発明の特殊な実施態様に
おいて、変更することができるということである。従って、特許法によって必要
とされる本発明を詳細及び特殊性とともに説明すると、特許証によって権利が請
求され、保護が求められているのは何かということは、従属請求項において説明
されている。
【図面の簡単な説明】
【図１】 図１は、本発明による処理のために溝切りされ散る充填材料で充填され、トレ
ンチ及び該トレンチの中に形成されたカラーを有する半導体デバイスの横断面図
である。
【図２】 図２は、本発明による、溝切りされた充填材料及びトレンチの側壁の上に成長
した窒化物層を有する図１の半導体デバイスの横断面図である。
【図３】 図３は、本発明による、ウェットエッチングのため胃準備された第二の充填材
料を有する、図２の半導体デバイスの横断面図である。
【図４】 本発明による、ウェットエッチング処理によってエッチバックされた第二の充
填材料を有する図３の半導体装置の横断面図である。
【図５】 本発明によるバッチ処理のためのタンクの略図である。
【符号の説明】
１００ メモリデバイス、 １０１ パッドスタック、 １０２ 基板、 １
０４ 酸化物層、 １０５ ディボット、 １０６ 窒化物層、 １０８ 凹部
、 １０９ 点、 １１０ トレンチ、 １１１ ライナー、 １１２ 埋込プ
レート、 １１３ 充填材料、 １１６ カラー、 １３０ カラーの一部、 １３１ 末端水素を有する表面 １３２ 窒化物ライナー、 １３４ 導電性充
填材料、 １４０ 埋込ストラップ、 ２０２ タンク、 ２０４ ウェーハ、 ２０６ ウェーハホルダー、 ２０８ 監視用デバイス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シュテファン クーデルカ アメリカ合衆国 ニューヨーク フィッシ ュキル ヴァン ワイク レイク ロード 363 (72)発明者 アレクサンダー ミヒャエリス ドイツ連邦共和国 レーファークーセン グルンデルミューレンヴェーク 38 Ｆターム(参考） 5F043 AA02 BB03 EE22 EE23 FF01 GG10 5F083 AD17 JA33 MA06 MA17 PR05 PR39

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 基板の中にトレンチを形成させ； 第一の充填材料をトレンチに充填し； 該誘電性カラー中のディボットをエッチングし；トレンチの中に形成させた誘電
    性カラーを基準として予め定めた深さまで第一の充填材料に溝切りし； 第一の充填材料及びトレンチの形成によって露出した基板の部分の上にライナー
    を析出させ； 該ライナーの上及びディボット中に第二の充填材料を析出させ； 末端水素を有するシリコン表面を得るために、湿式エッチング剤を用いて表面を
    エッチングすることにより第二の充填材料を表面処理し； ライナー及び表面に対して選択的に第二の充填材料をエッチバックするための第
    二の充填材料をウェットエッチングし、その際、第二の充填材料が埋込ストラッ
    プを形成するためにエッチングする 工程を含む、ディープ・トレンチ・キャパシタにおける埋込ストラップのための
    充填材料のエッチバック法。
  2. 【請求項２】 表面処理するための工程が、フッ化水素を用いて表面をウェ
    ットエッチングすることによって表面処理する工程を含む、請求項１に記載の方
    法。
  3. 【請求項３】 表面処理する工程が、約２５℃の温度で表面をウェットエッ
    チングすることによって表面処理する工程を含む、請求項２に記載の方法。
  4. 【請求項４】 ウェットエッチングの工程が、塩基化学を採用することによ
    って第二の充填材料をウェットエッチングする工程を含む、請求項１に記載の方
    法。
  5. 【請求項５】 塩基化学が、水酸化アンモニウム及び水酸化カリウムのうち
    の１つを含む、請求項１に記載の方法。
  6. 【請求項６】 ウェットエッチングの工程が、約２５℃から約８５℃の間の
    温度で、第二の充填材料をウェットエッチングする工程を含む、請求項１に記載
    の方法。
  7. 【請求項７】 ウェットエッチングの工程が、バッチ法で、第二の充填材料
    をウェットエッチングする工程を含む、請求項１に記載の方法。
  8. 【請求項８】 第二の充填材料が、ポリシリコンを含有する、請求項１に記
    載の方法。
  9. 【請求項９】 ライナーが窒化物を含有する、請求項１に記載の方法。
  10. 【請求項１０】 窒化物が、約０．８ｎｍの厚さである、請求項９に記載の
    方法。
  11. 【請求項１１】 ウェットエッチングの工程が、少なくとも４０から１の選
    択性を有する基板に対して選択的に、第二の充填材料をウェットエッチングする
    工程を含む、請求項１に記載の方法。
  12. 【請求項１２】 結晶性シリコン基板を準備し、その際、該基板中にトレン
    チを形成させ； 該トレンチの上方部分に酸化物カラーを形成させ； 該トレンチ中にポリシリコン材料を析出させ、該酸化物カラーの最上部の下の予
    め定めた深さまで該ポリシリコンを溝切りし； 該酸化物カラーを溝切りして、各トレンチ中にディボットを形成させ； 該トレンチ、ディボット中及びポリシリコン材料上で基板の露出した表面に沿っ
    てライナーを析出させ； 充填材料を析出させて、トレンチ及びディボットを充填させ； 末端水素を有するシリコン表面を得るために、ウェットエッチング剤を用いて表
    面をエッチングすることによって充填材料を表面処理し； 基板及びライナーに対して選択的に充填材料をエッチバックするために、塩基
    化学を採用することによって充填材料をウェットエッチングする 工程を含む、半導体製造のための結晶性シリコンに対して選択的にポリシリコン
    をエッチバックする方法。
  13. 【請求項１３】 表面処理する工程が、フッ化水素を用いて表面をウェット
    エッチングすることによって表面処理する工程を含む、請求項１２に記載の方法
    。
  14. 【請求項１４】 表面処理する工程が、約２５℃の温度で表面をウェットエ
    ッチングすることによって表面処理する工程を含む、請求項１３に記載の方法。
  15. 【請求項１５】 ウェットエッチングの工程が、約４０秒から約１４０秒の
    間、水酸化アンモニウムを使用することによって充填材料をウェットエッチング
    する工程を含む、請求項１２に記載の方法。
  16. 【請求項１６】 ウェットエッチングの工程が、約２５℃から約８５℃の間
    の温度で充填材料をウェットエッチングする工程を含む、請求項１２に記載の方
    法。
  17. 【請求項１７】 ウェットエッチングの工程が、バッチ法で充填材料をウェ
    ットエッチングする工程を含む、請求項１２に記載の方法。
  18. 【請求項１８】 充填材料が、ポリシリコンを含む、請求項１２に記載の方
    法。
  19. 【請求項１９】 ライナーが窒化物を含有する、請求項１２に記載の方法。
  20. 【請求項２０】 窒化物が、約０．８ｎｍの厚さである、請求項１９に記載
    の方法。
  21. 【請求項２１】 ウェットエッチングの工程が、少なくとも４０から１の選
    択性を有する基板に対して選択的に充填材料をウェットエッチングする工程を含
    む請求項１２に記載の方法。
  22. 【請求項２２】 結晶性シリコン基板を準備し、その際、トレンチを該基板
    中に形成させ； 該トレンチの上方部分に酸化物カラーを形成させ； 該トレンチ中にポリシリコン材料を析出させ、該酸化物カラーの最上部の下の予
    め定めた深さまで該ポリシリコン材料を溝切りし； 該酸化物カラーを溝切りして、各トレンチ中にディボットを形成させ； 該トレンチ、ディボット中及びポリシリコン材料上の基板の露出した表面に沿っ
    て窒化物ライナーを析出させ； 第二のポリシリコン材料を析出させて、トレンチ及びディボットを充填させ； 末端数イソを有するシリコン表面を得るために、約２５℃の温度でフッ化水素を
    用いて表面をエッチングすることによって第二のポリシリコン材料を表面処理し
    ； バッチ法で基板及び窒化物ライナーに対して選択的に第二のポリシリコン材料を
    エッチバックするために約２５℃から約８５℃の温度で水酸化アンモニウム及び
    水酸化カリウムのうちの１つを使用することによって各トレンチ中に埋込ストラ
    ップを形成させるために第二のポリシリコン材料をウェットエッチングする 工程を含む、ディープ・トレンチ・キャパシタのための埋込ストラップを形成さ
    せるための結晶性シリコンに対して選択的にポリシリコンをエッチバックするた
    めの方法。
  23. 【請求項２３】 ウェットエッチングの工程が、約４０秒から約８００秒の
    間、水酸化アンモニウムを使用することによって充填材料をウェットエッチング
    する工程工程を含む、請求項２２に記載の方法。
  24. 【請求項２４】 窒化物が、約０．８ｎｍの厚さである、請求項２２に記載
    の方法。
  25. 【請求項２５】 ウェットエッチングの工程が、少なくとも４０から１の選
    択性を有する基板に対して選択的に第二のポリシリコン材料をウェットエッチン
    グする工程を含む、請求項２２に記載の方法。
JP2001512632A 1999-07-26 2000-07-07 改善した埋込ストラップポリエッチバック法 Withdrawn JP2003505884A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/361,055 1999-07-26
US09/361,055 US6066527A (en) 1999-07-26 1999-07-26 Buried strap poly etch back (BSPE) process
PCT/US2000/018639 WO2001008216A1 (en) 1999-07-26 2000-07-07 Method of making a buried strap for a trench capacitor

Publications (1)

Publication Number Publication Date
JP2003505884A true JP2003505884A (ja) 2003-02-12

Family

ID=23420474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001512632A Withdrawn JP2003505884A (ja) 1999-07-26 2000-07-07 改善した埋込ストラップポリエッチバック法

Country Status (8)

Country Link
US (1) US6066527A (ja)
EP (1) EP1198832B1 (ja)
JP (1) JP2003505884A (ja)
KR (1) KR100787685B1 (ja)
CN (1) CN1364312A (ja)
DE (1) DE60036869T2 (ja)
TW (1) TW492159B (ja)
WO (1) WO2001008216A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153074A (ja) * 2012-01-25 2013-08-08 Fujifilm Corp キャパシタ形成方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
TW483152B (en) * 1999-07-01 2002-04-11 Ibm Improved methods of forming the buried strap and its quantum barrier in deep trench cell capacitors
TW426931B (en) * 1999-07-29 2001-03-21 Mosel Vitelic Inc Manufacturing method and structure of trench type capacitor having a cylindrical conductive plate
US6376286B1 (en) * 1999-10-20 2002-04-23 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
US6245636B1 (en) 1999-10-20 2001-06-12 Advanced Micro Devices, Inc. Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
US6229187B1 (en) 1999-10-20 2001-05-08 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
US6465852B1 (en) 1999-10-20 2002-10-15 Advanced Micro Devices, Inc. Silicon wafer including both bulk and SOI regions and method for forming same on a bulk silicon wafer
DE10019090A1 (de) * 2000-04-12 2001-10-25 Infineon Technologies Ag Grabenkondensator sowie dazugehöriges Herstellungsverfahren
US6417063B1 (en) * 2000-06-22 2002-07-09 Infineon Technologies Richmond, Lp Folded deep trench capacitor and method
US6573137B1 (en) * 2000-06-23 2003-06-03 International Business Machines Corporation Single sided buried strap
US6498061B2 (en) 2000-12-06 2002-12-24 International Business Machines Corporation Negative ion implant mask formation for self-aligned, sublithographic resolution patterning for single-sided vertical device formation
DE10113187C1 (de) 2001-03-19 2002-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Grabenkondensators einer Speicherzelle eines Halbleiterspeichers
US6809368B2 (en) * 2001-04-11 2004-10-26 International Business Machines Corporation TTO nitride liner for improved collar protection and TTO reliability
DE10131710B4 (de) * 2001-06-29 2006-05-18 Infineon Technologies Ag Verfahren zur gezielten Einstellung der Stufenhöhe bei der STI-Technik zur Herstellung von integrierten Schaltungen
DE10152549A1 (de) * 2001-10-24 2003-05-15 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Kontaktierungsbereichs in einer mikroelektronischen Halbleiterstruktur
DE10156490A1 (de) * 2001-11-16 2003-05-28 Promos Technologies Inc Neues Herstellungsverfahren für einen vergrabenen Verbindungsstreifen für BEST-Sub-150-NM-DRAM-Elemente
US20030107111A1 (en) * 2001-12-10 2003-06-12 International Business Machines Corporation A 3-d microelectronic structure including a vertical thermal nitride mask
DE10161298B4 (de) * 2001-12-13 2006-11-23 Promos Technologies, Inc. Verfahren zur Herstellung einer Flachgrabenisolation bei der Herstellung eines integrierten Tiefgraben-DRAM-Schaltungselements
US6881622B2 (en) * 2002-05-30 2005-04-19 Taiwan Semiconductor Manufacturing Co., Ltd Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure
US20030224511A1 (en) * 2002-05-31 2003-12-04 Isis Pharmaceuticals Inc. Antisense modulation of cathepsin Z expression
US6635525B1 (en) 2002-06-03 2003-10-21 International Business Machines Corporation Method of making backside buried strap for SOI DRAM trench capacitor
US6605504B1 (en) 2002-06-28 2003-08-12 Infineon Technologies Ag Method of manufacturing circuit with buried strap including a liner
JP4483179B2 (ja) * 2003-03-03 2010-06-16 株式会社デンソー 半導体装置の製造方法
US6987042B2 (en) * 2003-05-30 2006-01-17 International Business Machines Corporation Method of forming a collar using selective SiGe/Amorphous Si Etch
TWI225689B (en) * 2003-12-05 2004-12-21 Nanya Technology Corp Method for forming a self-aligned buried strap in a vertical memory cell
TWI227933B (en) * 2003-12-05 2005-02-11 Nanya Technology Corp Method for forming a self-aligned buried strap of a vertical memory cell
TWI229940B (en) * 2004-01-30 2005-03-21 Nanya Technology Corp Memory cell with a vertical transistor and fabrication method thereof
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
KR101199004B1 (ko) * 2011-01-06 2012-11-07 성균관대학교산학협력단 슈퍼커패시터용 나노다공성 전극 및 이의 제조방법
CN107403726B (zh) * 2016-05-20 2019-12-27 中芯国际集成电路制造（天津）有限公司 半导体器件的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441219A (en) * 1987-08-07 1989-02-13 Nec Corp Manufacture of semiconductor device
JPH03227566A (ja) * 1990-02-01 1991-10-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07122532A (ja) * 1993-10-26 1995-05-12 Mitsubishi Materials Corp 再生ウェーハの製造方法
JPH1050963A (ja) * 1996-05-16 1998-02-20 Siemens Ag トレンチ構造の均一に切除されたフィルを形成する方法
JPH10242279A (ja) * 1996-12-24 1998-09-11 Toshiba Corp 半導体装置およびその製造方法
JPH11330402A (ja) * 1998-03-31 1999-11-30 Siemens Ag トレンチコンデンサの埋め込まれたストラップにおける分散を制御する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225697A (en) * 1984-09-27 1993-07-06 Texas Instruments, Incorporated dRAM cell and method
US4916524A (en) * 1987-03-16 1990-04-10 Texas Instruments Incorporated Dram cell and method
EP0735581A1 (en) * 1995-03-30 1996-10-02 Siemens Aktiengesellschaft DRAM trench capacitor with insulating collar
US5770484A (en) * 1996-12-13 1998-06-23 International Business Machines Corporation Method of making silicon on insulator buried plate trench capacitor
US5981332A (en) * 1997-09-30 1999-11-09 Siemens Aktiengesellschaft Reduced parasitic leakage in semiconductor devices
DE19752968C1 (de) * 1997-11-28 1999-06-24 Siemens Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
JP4916524B2 (ja) * 1997-12-29 2012-04-11 イビデン株式会社 多層プリント配線板の製造方法
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441219A (en) * 1987-08-07 1989-02-13 Nec Corp Manufacture of semiconductor device
JPH03227566A (ja) * 1990-02-01 1991-10-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07122532A (ja) * 1993-10-26 1995-05-12 Mitsubishi Materials Corp 再生ウェーハの製造方法
JPH1050963A (ja) * 1996-05-16 1998-02-20 Siemens Ag トレンチ構造の均一に切除されたフィルを形成する方法
JPH10242279A (ja) * 1996-12-24 1998-09-11 Toshiba Corp 半導体装置およびその製造方法
JPH11330402A (ja) * 1998-03-31 1999-11-30 Siemens Ag トレンチコンデンサの埋め込まれたストラップにおける分散を制御する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153074A (ja) * 2012-01-25 2013-08-08 Fujifilm Corp キャパシタ形成方法

Also Published As

Publication number Publication date
US6066527A (en) 2000-05-23
DE60036869T2 (de) 2008-07-31
KR100787685B1 (ko) 2007-12-21
WO2001008216A1 (en) 2001-02-01
CN1364312A (zh) 2002-08-14
TW492159B (en) 2002-06-21
KR20020008213A (ko) 2002-01-29
EP1198832B1 (en) 2007-10-24
EP1198832A1 (en) 2002-04-24
DE60036869D1 (de) 2007-12-06

Similar Documents

Publication Publication Date Title
JP2003505884A (ja) 改善した埋込ストラップポリエッチバック法
US6426254B2 (en) Method for expanding trenches by an anisotropic wet etch
US7081384B2 (en) Method of forming a silicon dioxide layer
US6495411B1 (en) Technique to improve deep trench capacitance by increasing surface thereof
US20050026382A1 (en) Method and structure for improved trench processing
US6528384B2 (en) Method for manufacturing a trench capacitor
JP4091929B2 (ja) トレンチ・キャパシタの埋込プレートを形成する方法
US6534376B2 (en) Process flow for sacrificial collar scheme with vertical nitride mask
US6406970B1 (en) Buried strap formation without TTO deposition
US6458647B1 (en) Process flow for sacrificial collar with poly mask
US6500707B2 (en) Method for manufacturing a trench capacitor of a memory cell of a semiconductor memory
US6939805B2 (en) Method of etching a layer in a trench and method of fabricating a trench capacitor
EP1265278A1 (en) Method for manufacturing a trench capacitor with an isolation trench
US6916704B2 (en) Multiple deposition of metal layers for the fabrication of an upper capacitor electrode of a trench capacitor
EP1186010A1 (en) Nitrided re-oxidised polysilicon gate to improve hot carrier performance
US7268037B2 (en) Method for fabricating microchips using metal oxide masks
US20030077872A1 (en) Process flow for sacrificial collar with polysilicon void
US6225160B1 (en) Method of manufacturing bottom electrode of capacitor
JPH11330402A (ja) トレンチコンデンサの埋め込まれたストラップにおける分散を制御する方法
US6329293B1 (en) Method for cleaning a polymer
JP2000012801A (ja) 深いトレンチ・ベ―スのｄｒａｍ構造及びその製造方法
JP3662767B2 (ja) コンデンサーの下部電極の製造方法
JPH10223859A (ja) 半導体装置の製造方法
KR100474593B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20040057635A (ko) 캐패시터의 스토리지노드 전극 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110107

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110404