JP3662767B2 - コンデンサーの下部電極の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、集積回路の製造方法、特にＤＲＡＭのコンデンサーの下部電極を製造する方法に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
近年、集積回路(ＩＣ)の小型化の要請に対処するために一定の表面積を有する基板上においてコンデンサーの表面積を増加させる方法が開発されている。その方法として、コンデンサーの表面積を増やすために基板表面上に半球状粒子構造(ＨＳＧ)構造を形成するものがある。ＤＲＡＭを例にとると、データが増幅器により読み出される時、ＤＲＡＭのコンデンサー内の電荷が多いほどノイズに起因する干渉が小さくなる。また、蓄積電荷をリフレッシュする頻度も顕著に少なくなる。通常、ＩＣ製造プロセスにおける半球状粒子の製造方法は、ウエハのアモルファスシリコン表面上に選択的にＨＳＧ層を形成するステップを含む。半球状粒子は選択的に形成されるので、それは選択性半球状粒子とも呼ばれる。
【０００３】
図１は、ＨＳＧ層を有するコンデンサーの従来の下部電極の断面図である。この図に示すように、酸化物層１１０が化学気相成長法(ＣＶＤ)によって予め形成された電界効果型トランジスタ１０４を備えた基板１００上に形成される。ノードコンタクトホール１１２は、酸化物層１１０を貫通するように形成され、それにより電界効果型トランジスタ１０４のソース／ドレイン領域１０８の一部が露出される。ドーピングされたアモルファスシリコン層(図示せず)がノードコンタクトホール１１２を満たすように基板１００上に形成される。ドーピングされたアモルファスシリコン層をパターンニングすることによりコンデンサーの下部電極としてのドーピングされたアモルファスシリコン層１１４が得られる。下部電極の表面積を増やすために選択性ＨＳＧ層１１６がこのドーピングされたアモルファスシリコン層１１４上に形成される。
【０００４】
酸化物層１１０がＣＶＤにより形成される場合、酸化物層１１０は多くの不純物、例えば炭化水素結合を含有する不純物を含んでいる。これらの不純物はその後の高温での製造ステップ中に揮発しやすい。不純物が酸化物層１１０の内部から揮発すると脱ガスが発生する。
【０００５】
一般に、ＨＳＧ層１１６の形成工程においては高真空を維持する必要がある。ＨＳＧ層の形成工程において脱ガスが発生すると、炉内あるいは反応室内の真空度が低下する。したがって、半球状粒子を形成するための核生成を実施することが困難になり、またドーピングされたアモルファスシリコン層１１４のシリコン原子の移動が起こりにくくなる。その結果、半球状粒子の数は減少し、その寸法も小さくなり、下部電極の表面積増加という目的が十分に達成できなくなる。
【０００６】
さらに、ＨＳＧ層１１６が形成された後、ＨＳＧ層１１６及びアモルファスシリコン層１１４上に不可避的に生じる酸化物層(図示せず)がフッ化水素酸により除去される。その後、誘電体層(図示せず)を形成し、上部電極を形成する工程が行われる。この不可避的に生じる酸化物層を完全に除去するために、過度エッチング工程(オーバーエッチングプロセス)が実施される。しかしながら、フッ化水素酸は酸化物層１１０をもエッチングするのでそのオーバーエッチングプロセスにおいて酸化物層１１０に凹み１１８が発生しやすい。その結果、デバイスの信頼性が低下する。さらに、酸化物層１１０に沿った電荷移動を防ぐための抑制層が酸化物層１１０上にないので、ゲート酸化物層(図示せず)は電荷を捕獲しやすくなり、その結果ゲート酸化物層は減衰する。
【０００７】
【課題を解決するための手段】
したがって、本発明の目的は脱ガスを避けるとともに下部電極上に形成される半球状粒子の品質を改善することが可能なコンデンサーの下部電極の製造方法を提供することである。また、本発明によってオーバーエッチングプロセスに起因する誘電体層の凹みの発生を避けることができる。さらに、ゲート電極を減衰から保護できる。
【０００８】
本発明の目的に基づいて上記およびその他の効果を達成するためにここに具体的かつ包括的に述べるように、本発明はコンデンサーの下部電極の製造方法を提供するものである。すなわち、基板上に第１誘電体層を形成し、第１誘電体層上にキャップ層を形成し、キャップ層上に第２誘電体層を形成する。第２誘電体層、キャップ層および第１誘電体層を貫通するノードコンタクトホールを形成し、前記基板上にコンフォーマル層を形成し、前記コンフォーマル層の一部を除去して前記ノードコンタクトホールの側壁上にライナー層を形成するとともに、前記コンフォーマル層の一部を除去するためのエッチングガスを第２誘電体層の表面と反応させて抑制層を形成する。抑制層の一部の上にパターン形成された導体層を形成してノードコンタクトホールを埋める。パターン形成された導体層上に選択性半球状粒子層を形成する。キャップ層が第１誘電体層上に形成されるので、オーバーエッチングに起因する第１誘電体層の凹みは発生しない。さらに、キャップ層は第１誘電体層に沿った電荷移動および電荷貫通を抑制することができ、その結果デバイスのゲート電極の減衰を防ぐことができる。さらに、キャップ層、ライナー層、抑制層の材料は、パターン形成された導体層および選択性半球状粒子層が形成される際に第１誘電体層及び第２誘電体層で発生する脱ガスを抑制できるので、選択性半球状粒子の品質が良好である。
【０００９】
本発明に関する上記の記載内容および以下に記載される本発明の詳細な説明はともに例示的なものであり、本発明はこれらに限定されるものではなく、請求項に基づいて解釈されるべきである。
【００１０】
【実施例】
添付の図面を使用して本発明の実施例を以下に詳細に説明する。尚、図面およびその説明においては同等あるいは類似の部材に対して可能な限り同じ参照番号を使用する。
【００１１】
図２(ａ)〜２(ｅ)は、本発明の実施例におけるコンデンサーの下部電極の製造方法を示す断面図である。
【００１２】
図２(ａ)に示すように、分離領域２０２を基板２００上に形成して基板２００内にデバイスの活性領域を規定する。電界効果型トランジスタ２０４を活性領域に形成する。電界効果型トランジスタ２０４の各々はゲート電極２０６およびソース／ドレイン領域２０８を有する。次に、誘電体層２１０を基板２００上に形成する。誘電体層２１０は、例えば気相化学成長法(ＣＶＤ)によりシリコン酸化物あるいはホウ酸添加燐酸珪酸ガラス(ＢＰＳＧ)から形成できる。誘電体層２０１の形成後、誘電体層２１０を平面化するための化学的機械的研磨(ＣＭＰ)のような平面化処理を実施することが好ましい。
【００１３】
図２(ｂ)に示すように、キャップ層２１２を誘電体層２１０上に形成する。次に、誘電体層２１４をキャップ層２１２上に形成する。キャップ層２１２の材料は、その後のプロセスにおいて生じる脱ガスに耐えることができる。さらに、キャップ層２１２の誘電体層２１０に対するエッチング選択性比およびキャップ層２１２の誘電体層２１４に対するエッチング選択性比は比較的良好である。キャップ層２１２は、化学気相成長法(ＣＶＤ)によりシリコン窒化物あるいはシリコン酸窒化物から形成することが好ましい。キャップ層２１２の厚さは、およそ５０Å〜２００Åであることが好ましい。また、誘電体層２１４は化学気相成長法(ＣＶＤ)によりシリコン酸化物あるいはホウ酸添加燐酸珪酸ガラス(ＢＰＳＧ)から形成することが好ましい。
【００１４】
図２(ｃ)に示すように、誘電体層２１４、キャップ層２１２および誘電体層２１０をパターンニングしてノードコンタクトホール２１６を形成する。ノードコンタクトホール２１６は、誘電体層２１４、キャップ層２１２および誘電体層２１０を貫通し、ソース／ドレイン領域２０８の一部を露出させる。コンフォーマル層２１８を誘電体層２１４上、ノードコンタクトホール２１６の側壁上およびノードコンタクトホール２１６内のソース／ドレイン領域２０８の露出領域上に形成する。
【００１５】
図２(ｄ)に示すように、コンフォーマル層２１８の一部を除去して誘電体層２１４の表面およびノードコンタクトホール２１６内のソース／ドレイン領域２０８の領域を露出させる。ノードコンタクトホール２１６内の側壁上に残されたコンフォーマル層２１８はライナー層２２０を意味する。コンフォーマル層２１８、すなわちライナー層２２０の材料は、その後のプロセスで生じる脱ガスを防ぐことができる。コンフォーマル層２１８は、化学気相成長法(ＣＶＤ)によりシリコン窒化物あるいはシリコン酸窒化物から形成することが好ましい。コンフォーマル層２１８の形成温度はおよそ６００〜８００℃であることが好ましく、コンフォーマル層２１８の厚さはおよそ３０Å〜２００Åとすることが好ましい。コンフォーマル層２１８の一部を除去する方法は、ＣＨＦ₃あるいはＮＦ₃のようなエッチングガスを使用したドライエッチングを含む。
【００１６】
コンフォーマル層２１８が高温で形成される際に誘電体層２１４の表面が緻密化されるので、誘電体層２１４の表面の純度を改善できる。さらに、コンフォーマル層２１８の一部が除去される際にエッチングガスが誘電体層２１４の表面と反応し誘電体層２１４上に抑制層２２２を形成する。抑制層２２２は誘電体層２１４からの脱ガスを抑制する。急速サーマルプロセス(ＲＴＰ)をアンモニアで満たされた雰囲気で実施して抑制層２２２の質を強固にする。急速サーマルプロセスは８００〜９００℃の温度で３０〜１２０秒間実施することが好ましい。
【００１７】
図２(ｅ)に示すように、パターン形成された導体層２２４を抑制層２２２上にノードコンタクトホール２１６を埋めるように形成する。パターン形成された導体層２２４はコンデンサー(図示せず)の下部電極として使用される。パターン形成された導体層２２４の材料は、アモルファスシリコンあるいはドーピングされたアモルファスシリコンとすることが好ましい。ドーピングされたアモルファスシリコン中のドーパントとして砒素イオンを使用できる。本実施例では、パターン形成された導体層２２４の形成方法は、アモルファスシリコン層がノードコンタクトホール２１６を埋めるようにＣＶＤにより抑制層２２２上にアモルファスシリコン層(図示せず)を蒸着する工程を含む。アモルファスシリコン層をパターンニングすることによりパターン形成された導体層２２４が得られるとともに抑制層２２２の一部が露出される。その後、選択性ＨＳＧ層２２６を下部電極の表面積を増やすために形成する。選択性ＨＳＧ層２２６を形成する方法は、パターン形成された導体層２２４の表面上に核生成サイトを形成する工程を含むことが好ましい。この工程においては、ソースガスとしてシランが炉内あるいは反応室内に供給され、パターン形成された導体層２２４およびシラン中のシリコンが核生成サイトとして使用される。核の密度が所定レベルに達した後、炉内あるいは反応室内へのソースガスの供給を停止してアニール処理を実施する。アニール処理を実施することでパターン形成された導体層２２４のシリコンは移動可能となり選択性ＨＳＧ層２２６が形成される。核生成サイトを形成する工程およびアニール処理は、炉内あるいは反応室内において５５０℃〜５７０℃の温度で実施されることが好ましい。
【００１８】
次に、選択性ＨＳＧ層２２６上あるいはパターン形成された導体層２２４上に不可避的に生成された酸化物層(図示せず)をフッ化水素酸により除去する。誘電体層(図示せず)および導体層(図示せず)を基板２００上に形成してコンデンサの製造プロセスを終了する。
本発明においては、キャップ層２１２が誘電体層２１０及び２１４の間に形成される。キャップ層のエッチング速度は誘電体層２１０及び２１４のそれとは異なるので、選択性ＨＳＧ層２１６及びパターン形成された導体層２２４上に不可避的に生成された酸化物層がエッチングプロセスにより除去される際にキャップ層２１２はフッ化水素酸によるエッチングから誘電体層２１０を保護する。これにより、オーバーエッチングによる誘電体層２１０の凹みは発生しない。さらに、キャップ層２１２は誘電体層２１０に沿った電荷移動及び電荷貫通を抑制することができ、その結果ゲート電極２０６のゲート酸化物層は電荷を捕獲しない、したがって、ゲート電極２０６の減衰を防ぐことができる。
【００１９】
さらに、キャップ層２１２、ライナー層２２０および抑制層２２２が誘電体層２１０及び２１４の表面を覆うように形成される。キャップ層２１２、ライナー層２２０および抑制層２２２の材料は、パターン形成された導体層２２４及び選択性ＨＳＧ層が形成される際に誘電体層２１０及び２１４からの脱ガスを抑制することができるので、炉内あるいば反応室内の真空度が損なわれることはない。結果的に、ＨＳＧ層２２４の半球状粒子は小さく、互いから実質的に分離して緻密に分布する。以上のように、本発明を実施することによりコンデンサーの下部電極の静電容量は倍増する。
【００２０】
要約すると、本発明には以下の利点がある。
１.本発明は誘電体層からの脱ガスを防ぐことができる。
２.本発明を採用することにより、ＨＳＧ層の半球状粒子は小さく、互いから実質的に分離して緻密に分布する。
３.コンデンサーの下部電極の静電容量は、本発明の実施により倍増される。
４.本発明は、不可避的に生成された酸化物層のオーバーエッチングによる誘電体層の凹みの発生を防ぐことができる。
５.本発明においては、キャップ層は電荷貫通および誘電体層に沿った電荷移動を抑制することができ、その結果ゲート電極のゲート酸化物層は電荷を捕獲しない。したがって、ゲート電極の減衰を防ぐことができる。
６.本発明は、高集積化ＤＲＡＭの実現のために利用可能である。
７.本発明は、従来の製造技術との互換性に優れ、現在の利用されている製造プロセスにおける使用にも最適である。
【００２１】
本発明を実施例に基づいて説明したが、本発明はこれらの実施例によって限定されない。むしろ、本発明の技術思想から逸脱しないかぎりにおいて種々の変更および改良を加えることが可能であるだろう。したがって、本発明の請求項はそのような変更および改良等を含むように広く解釈されるべきである。
【図面の簡単な説明】
【図１】ＨＳＧ層を有するコンデンサーの従来の下部電極の概略断面図である。
【図２】 (ａ)〜(ｅ)は、本発明の実施例に基づくコンデンサーの下部電極の製造方法を示す概略断面図である。
【符号の説明】
２００ 基板
２０２ 分離領域
２０４ 電界効果型トランジスタ
２０６ ゲート電極
２０８ ソース／ドレイン領域
２１０ 誘電体層
２１２ キャップ層
２１４ 誘電体層
２１６ ノードコンタクトホール
２１８ コンフォーマル層
２２０ ライナー層
２２２ 抑制層
２２４ パターン形成された導体層
２２６ 選択性ＨＳＧ層

Claims (21)

1. 以下のステップに特徴があるコンデンサーの下部電極の製造方法：
   基板上に第１誘電体層を形成し、
   前記第１誘電体層上にキャップ層を形成し、
   前記キャップ層上に第２誘電体層を形成し、
   前記第２誘電体層、キャップ層および第１誘電体層を貫通するノードコンタクトホールを形成し、
   化学気相成長法により前記基板上にコンフォーマル層を形成し、
   前記コンフォーマル層の一部を除去して前記ノードコンタクトホールの側壁上にライナー層を形成するとともに、前記コンフォーマル層の一部を除去するためのエッチングガスを第２誘電体層の表面と反応させて抑制層を形成し、
   前記抑制層の一部の上にパターン形成された導体層を形成して前記ノードコンタクトホールを満たし、
   前記パターン形成された導体層上に選択性半球状粒子層を形成する。
2. 前記キャップ層は化学気相成長法によりシリコン窒化物から形成されることを特徴とする請求項１の製造方法。
3. 前記キャップ層は化学気相成長法によりシリコン酸窒化物から形成されることを特徴とする請求項１の製造方法。
4. 前記パターン形成された導体層の材料は、アモルファスシリコンを含むことを特徴とする請求項１の製造方法。
5. 前記コンフォーマル層の材料はシリコン窒化物およびシリコン酸窒化物から選択されることを特徴とする請求項１の製造方法。
6. 以下のステップに特徴があるコンデンサーの下部電極の製造方法：
   基板上に第１誘電体層を形成し、
   前記第１誘電体層上にキャップ層を形成し、
   前記キャップ層上に第２誘電体層を形成し、
   前記第２誘電体層、キャップ層および第１誘電体層を貫通するノードコンタクトホールを形成し、
   化学気相成長法により基板上にコンフォーマル層を形成し、
   前記コンフォーマル層の一部を除去して前記ノードコンタクトホールの側壁上にライナー層を形成するとともに、前記コンフォーマル層の一部を除去するためのエッチングガスを第２誘電体層の表面と反応させて抑制層を形成し、
   アンモニアで満たされた雰囲気下で急速サーマルプロセスを実施して前記抑制層の質を強固にし、
   前記抑制層の一部の上にパターン形成された導体層を形成して前記ノードコンタクトホールを満たし、
   前記パターン形成された導体層上に選択性半球状粒子層を形成する。
7. 前記コンフォーマル層の材料はシリコン窒化物およびシリコン酸窒化物から選択されることを特徴とする請求項６の製造方法。
8. 前記急速サーマルプロセスを８００〜９００℃の温度で実施することを特徴とする請求項６の製造方法。
9. 前記パターン形成された導体層の材料はアモルファスシリコンを含むことを特徴とする請求項６の製造方法。
10. 以下のステップに特徴があるコンデンサーの下部電極の製造方法：
    基板上に第１誘電体層を形成し、
    前記第１誘電体層上にキャップ層を形成し、
    前記キャップ層上に第２誘電体層を形成し、
    前記第２誘電体層、キャップ層および第１誘電体層を貫通するノードコンタクトホールを形成し、
    前記基板上にコンフォーマル層を形成し、
    前記コンフォーマル層の一部を除去して前記ノードコンタクトホールの側壁上にライナー層を形成するとともに、前記コンフォーマル層の一部を除去するためのエッチングガスを第２誘電体層の表面と反応させて抑制層を形成し、
    前記抑制層の一部の上にパターン形成された導体層を形成して前記ノードコンタクトホールを満たし、
    前記パターン形成された導体層上に選択性半球状粒子層を形成する。
11. 前記キャップ層は化学気相成長法によりシリコン窒化物から形成されることを特徴とする請求項１０の製造方法。
12. 前記キャップ層は化学気相成長法によりシリコン酸窒化物から形成されることを特徴とする請求項１０の製造方法。
13. 前記コンフォーマル層の材料はシリコン窒化物およびシリコン酸窒化物から選択されることを特徴とする請求項１０の製造方法。
14. 前記パターン形成された導体層の材料はアモルファスシリコンを含むことを特徴とする請求項１０の製造方法。
15. 以下のステップに特徴があるコンデンサーの下部電極の製造方法：
    基板上に第１誘電体層を形成し、
    前記第１誘電体層上にキャップ層を形成し、
    前記キャップ層上に第２誘電体層を形成し、
    前記第２誘電体層、キャップ層および第１誘電体層を貫通するノードコンタクトホールを形成し、
    前記基板上にコンフォーマル層を形成し、
    前記コンフォーマル層の一部を除去して前記ノードコンタクトホールの側壁上にライナー層を形成するとともに、前記コンフォーマル層の一部を除去するためのエッチングガスを第２誘電体層の表面と反応させて抑制層を形成し、
    アンモニアで満たされた雰囲気下で急速サーマルプロセスを実施して前記抑制層の質を強固にし、
    前記抑制層の一部の上にパターン形成された導体層を形成して前記ノードコンタクトホールを満たし、
    前記パターン形成された導体層上に選択性半球状粒子層を形成する。
16. 前記キャップ層は化学気相成長法によりシリコン窒化物から形成されることを特徴とする請求項１５の製造方法。
17. 前記キャップ層は化学気相成長法によりシリコン酸窒化物から形成されることを特徴とする請求項１５の製造方法。
18. 前記コンフォーマル層の材料はシリコン窒化物およびシリコン酸窒化物から選択されることを特徴とする請求項１５の製造方法。
19. 前記急速サーマルプロセスを８００〜９００℃の温度で実施することを特徴とする請求項１５の製造方法。
20. 前記パターン形成された導体層の材料はアモルファスシリコンを含むことを特徴とする請求項１５の製造方法。
21. 以下のステップに特徴があるコンデンサーの下部電極の製造方法：
    基板上に第１誘電体層を形成し、
    前記第１誘電体層上に化学気相成長法によりシリコン窒化物およびシリコン酸窒化物から選択されるキャップ層を形成し、
    前記キャップ層上に第２誘電体層を形成し、
    前記第２誘電体層、キャップ層および第１誘電体層を貫通するノードコンタクトホールを形成し、
    前記基板上にシリコン窒化物およびシリコン酸窒化物から選択されるコンフォーマル層を形成し、
    前記コンフォーマル層の一部を除去して前記ノードコンタクトホールの側壁上にライナー層を形成するとともに、前記コンフォーマル層の一部を除去するためのエッチングガスを第２誘電体層の表面と反応させて抑制層を形成し、
    前記抑制層の一部の上にパターン形成された導体層を形成して前記ノードコンタクトホールを満たし、
    前記パターン形成された導体層上に選択性半球状粒子層を形成する。

Images