JPH10223859A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10223859A
JPH10223859A JP9027059A JP2705997A JPH10223859A JP H10223859 A JPH10223859 A JP H10223859A JP 9027059 A JP9027059 A JP 9027059A JP 2705997 A JP2705997 A JP 2705997A JP H10223859 A JPH10223859 A JP H10223859A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
contact hole
insulating film
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9027059A
Other languages
English (en)
Inventor
Kazuhiro Tajima
和浩 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9027059A priority Critical patent/JPH10223859A/ja
Publication of JPH10223859A publication Critical patent/JPH10223859A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 256メガビットを越えるような大容量のD
RAMを製造することが可能な半導体装置の製造方法を
提供する。 【解決手段】 ゲート電極7上に形成される層間絶縁膜
として、埋め込み特性に優れたNSG膜10と、リフロ
ーが可能なBPSG膜11とを形成する。次に、BPS
G膜11を、O2及びH2を含む雰囲気中でリフローす
る。その後、層間絶縁膜にコンタクトホールを形成し、
当該コンタクトホールにプラグ17を埋め込む。その
後、コンタクトホールに埋め込まれたプラグ17と共に
層間絶縁膜を研磨して表面を平坦化した上で、ビット線
形成等を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリンダー型やフ
ィン型等のような複雑なスタック構造を有する半導体装
置を製造する際に好適な半導体装置の製造方法に関す
る。
【0002】
【従来の技術】近年、DRAM(Dynamic Random Acces
s Memory)とロジックLSI(LargeScale Integrated
Circuit)を1チップ化したDRAM搭載ロジックLS
Iの開発が進められている。DRAM搭載ロジックLS
Iは、DRAMとロジックのハンド幅を増やすことがで
き、また、デザイン・ルールが0.35μm以降の微細
化技術を用いることによりチップサイズを10mm2
下にすることができる。このように、DRAM搭載ロジ
ックLSIは、性能及びコスト等の点で、DRAMをロ
ジックLSIに対して外付けとした2チップのものには
ないメリットがある。このようなDRAM搭載ロジック
LSIにおいて、通常、搭載されるDRAMには、今ま
での技術の蓄積から、汎用タイプのDRAMが用いられ
る。
【0003】汎用タイプのDRAMは、ビット線を形成
するとともに、キャパシターを形成することによって構
成されるが、セル面積の縮小に伴い、ノード面積が非常
に小さくなってきている。そこで、セル容量を確保する
ために、シリンダー型やフィン型等に形成された立体的
なキャパシタが用いられるようになってきている。すな
わち、汎用タイプのDRAMにおいて、一般的な誘電体
膜SiN(ONO構造)を用いる場合、従来は単純なス
タック構造であったが、256メガビット以降の世代で
は、十分なキャパシタ面積を得るために、シリンダー型
やフィン型等の複雑なスタック構造のキャパシタが用い
られるようになってきている。
【0004】このような複雑なスタック構造を有するD
RAMの製造工程の一例について、図9乃至図15を参
照して説明する。
【0005】先ず、図9に示すように、p型Si基板1
01上に形成されたn型ウェル102上に、LOCOS
(Local Oxidation of Silicon)法によりフィールド酸
化膜103を形成して素子分離を行った上で、nMOS
形成領域にイオン注入を行いp型ウェル104を形成
し、その後、パイロジェニック酸化を行い、活性領域の
表面にゲート酸化膜を形成する。次に、ポリシリコン膜
105及びWSix膜106からなるゲート電極107
を形成し、その後、イオン注入を行いLDD領域を形成
する。
【0006】次に、Si34膜108を50nm程度堆
積させ、その後、SiOx膜を150nm程度堆積させ
た上で、当該SiOx膜をエッチバックして、ゲート電
極107の側壁面にサイドウォールを形成し、その後、
BPSG(Boron-Phospho Silicate Glass)膜110を
堆積させる。
【0007】次に、図10に示すように、BPSG膜1
10をリフローさせて表面を平坦化し、その後、マスク
用のポリシリコン膜111を堆積させ、更に、ポリシリ
コン膜111の上に所定のコンタクトホール形状に対応
したフォトレジスト112を形成する。
【0008】次に、図11に示すように、フォトレジス
ト112をマスクとして、ポリシリコン膜111に開口
部を形成し、更に、開口部が形成されたポリシリコン膜
111をマスクとして、BPSG膜110に開口部を形
成する。次に、ポリシリコン膜を堆積させ、その後、当
該ポリシリコン膜をエッチバックすることにより、サイ
ドウォール113を形成する。その後、サイドウォール
113が形成された開口部をマスクとして、更にエッチ
ングする。これにより、コンタクトホール114が形成
される。
【0009】次に、図12に示すように、ポリシリコン
膜115を堆積させてプラグ埋め込みを行う。その後、
ポリシリコン膜115をエッチバックすることにより、
図13に示すように、コンタクトホール114に埋め込
まれたプラグ116が形成される。このとき、プラグ1
16の上部には、通常、150nm〜200nm程度の
プラグロスが発生する。
【0010】次に、図14に示すように、NSG膜11
7及びSi34膜118を堆積させ、Si34膜118
の上にビット線用のコンタクトホールに対応したフォト
レジスト119を形成する。
【0011】次に、図15に示すように、フォトレジス
ト119をマスクとしてエッチングして、コンタクトホ
ールを形成した上で、ポリシリコン膜120及びWSi
x膜121からなるビット線122を形成する。その
後、Si34膜123を堆積させた後、BPSG膜12
4を堆積させて十分な厚さの層間絶縁膜を形成する。
【0012】そして、BPSG膜124を堆積させるこ
とにより形成された十分な厚さを有する層間絶縁膜上
に、キャパシタやAl配線等を形成することにより、D
RAMが作製される。
【0013】
【発明が解決しようとする課題】上述のDRAMのよう
に、シリンダー型やフィン型等の複雑なスタック構造を
有する半導体装置では、立体的に電極を形成するため
に、最終的にHF処理によって、厚く形成された層間絶
縁膜を除去する必要がある。このために、耐HF膜とし
て機能するSi34膜が必要である。
【0014】しかし、Si34膜は比較的に硬い膜質を
有しているので、Si34膜の下地にリフローしやすい
膜が残っていると、当該膜がキャパシタの形成に必要な
熱処理で再リフローしたときに、クラックが発生してし
まう。このため、上述したような従来のDRAMでは、
クラックが発生しやすいという問題があった。
【0015】また、上述のDRAMのような半導体装置
では、ノード電極用のコンタクトホールは、コンタクト
径が小さくなりアスペクト比が増大する。そこで、プラ
グを埋め込んだスタック構造とすることで、アスペクト
比を緩和している。しかし、このようにすると、上述し
たように、コンタクトホールに埋め込んだポリシリコン
をエッチバックしたときにプラグロスが発生するため、
それに起因した、平坦性の悪化や、ビット線の残渣によ
るショート等が懸念される。
【0016】本発明は、以上のような従来の実情に鑑み
て提案されたものであり、クラックの発生が無く、平坦
性が維持でき、ビット線等を良好に形成することが可能
な半導体装置の製造方法を提供することを目的としてい
る。
【0017】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板上に電極を形成する工程と、
上記電極を覆うように層間絶縁膜を形成する工程と、上
記層間絶縁膜をリフローする工程と、上記リフローがな
された層間絶縁膜にコンタクトホールを形成する工程
と、上記コンタクトホールに導電体を埋め込む工程と、
上記コンタクトホールに埋め込まれた導電体と共に上記
層間絶縁膜を研磨して表面を平坦化する工程とを有する
ことを特徴とする。
【0018】この半導体装置の製造方法において、上記
層間絶縁膜を形成する工程は、埋め込み特性に優れた第
1の層間絶縁膜を形成する工程と、上記第1の層間絶縁
膜上にリフローが可能な第2の層間絶縁膜を形成する工
程とを有することが好ましい。また、上記層間絶縁膜の
リフローは、O2及びH2を含む雰囲気中で行うことが好
ましい。
【0019】を特徴とする請求項1記載の半導体装置の
製造方法。
【0020】以上のような半導体装置の製造方法では、
コンタクトホールに導電体を埋め込んだ後に、コンタク
トホールに埋め込まれた導電体と共に層間絶縁膜を研磨
するので、層間絶縁膜上にビット線等を形成する前に、
表面が十分に平坦化される。
【0021】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について詳細に説明する。なお、本実施の形
態では、シリンダー型のキャパシタを有するDRAMの
製造に本発明を適用した場合について、図1乃至図8を
参照しながら詳細に説明する。ただし、以下の説明で
は、DRAMの製造に本発明を適用した例を挙げるが、
本発明はDRAMに限らず、SRAM(Static Random
Access Memory)や、DRAM混載ASIC(Applicati
on Specific Integrated Circuit)等を製造する際にも
適用できることは言うまでもない。
【0022】本実施の形態では、図1に示すように、先
ず、p型Si基板1上に形成されたn型ウェル2上に、
LOCOS(Local Oxidation of Silicon)法によりフ
ィールド酸化膜3を形成して素子分離を行った上で、n
MOS形成領域にイオン注入を行いp型ウェル4を形成
し、その後、パイロジェニック酸化を行い、活性領域の
表面に厚さ5〜10nm程度のゲート酸化膜を形成す
る。
【0023】次に、減圧CVD(Chemical Vapor Depos
ition)により、ゲート酸化膜上にポリシリコン膜5を
堆積させ、更にポリシリコン膜5上にWSix膜6を堆
積させる。その後、フォトリソグラフィ技術及びドライ
エッチング技術を用いてゲート電極加工を行い、ポリシ
リコン膜5及びWSix膜6を所定の形状にパターニン
グして、ゲート電極7を形成する。
【0024】次に、TEOS(テトラエトキシシラン)
を原料ガスとした減圧CVDにより、NSG(Non Dope
d Silicate Glass)膜を10nm程度堆積させた上で、
フォトレジストによりnMOS形成領域をマスクして、
pMOS形成領域にイオン注入を行う。これにより、p
MOS形成領域の活性領域にp型のLDD領域が形成さ
れる。次いで、フォトレジストによりpMOS形成領域
をマスクして、nMOS形成領域にイオン注入を行う。
これにより、nMOS形成領域の活性領域にn型のLD
D領域が形成される。
【0025】次に、減圧CVDにより、Si34膜8を
50nm程度堆積させ、更にSiOx膜を150nm程
度堆積させた上で、マグネトロン又は平行平板タイプの
反応性イオンエッチング等により、異方的にエッチバッ
クを行い、所定の幅のサイドウォール9を形成する。な
お、図1は、ここまでの工程が終了した状態を示してい
る。
【0026】次に、図2に示すように、O3−TEOS
を原料ガスとした常圧CVDにより、NSG膜10を3
50〜600nm程度堆積させ、更に、O3−TEOS
を原料ガスとした常圧CVDにより、BPSG(Boron-
Phospho Silicate Glass)膜11を150〜350nm
程度堆積させる。その後、パイロ比(O2/H2)を1.
0〜1.8程度とした雰囲気中で、800〜900℃の
温度にて、5〜30分程度リフローし、局所的な段差を
低減する。
【0027】次に、図3に示すように、減圧CVDによ
り、マスク用のポリシリコン膜12を300nm程度堆
積させ、その後、ポリシリコン膜12の上に、所定のコ
ンタクトホール形状に対応したフォトレジスト13を形
成する。
【0028】次に、図4に示すように、フォトレジスト
をマスクとして、Cl2系ガスを用いたマイクロ波励起
反応性イオンエッチング装置によって、ポリシリコン膜
12に開口部を形成し、更に、開口部が形成されたポリ
シリコン膜12をマスクとして、マグネトロン型反応性
イオンエッチング装置によって、BPSG膜11及びN
SG膜10に開口部を形成する。次に、減圧CVDによ
りポリシリコン膜を120nm程度堆積させた上で、マ
イクロ波励起反応性イオンエッチング装置等により異方
的にエッチバックを行い、シュリンク用のサイドウォー
ル14を形成する。その後、サイドウォール14が形成
された開口部をマスクとして、更にマグネトロン型反応
性イオンビームエッチング装置によってエッチングす
る。これにより、コンタクトホール15が形成される。
【0029】次に、図5に示すように、減圧CVDによ
りPDAS(Phospho Doped Amorphous Silicon)膜1
6を堆積させてプラグ埋め込みを行い、その後、当該P
DAS膜16をエッチバックすることにより、コンタク
トホール15に埋め込まれたプラグが形成される。な
お、本発明を適用する際は次工程において表面を研磨す
るので、PDAS膜16のエッチバックでは、オーバー
エッチングする必要はない。
【0030】次に、図6に示すように、化学機械研磨
(CMP)によって、BPSG膜11の膜厚以上の研磨
を行い、層間絶縁膜を所望の膜厚とする。すなわち、化
学機械研磨により、層間絶縁膜と、コンタクトホール1
5に埋め込まれたプラグ17とを同時に研磨して、層間
絶縁膜を所望の膜厚とする。ここで、化学機械研磨は、
例えば、圧力を460g/cm2、ウェーハ回転数を2
0rpmとし、pHが10.5のスラリーを300cc
/minにて供給しながら行う。このような化学機械研
磨により、局所的な段差が除去され、表面の平坦性及び
ポリシリコンプラグのロスが大幅に改善される。
【0031】次に、図7に示すように、TEOSを原料
ガスとした減圧CVDにより、NSG膜18を50nm
程度堆積させる。その後、NSG膜18の上にビット線
用のコンタクトホールに対応したフォトレジストを形成
し、当該フォトレジストをマスクとして、マグネトロン
型反応性イオンエッチング装置によりNSG膜18をエ
ッチングして、コンタクトホールを形成する。
【0032】次に、減圧CVDにより、ポリシリコン膜
19を堆積させ、更にポリシリコン膜19の上にWSi
x膜20を堆積させる。その後、フォトリソグラフィ技
術及びドライエッチング技術を用いてビット線加工を行
い、当該ポリシリコン膜19及びWSix膜20を所定
の形状にパターニングして、プラグ17に接続されたビ
ット線21を形成する。
【0033】次に、減圧CVDによりSi34膜22を
30nm程度堆積させた後、O3−TEOSを原料ガス
とした常圧CVDにより、NSG膜23を350nm程
度堆積させ、更に、O3−TEOSを原料ガスとした常
圧CVDにより、BPSG膜24を150〜350nm
程度堆積させる。その後、パイロ比(O2/H2)を1.
0〜1.8程度とした雰囲気中で、800〜900℃の
温度にて、5〜30分程度リフローし、局所的な段差を
低減する。その後、BPSG膜11等を研磨したときと
同様に、層間絶縁膜が所望の膜厚となるまで化学機械研
磨を行う。これにより、局所的な段差が除去され、ビッ
ト線21の上の平坦性が大幅に改善される。その後、平
坦化された表面上に、減圧CVDによって耐HF膜とし
て機能するSi34膜25を50nm程度堆積させる。
図7は、ここまでの工程が終了した状態を示している。
【0034】次に、フォトレジストをマスクとして、マ
グネトロン型反応性イオンビームエッチング装置によっ
てコンタクトホールを形成し、その後、減圧CVDによ
ってPDAS膜を堆積させてプラグ埋め込みを行い、そ
の後、当該PDAS膜をエッチバックする。これによ
り、図8に示すように、コンタクトホールに埋め込まれ
たプラグ26が形成される。なお、前段で挙げた化学機
械研磨は、このようにプラグ26を形成した後に行うよ
うにしてもよい。
【0035】その後、プラグ26の上にノード電極/誘
電体膜/プレート電極からなるシリンダー型のキャパシ
タ27を形成する。
【0036】次に、O3−TEOSを原料ガスとしたプ
ラズマCVDにより、NSG膜28を堆積させ、その
後、NSG膜28の表面を機械研磨又は化学機械研磨等
により平坦化する。その後、NSG膜28の上に所定の
コンタクトホールに対応したフォトレジストを形成し、
当該フォトレジストをマスクとして、マグネトロン型反
応性イオンビームエッチング装置によりNSG膜28を
エッチングして、コンタクトホールを形成する。
【0037】その後、補償イオンの注入、アニール処
理、TiN/Tiからなるバリアーメタルの形成等の工
程を行った上で、W膜を堆積させてプラグ埋め込みを行
い、その後、当該W膜をエッチバックする。これによ
り、コンタクトホールに埋め込まれたプラグ29が形成
される。そして、最後に、所定のパターンのAl配線3
0を形成する。以上の工程により、図8に示すようなD
RAMが作製される。
【0038】
【発明の効果】以上の説明から明らかなように、本発明
に係る半導体装置の製造方法では、コンタクトホールに
導電体を埋め込んだ後に、コンタクトホールに埋め込ま
れた導電体と共に層間絶縁膜を研磨するので、ビット線
等を形成する前に、表面が十分に平坦化される。しか
も、研磨によって十分に平坦化されるので、平坦化のた
めの熱処理を行う必要が無くなり、熱処理工程を最小限
に抑えられる。したがって、クラックの発生が無く、平
坦性が維持でき、ビット線等を良好に形成することがで
きる。そして、本発明をDRAMの製造に適用した場合
には、256メガビットを越えるような大容量のDRA
Mの製造が可能となる。
【図面の簡単な説明】
【図1】本発明を適用したDRAM製造工程の一例を順
次示す図であり、ゲート電極等を形成した状態を示す断
面図である。
【図2】本発明を適用したDRAM製造工程の一例を順
次示す図であり、NSG膜及びBPSG膜を形成した状
態を示す断面図である。
【図3】本発明を適用したDRAM製造工程の一例を順
次示す図であり、ポリシリコン膜及びフォトレジストを
形成した状態を示す断面図である。
【図4】本発明を適用したDRAM製造工程の一例を順
次示す図であり、コンタクトホールを形成した状態を示
す断面図である。
【図5】本発明を適用したDRAM製造工程の一例を順
次示す図であり、コンタクトホールにプラグを埋め込ん
だ状態を示す断面図である。
【図6】本発明を適用したDRAM製造工程の一例を順
次示す図であり、化学機械研磨を行った状態を示す断面
図である。
【図7】本発明を適用したDRAM製造工程の一例を順
次示す図であり、ビット線等を形成した状態を示す断面
図である。
【図8】本発明を適用したDRAM製造工程の一例を順
次示す図であり、キャパシタ及びAl配線等を形成した
状態を示す断面図である。
【図9】従来のDRAM製造工程を順次示す図であり、
ゲート電極等を形成した状態を示す断面図である。
【図10】従来のDRAM製造工程を順次示す図であ
り、層間絶縁膜上にポリシリコン膜及びフォトレジスト
を形成した状態を示す断面図である。
【図11】従来のDRAM製造工程を順次示す図であ
り、コンタクトホールを形成した状態を示す断面図であ
る。
【図12】従来のDRAM製造工程を順次示す図であ
り、プラグ埋め込みを行うためにポリシリコン膜を堆積
させた状態を示す断面図である。
【図13】従来のDRAM製造工程を順次示す図であ
り、コンタクトホールにプラグを埋め込んだ状態を示す
断面図である。
【図14】従来のDRAM製造工程を順次示す図であ
り、ビット線形成用のフォトレジストを形成した状態を
示す断面図である。
【図15】従来のDRAM製造工程を順次示す図であ
り、ビット線及び層間絶縁膜を形成した状態を示す断面
図である。
【符号の説明】
1 p型Si基板、 2 n型ウェル2、 3 フィー
ルド酸化膜、 4 p型ウェル、 5 ポリシリコン
膜、 6 WSix膜、 7 ゲート電極、 8Si3
4膜、 9 サイドウォール、 10 NSG膜、 1
1 BPSG膜、 12 ポリシリコン膜、 13 フ
ォトレジスト、 14 サイドウォール、 15 コン
タクトホール、 16 PDAS膜、 17 プラグ、
18NSG膜、 19 ポリシリコン膜、 20 W
Six膜、 21 ビット線、22 Si34膜、 2
3 NSG膜、 24 BPSG膜24、 25 Si
34膜、 26 プラグ、 27 キャパシタ、 28
NSG膜、 29プラグ、 30 Al配線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に電極を形成する工程と、 上記電極を覆うように層間絶縁膜を形成する工程と、 上記層間絶縁膜をリフローする工程と、 上記リフローがなされた層間絶縁膜にコンタクトホール
    を形成する工程と、 上記コンタクトホールに導電体を埋め込む工程と、 上記コンタクトホールに埋め込まれた導電体と共に上記
    層間絶縁膜を研磨して表面を平坦化する工程と、 を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 上記層間絶縁膜を形成する工程が、 埋め込み特性に優れた第1の層間絶縁膜を形成する工程
    と、 上記第1の層間絶縁膜上にリフローが可能な第2の層間
    絶縁膜を形成する工程と、 を有することを特徴とする請求項1記載の半導体装置の
    製造方法。
  3. 【請求項3】 上記層間絶縁膜のリフローを、O2及び
    2を含む雰囲気中で行うことを特徴とする請求項1記
    載の半導体装置の製造方法。
JP9027059A 1997-02-10 1997-02-10 半導体装置の製造方法 Withdrawn JPH10223859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9027059A JPH10223859A (ja) 1997-02-10 1997-02-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9027059A JPH10223859A (ja) 1997-02-10 1997-02-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10223859A true JPH10223859A (ja) 1998-08-21

Family

ID=12210503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9027059A Withdrawn JPH10223859A (ja) 1997-02-10 1997-02-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10223859A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306259B1 (ko) * 1998-10-29 2001-11-02 니시가키 코지 반도체 기억장치 및 그 제조방법
US6514876B1 (en) 1999-09-07 2003-02-04 Steag Rtp Systems, Inc. Pre-metal dielectric rapid thermal processing for sub-micron technology
KR100630533B1 (ko) * 2000-12-20 2006-09-29 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306259B1 (ko) * 1998-10-29 2001-11-02 니시가키 코지 반도체 기억장치 및 그 제조방법
US6514876B1 (en) 1999-09-07 2003-02-04 Steag Rtp Systems, Inc. Pre-metal dielectric rapid thermal processing for sub-micron technology
KR100630533B1 (ko) * 2000-12-20 2006-09-29 주식회사 하이닉스반도체 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
US6143604A (en) Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM)
US6136643A (en) Method for fabricating capacitor-over-bit-line dynamic random access memory (DRAM) using self-aligned contact etching technology
US6077742A (en) Method for making dynamic random access memory (DRAM) cells having zigzag-shaped stacked capacitors with increased capacitance
US5780338A (en) Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits
US5943581A (en) Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US6187624B1 (en) Method for making closely spaced capacitors with reduced parasitic capacitance on a dynamic random access memory (DRAM) device
US6074908A (en) Process for making merged integrated circuits having salicide FETS and embedded DRAM circuits
US7291531B2 (en) Method of fabricating semiconductor device having capacitor
US6677230B2 (en) Method of manufacturing semiconductor device
US5688713A (en) Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6037213A (en) Method for making cylinder-shaped capacitors for dynamic random access memory
US5643819A (en) Method of fabricating fork-shaped stacked capacitors for DRAM cells
US5854105A (en) Method for making dynamic random access memory cells having double-crown stacked capacitors with center posts
US5766994A (en) Dynamic random access memory fabrication method having stacked capacitors with increased capacitance
US6010933A (en) Method for making a planarized capacitor-over-bit-line structure for dynamic random access memory (DRAM) devices
US5940713A (en) Method for constructing multiple container capacitor
US6709945B2 (en) Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device
US6168989B1 (en) Process for making new and improved crown-shaped capacitors on dynamic random access memory cells
US6077743A (en) Method for making dynamic random access memory cells having brush-shaped stacked capacitors patterned from a hemispherical grain hard mask
US6403416B1 (en) Method for making a double-cylinder-capacitor structure for dynamic random access memory (DRAM)
US6784068B2 (en) Capacitor fabrication method
US6083790A (en) Method for making y-shaped multi-fin stacked capacitors for dynamic random access memory cells
US6403418B2 (en) Method of fabricating cup-shape cylindrical capacitor of high density DRAMs
US5795805A (en) Fabricating method of dynamic random access memory
US6063548A (en) Method for making DRAM using a single photoresist masking step for making capacitors with node contacts

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511