JPH1050963A - トレンチ構造の均一に切除されたフィルを形成する方法 - Google Patents

トレンチ構造の均一に切除されたフィルを形成する方法

Info

Publication number
JPH1050963A
JPH1050963A JP9121359A JP12135997A JPH1050963A JP H1050963 A JPH1050963 A JP H1050963A JP 9121359 A JP9121359 A JP 9121359A JP 12135997 A JP12135997 A JP 12135997A JP H1050963 A JPH1050963 A JP H1050963A
Authority
JP
Japan
Prior art keywords
trench
fill material
layer
sacrificial layer
fill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9121359A
Other languages
English (en)
Inventor
Klaus Penner
ペナー クラウス
Hans-Joerg Timme
ティメ ハンス−イェルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24602261&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH1050963(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH1050963A publication Critical patent/JPH1050963A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Abstract

(57)【要約】 【課題】 如何なる中間的もしくは最終的プラナリゼー
ション技術を必要とせずにトレンチ構造の均一に切除さ
れたフィルを形成する方法を提供する。 【解決手段】 基板上に少なくとも１つの犠牲層を有す
る初期構造を準備し、前記犠牲層からフィル材料を除去
するために、但し該犠牲層の界面の下には達しないよう
に前記フィル材料を等方性エッチングし、フィル材料の
突出スタッドを残すためにフィル材料に対して選択的な
等方性エッチングにより前記犠牲層を除去し、かつ前記
トレンチの各々に均一な深さを生じるために前記ウエー
ハに対して高選択性であるエッチングによりフィル材料
の突出スタッドを等方性エッチングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的にシリコン
ウエーハのような半導体基板にマイクロエレクトロニッ
ク回路の製造、詳細には非プレーナ表面から出発して如
何なる中間的もしくは最終的プラナリゼーション技術を
必要とせずに均一なトレンチフィル凹所を達成するする
方法に関する。
【０００２】
【従来の技術】極めて大規模の集積（ＶＩＳＩ）回路で
マイクロエレクトロニックデバイスを製造する際には、
しばしば不均一な凹所トレンチフィルに対する必要性が
ある。このような構造の適用は、高度のダイナミック・
ランダム・アクセス・メモリー（ＤＲＡＭ）構造におけ
るトレンチキャパシタのポリシリコンフィルを含む。こ
のようなポリシリコンフィルの凹所は、例えばウエーハ
表面（即ち活性領域）近くのカラーアイソレーションを
行うため、又は高濃度ドープされた層を形成するために
必要である。
【０００３】通常トレンチフィル切除方法（trench fil
l recess process）は、均一化するためにウエーハ表面
の予めのプラナリゼーションを必要とする。従来の技術
においては、表面の均一性は無視され、ウエーハ及び異
なったチップ領域上の重要な変動を伴う不均一切除法が
行われたか、又は切除法を実施する前にプレーナ（plan
ar）表面を補償するために数工程が実施されねばならな
かった。これは例えばフィルを隣接した層まで研磨する
化学機械的研磨（ＣＭＰ）工程、引き続いての隣接した
層のエッチング及び下にある層まで研磨しプレーナ表面
を確保する最終的ＣＭＰ工程からなる一連の工程であ
る。この方法は、数回の水洗浄工程並びにむしろ冗長な
工程シーケンスを含む。
【０００４】
【発明が解決しようとする課題】従って、本発明の課題
は、予めのプラナリゼーション工程を必要とせずに、均
一なトレンチフィル凹所を形成するための新規方法を提
供することである。
【０００５】本発明のもう１つの課題は、如何なる中間
的又は最終的プラナリゼーション技術を必要とせずにプ
レーナウエーハ表面を維持する均一に切除されたトレン
チ構造のフィル形成する方法を提供することである。
【０００６】
【課題を解決するための手段】前記課題は、本発明によ
り解決される。本発明は、所望の凹所深さの２倍よりも
小さい少なくとも１つの寸法を有する均一に切除された
トレンチ構造のフィルを得るための方法を提供する。本
発明は、高い選択性及び犠牲層の存在を基礎とする。唯
一の構成上の必要性は、全てのトレンチは少なくとも凹
所深さの２倍よりも小さい１つの寸法を有するべきこと
である。この必要性は、例えばＤＲＡＭトレンチキャパ
シタ構造において満足される。
【０００７】
【実施例】次に図示の実施例により本発明の前記のかつ
その他の目的、態様及び利点を詳細に説明する。
【０００８】図１には、多重層１１及び１２を有するプ
レーナウエーハ基板１０からなる構造が示されている。
該ウエーハ基板１０はシリコンであり、かつ層１１及び
１２は例えばそれぞれ犠牲層としての酸化物もしくはシ
リカガラス及び窒化ケイ素であってよい。図１におい
て、左側の図面は右側の図面とは層１１の非プレーナ表
面を表す層１１の厚さが異なっている。層１１及び１２
は両者ともトレンチ形成［例えば反応性イオンエッチン
グ（ＲＩＥ）のような非等方性乾式エッチングを使用す
る］のためのマスク及びまた以下に説明するような引き
続いての等方性エッチング［例えば湿式エッチング又は
化学的乾式エッチング（ＣＤＥ）］のためのバリア層と
して働く。層１１及び１２は単一層、二重層又は３重以
上の層からなる多重層であってもよい。以下の記載にお
いては、二重層であると仮定する。
【０００９】この構造内にトレンチ１３を形成し、かつ
ウエーハ基板の塊状シリコンとトレンチ境界面（side w
all）の間に境界面不動態層１４、例えば（再酸化され
た）窒化シリコンを形成する。フィル１５及びウエーハ
基板１０の材料に依存して、ウエーハ基板１０に対して
フィル１５の選択的エッチングを行うためにフィル１５
が必要となることもある。フィル１５は、例えばポリシ
リコン又はフォトレジストであってもよい。不動態層１
４は実際には多重の層であってもよいことに留意すべき
である。
【００１０】層１２は可能な限りプレーナであるべきで
あるが、層１１はトレンチエッチング（即ち例えば腐食
により惹起される）前又は後では不均一な厚さ（図示の
ように）を有していてもよい。更に、フィル１５は幾分
かの過剰充填状態で完全にトレンチ１３内に充満してお
り、かつ、フィルは後で切除されべき少なくともトレン
チの上面部分には空所もしくはシームを有していないも
のと仮定する。層１１を覆う充填被膜１５ａの厚さは基
本的には最小のトレンチ寸法及び幾分かの過剰充填のた
めの必要性によって決定される。充填被膜１５ａの表面
トポグラフィーは、例えばエッチングマスク１１の腐食
又は被膜の析出における微細負荷（microloading）に基
づき非プレーナであってもよい。
【００１１】図２に示されている第１工程では、構造の
上面上の充填被膜１５ａをその下の層１１（又は層１１
の上面の層１４）まで高い選択性をもって等方性エッチ
ングする。この等方性エッチングは、湿式エッチング
（即ちタンクツール又はスピンエッチングツール）とし
て又はＣＤＥにより実施することができる。エッチング
速度及びエッチング時間は、被膜１５ａは層１１から除
去されるが、但しそれぞれ層１１と１２の間、又は層１
１とウエーハ１０の間の界面の下までエッチングされな
いように調整すべきである。層１１の最小厚さは、第一
にはそのトレンチエッチングマスクとして使用するため
の要求により決定される。しかしながら、前記の基準が
満足されることを保証するために、層１１のより大きな
厚さを選択することもできる。
【００１２】図３に示されているように、今や層１１を
トレンチフィル１５に対して選択的に等方性エッチング
により除去する。トレンチ境界面被膜１４が存在し、層
１１を覆っている場合には、この境界面は層１１をエッ
チングする前に除去するべきである。このエッチングは
湿式エッチング又はＣＤＥにより実施することができ
る。結果として、上面層１２と共に、残留構造の表面の
上にトレンチフィル１５の小さなスタッドが残るべきで
ある。次の工程における最も良好な結果のためには、全
てのフィルスタッド表面地点は、残留構造、即ち層１２
の表面に上にあるべきである。
【００１３】最終工程では、均一なトレンチフィル切除
を実施する。この工程も等方性エッチングであるが、こ
の場合には表面層１２及び境界面フィル１４に対して、
又は選択的に、基板１０の大部分に対して選択である
（この場合には、層１１をウエーハ基板材料に対して選
択的にエッチングすることができなければ、層１２のみ
が必要とされる）。全ての凹所は、図４に示されている
ように、トレンチの最小寸法が凹所深さよりも小さい
か、それと同じかないしその２倍である場合には、均一
な深さを有するべきである。凹所深さはエッチング速度
及びエッチング時間により決定される。最終結果は図５
に示されている。
【００１４】前記の処理工程の間に、１又は数回の化学
機械的研磨（ＣＭＰ）を適用することも可能である。例
えば図３に示されている工程後の残留したフィルスタッ
ドは、最終的トレンチフィル切除の前にＣＰＭの手段に
より除去することができる。
【００１５】充填被膜１５ａは、硫酸と過酸化水素の混
合物（“Piranha”）により又はＣＤＥによりエッチン
グされるレジスト（フォトレジスト）であってもよい。
犠牲層は１２は、濃縮した緩衝フッ化水素酸（ＢＨＦ）
によりエッチングすることができる。このことは、トレ
ンチの上方部分にのみ予め析出した境界面をエッチング
するためにトレンチの下方部分を均一に覆うエッチング
マスクにおいて適用される。
【００１６】充填被膜１５ａは、例えばアイソレーショ
ン目的のための酸化ケイ素であってもよい。この場合に
は、フィルに対して選択的のエッチングすることができ
る異なった犠牲層が必要となるか、又はフィルの選択的
エッチングのために境界面不動態化層を設けることが必
要となる。
【００１７】シリカガラスフィルのエッチング剤は、濃
縮した形又は緩衝した形もしくは両者の形の任意の希釈
剤中のフッ化水素酸であってもよい。
【００１８】ポリシリコン被膜のエッチング剤は、ＫＯ
Ｈの他に硝酸とフッ化水素酸の混合物であってもよい。
【００１９】従って、本発明は、犠牲層及び選択的等方
性エッチングを使用することによる均一にトレンチフィ
ルを切除する簡単な方法を提供する。この方法は、予め
のプラナリゼーション技術を必要としない、従って製造
コストを著しく低下させる。
【００２０】例 第１工程で、構造の上面上の被膜１５ａであって、最大
厚さ５００ｎｍを有するポリシリコン被膜を水酸化カリ
ウム（ＫＯＨ）を使用して約６ｎｍ／ｍｉｎのエッチン
グ速度でエッチングした。エッチング時間は、厚さ２０
０ｎｍの上であって、但し厚さが７００ｎｍ程度で変動
してもよいテトラエチルオルトシラン（ＴＥＯＳ）酸下
層１１の下まで殆ど達せずに停止するように選択した。
トレンチの外側では、該層に対するエッチングの高い選
択性に基づきＴＥＯＳ層１１の上面で停止するようにし
た。次いで、ＴＥＯ層１１を緩衝したフッ化水素酸（Ｈ
Ｆ）中での湿式エッチングにより除去した。このエッチ
ングは、ポリシリコン被膜１５及びその下の窒化物層１
２に対して選択的であり、その他はプレーナ窒化物表面
上の種々の高さを有するポリシリコンフィルの小さなス
タッドを生じた。このタイミングは、周囲の材料に対し
て高い選択性を有するが故に重要でない。
【００２１】最終工程では、再びＫＯＨ中での湿式エッ
チングにおいて、少なくともトレンチの半分であるが、
但しそれ以上には深くない選択した凹所深さまで窒化物
層１２の上面からポリシリコンをエッチングした。エッ
チング剤はポリシリコンスタッドを側面並びに上面から
浸食する（図４参照）ので、該スタッドは薄くなり、最
終的には均一な深さの切除されたトレンチフィルを残し
てエッチングされた。
【００２２】本発明は、単一の有利な実施例で説明して
きたが、当業者にとっては、本発明は特許請求の範囲に
記載の思想及び範囲内で変更して実施できることは明ら
かである。
【図面の簡単な説明】
【図１】本発明による方法を実施するために使用され出
発構造を示す断面図である。
【図２】本発明による方法の第１工程を示す断面図であ
る。
【図３】本発明による方法の第２工程を示す断面図であ
る。
【図４】本発明による方法の第３工程を示す断面図であ
る。
【図５】本発明による方法の最終工程を示す断面図であ
る。
【符号の説明】
１０ プレーナウエーハ基板、 １１，１２ 多重層
（１１ エッチングマスク、１２ 上層）、 １３ ト
レンチ、 １４ 境界面不動態層、 １５ フィル、
１５ａ 充填被膜

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 如何なる中間的もしくは最終的プラナリ
    ゼーション技術を必要とせずにトレンチ構造の均一に切
    除されたフィルを形成する方法において、 基板上に少なくとも１つの犠牲層を有する初期構造を準
    備する、この際前記犠牲層は不均一であってもよく、前
    記構造は更に前記犠牲層に形成されかつ前記基板内に延
    びる複数のトレンチ、及び、前記犠牲層上に析出しかつ
    前記トレンチを満たすフィル材料を有し、前記トレンチ
    は所望の凹所深さより小さいか又は１〜２倍である最小
    の寸法を有する；前記犠牲層からフィル材料を除去する
    ために、但し該犠牲層の界面の下には達しないように前
    記フィル材料を等方性エッチングする；フィル材料の突
    出スタッドを残すためにフィル材料に対して選択的な等
    方性エッチングにより前記犠牲層を除去する；及び前記
    トレンチの各々に均一な深さを生じるために前記ウエー
    ハに対して高選択性であるエッチングによりフィル材料
    の突出スタッドを等方性エッチングする工程からなるこ
    と特徴とする、トレンチ構造の均一に切除されたフィル
    を形成する方法。
  2. 【請求項２】 前記初期構造が更に前記トレンチに前記
    フィル材料を充填する前に前記トレンチ内に形成された
    境界面被膜を有し、前記境界面被膜は基板に対する凹所
    エッチングの選択性を補償する、請求項１記載の方法。
  3. 【請求項３】 前記フィル材料が前記犠牲層の上面に、
    前記初期構造に付加的な不均一性を付加する不均一な層
    を形成する、請求項１記載の方法。
  4. 【請求項４】 如何なる中間的もしくは最終的プラナリ
    ゼーション技術を必要とせずにトレンチ構造の均一に切
    除されたフィルを形成する方法において、 基板上に少なくとも１つの犠牲層を形成する、この際前
    記犠牲層は不均一であってもよい；前記犠牲層内にかつ
    前記基板内に延びる複数のトレンチを形成する、前記ト
    レンチは所望の凹所深さより小さいか又は１〜２倍であ
    る最小の寸法を有する；前記犠牲層上にフィル材料を析
    出させかつ前記トレンチを充満させる；前記犠牲層から
    フィル材料を除去するために、但し該犠牲層の界面の下
    には達しないように前記フィル材料を等方性エッチング
    する；フィル材料の突出スタッドを残すためにフィル材
    料に対して選択的な等方性エッチングにより前記犠牲層
    を除去する；及び前記トレンチの各々に均一な深さを生
    じるために前記ウエーハに対して高選択性であるエッチ
    ングによりフィル材料の突出スタッドを等方性エッチン
    グする工程からなること特徴とする、トレンチ構造の均
    一に切除されたフィルを形成する方法。
  5. 【請求項５】 更に、前記基板上に前記犠牲層を形成す
    る前に前記基板上に絶縁層を析出させる工程を含み、そ
    の際前記フィル材料を等方性エッチングする工程は前記
    フィル材料内で行われるが、前記犠牲層と前記絶縁層の
    間の界面の下は除去しない、請求項４記載の方法。
  6. 【請求項６】 前記基板がシリコンでありかつ前記絶縁
    層が窒化ケイ素であり、前記窒化ケイ素層が実質的にプ
    レーナである、請求項５記載の方法。
  7. 【請求項７】 前記犠牲層がテトラエチルオルトシラン
    （ＴＥＯＳ）酸化層であり、かつ前記フィル材料がポリ
    シリコンであり、その際前記フィル材料を等方性エッチ
    ングする前記工程を、該エッチングが前記窒化ケイ素層
    の到達する前に停止するように選択されたエッチング時
    間だけ水酸化カリウムで実施する、請求項６記載の方
    法。
  8. 【請求項８】 前記犠牲層を除去する前記工程を緩衝し
    たフッ化水素酸で実施する、請求項７記載の方法。
  9. 【請求項９】 更に、前記トレンチに前記フィル材料を
    充填する前に前記境界面被膜を形成する工程を含み、前
    記境界面被膜が突出スタッドを等方性エッチングする工
    程の間基板に対する凹所エッチングの選択性を補償す
    る、請求項４記載の方法。
JP9121359A 1996-05-16 1997-05-13 トレンチ構造の均一に切除されたフィルを形成する方法 Pending JPH1050963A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/648791 1996-05-16
US08/648,791 US5683945A (en) 1996-05-16 1996-05-16 Uniform trench fill recess by means of isotropic etching

Publications (1)

Publication Number Publication Date
JPH1050963A true JPH1050963A (ja) 1998-02-20

Family

ID=24602261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9121359A Pending JPH1050963A (ja) 1996-05-16 1997-05-13 トレンチ構造の均一に切除されたフィルを形成する方法

Country Status (4)

Country Link
US (1) US5683945A (ja)
EP (1) EP0810650A3 (ja)
JP (1) JPH1050963A (ja)
TW (1) TW339459B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003505884A (ja) * 1999-07-26 2003-02-12 インフィニオン テクノロジーズ ノース アメリカ コーポレイション 改善した埋込ストラップポリエッチバック法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE520115C2 (sv) * 1997-03-26 2003-05-27 Ericsson Telefon Ab L M Diken med plan ovansida
US6232233B1 (en) * 1997-09-30 2001-05-15 Siemens Aktiengesellschaft Methods for performing planarization and recess etches and apparatus therefor
US6686283B1 (en) * 1999-02-05 2004-02-03 Texas Instruments Incorporated Shallow trench isolation planarization using self aligned isotropic etch
US6271143B1 (en) * 1999-05-06 2001-08-07 Motorola, Inc. Method for preventing trench fill erosion
US6387810B2 (en) * 1999-06-28 2002-05-14 International Business Machines Corporation Method for homogenizing device parameters through photoresist planarization
US6482716B1 (en) 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
KR100520222B1 (ko) * 2003-06-23 2005-10-11 삼성전자주식회사 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법
KR100536604B1 (ko) * 2003-08-14 2005-12-14 삼성전자주식회사 고밀도 플라즈마 증착법을 이용한 갭필 방법
US7833872B2 (en) * 2007-10-31 2010-11-16 International Business Machines Corporation Uniform recess of a material in a trench independent of incoming topography
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3129558A1 (de) * 1980-07-28 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur herstellung einer integrierten halbleiterschaltung
JPS58220445A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 半導体集積回路の製造方法
SE8603126L (sv) * 1985-08-05 1987-02-06 Rca Corp Cmos-integrerad krets och metod att tillverka en sadan
EP0562127B1 (en) * 1991-10-14 2001-04-25 Denso Corporation Method for fabrication of semiconductor device
US5229316A (en) * 1992-04-16 1993-07-20 Micron Technology, Inc. Semiconductor processing method for forming substrate isolation trenches
US5270265A (en) * 1992-09-01 1993-12-14 Harris Corporation Stress relief technique of removing oxide from surface of trench-patterned semiconductor-on-insulator structure
KR0133264B1 (ko) * 1992-12-22 1998-04-16 사또오 후미오 반도체 장치의 제조방법
US5422294A (en) * 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US5406515A (en) * 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003505884A (ja) * 1999-07-26 2003-02-12 インフィニオン テクノロジーズ ノース アメリカ コーポレイション 改善した埋込ストラップポリエッチバック法

Also Published As

Publication number Publication date
TW339459B (en) 1998-09-01
EP0810650A2 (en) 1997-12-03
EP0810650A3 (en) 1998-03-18
US5683945A (en) 1997-11-04

Similar Documents

Publication Publication Date Title
US5811315A (en) Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure
KR100268744B1 (ko) 표면을 보다 매끄럽게 하는 산화물 스트립 방법
US20020086497A1 (en) Beaker shape trench with nitride pull-back for STI
US5776808A (en) Pad stack with a poly SI etch stop for TEOS mask removal with RIE
US5663107A (en) Global planarization using self aligned polishing or spacer technique and isotropic etch process
US5262346A (en) Nitride polish stop for forming SOI wafers
US6103635A (en) Trench forming process and integrated circuit device including a trench
US6063657A (en) Method of forming a buried strap in a DRAM
JPH06140501A (ja) 半導体装置およびその製造方法
US6395620B1 (en) Method for forming a planar surface over low density field areas on a semiconductor wafer
US6110792A (en) Method for making DRAM capacitor strap
JPH1050963A (ja) トレンチ構造の均一に切除されたフィルを形成する方法
US6475875B1 (en) Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer
JPH11340317A (ja) 分離構造形成方法
KR100518150B1 (ko) 정렬마크의콘트라스트를향상시킨반도체가공물및그상부에정렬마크를형성하는방법
KR19990006860A (ko) 반도체 장치의 제조방법
EP0954022B1 (en) Method for providing shallow trench isolation of transistors
US6180489B1 (en) Formation of finely controlled shallow trench isolation for ULSI process
US7339253B2 (en) Retrograde trench isolation structures
US6716718B2 (en) Method of producing a semiconductor device
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
KR100224782B1 (ko) 반도체의 소자의 소자분리 방법
JPH0823027A (ja) 半導体装置の製造方法
JP3732381B2 (ja) 浅いトレンチ分離構造の製造方法
JP2002343856A (ja) 絶縁分離型半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080612