CN109872994B - 分栅快闪存储器及其制备方法 - Google Patents
分栅快闪存储器及其制备方法 Download PDFInfo
- Publication number
- CN109872994B CN109872994B CN201910173443.3A CN201910173443A CN109872994B CN 109872994 B CN109872994 B CN 109872994B CN 201910173443 A CN201910173443 A CN 201910173443A CN 109872994 B CN109872994 B CN 109872994B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- oxide layer
- opening
- source line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 338
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 94
- 239000001301 oxygen Substances 0.000 claims abstract description 82
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 82
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 81
- 229920005591 polysilicon Polymers 0.000 claims abstract description 70
- 230000008878 coupling Effects 0.000 claims abstract description 56
- 238000010168 coupling process Methods 0.000 claims abstract description 56
- 238000005859 coupling reaction Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 32
- 230000000903 blocking effect Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 72
- 230000008569 process Effects 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- -1 nitrogen carbon hydrogen silicon compound Chemical class 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 239000005055 methyl trichlorosilane Substances 0.000 claims description 3
- JLUFWMXJHAVVNN-UHFFFAOYSA-N methyltrichlorosilane Chemical compound C[Si](Cl)(Cl)Cl JLUFWMXJHAVVNN-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- DZPJVKXUWVWEAD-UHFFFAOYSA-N [C].[N].[Si] Chemical compound [C].[N].[Si] DZPJVKXUWVWEAD-UHFFFAOYSA-N 0.000 claims 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005019 vapor deposition process Methods 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 239000012466 permeate Substances 0.000 abstract description 8
- 230000008719 thickening Effects 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000003860 storage Methods 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种分栅快闪存储器及其制备方法，分栅快闪存储器的制备方法包括：提供一半导体衬底，在半导体衬底上依次形成有耦合氧化层、浮栅多晶硅层和层间介质层；刻蚀层间介质层、浮栅多晶硅层和耦合氧化层，并暴露出半导体衬底，以形成一开口；在开口的内壁上形成侧壁结构，并形成填充于开口中的源线多晶硅层，其中，侧壁结构至少包括一阻隔氧气层；在源线多晶硅层上形成源线保护层，以源线保护层形成时，氧气无法通过半导体衬底与阻隔氧气层之间的界面进一步的渗透，使得氧气无法到达浮栅多晶硅层与第一侧墙的界面处，改善了靠近第二侧墙的部分耦合氧化层的厚度加厚的问题，提高了编程效率和擦除效率，并降低其存储单元的开通电流的影响。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种分栅快闪存储器及其制备方法。
背景技术
在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器(Flash memory，又称为闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。其中，快闪存储器的存储单元是在传统的MOS晶体管结构基础上，增加了一个浮栅(Floating Gate，FG)和一层耦合氧化层，并利用浮栅来存储电荷，实现存储内容的非挥发性。
在形成分栅快闪存储器的源线(Source Line)上方的保护层时，容易引起靠近源线的一侧的耦合氧化层的厚度较厚的问题，使得源线的耦合比下降，从而造成编程效率和擦除效率的下降，还导致浮栅的阈值电压升高，影响了存储单元的开通电流。
发明内容
本发明的目的在于提供一种分栅快闪存储器及其制备方法，以提高编程效率和擦除效率，并降低靠近源线的一侧的耦合氧化层的厚度较厚的问题对存储单元的开通电流的影响。
为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上依次形成有耦合氧化层、浮栅多晶硅层和层间介质层；
刻蚀所述层间介质层、浮栅多晶硅层和耦合氧化层，并暴露出所述半导体衬底，以形成一开口；
在所述开口的内壁上形成侧壁结构，并形成填充于所述开口中的源线多晶硅层，其中，所述侧壁结构至少包括一阻隔氧气层；以及
在所述源线多晶硅层上形成源线保护层。
可选的，所述侧壁结构还包括形成于所述阻隔氧气层的第一氧化物层和第二氧化层。
进一步的，在所述开口的内壁上形成侧壁结构包括：
在所述层间介质层的顶面以及所述开口的内表面上沉积第一氧化层；
在所述第一氧化层表面上形成阻隔氧气层；
在所述阻隔氧气层上沉积第二氧化层；以及
刻蚀所述第二氧化层、阻隔氧气层和第一氧化层，以在所述开口的内壁上形成侧壁结构。
进一步的，所述阻隔氧气层的材料包括氮硅化合物、碳硅化合物、氮碳硅化合物或氮碳氢硅化合物。进一步的，所述阻隔氧气层包括碳化硅层。
进一步的，通过化学气相沉积工艺或原子层沉积工艺形成所述阻隔氧气层。
进一步的，通过化学气相沉积工艺形成所述阻隔氧气层时的工艺为：在工艺温度高于800℃下，通过50sccm-300sccm的甲基三氯硅烷和500sccm-3000Sccm氢气，持续时长30min-300min形成所述阻隔氧气层。
进一步的，通过化学气相沉积工艺或原子层沉积工艺形成所述第一氧化层，形成所述第一氧化层的工艺温度高于500℃。
进一步的，通过低压气相沉积形成第二氧化层，形成所述第二氧化层的工艺温度高于500℃。
进一步的，所述第一氧化层的厚度为
所述阻隔氧气层的厚度为
所述第二氧化层的厚度小于
进一步的，刻蚀后的所述第二氧化层的长度小于
所述阻隔氧气层的长度为
所述第一氧化层的长度为
进一步的，刻蚀所述层间介质层、浮栅多晶硅层和耦合氧化层，并暴露出所述半导体衬底，以形成一开口，包括：
刻蚀所述层间介质层，且刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成侧墙沟槽；
清洗所述侧墙沟槽，并在所述侧墙沟槽内侧壁和底面以及层间介质层的顶面上沉积侧墙材料；
对沉积的侧墙材料进行刻蚀，去除所述层间介质层上方以及侧墙沟槽底部多余的侧墙材料，以在侧墙沟槽的内壁形成第一侧墙；
刻蚀所述侧墙沟槽底部的浮栅多晶硅层以及耦合氧化层直至暴露出所述半导体衬底的表面，以形成一开口。
本发明还提供了一种分栅快闪存储器，包括半导体衬底，依次形成于所述半导体衬底上的耦合氧化层、浮栅多晶硅层和层间介质层，侧壁结构、源线多晶硅层和源线保护层，所述层间介质层、浮栅多晶硅层和耦合氧化层中形成有一开口，所述侧壁结构位于所述开口中，且所述侧壁结构形成于所述开口的内壁上，所述源线多晶硅层填充了所述开口，所述源线保护层形成于所述源线多晶硅层上，其中，所述侧壁结构至少包括一阻隔氧气层。
可选的，所述侧壁结构依次包括第一氧化层、阻隔氧气层和第二氧化层，所述第一氧化层的厚度为
所述阻隔氧气层的厚度为
所述第二氧化层的厚度小于
进一步的，所述第二氧化层的长度小于
所述阻隔氧气层的长度为
所述第一氧化层的长度为
与现有技术相比存在以下有益效果：
本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法中，通过形成一包括阻隔氧气层的侧壁结构来替代第二侧壁，以使得在源线保护层形成时，氧气无法通过半导体衬底与阻隔氧气层之间的界面进一步的渗透，使得氧气无法到达浮栅多晶硅层与第一侧墙的界面处，从而改善了靠近第二侧墙的部分耦合氧化层的厚度加厚的问题，提高了编程效率和擦除效率，并降低耦合氧化层靠近源线的一侧厚度较厚的问题对存储单元的开通电流的影响。
附图说明
图1为一种分栅快闪存储器的结构示意图；
图2为本发明一实施例的分栅快闪存储器的制备方法的流程示意图；
图3a-3d本发明一实施例的分栅快闪存储器在各步骤中的结构示意图；
附图标记说明：
图1中：
10-半导体衬底；11-耦合氧化层；12-浮栅多晶硅层；13-氮化硅层；14-第一侧墙；15-第二侧墙；16-源线多晶硅层；17-源线保护层；
图3a-3d中：
100-半导体衬底；110-耦合氧化层；120-浮栅多晶硅层；130-层间介质层；140-第一侧墙；
200-开口；
300-侧壁结构；310-第一氧化物层；320-阻隔氧气层；330-第二氧化层；
400-源线多晶硅层；410-源线保护层。
具体实施方式
现有技术中一种典型的快闪存储器的制造过程包括：
步骤S11：提供一半导体衬底10，在所述半导体衬底10上依次形成耦合氧化层11、浮栅多晶硅层12和氮化硅层13；
步骤S12：采用浮栅光罩光刻、刻蚀所述氮化硅层13，刻蚀停止在部分深度的浮栅多晶硅层12中，以形成侧墙沟槽，在所述浮栅多晶硅层12和氮化硅层13表面上成绩氧化物侧墙材料，并刻蚀沉积的氧化物材料，以在所述侧墙沟槽中形成第一侧墙14，刻蚀所述侧墙沟槽底部的浮栅多晶硅层12和耦合氧化层11，并暴露出所述半导体衬底10，以形成一开口，所述开口包括所述侧墙沟槽未被第一侧墙14填充的部分以及打开浮栅多晶硅层12以及耦合氧化层11的部分；
步骤S13：通过在整个器件表面(包括氮化硅层13的顶面、第一侧墙14的侧壁、浮栅多晶硅层12的侧壁以及耦合氧化层11的侧壁)上再次沉积侧墙材料(例如是氧化硅)，并采用退火工艺，以提高浮栅多晶硅层12的数据保持能力，并刻蚀所述侧墙材料，以在所述开口中形成第二侧墙15，所述第二侧墙15覆盖在浮栅多晶硅层12和耦合氧化层11的侧壁以第一侧墙14的部分侧壁，其中，所述第二侧墙15的长度例如是
在整个器件表面(包括氮化硅层13的顶面、第一侧墙14的侧壁和第二侧墙15的侧壁)上沉积源线多晶硅层16，沉积的源线多晶硅层16能够填充所述开口，并进一步采用化学机械抛光工艺对源线多晶硅层16进行顶面平坦化，直至暴露出氮化硅层13的顶面；
步骤S14：对所述源线多晶硅层16通入反应气体：氧气，以在所述源线多晶硅层16上形成源线保护层17，从而形成分栅快闪存储器。
发明人研究发现，在对所述源线多晶硅层通入氧气时，氧气不仅与暴露在环境中的源线多晶硅层发生氧化反应，其沿着源线多晶硅层与第一侧墙、第二侧墙的界面边氧化边向下渗透，再沿着半导体衬底与第二侧墙之间的界面继续渗透，最后在浮栅多晶硅层和第一侧墙的界面处与浮栅多晶硅层发生氧化发应，造成靠近第二侧墙的部分耦合氧化层的厚度加厚，部分耦合氧化层的厚度加厚导致源线多晶硅层与浮栅多晶硅层的电容减少，使得源线多晶硅层的耦合比下降，在编程时，浮栅多晶硅层的耦合电压下降，从而使得编程效率下降，同时还使得擦除效率下降，另外，还导致浮栅的阈值电压升高，影响了存储单元的开通电流。
基于上述研究，本发明提供一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法中，通过形成一包括阻隔氧气层的侧壁结构来替代第二侧壁，以使得在源线保护层形成时，氧气无法通过半导体衬底与阻隔氧气层之间的界面进一步的渗透，使得氧气无法到达浮栅多晶硅层与第一侧墙的界面处，从而改善了靠近第二侧墙的部分耦合氧化层的厚度加厚的问题，提高了编程效率和擦除效率，并降低耦合氧化层靠近源线的一侧厚度较厚的问题对存储单元的开通电流的影响。
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的一种分栅快闪存储器及其制备方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，除非内容另外明确指出外。如在本发明中所使用的，术语“或”通常是以包括“和/或”的含义而进行使用的，除非内容另外明确指出外。
图2为本实施例的分栅快闪存储器的制备方法的流程示意图。如图2所示，本实施例提供了一种分栅快闪存储器的制备方法，包括以下步骤：
步骤S21：提供一半导体衬底，在所述半导体衬底上依次形成有耦合氧化层、浮栅多晶硅层和层间介质层；
步骤S22：刻蚀所述层间介质层、浮栅多晶硅层和耦合氧化层，并暴露出所述半导体衬底，以形成一开口；
步骤S23：在所述开口的内壁上形成侧壁结构，并形成填充于所述开口中的源线多晶硅层，其中，所述侧壁结构至少包括一阻隔氧气层；以及
步骤S24：在所述源线多晶硅层上形成源线保护层。
下面结合图2-3d对本实施例所公开的一种分栅快闪存储器的制备方法进行更详细的介绍。
图3a为本实施例所提供的半导体衬底的结构示意图。如图3a所示，首先执行步骤S21，提供一半导体衬底100，在所述半导体衬底100上依次形成有耦合氧化层110、浮栅多晶硅层120和层间介质层130。
具体的，首先，提供一半导体衬底100，所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。接着，在所述半导体衬底100上采用低压化学气相沉积、原子层沉积、热氧化或分子束外延等方法在所述半导体衬底100的表面上形成耦合氧化层110，并采用化学气相沉积或者原子层沉积等工艺在所述耦合氧化层110上形成浮栅多晶硅层120，所述耦合氧化层110的材料包括但不限于二氧化硅，优选的为二氧化硅，有利于增加层与层之间的界面粘附性，所述耦合氧化层110用于隔离所述半导体衬底100和浮栅多晶硅层120，其厚度可以根据具体的工艺需求进行变换，所述浮栅多晶硅层120用于形成浮栅(FG)，能够俘获或失去电子，从而能够使最终形成的快闪存储器具有存储以及擦除的功能，其厚度可以根据工艺需求而定。接着，采用化学气相沉积工艺或物理气相沉积工艺等在所述浮栅多晶硅层120上一次沉积栅介质层(图中未示出)、控制栅层(图中未示出)以及层间介质层130。所述层间介质层130的材料可以为光刻胶、氧化硅、氮化硅、氮氧化硅、低k介质、超低k介质中的一种或几种组合，本实施例优选为氮化硅，该材料利于制造，成本相对较低。所述栅介质层例如是氧化硅-氮化硅-氧化硅叠层，所述控制栅层的材料例如是多晶硅。
图3b为本实施例形成开口后的结构示意图。如图3b所示，接着执行步骤S22，刻蚀所述层间介质层130、浮栅多晶硅层120和耦合氧化层110，并暴露出所述半导体衬底100，以形成一开口200。
具体的，首先，可以在所述层间介质层130的表面上涂覆一光刻胶层，并采用浮栅光罩(FG mask)进行曝光、显影等处理以在所述层间介质层130的表面上形成图形化的光刻胶层(图中未示出)。接着，以所述图形化的光刻胶层为掩模，采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述层间介质层130、控制栅层以及栅介质层，所述刻蚀可以是一步刻蚀，也可以是多步刻蚀，刻蚀最终停止在部分深度的浮栅多晶硅层120中，以形成侧墙沟槽(图中未示出)，此时的侧墙沟槽底部的浮栅多晶硅层120的表面可以为圆滑的弧面，以用于制作浮栅尖端，进而提高器件性能。接着，可以对侧墙沟槽进行沉积前清洗，以防止侧墙沟槽中残留的刻蚀副产物影响后续侧墙材料的沉积效果，并采用正硅酸乙酯(TEOS低压气相沉积(LPCVD)等工艺在侧墙沟槽内侧壁和底面以及层间介质层130的顶面上沉积一定厚度的侧墙材料，沉积侧墙材料之后可以进行快速退火，以提高侧墙材料的台阶覆盖性和致密性，并保证侧墙沟槽内填充的侧墙材料的关键尺寸，在本发明的其他实施例中，所述侧墙材料还可以为氧化硅、氮化硅、氮氧化硅中的一种或几种组合，可以是单层结构，也可以是氧化硅-氮化硅-氧化硅等叠层结构。然后，可以采用等离子体干法刻蚀等刻蚀工艺对沉积的侧墙材料进行刻蚀，去除所述层间介质层130上方以及侧墙沟槽底部多余的侧墙材料，以在侧墙沟槽的内壁形成第一侧墙140，接着，可以采用湿法刻蚀或干法刻蚀等刻蚀工艺来刻蚀所述侧墙沟槽底部的浮栅多晶硅层120以及耦合氧化层110，直至暴露出所述半导体衬底100的表面，从而形成开口200，该开口200即是所述侧墙沟槽沿所述第一侧墙140继续向下延伸到所述半导体衬底表面而成的结构。
图3c为本实施例形成开口后的结构示意图。如图3c所示，接着执行步骤S23，在所述开口200的内壁上形成侧壁结构300，并形成填充于所述开口200中的源线多晶硅层400，其中，所述侧壁结构300至少包括一阻隔氧气层320。
在本实施例中，所述侧壁结构300依次包括第一氧化物层310、阻隔氧气层320和第二氧化层330。使得本步骤具体包括以下步骤：
首先，可以通过工艺温度高于500℃(例如是600℃、800℃或900℃)的化学气相沉积工艺(即高温化学气相沉积工艺)或原子层沉积工艺(高温原子层沉积工艺)等，在所述层间介质层130的顶面以及所述开口200的内表面(包括第一侧墙140的顶面及侧壁、所述开口200暴露出的浮栅多晶硅层120和耦合氧化层110的侧壁以及所述开口200暴露出的所述半导体衬底100的表面)上沉积氧化硅等第一氧化层310，例如是高温氧化物(HTO)，其采用高温化学气相沉积工艺或高温原子层沉积工艺形成的高温氧化物层(例如高温氧化硅)致密性高，粘附性好，台阶覆盖性能高，有利于进一步提高后续形成的浮栅和源线多晶硅层之间的隔离性能，其中，所述第一氧化层310的厚度例如是为
接着，可以通过化学气相沉积工艺或原子层沉积工艺形成所述阻隔氧气层，本实施例通过化学气相沉积工艺形成所述阻隔氧气层，具体的，在工艺温度高于800℃下，通过50sccm-300sccm的甲基三氯硅烷和500sccm-3000Sccm氢气，持续时长30min-300min在所述第一氧化物层310上形成抗氧化膜层(例如是碳化硅层)，所述阻隔氧气层320的厚度例如是
所述阻隔氧气层320的材料例如是包括氮硅化合物、碳硅化合物、氮碳硅化合物或氮碳氢硅化合物，优选的，所述阻隔氧气层320的材料为氮碳化合物或氮碳氢化合物化合物。
接着，采用正硅酸乙酯(TEOS低压气相沉积(LPCVD)等工艺，在所述阻隔氧气层320上沉积氧化硅等第二氧化层330，相较于沉积一高温氧化层，其可以降低工艺成本，所述第二氧化层330的厚度小于
在本发明的其他实施例中，所述第二氧化层也可以是通过工艺温度高于500℃(例如是600℃、800℃或900℃)的化学气相沉积工艺(即高温化学气相沉积工艺)或原子层沉积工艺(高温原子层沉积工艺)等，在所述阻隔氧气层320上沉积氧化硅等第二氧化层330，其用于增加阻隔氧气层320与源线多晶硅层400之间的粘附性。
在其他实施例中，仅需要形成所述阻隔氧气层320的工艺步骤，或者形成所述第一氧化物层310和阻隔氧气层320的工艺步骤，换言之，所述侧壁结构300仅包括阻隔氧气层320，或者，所述侧壁结构300依次包括第一氧化物层310和阻隔氧气层320。
接着，可以通过干法刻蚀工艺等刻蚀所述第二氧化层330、阻隔氧气层320和第一氧化物层310，以在所述开口200中形成侧壁结构300，由于所述阻隔氧气层320很难与氧气发生氧化反应，后续在形成源线保护层时，反应气体氧气无法通过半导体衬底与阻隔氧气层之间的界面进一步的渗透，使得氧气无法到达浮栅多晶硅层与第一侧墙的界面处，从而改善了靠近第二侧墙的部分耦合氧化层的厚度加厚的问题。所述侧壁结构300覆盖在所述浮栅多晶硅层120和耦合氧化层110的侧壁以及第一侧墙140的部分侧壁上，所述侧壁结构300中的所述第一氧化物层310的(沿开口深度方向)长度例如是
所述阻隔氧气层320的长度例如是
所述第二氧化层330的长度例如是小于
接着，可以采用化学气相沉积工艺，在整个器件表面(即层间介质层130、第一侧墙140、侧壁结构300以及所述开口所暴露出的半导体衬底)沉积多晶硅，直至填满所述开口，并通过化学机械平坦化工艺对沉积的多晶硅进行顶面平坦化，直至暴露出所述层间介质层130的表面，可以进一步的对所述开口中的多晶硅进行回刻蚀，使多晶硅的顶面低于第一侧墙140的顶面，由此在所述开口200中形成源线多晶硅层400。在形成侧壁结构300的时候，由于侧壁结构300的数据保持能力比现有的经过退火处理的第二侧壁的数据保持能力更强，因此，此处无需进行退火处理。
图3d为本实施例的分栅快闪存储器的结构示意图。如图3d所示，接着执行步骤S24，在所述源线多晶硅层400上形成源线保护层410。
具体的，首先，在500℃～750℃下，以这个温度范围内的任意一温度值作为初始升温的起点，利用每分钟提升5℃～10℃的持续升温方式，通入0.08SLM～0.12SLM的氧气和8SLM～12SLM的氮气，持续时长55min～65min。接着，在800℃～1000℃下，通入8SLM～12SLM的氧气和0.3SLM～0.8SLM的氮气，持续时长55min～65min。在所述氧化第二步骤中，通入氮气和氧气的同时还通入0.3SLM～0.8SLM的二氯甲烷作为催化剂以加速氧化所述源线多晶硅层400。接着，在500℃～750℃下，以这个温度范围内的任意一温度值作为初始降温的起点，利用每分钟降低3℃～8℃的持续降温方式，通入8SLM～12SLM的氮气，持续时长55min～65min。最终形成的所述氧化材料层的厚度介于
在上述过程中，由于所述侧壁结构的阻隔氧气层320很难与氧气发生氧化反应，使得氧气无法通过阻隔氧气层320与半导体衬底之间的界面进一步的渗透，从而不会造成靠近第二侧墙的部分耦合氧化层的厚度加厚的问题，其改善了靠近第二侧墙的部分耦合氧化层的厚度加厚的问题，提高了编程效率和擦除效率，并降低耦合氧化层靠近源线的一侧厚度较厚的问题对存储单元的开通电流的影响。
请继续参阅图3d，本发明还提供一种分栅快闪存储器，包括：半导体衬底100，依次形成于所述半导体衬底上的耦合氧化层110、浮栅多晶硅层120和层间介质层130，侧壁结构300、源线多晶硅层400和源线保护层410，所述层间介质层130、浮栅多晶硅层120和耦合氧化层110中形成有一开口，所述侧壁结构300位于所述开口中，且所述侧壁结构300形成于所述开口的内壁上，其中，所述侧壁结构300至少包括一阻隔氧气层320，所述源线多晶硅层400填充了所述开口，所述源线保护层410形成于所述源线多晶硅层400上。在本实施例中，所述侧壁结构300依次包括第一氧化层310、阻隔氧气层320和第二氧化层330。
综上，本发明提供了一种分栅快闪存储器的制造方法，通过形成一包括阻隔氧气层的侧壁结构来替代第二侧壁，以使得在源线保护层形成时，氧气无法通过半导体衬底与阻隔氧气层之间的界面进一步的渗透，使得氧气无法到达浮栅多晶硅层与第一侧墙的界面处，从而改善了靠近第二侧墙的部分耦合氧化层的厚度加厚的问题，提高了编程效率和擦除效率，并降低耦合氧化层靠近源线的一侧厚度较厚的问题对存储单元的开通电流的影响。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种分栅快闪存储器的制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上依次形成有耦合氧化层、浮栅多晶硅层和层间介质层；
刻蚀所述层间介质层、浮栅多晶硅层和耦合氧化层，并暴露出所述半导体衬底，以形成一开口，其中，所述开口的内壁上形成有第一侧墙，所述第一侧墙覆盖了所述开口内壁中的层间介质层以及靠近所述层间介质层的部分深度的浮栅多晶硅层；
在所述开口的内壁上形成侧壁结构，并形成填充于所述开口中的源线多晶硅层，其中，所述侧壁结构至少包括一阻隔氧气层，所述阻隔氧气层位于所述第一侧墙处，并覆盖了所述开口的内壁中所述第一侧墙暴露出的所述浮栅多晶硅层，所述阻隔氧气层通过化学气相沉积工艺或原子层沉积工艺形成，且所述阻隔氧气层的材料包括碳硅化合物、氮碳硅化合物或氮碳氢硅化合物；以及
在所述源线多晶硅层上形成源线保护层。
2.如权利要求1所述制备方法，其特征在于，所述侧壁结构还包括形成于所述阻隔氧气层两侧的第一氧化物层和第二氧化层。
3.如权利要求2所述制备方法，其特征在于，在所述开口的内壁上形成侧壁结构包括：
在所述层间介质层的顶面以及所述开口的内表面上沉积第一氧化层；
在所述第一氧化层表面上形成阻隔氧气层；
在所述阻隔氧气层上沉积第二氧化层；以及
刻蚀所述第二氧化层、阻隔氧气层和第一氧化层，以在所述开口的内壁上形成侧壁结构。
4.如权利要求3所述制备方法，其特征在于，所述阻隔氧气层包括碳化硅层。
5.如权利要求4中所述制备方法，其特征在于，通过化学气相沉积工艺形成所述阻隔氧气层时的工艺为：在工艺温度高于800℃下，通过50sccm-300sccm的甲基三氯硅烷和500sccm-3000Sccm氢气，持续时长30min-300min形成所述阻隔氧气层。
6.如权利要求5中所述制备方法，其特征在于，通过化学气相沉积工艺或原子层沉积工艺形成所述第一氧化层，形成所述第一氧化层的工艺温度高于500℃。
7.如权利要求6中所述制备方法，其特征在于，通过低压气相沉积工艺形成第二氧化层，形成所述第二氧化层的工艺温度高于500℃。
8.如权利要求7所述制备方法，其特征在于，所述第一氧化层的厚度为100 Å-200 Å，所述阻隔氧气层的厚度为50 Å-500 Å，所述第二氧化层的厚度小于500 Å。
9.如权利要求1-4中任一项所述制备方法，其特征在于，刻蚀所述层间介质层、浮栅多晶硅层和耦合氧化层，并暴露出所述半导体衬底，以形成一开口，包括：
刻蚀所述层间介质层，且刻蚀停止在部分深度的所述浮栅多晶硅层中，以形成侧墙沟槽；
清洗所述侧墙沟槽，并在所述侧墙沟槽内侧壁和底面以及层间介质层的顶面上沉积侧墙材料；
对沉积的侧墙材料进行刻蚀，去除所述层间介质层上方以及侧墙沟槽底部多余的侧墙材料，以在侧墙沟槽的内壁形成第一侧墙；
刻蚀所述侧墙沟槽底部的浮栅多晶硅层以及耦合氧化层直至暴露出所述半导体衬底的表面，以形成一开口。
10.一种分栅快闪存储器，采用权利要求1~9中任一项所述的形成方法制备而成，其特征在于，所述分栅快闪存储器包括半导体衬底，依次形成于所述半导体衬底上的耦合氧化层、浮栅多晶硅层和层间介质层，侧壁结构、源线多晶硅层和源线保护层，所述层间介质层、浮栅多晶硅层和耦合氧化层中形成有一开口，所述侧壁结构位于所述开口中，且所述侧壁结构形成于所述开口的内壁上，所述源线多晶硅层填充了所述开口，所述源线保护层形成于所述源线多晶硅层上，其中，所述侧壁结构至少包括一阻隔氧气层，且所述阻隔氧气层的材料包括碳硅化合物、氮碳硅化合物或氮碳氢硅化合物。
11.如权利要求10所述分栅快闪存储器，其特征在于，所述侧壁结构依次包括第一氧化层、阻隔氧气层和第二氧化层，所述第一氧化层的厚度为100 Å-200 Å，所述阻隔氧气层的厚度为50 Å-500 Å，所述第二氧化层的厚度小于500 Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910173443.3A CN109872994B (zh) | 2019-03-07 | 2019-03-07 | 分栅快闪存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910173443.3A CN109872994B (zh) | 2019-03-07 | 2019-03-07 | 分栅快闪存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109872994A CN109872994A (zh) | 2019-06-11 |
| CN109872994B true CN109872994B (zh) | 2021-09-03 |
Family
ID=66919954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910173443.3A Active CN109872994B (zh) | 2019-03-07 | 2019-03-07 | 分栅快闪存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109872994B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081710B (zh) * | 2019-12-24 | 2023-08-15 | 上海华虹宏力半导体制造有限公司 | 共享源线的闪存单元的制造方法及共享源线的闪存单元 |
| CN111969111B (zh) * | 2020-08-26 | 2023-04-18 | 上海华虹宏力半导体制造有限公司 | 一种电容器及其制造方法 |
| CN115458529A (zh) * | 2022-09-07 | 2022-12-09 | 上海华力集成电路制造有限公司 | 一种flash器件的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100338700C (zh) * | 2002-04-30 | 2007-09-19 | 微米技术有限公司 | 磁性随机存储器器件的成形方法 |
| CN101304043A (zh) * | 2007-05-07 | 2008-11-12 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| US9324724B1 (en) * | 2015-09-21 | 2016-04-26 | United Microelectronics Corporation | Method of fabricating a memory structure |
| CN106206451A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN106298790A (zh) * | 2016-09-18 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的形成方法 |
| CN107221533A (zh) * | 2017-05-23 | 2017-09-29 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的制造方法 |
| CN108695332A (zh) * | 2018-05-18 | 2018-10-23 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其形成方法、控制方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518626B1 (en) * | 2000-02-22 | 2003-02-11 | Micron Technology, Inc. | Method of forming low dielectric silicon oxynitride spacer films highly selective of etchants |
| US9484261B2 (en) * | 2013-07-05 | 2016-11-01 | Silicon Storage Technology, Inc. | Formation of self-aligned source for split-gate non-volatile memory cell |
-
2019
- 2019-03-07 CN CN201910173443.3A patent/CN109872994B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100338700C (zh) * | 2002-04-30 | 2007-09-19 | 微米技术有限公司 | 磁性随机存储器器件的成形方法 |
| CN101304043A (zh) * | 2007-05-07 | 2008-11-12 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| US9324724B1 (en) * | 2015-09-21 | 2016-04-26 | United Microelectronics Corporation | Method of fabricating a memory structure |
| CN106206451A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN106298790A (zh) * | 2016-09-18 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的形成方法 |
| CN107221533A (zh) * | 2017-05-23 | 2017-09-29 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的制造方法 |
| CN108695332A (zh) * | 2018-05-18 | 2018-10-23 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其形成方法、控制方法 |
Non-Patent Citations (1)
| Title |
|---|
| 一种新型的嵌入式Flash存储器介绍;杨鹏,刘恩峰,杨斌;《电子技术》;20071020;110-112 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109872994A (zh) | 2019-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9911613B2 (en) | Method of fabricating a charge-trapping gate stack using a CMOS process flow | |
| JP6873890B2 (ja) | Оｎｏスタックの形成方法 | |
| JP6201051B2 (ja) | 半導体構造の製造方法 | |
| US20170365481A1 (en) | Semiconductor structures | |
| CN109872994B (zh) | 分栅快闪存储器及其制备方法 | |
| JP2004048004A (ja) | Ｅｅｐｒｏｍ及びその製造方法 | |
| US20060270181A1 (en) | Methods of forming integrated circuit devices | |
| US9269575B2 (en) | Trench sidewall protection for selective epitaxial semiconductor material formation | |
| KR20120026313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US11588026B2 (en) | Semiconductor device and method for fabricating the same | |
| US7977734B2 (en) | SONOS flash memory | |
| CN108807392B (zh) | 快闪存储器及其制造方法 | |
| US20190013204A1 (en) | Method of fabricating buried word line and gate on finfet | |
| CN107045981B (zh) | 半导体结构的形成方法 | |
| KR100706815B1 (ko) | 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 | |
| US6800525B2 (en) | Method of manufacturing split gate flash memory device | |
| US20060141711A1 (en) | Method of manufacturing flash memory device | |
| CN107437547B (zh) | 一种半导体器件的制作方法 | |
| CN102810541A (zh) | 一种存储器及其制造方法 | |
| CN110473877B (zh) | 三维存储器的制备方法、三维存储器及电子设备 | |
| EP2450945B1 (en) | Method for producing a floating gate memory structure | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| US20230238241A1 (en) | Method Forming Gate Stacks Adopting Thin Silicon Cap | |
| CN109616475B (zh) | 去除侧壁ono结构中阻挡氧化层残留的工艺方法 | |
| CN111129016B (zh) | 一种半导体单元接触结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |