CN109994368B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN109994368B
CN109994368B CN201711478125.5A CN201711478125A CN109994368B CN 109994368 B CN109994368 B CN 109994368B CN 201711478125 A CN201711478125 A CN 201711478125A CN 109994368 B CN109994368 B CN 109994368B
Authority
CN
China
Prior art keywords
substrate
forming
sulfur
semiconductor device
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711478125.5A
Other languages
English (en)
Other versions
CN109994368A (zh
Inventor
刘焕新
张北超
吴端毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, SMIC Advanced Technology R&D Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201711478125.5A priority Critical patent/CN109994368B/zh
Publication of CN109994368A publication Critical patent/CN109994368A/zh
Application granted granted Critical
Publication of CN109994368B publication Critical patent/CN109994368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28229Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件及其形成方法,其中方法包括:提供基底;对基底表面进行第一表面处理,第一表面处理采用的气体包括含硫气体;进行第一表面处理后,对基底表面进行氧化处理,在基底表面形成氧化物层;在所述氧化物层表面形成栅介质层。所述方法提高了半导体器件的性能。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种半导体器件及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结 构包括:半导体衬底;位于半导体衬底表面的栅极结构;位于栅极结构一侧 半导体衬底内的源区;位于栅极结构另一侧半导体衬底内的漏区。
MOS晶体管的工作原理是:通过在栅极结构施加电压,调节栅极结构底 部沟道的电流来产生开关信号。
然而,现有技术形成的MOS晶体管构成的半导体器件的性能较差。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法,以提高半导体 器件的性能。
为解决上述问题,本发明提供一种半导体器件的形成方法,包括:提供 基底;对基底表面进行第一表面处理,第一表面处理采用的气体包括含硫气 体;进行第一表面处理后,对基底表面进行氧化处理,在基底表面形成氧化 物层;在所述氧化物层表面形成栅介质层。
可选的,所述含硫气体包括H2S。
可选的,所述第一表面处理的过程包括:等离子体化所述含硫气体,形 成等离子气体;采用所述等离子气体对基底表面进行处理。
可选的,等离子体化所述含硫气体的源射频功率为500瓦~1200瓦。
可选的,所述第一表面处理的过程包括:采用所述含硫气体直接对基底 表面进行处理。
可选的,所述第一表面处理的参数还包括:含硫气体的流量为 40sccm~120sccm,腔室压强为0.5mtorr~20mtoor,温度为500℃~1050℃,处 理时间为60秒~150秒。
可选的,所述氧化处理包括湿法氧化处理。
可选的,所述湿法氧化处理的参数包括:采用的溶液为含臭氧的水溶液, 臭氧的浓度为10ppm~100ppm,氧化时间为30秒~120秒。
可选的,所述氧化物层的厚度为8埃~12埃。
可选的,还包括:在形成所述栅介质层之前,对所述氧化物层进行第二 表面处理,第二表面处理采用的溶液包括四甲基氢氧化铵溶液。
可选的,所述第二表面处理的参数包括:四甲基氢氧化铵的质量百分比 浓度为1%~4%,处理时间为30秒~120秒。
可选的,四甲基氢氧化铵的质量百分比浓度为2.38%。
可选的,所述栅介质层的材料为高K介质材料。
可选的,所述高K介质材料为Al2O3或HfO2
可选的,所述基底包括半导体衬底和位于半导体衬底上的鳍部;所述第 一表面处理作用于鳍部表面;所述氧化处理作用于鳍部表面;所述栅介质层 横跨所述鳍部。
可选的,所述鳍部的材料为单晶硅或者Ⅲ-Ⅴ族化合物材料。
可选的,所述基底为平面式半导体衬底;所述平面式半导体衬底的材料 为单晶硅或者Ⅲ-Ⅴ族化合物材料。
可选的,还包括:形成栅电极层,所述栅电极层位于栅介质层上。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比,本发明的技术方案具有以下优点:
本发明技术方案提供的半导体器件的形成方法中,所述氧化物层作为栅 介质层和基底之间的界面层,避免栅介质层和基底直接接触而引起栅介质层 和基底之间界面缺陷较高。采用含硫气体处理基底表面,以降低基底表面材 料的缺陷。由于含硫气体呈气体状态,这样含硫气体中的硫离子能够渗透至 基底表面材料一定的厚度,使得基底表面材料内在一定厚度范围内均存在硫 离子,这样基底表面材料内在一定厚度范围内的缺陷较少。氧化物层为氧化 在所述一定厚度范围内均存在硫离子的基底表面材料而形成,因此氧化物层 的内部缺陷较少,氧化物层的质量较高。栅介质层在质量较高的氧化物层表 面形成,因此使得栅介质层的质量较高,缺陷较少,介质常数较高。综上, 降低了栅介质层和基底之间的漏电流,提高了半导体器件的性能。
其次,含硫气体中的硫原子和基底表面的悬挂键结合,减少基底表面的 悬挂键,减少基底表面缺陷,进一步提高了氧化物层的质量和栅介质层质量, 进一步降低了栅介质层和基底之间的漏电流。
进一步,在形成栅介质层之前,对所述氧化物层进行第二表面处理,第 二表面处理采用的溶液包括四甲基氢氧化铵溶液。四甲基氢氧化铵溶液与所 述氧化物层表面材料作用,使氧化物层表面具有OH键基团。且由于氧化物 层内部整个厚度范围内均具有硫离子,因此利于OH键基团的形成,氧化物 层表面具有较多的OH键基团。栅介质层在具有OH键基团导电氧化物层表面 形成,OH键基团利于提高栅介质层的质量。
附图说明
图1至图4是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述,现有技术形成的半导体器件的性能较差。
一种半导体器件的形成方法,包括:提供基底,所述基底的材料为Ⅲ-Ⅴ 族化合物材料;对基底进行表面处理,所述表面处理采用的溶液为(NH4)2S溶 液;进行表面处理后,氧化所述基底表面材料,在基底表面形成氧化物层; 在所述氧化物层表面形成高K介质层。
所述氧化物层作为高K介质层和基底之间的界面层,避免高K介质层和 基底介质接触引起高K介质层和基底之间界面缺陷较多的问题。对基底表面 进行表面处理的目的为降低基底表面材料的缺陷,进而提高氧化物层的质量。
然而,上述方法形成的半导体器件的性能较差,经研究发现,原因在于:
采用(NH4)2S溶液对基底进行表面处理,(NH4)2S溶液中的硫离子仅附着 在基底,(NH4)2S溶液中的硫离子难以渗透至基底表面材料的一定厚度中。这 样基底表面一定厚度范围内的材料内部的缺陷难以得到减少,导致氧化物层 的质量的改善程度较小,氧化物层中还是具有较多的缺陷,氧化物层的质量 不能满足工艺的需要。高K介质层在氧化物层表面形成,导致高K介质层的 质量也受到氧化物层质量的影响,高K介质层的质量较差,高K介质层中缺 陷较多,高K介质层和基底之间的漏电较大,导致半导体器件的性能较差。
在此基础上,本发明提供一种半导体器件的形成方法,包括:提供基底; 对基底表面进行第一表面处理,第一表面处理采用的气体包括含硫气体;进 行第一表面处理后,对基底表面进行氧化处理,在基底表面形成氧化物层; 在所述氧化物层表面形成栅介质层。所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图 对本发明的具体实施例做详细的说明。
图1至图4是本发明一实施例中半导体器件形成过程的结构示意图。
参考图1,提供基底100。
本实施例中,以所述半导体器件为鳍式场效应晶体管为示例进行说明, 相应的,基底100包括半导体衬底101和位于半导体衬底101上的鳍部102。
本实施例中,所述半导体衬底101的材料为单晶硅。所述半导体衬底101 还可以是多晶硅或非晶硅。所述半导体衬底101的材料还可以为锗、锗化硅、 砷化镓等半导体材料。
本实施例中,所述鳍部102通过图形化所述半导体衬底101而形成。在 其它实施例中,可以是:在所述半导体衬底上形成鳍部材料层,然后图形化 所述鳍部材料层,从而形成鳍部。
所述鳍部102的材料为单晶硅或者Ⅲ-Ⅴ族化合物材料。
本实施例中,所述鳍部102的材料为Ⅲ-Ⅴ族化合物材料,好处包括:Ⅲ-Ⅴ 族化合物材料的导电性较好,优于单晶硅的导电性,使得沟道中载流子迁移 率提高。
在其它实施例中,所述半导体器件为平面式的MOS晶体管,相应的,基 底为平面式的半导体衬底,所述平面式半导体衬底的材料为单晶硅或者Ⅲ-Ⅴ 族化合物材料。
参考图2,对基底100表面进行第一表面处理,第一表面处理采用的气体 包括含硫气体。
所述含硫气体包括H2S。
所述第一表面处理作用于鳍部102表面。
第一表面处理的作用包括:采用含硫气体处理基底100表面,以降低基 底100表面材料的缺陷;由于含硫气体呈气体状态,这样含硫气体中的硫离 子能够渗透至基底100表面材料一定的厚度,使得基底100表面材料内在一 定厚度范围内均存在硫离子,这样基底100表面材料内在一定厚度范围内的 缺陷较少;其次,含硫气体中的硫原子和基底100表面的悬挂键结合,减少 基底100表面的悬挂键,减少基底100表面缺陷,具体的,使鳍部102表面 的悬挂键结合硫原子,减少鳍部102表面的悬挂键,进而降低鳍部102表面 的表面态。
所述第一表面处理的过程包括:等离子体化所述含硫气体,形成等离子 气体;采用所述等离子气体对基底表面进行处理,具体的,采用所述等离子 气体对鳍部102表面进行处理。
等离子体化所述含硫气体的源射频功率为500瓦~1200瓦。
在其它实施例中,含硫气体不被等离子体化,所述第一表面处理的过程 包括:采用所述含硫气体直接对基底表面进行处理。
所述第一表面处理的参数还包括:含硫气体的流量为40sccm~120sccm, 腔室压强为0.5mtorr~20mtoor,温度为500℃~1050℃,处理时间为60秒~150 秒。
本实施例中,含硫气体被等离子体化后形成的等离子气体对基底100表 面材料处理,硫离子渗透至更深厚度的基底100表面材料内,且基底100表 面材料在一定厚度范围内有较多的硫离子,进一步降低基底表面材料在一定 厚度范围内的缺陷。
需要说明的是,当基底100材料为Ⅲ-Ⅴ族化合物材料时,为了有效降低 基底100表面材料的缺陷,需要采用含硫物质,本实施例中,采用含硫气体 对基底100表面进行第一表面处理。
所述含硫气体还可以对单晶硅材料的基底100进行表面处理,以降低单 晶硅材料的基底100表面材料的缺陷。参考图3,进行第一表面处理后,对基 底100表面进行氧化处理,在基底100表面形成氧化物层120。
由于基底100表面材料内在一定厚度范围内的缺陷较少,而氧化物层120 为氧化基底表面材料而形成,因此氧化物层120的内部缺陷较少,氧化物层 120的质量较高。
具体的,所述氧化处理作用于鳍部102表面,氧化处理后,鳍部102表 面具有氧化物层120。
所述氧化物层120的厚度为8埃~12埃。所述氧化物层120的厚度选择此 范围的意义包括:若所述氧化物层120的厚度过小,导致后续栅介质层和基 底100之间漏电改善程度较小;若所述氧化物层120的厚度过大,导致半导 体器件的驱动电压过大。
所述氧化处理包括湿法氧化处理。
本实施例中,所述氧化处理为湿法氧化处理,所述湿法氧化处理的参数 包括:采用的溶液为含臭氧的水溶液,臭氧的浓度为10ppm~100ppm,氧化时 间为30秒~120秒。
在其它实施例中,所述氧化处理为干法氧化处理。
参考图4,在所述氧化物层120表面形成栅介质层130。
所述栅介质层130横跨鳍部102、且覆盖鳍部102的部分顶部表面和部分 侧壁表面。
所述栅介质层130的材料为高K介质材料。所述高K介质材料为Al2O3或HfO2
本实施例中,还包括:形成栅电极层140,所述栅电极层140位于栅介质 层130上。
栅介质层130在质量较高的氧化物层120表面形成,因此使得栅介质层 130的质量较高,缺陷较少,介质常数较高。综上,降低了栅介质层130和基 底100之间的漏电流,提高了半导体器件的性能。
在一个实施例中,形成栅介质层和栅电极层后,在栅介质层和栅电极层 两侧的基底中分别形成源漏掺杂区,具体的,在栅介质层和栅电极层两侧的 鳍部中分别形成源漏掺杂区。
在另一个实施例中,在基底上形成伪栅极结构;在伪栅极结构两侧基底 中分别形成源漏掺杂区;在基底和源漏掺杂区上形成介质层,所述介质层覆 盖伪栅极结构的侧壁且暴露出伪栅极结构的顶部表面;形成介质层后,去除 伪栅极结构,在介质层中形成栅开口,所述栅开口底部暴露出基底表面,具 体的,所述栅开口底部暴露出鳍部表面;对栅开口底部的基底表面进行第一 表面处理,第一表面处理采用的气体包括含硫气体;进行第一表面处理后, 对栅开口底部的基底表面进行氧化处理,在栅开口底部的基底表面形成氧化 物层;形成氧化物层后,在栅开口中形成栅介质层和栅电极层,所述栅介质 层位于栅开口的侧壁和底部,所述栅电极层位于栅介质层上,且氧化物层位 于栅介质层和基底之间。
相应的,本实施例还提供一种采用上述方法形成的半导体器件。
本发明另一实施例还提供一种半导体器件的形成方法,本实施例和前一 实施例的区别在于:在形成栅介质层之前,对所述氧化物层进行第二表面处 理,第二表面处理采用的溶液包括四甲基氢氧化铵溶液。关于本实施例中与 前一实施例中相同的内容,不再详述。
四甲基氢氧化铵溶液与所述氧化物层表面材料作用,使氧化物层表面具 有OH键基团。且由于氧化物层内部整个厚度范围内均具有硫离子,因此利 于OH键基团的形成,氧化物层表面具有较多的OH键基团。栅介质层在具有 OH键基团导电氧化物层表面形成,OH键基团利于提高栅介质层的质量。
所述第二表面处理的参数包括:四甲基氢氧化铵的质量百分比浓度为 1%~4%,如2.38%,处理时间为30秒~120秒。
相应的,本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员, 在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保 护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体器件的形成方法,其特征在于,包括:
提供基底;
对基底表面进行第一表面处理,第一表面处理采用的气体包括含硫气体;
进行第一表面处理后,对基底表面进行氧化处理,在基底表面形成氧化物层;
在所述氧化物层表面形成栅介质层;
所述第一表面处理的过程包括:采用所述含硫气体直接对基底表面进行处理;
在形成所述栅介质层之前,对所述氧化物层进行第二表面处理,第二表面处理采用的溶液包括四甲基氢氧化铵溶液。
2.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述含硫气体包括H2S。
3.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述第一表面处理的过程包括:等离子体化所述含硫气体,形成等离子气体;采用所述等离子气体对基底表面进行处理。
4.根据权利要求3所述的半导体器件的形成方法,其特征在于,等离子体化所述含硫气体的源射频功率为500瓦~1200瓦。
5.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述第一表面处理的参数还包括:含硫气体的流量为40sccm~120sccm,腔室压强为0.5mtorr~20mtoor,温度为500℃~1050℃,处理时间为60秒~150秒。
6.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述氧化处理包括湿法氧化处理。
7.根据权利要求6所述的半导体器件的形成方法,其特征在于,所述湿法氧化处理的参数包括:采用的溶液为含臭氧的水溶液,臭氧的浓度为10ppm~100ppm,氧化时间为30秒~120秒。
8.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述氧化物层的厚度为8埃~12埃。
9.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述第二表面处理的参数包括:四甲基氢氧化铵的质量百分比浓度为1%~4%,处理时间为30秒~120秒。
10.根据权利要求9所述的半导体器件的形成方法,其特征在于,四甲基氢氧化铵的质量百分比浓度为2.38%。
11.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述栅介质层的材料为高K介质材料。
12.根据权利要求11所述的半导体器件的形成方法,其特征在于,所述高K介质材料为Al2O3或HfO2
13.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述基底包括半导体衬底和位于半导体衬底上的鳍部;所述第一表面处理作用于鳍部表面;所述氧化处理作用于鳍部表面;所述栅介质层横跨所述鳍部。
14.根据权利要求13所述的半导体器件的形成方法,其特征在于,所述鳍部的材料为单晶硅或者Ⅲ-Ⅴ族化合物材料。
15.根据权利要求1所述的半导体器件的形成方法,其特征在于,所述基底为平面式半导体衬底;所述平面式半导体衬底的材料为单晶硅或者Ⅲ-Ⅴ族化合物材料。
16.根据权利要求1所述的半导体器件的形成方法,其特征在于,还包括:形成栅电极层,所述栅电极层位于栅介质层上。
17.一种根据权利要求1至16任意一项方法形成的半导体器件。
CN201711478125.5A 2017-12-29 2017-12-29 半导体器件及其形成方法 Active CN109994368B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711478125.5A CN109994368B (zh) 2017-12-29 2017-12-29 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711478125.5A CN109994368B (zh) 2017-12-29 2017-12-29 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN109994368A CN109994368A (zh) 2019-07-09
CN109994368B true CN109994368B (zh) 2022-03-18

Family

ID=67108894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711478125.5A Active CN109994368B (zh) 2017-12-29 2017-12-29 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN109994368B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264379A (en) * 1990-05-14 1993-11-23 Sumitomo Electric Industries, Inc. Method of making a hetero-junction bipolar transistor
CN103295891B (zh) * 2012-03-02 2016-03-16 中芯国际集成电路制造(上海)有限公司 栅介质层的制作方法、晶体管的制作方法
CN204332968U (zh) * 2014-12-09 2015-05-13 中国科学院上海技术物理研究所 一种改善表面钝化的平面型铟镓砷光敏芯片
US9553031B1 (en) * 2016-04-01 2017-01-24 Lam Research Corporation Method for integrating germanides in high performance integrated circuits

Also Published As

Publication number Publication date
CN109994368A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
US9048087B2 (en) Methods for wet clean of oxide layers over epitaxial layers
US20160163603A1 (en) Pfet gate stack materials having improved threshold voltage, mobility and nbti performance
CN106847683B (zh) 提高鳍式场效应管性能的方法
CN104282540B (zh) 晶体管及其形成方法
CN107706112B (zh) 半导体器件的形成方法
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN107591437A (zh) 半导体器件的形成方法
US9449887B2 (en) Method of forming replacement gate PFET having TiALCO layer for improved NBTI performance
US20210234035A1 (en) Transistor manufacturing method and gate-all-around device structure
CN107591398A (zh) 半导体结构及其形成方法
US20130126984A1 (en) Patterning of Sensitive Metal-Containing Layers With Superior Mask Material Adhesion by Providing a Modified Surface Layer
CN109994368B (zh) 半导体器件及其形成方法
CN107919283A (zh) 鳍式场效应管的形成方法
CN107170683A (zh) 鳍式场效应晶体管的形成方法
CN109216192B (zh) 半导体器件及其形成方法
CN105719971B (zh) 半导体器件的形成方法
CN107170684B (zh) 鳍式场效应晶体管的形成方法
CN108807535B (zh) 鳍式场效应晶体管及其形成方法
US11876122B2 (en) Method for forming semiconductor device
CN104064467B (zh) 鳍式场效应晶体管的形成方法
CN110323137A (zh) 半导体结构及其形成方法
CN113053751B (zh) 半导体结构及其形成方法
US20230268180A1 (en) Semiconductor structure and manufacturing method thereof
CN110010468B (zh) 半导体器件及其形成方法
엄수근 Development and characterization of high-k/III-V MOS devices for low power electronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant