CN110010468B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN110010468B CN110010468B CN201810010832.XA CN201810010832A CN110010468B CN 110010468 B CN110010468 B CN 110010468B CN 201810010832 A CN201810010832 A CN 201810010832A CN 110010468 B CN110010468 B CN 110010468B
- Authority
- CN
- China
- Prior art keywords
- stop layer
- layer
- forming
- source
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000000137 annealing Methods 0.000 claims abstract description 29
- 230000008859 change Effects 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 16
- 229910052681 coesite Inorganic materials 0.000 claims description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 229910052682 stishovite Inorganic materials 0.000 claims description 15
- 229910052905 tridymite Inorganic materials 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000002156 mixing Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，其中方法包括：提供基底，基底包括第一区，第一区用于形成N型晶体管；形成第一栅极结构、第一源漏掺杂层、第一停止层和介质层，第一栅极结构位于基底第一区上，第一源漏掺杂层位于第一栅极结构两侧的基底第一区中，第一停止层位于第一源漏掺杂层的表面，介质层位于基底第一区、第一停止层和第一栅极结构上，第一栅极结构底部的基底中具有第一沟道区；在第一栅极结构两侧的介质层中分别形成第一通孔，第一通孔暴露出第一停止层表面；形成第一通孔后，进行退火处理，使第一停止层的体积增大，第一停止层的体积变化通过第一源漏掺杂层使第一沟道区内产生拉应力。所述方法提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
MOS晶体管的工作原理是：在栅极结构施加电压，通过调节栅极结构底部沟道的电流来产生开关信号。
然而，现有技术中MOS晶体管构成的半导体器件的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，基底包括第一区，第一区用于形成N型晶体管；形成第一栅极结构、第一源漏掺杂层、第一停止层和介质层，第一栅极结构位于基底第一区上，第一源漏掺杂层位于第一栅极结构两侧的基底第一区中，第一停止层位于第一源漏掺杂层的表面，介质层位于基底第一区、第一停止层和第一栅极结构上，第一栅极结构底部的基底中具有第一沟道区；在第一栅极结构两侧的介质层中分别形成第一通孔，第一通孔暴露出第一停止层表面；形成第一通孔后，进行退火处理，使第一停止层的体积增大，第一停止层的体积变化通过第一源漏掺杂层使第一沟道区内产生拉应力。
可选的，所述第一停止层的材料包括ZnS-SiO2混合物。
可选的，在所述ZnS-SiO2混合物中，ZnS的摩尔百分比为15％～25％，SiO2的摩尔百分比为75％～85％。
可选的，所述第一停止层的厚度为10埃～200埃。
可选的，所述退火处理的参数包括：采用的气体包括氮气，温度为300摄氏度～500摄氏度，退火时间为40分钟～120分钟。
可选的，还包括：进行所述退火处理后，刻蚀第一通孔底部的第一停止层直至暴露出第一源漏掺杂层的表面，在第一通孔底部的第一停止层中形成第一开口；在第一通孔和第一开口中形成第一插塞。
可选的，所述第一停止层的材料为ZnS-SiO2混合物；刻蚀第一通孔底部的第一停止层的工艺包括湿法刻蚀工艺，参数包括：刻蚀溶液为氢氟酸溶液，氢氟酸的质量百分比浓度为10％～50％。
可选的，所述第一源漏掺杂层的材料包括掺杂有第一离子的硅或掺杂有第一离子的碳硅，第一离子的导电类型为N型。
可选的，所述基底还包括第二区，第二区用于形成P型晶体管；所述半导体器件的形成方法还包括：在形成所述第一通孔之前，形成第二栅极结构、第二源漏掺杂层和第二停止层，第二栅极结构位于基底第二区上，第二源漏掺杂层位于第二栅极结构两侧的基底第二区中，第二停止层位于第二源漏掺杂层的表面，所述介质层还位于基底第二区、第二停止层和第二栅极结构上；在第二栅极结构两侧的介质层中分别形成第二通孔，第二通孔暴露出第二停止层表面；刻蚀第二通孔底部的第二停止层，暴露出第二源漏掺杂层的表面，在第二通孔底部的第二停止层中形成第二开口；在第二通孔和第二开口中形成第二插塞。
可选的，所述第二停止层的材料包括氧化铝。
可选的，所述第二停止层的厚度为10埃～200埃。
可选的，刻蚀第二通孔底部的第二停止层的工艺包括湿法刻蚀工艺。
可选的，在进行所述退火处理之前，刻蚀第二通孔底部的第二停止层以形成所述第二开口。
可选的，所述第二源漏掺杂层的材料包括掺杂有第二离子的锗硅，第二导电离子的导电类型为P型。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，在所述退火处理中，第一停止层的晶粒增大，使第一源漏掺杂层表面的第一停止层体积增大，体积增大后的第一停止层有明显的变形。由于第一通孔底部的第一停止层的扩展不受限制，因此在第一停止层内获得拉应力，第一停止层内部的拉应力通过第一源漏掺杂层转移至第一沟道区中，使第一沟道区内产生拉应力，从而提高了第一沟道区中载流子的迁移率，提高了半导体器件的性能。
进一步，所述第一停止层在形成第一通孔的过程中保护第一源漏掺杂层表面，进行所述退火处理后，刻蚀第一通孔底部的第一停止层直至暴露出第一源漏掺杂层的表面，这样能够避免对第一源漏掺杂层造成较大的刻蚀损耗。
附图说明
图1至图7是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
一种半导体器件的形成方法，包括：提供基底；形成栅极结构和源漏掺杂层，栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，栅极结构底部的基底中的具有沟道区。
所述源漏掺杂层为应力层，使沟道区中载流子迁移率提高。
随着半导体器件特征尺寸的不断减小，源漏掺杂层的体积也随之减小，因此源漏掺杂层作为应力层使沟道区中载流子迁移率提高的程度受到限制。从而导致半导体器件的性能下降。
在此基础上，本发明提供一种半导体器件的形成方法，包括：在第一栅极结构两侧的介质层中分别形成第一通孔，第一通孔暴露出第一停止层表面；之后，进行退火处理，使第一停止层的体积增大，第一停止层的体积变化通过第一源漏掺杂层使第一沟道区内产生拉应力。所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图7是本发明一实施例中半导体器件形成过程的结构示意图。
参考图1，提供基底，基底包括第一区A，第一区A用于形成N型晶体管。
本实施例中，基底还包括第二区B，第二区B用于形成P型晶体管。在其它实施例中，基底仅包括第一区。
本实施例中，以第一区A和第二区B用于形成鳍式场效应晶体管作为示例进行说明。在其它实施例中，第一区A和第二区B用于形成平面式MOS晶体管。
本实施例中，基底包括半导体衬底100和位于半导体衬底100上的鳍部110。在其它实施例中，基底为平面式的半导体衬底。
所述半导体衬底100的材料为单晶硅。所述半导体衬底100还可以是多晶硅或非晶硅。所述半导体衬底100的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述鳍部110通过图形化半导体衬底100而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层；刻蚀鳍部材料层，从而形成鳍部。
本实施例中，还包括：在基底第一区A和第二区B上形成隔离结构103，隔离结构103覆盖第一区A鳍部110的部分侧壁和第二区B鳍部110的部分侧壁，隔离结构103的表面低于鳍部110的顶部表面。所述隔离结构103的材料包括氧化硅。
继续参考图1，形成第一栅极结构121、第一源漏掺杂层131、第一停止层141和介质层150，第一栅极结构121位于基底第一区A上，第一源漏掺杂层131位于第一栅极结构121两侧的基底第一区A中，第一停止层141位于第一源漏掺杂层131的表面，介质层150位于基底第一区A、第一停止层141和第一栅极结构121上。
第一栅极结构121的侧壁具有第一侧墙161。
第一停止层141位于第一侧墙161侧壁、第一区A隔离结构103表面和第一源漏掺杂层131的表面。
第一停止层141的材料包括ZnS-SiO2混合物。本实施例中，第一停止层141的材料为ZnS-SiO2混合物。
在所述ZnS-SiO2混合物中，ZnS的摩尔百分比为15％～25％，SiO2的摩尔百分比为75％～85％。
第一停止层141的作用包括：作用后续形成第一通孔的刻蚀停止层；在后续退火处理中，第一停止层的体积发生变化，使第一沟道区内产生拉应力。
在一个实施例中，所述第一停止层141的厚度为10埃～200埃。第一停止层141的厚度选择此范围的意义在于：若第一停止层141的厚度大于200埃，导致工艺浪费，且增加后续去除第一通孔底部第一停止层141的难度；若第一停止层141的厚度小于10埃，导致第一停止层141在退火处理中扩展程度较小，第一沟道区内产生的应力较小，且第一停止层141的刻蚀停止作用较弱。
第一栅极结构121底部的基底中具有第一沟道区，具体的，第一栅极结构121底部的鳍部110中具有第一沟道区。
本实施例中，还包括：形成第二栅极结构122、第二源漏掺杂层132和第二停止层142，第二栅极结构122位于基底第二区B上，第二源漏掺杂层132位于第二栅极结构122两侧的基底第二区B中，第二停止层142位于第二源漏掺杂层132的表面，所述介质层150还位于基底第二区B、第二停止层142和第二栅极结构122上。
第二栅极结构122的侧壁具有第二侧墙162。
第二停止层142位于第二侧墙162侧壁、第二区B的隔离结构103表面和第二源漏掺杂层132的表面。
所述第二停止层142的材料包括氧化铝。本实施例中，所述第二停止层142的材料为氧化铝。
第二停止层142的作用包括：作用后续形成第二通孔的刻蚀停止层。
在一个实施例中，所述第二停止层142的厚度为10埃～200埃。第二停止层142的厚度选择此范围的意义在于：若第二停止层142的厚度大于200埃，导致工艺浪费，且增加后续去除第二通孔底部第二停止层142的难度；若第二停止层142的厚度小于10埃，导致第二停止层142的刻蚀停止作用较弱。
所述介质层150还覆盖第一源漏掺杂层131表面的第一停止层141、第一区A隔离结构103表面的第一停止层141、位于第一侧墙161侧壁的第一停止层211、第二源漏掺杂层132表面的第二停止层142、第二区B隔离结构103表面的第二停止层142、以及位于第二侧墙162侧壁的第二停止层142。
所述第一介质层150的材料包括氧化硅。
所述介质层150包括第一介质层和第二介质层，第一介质层第一源漏掺杂层131表面的第一停止层141、第一区A隔离结构103表面的第一停止层141、位于第一侧墙161侧壁的第一停止层211的侧壁、第二源漏掺杂层132表面的第二停止层142、第二区B隔离结构103表面的第二停止层142、以及位于第二侧墙162侧壁的第二停止层142的侧壁，第二介质层位于第一介质层、第一栅极结构121、第一侧墙161、第二栅极结构122、第二侧墙162、第一停止层141和第二停止层142上。
具体的，提供基底；在基底第一区A上形成第一伪栅极结构，在基底第二区B上形成第二伪栅极结构；在第一伪栅极结构侧壁形成第一侧墙161；在第二伪栅极结构侧壁形成第二侧墙162；在第一伪栅极结构和第一侧墙161两侧的基底中分别形成第一源漏掺杂层131，具体的，在第一伪栅极结构和第一侧墙161两侧的第一区A鳍部110中形成第一源漏掺杂层131；在第二伪栅极结构和第二侧墙162两侧的基底中分别形成第二源漏掺杂层132，具体的，在第二伪栅极结构和第二侧墙162两侧的第一区B鳍部110中分别形成第二源漏掺杂层132；形成第一源漏掺杂层131和第二源漏掺杂层132后，形成第一停止层141、第二停止层142和底层介质层；之后，去除第一伪栅极结构，在第一区A的介质层150中形成第一沟槽，去除第二伪栅极结构，在第二区B的介质层150中形成第二沟槽；在第一沟槽中形成第一栅极结构121，在第二沟槽中形成第二栅极结构122；之后，形成第二介质层。
本实施例中，所述第一栅极结构121横跨第一区A鳍部110、且覆盖第一区鳍部110的部分顶部表面和部分侧壁表面。第二栅极结构122横跨第二区B鳍部110、且覆盖第二区鳍部110的部分顶部表面和部分侧壁表面。
所述第一栅极结构121和第二栅极结构122还位于隔离结构103上。
本实施例中，第一栅极结构121包括第一栅介质层和位于第一栅介质层上的第一栅电极层；第二栅极结构122包括第二栅介质层和位于第二栅介质层上的第二栅电极层。第一栅介质层和第二栅介质层的材料为高K(K大于3.9)介质材料，第一栅电极层和第二栅电极层的材料为金属。
所述第一源漏掺杂层131的材料包括掺杂有第一离子的硅或掺杂有第一离子的碳硅，第一离子的导电类型为N型。
所述第二源漏掺杂层132的材料包括掺杂有第二离子的锗硅，第二导电离子的导电类型为P型。
结合参考图2和图3，图3中第一区A的示图为沿图2中M1-N1的剖面图，图3中第二区B的示图为沿图2中M2-N2的剖面图，在第一栅极结构两侧121的介质层150中分别形成第一通孔171，第一通孔171暴露出第一停止层141表面。
本实施例中，还包括：在第二栅极结构122两侧的介质层150中分别形成第二通孔172，第二通孔172暴露出第二停止层142表面。
本实施例中，在形成第一通孔171的过程中形成第二通孔172，简化了工艺。
参考图4，图4为在图3基础上的示意图，刻蚀第二通孔172底部的第二停止层142，暴露出第二源漏掺杂层132的表面，在第二通孔172底部的第二停止层142中形成第二开口。
刻蚀第二通孔172底部的第二停止层142的工艺包括湿法刻蚀工艺。
本实施例中，在后续进行所述退火处理之前，刻蚀第二通孔172底部的第二停止层142以形成所述第二开口，这样避免退火处理对第二停止层142产生影响，进而避免第二停止层142在退火处理中对第二沟道区产生不利的影响。
在其它实施例中，可以是：进行所述退火处理之后，形成第二开口和第二通孔。
参考图5，形成第一通孔171后，进行退火处理，使第一停止层141的体积增大，第一停止层141的体积变化通过第一源漏掺杂层131使第一沟道区内产生拉应力。
在所述退火处理中，第一停止层141的晶粒增大，使第一源漏掺杂层131表面的第一停止层141体积增大，体积增大后的第一停止层141有明显的变形。由于退火处理在形成第一通孔171之后进行，因此第一通孔171底部的第一停止层141在退火处理中能够沿第一通孔171向外扩展，第一停止层141在退火处理中的扩展受到较少的限制，因此在第一停止层141内获得拉应力，第一停止层141内部的拉应力通过第一源漏掺杂层131转移至第一沟道区中，使第一沟道区内产生拉应力，从而提高了第一沟道区中载流子的迁移率，提高了半导体器件的性能。
第一沟道区内所产生的拉应力使第一沟道区中的载流子迁移率提高。
需要说明的是，现有技术中，第一停止层的材料通常为氮化硅，而本实施例中，第一停止层141的材料为ZnS-SiO2混合物，ZnS-SiO2混合物的热膨胀系数大于氮化硅的热膨胀系数，使得通过第一停止层141的晶粒增大容易在第一沟道区内产生拉应力。
所述退火处理的参数包括：采用的气体包括氮气，温度为300摄氏度～500摄氏度，退火时间为40分钟～120分钟。
参考图6，进行所述退火处理后，刻蚀第一通孔171底部的第一停止层141直至暴露出第一源漏掺杂层131的表面，在第一通孔171底部的第一停止层142中形成第一开口。
所述第一停止层141的材料为ZnS-SiO2混合物；刻蚀第一通孔171底部的第一停止层141的工艺包括湿法刻蚀工艺，参数包括：刻蚀溶液为氢氟酸溶液，氢氟酸的质量百分比浓度为10％～50％。
所述第一停止层141在形成第一通孔171的过程中保护第一源漏掺杂层131表面，进行所述退火处理之后，刻蚀第一通孔171底部的第一停止层141直至暴露出第一源漏掺杂层131的表面，这样能够避免对第一源漏掺杂层131造成较大的刻蚀损耗。
参考图7，在第一通孔171和第一开口中形成第一插塞191；在第二通孔172和第二开口中形成第二插塞192。
第一插塞191和第一源漏掺杂层131电学连接。第二插塞192和第二源漏掺杂层132电学连接。
本实施例，还包括：在形成第一插塞191和第二插塞192之前，在第一通孔171的底部的第一源漏掺杂层131表面形成第一金属硅化物层(未图示)；在第二通孔172底部的第二源漏掺杂层132表面形成第二金属硅化物层(未图示)。
第一金属硅化物层用于降低第一插塞191和第一源漏掺杂层131之间的势垒，降低第一插塞191和第一源漏掺杂层131之间的接触电阻；第二金属硅化物层用于降低第二插塞192和第二源漏掺杂层132之间的势垒，降低第二插塞192和第二源漏掺杂层132之间的接触电阻。
在其它实施例中，不形成第一金属硅化物层和第二金属硅化物层。
本实施例中，第二源漏掺杂层132的材料为掺杂有第二离子的锗硅，所述半导体器件的形成方法还包括：在形成第一金属硅化物层和第二金属硅化物层之前，采用H2O2溶液对第二源漏掺杂层132表面进行表面处理。
采用H2O2溶液对第二源漏掺杂层132表面进行表面处理的作用包括：H2O2溶液刻蚀第二源漏掺杂层132表面材料的锗原子，使第二源漏掺杂层132表面材料富集硅原子。
由于采用H2O2溶液对第二源漏掺杂层132表面进行表面处理后，第二源漏掺杂层132表面材料富集硅原子，因此利于第二金属硅化物层的硅化反应，使得第二金属硅化物层的电阻降低，进一步降低第二插塞192和第二源漏掺杂层132之间的势垒。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，基底包括第一区，第一区用于形成N型晶体管；
形成第一栅极结构、第一源漏掺杂层、第一停止层和介质层，第一栅极结构位于基底第一区上，第一源漏掺杂层位于第一栅极结构两侧的基底第一区中，第一停止层位于第一源漏掺杂层的表面，介质层位于基底第一区、第一停止层和第一栅极结构上，第一栅极结构底部的基底中具有第一沟道区；
在第一栅极结构两侧的介质层中分别形成第一通孔，第一通孔暴露出第一停止层表面；
形成第一通孔后，进行退火处理，使第一停止层的体积增大，第一停止层的体积变化通过第一源漏掺杂层使第一沟道区内产生拉应力。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一停止层的材料包括ZnS-SiO2混合物。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，在所述ZnS-SiO2混合物中，ZnS的摩尔百分比为15％～25％，SiO2的摩尔百分比为75％～85％。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一停止层的厚度为10埃～200埃。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述退火处理的参数包括：采用的气体包括氮气，温度为300摄氏度～500摄氏度，退火时间为40分钟～120分钟。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：进行所述退火处理后，刻蚀第一通孔底部的第一停止层直至暴露出第一源漏掺杂层的表面，在第一通孔底部的第一停止层中形成第一开口；在第一通孔和第一开口中形成第一插塞。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述第一停止层的材料为ZnS-SiO2混合物；刻蚀第一通孔底部的第一停止层的工艺包括湿法刻蚀工艺，参数包括：刻蚀溶液为氢氟酸溶液，氢氟酸的质量百分比浓度为10％～50％。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一源漏掺杂层的材料包括掺杂有第一离子的硅或掺杂有第一离子的碳硅，第一离子的导电类型为N型。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底还包括第二区，第二区用于形成P型晶体管；
所述半导体器件的形成方法还包括：在形成所述第一通孔之前，形成第二栅极结构、第二源漏掺杂层和第二停止层，第二栅极结构位于基底第二区上，第二源漏掺杂层位于第二栅极结构两侧的基底第二区中，第二停止层位于第二源漏掺杂层的表面，所述介质层还位于基底第二区、第二停止层和第二栅极结构上；在第二栅极结构两侧的介质层中分别形成第二通孔，第二通孔暴露出第二停止层表面；刻蚀第二通孔底部的第二停止层，暴露出第二源漏掺杂层的表面，在第二通孔底部的第二停止层中形成第二开口；
在第二通孔和第二开口中形成第二插塞。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第二停止层的材料包括氧化铝。
11.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第二停止层的厚度为10埃～200埃。
12.根据权利要求9所述的半导体器件的形成方法，其特征在于，刻蚀第二通孔底部的第二停止层的工艺包括湿法刻蚀工艺。
13.根据权利要求9所述的半导体器件的形成方法，其特征在于，在进行所述退火处理之前，刻蚀第二通孔底部的第二停止层以形成所述第二开口。
14.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第二源漏掺杂层的材料包括掺杂有第二离子的锗硅，第二导电离子的导电类型为P型。
15.一种根据权利要求1至14任意一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810010832.XA CN110010468B (zh) | 2018-01-05 | 2018-01-05 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810010832.XA CN110010468B (zh) | 2018-01-05 | 2018-01-05 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010468A CN110010468A (zh) | 2019-07-12 |
| CN110010468B true CN110010468B (zh) | 2022-05-13 |
Family
ID=67164577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810010832.XA Active CN110010468B (zh) | 2018-01-05 | 2018-01-05 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010468B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026162A (zh) * | 2006-02-24 | 2007-08-29 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| TW200839889A (en) * | 2007-03-28 | 2008-10-01 | United Microelectronics Corp | Method of manufacturing an MOS transistor device |
| CN102790013A (zh) * | 2011-05-16 | 2012-11-21 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
| CN103378003A (zh) * | 2012-04-23 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 一种应力记忆技术的cmos器件制作方法 |
| CN106158611A (zh) * | 2015-04-14 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107046005A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 改善器件性能的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120136672A (ko) * | 2011-06-09 | 2012-12-20 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
2018
- 2018-01-05 CN CN201810010832.XA patent/CN110010468B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026162A (zh) * | 2006-02-24 | 2007-08-29 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| TW200839889A (en) * | 2007-03-28 | 2008-10-01 | United Microelectronics Corp | Method of manufacturing an MOS transistor device |
| CN102790013A (zh) * | 2011-05-16 | 2012-11-21 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的制作方法 |
| CN103378003A (zh) * | 2012-04-23 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 一种应力记忆技术的cmos器件制作方法 |
| CN106158611A (zh) * | 2015-04-14 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107046005A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 改善器件性能的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010468A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741453B2 (en) | FinFET device | |
| KR100844933B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| US7671426B2 (en) | Metal insulator semiconductor transistor using a gate insulator including a high dielectric constant film | |
| JP4447128B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| KR100639679B1 (ko) | 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터 | |
| US20140312428A1 (en) | Epitaxial replacement of a raised source/drain | |
| CN110364483B (zh) | 半导体结构及其形成方法 | |
| KR100592740B1 (ko) | 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법 | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| CN108122760B (zh) | 半导体结构及其形成方法 | |
| CN103779223A (zh) | Mosfet的制造方法 | |
| JP2005116592A (ja) | 電界効果トランジスタ | |
| CN104347508B (zh) | 半导体结构及其形成方法 | |
| CN110010468B (zh) | 半导体器件及其形成方法 | |
| US6281086B1 (en) | Semiconductor device having a low resistance gate conductor and method of fabrication the same | |
| CN112951765B (zh) | 半导体结构及其形成方法 | |
| CN109887845B (zh) | 半导体器件及其形成方法 | |
| JP2022552417A (ja) | 水平ゲートオールアラウンド（ｈＧＡＡ）ナノワイヤ及びナノスラブトランジスタ | |
| CN106158611A (zh) | 半导体器件的形成方法 | |
| KR19990018279A (ko) | 살리사이드에 의한 게이트-소스-드레인 쇼트를 방지하는 모스펫 소자 및 그 제조방법 | |
| CN113809176B (zh) | 半导体结构的形成方法 | |
| KR100499954B1 (ko) | 반도체 소자의 전계 효과 트랜지스터 제조 방법 | |
| CN111162074A (zh) | 半导体结构及其形成方法 | |
| US20240113164A1 (en) | Film modification for gate cut process | |
| US20240250126A1 (en) | Field-effect transistors formed using a wide bandgap semiconductor material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |