CN108807535B - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN108807535B
CN108807535B CN201710310992.1A CN201710310992A CN108807535B CN 108807535 B CN108807535 B CN 108807535B CN 201710310992 A CN201710310992 A CN 201710310992A CN 108807535 B CN108807535 B CN 108807535B
Authority
CN
China
Prior art keywords
work function
target
fin
function layer
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710310992.1A
Other languages
English (en)
Other versions
CN108807535A (zh
Inventor
王楠
潘梓诚
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710310992.1A priority Critical patent/CN108807535B/zh
Priority to US15/971,144 priority patent/US10453962B2/en
Publication of CN108807535A publication Critical patent/CN108807535A/zh
Application granted granted Critical
Publication of CN108807535B publication Critical patent/CN108807535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Abstract

一种鳍式场效应晶体管及其形成方法，方法包括：提供半导体衬底，半导体衬底上具有鳍部，鳍部的侧壁包括第一侧壁区和位于第一侧壁区上的第二侧壁区；在半导体衬底和鳍部上形成层间介质层，层间介质层中具有暴露出鳍部部分侧壁表面和部分顶部表面的开口；在开口的侧壁和底部形成目标功函数层，目标功函数层包括仅覆盖第一侧壁区的第一目标区和仅覆盖第二侧壁区的第二目标区，第二目标区和位于鳍部顶部表面上的目标功函数层中掺杂有改性离子，第一目标区具有第一有效功函数值，第二目标区、以及位于鳍部顶部表面上的目标功函数层具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。所述方法提高了鳍式场效应晶体管的电学性能。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管的电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，以提高鳍式场效应晶体管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部，所述鳍部的侧壁包括第一侧壁区和位于第一侧壁区上的第二侧壁区；在所述半导体衬底和鳍部上形成层间介质层，所述层间介质层中具有暴露出鳍部部分侧壁表面和部分顶部表面的开口；在所述开口的侧壁和底部形成目标功函数层，所述目标功函数层包括仅覆盖第一侧壁区的第一目标区和仅覆盖第二侧壁区的第二目标区，第二目标区和位于鳍部顶部表面上的目标功函数层中掺杂有改性离子，目标功函数层第一目标区具有第一有效功函数值，目标功函数层第二目标区、以及位于鳍部顶部表面上的目标功函数层具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。
可选的，所述鳍部的底部宽度大于所述鳍部的顶部宽度。
可选的，在平行于鳍部侧壁且垂直于鳍部延伸方向上，所述第一目标区的尺寸和所述第二目标区的尺寸之比为2:5～3:5。
可选的，当所述鳍式场效应晶体管的类型为P型时，所述目标功函数层第一目标区的材料为TiN、TiC或MoN，所述目标功函数层第二目标区的材料分别对应为掺杂有改性离子的TiN、TiC或MoN。
可选的，当所述鳍式场效应晶体管的类型为N型时，所述目标功函数层第一目标区的材料为TiAl或TaAl，所述目标功函数层第二目标区的材料分别对应为掺杂有改性离子的TiAl或TaAl。
可选的，形成所述目标功函数层的方法包括：在所述开口的侧壁和底部形成初始功函数层，初始功函数层包括仅覆盖第一侧壁区的第一初始区和仅覆盖第二侧壁区的第二初始区，初始功函数层具有第一有效功函数值；采用离子注入工艺在初始功函数层第二初始区、以及位于鳍部顶部表面上的初始功函数层中注入改性离子，使初始功函数层形成目标功函数层，初始功函数层第一初始区形成目标功函数层第一目标区，初始功函数层第二初始区形成目标功函数层的第二目标区；所述离子注入工艺具有注入方向，所述注入方向与半导体衬底表面法线之间具有第一注入夹角，所述注入方向与鳍部延伸方向之间具有第二注入夹角。
可选的，所述初始功函数层的材料为TiN、TiC或MoN；所述改性离子为N离子、F离子、C离子或As离子。
可选的，所述离子注入工艺的参数包括：采用的离子为N离子，注入能量为2.5KeV～4.5KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
可选的，所述离子注入工艺的参数包括：采用的离子为F离子，注入能量为3KeV～5KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
可选的，所述离子注入工艺的参数包括：采用的离子为C离子，注入能量为2KeV～4KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
可选的，所述离子注入工艺的参数包括：采用的离子为As离子，注入能量为8KeV～11KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
可选的，所述初始功函数层的材料为TiAl或TaAl；所述改性离子为Al离子或Ga离子。
可选的，所述离子注入工艺的参数包括：采用的离子为Al离子，注入能量为6KeV～8KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
可选的，所述离子注入工艺的参数包括：采用的离子为Ga离子，注入能量为7KeV～10KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
本发明还提供一种鳍式场效应晶体管，包括：半导体衬底，所述半导体衬底上具有鳍部，所述鳍部的侧壁包括第一侧壁区和位于第一侧壁区上的第二侧壁区；位于半导体衬底和鳍部上的层间介质层，所述层间介质层中具有暴露出鳍部部分侧壁表面和部分顶部表面的开口；位于所述开口的侧壁和底部的目标功函数层，所述目标功函数层包括仅覆盖第一侧壁区的第一目标区和仅覆盖第二侧壁区的第二目标区，第二目标区和位于鳍部顶部表面上的目标功函数层中掺杂有改性离子，目标功函数层第一目标区具有第一有效功函数值，目标功函数层第二目标区、以及位于鳍部顶部表面上的目标功函数层具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。
可选的，所述鳍部的底部宽度大于所述鳍部的顶部宽度。
可选的，在平行于鳍部侧壁且垂直于鳍部延伸方向上，所述第一目标区的尺寸和所述第二目标区的尺寸之比为2:5～3:5。
可选的，当所述鳍式场效应晶体管的类型为P型时，所述目标功函数层第一目标区的材料为TiN、TiC或MoN，所述目标功函数层第二目标区的材料分别对应为掺杂有改性离子的TiN、TiC或MoN。
可选的，当所述鳍式场效应晶体管的类型为N型时，所述目标功函数层第一目标区的材料为TiAl或TaAl，所述目标功函数层第二目标区的材料分别对应为掺杂有改性离子的TiAl或TaAl。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的鳍式场效应晶体管的形成方法中，在所述开口的侧壁和底部形成目标功函数层，所述目标功函数层包括仅覆盖第一侧壁区的第一目标区和仅覆盖第二侧壁区的第二目标区，目标功函数层第一目标区具有第一有效功函数值，目标功函数层第二目标区、以及位于鳍部顶部表面上的目标功函数层具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。由于第一有效功函数值较小，因此增加了鳍部中底部区域的开启电压。而较大的开启电压能够抑制关态漏电流，且鳍式场效应晶体管的关态漏电流主要集中在鳍部中底部区域，因此使得鳍式场效应晶体管的关态漏电流减小。由于第二有效功函数值较大，因此减小了鳍部中顶部区域的开启电压。而在驱动电压不变的情况下，较小的开启电压有利于提高驱动电流，且鳍式场效应晶体管的驱动电流主要集中在鳍部中顶部区域，因此使得鳍式场效应晶体管的驱动电流增加。综上，提高了鳍式场效应晶体管的电学性能。
本发明技术方案提供的鳍式场效应晶体管中，第一有效功函数值小于第二有效功函数值。由于第一有效功函数值较小，因此增加了鳍部中底部区域的开启电压，使得鳍式场效应晶体管的关态漏电流减小。由于第二有效功函数值较大，因此减小了鳍部中顶部区域的开启电压，因此使得鳍式场效应晶体管的驱动电流增加。综上，提高了鳍式场效应晶体管的电学性能。
附图说明
图1至图9是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的鳍式场效应晶体管的电学性能有待提高。
一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部；在所述半导体衬底和鳍部上形成层间介质层，所述层间介质层中具有开口，所述开口暴露出鳍部部分侧壁表面和部分顶部表面的开口；在所述开口的侧壁和底部形成功函数层；在所述开口中形成位于功函数层上的栅电极层。
然而，上述方法形成的鳍式场效应晶体管的电学性能较差，经研究发现，原因在于：
受到形成鳍部的刻蚀工艺的影响，所述鳍部的底部宽度大于所述鳍部的顶部宽度。所述底部宽度和顶部宽度均指的是平行于半导体衬底且垂直于鳍部延伸方向上的尺寸。在鳍部中底部区域，鳍部中的耗尽层在平行于鳍部宽度方向由鳍部侧壁向鳍部内的深度占据鳍部宽度的比例较小，从而使得关态下鳍部中底部区域，沟道区的可移动的载流子较多，因此鳍式场效应晶体管的关态漏电流主要存在于鳍部底部区域。
为了减小鳍式场效应晶体管的关态漏电流，一种方法是采用有效功函数值较低的功函数层材料，使鳍部中底部区域的开启电压较大，鳍部中底部区域不易开启。然而，采用有效功函数值较低的功函数层材料会导致鳍部中顶部区域的开启电压也增加。而鳍式场效应晶体管的驱动电流主要受到鳍部中顶部区域开启电压的影响，具体的，在驱动电压不变的情况下，鳍部中顶部区域的开启电压越大，驱动电流越小。因此导致鳍式场效应晶体管的驱动电流减小。
综上，不能同时降低鳍式场效应晶体管的关态漏电流且提高鳍式场效应晶体管的驱动电流。
为了解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：形成目标功函数层，所述目标功函数层包括仅覆盖第一侧壁区的第一目标区和仅覆盖第二侧壁区的第二目标区，第二目标区和位于鳍部顶部表面上的目标功函数层中掺杂有改性离子，目标功函数层第一目标区具有第一有效功函数值，目标功函数层第二目标区、以及位于鳍部顶部表面上的目标功函数层具有第二有效功函数值，第二有效功函数值大于第一有效功函数值。所述方法增加了鳍部中底部区域的开启电压，使得鳍式场效应晶体管的关态漏电流减小。其次，减小了鳍部中顶部区域的开启电压，使鳍式场效应晶体管的驱动电流增加。综上，提高了鳍式场效应晶体管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9是本发明一实施例中鳍式场效应晶体管形成过程的结构示意图。
结合参考图1和图2，图2为沿图1中切割线M-M1的剖面图，提供半导体衬底100，所述半导体衬底100上具有鳍部110。
所述半导体衬底100为形成鳍式场效应晶体管提供工艺平台。
本实施例中，所述半导体衬底100的材料为单晶硅。所述半导体衬底100还可以是多晶硅或非晶硅。所述半导体衬底100的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述鳍部110通过图形化所述半导体衬底100而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部。
所述鳍部110的侧壁包括第一侧壁区和位于第一侧壁区上的第二侧壁区。
本实施例中，在平行于鳍部110侧壁且垂直于鳍部110延伸方向上，所述第一侧壁区的尺寸和所述第二侧壁区的尺寸之比为2:5～3:5。
本实施例中，受到形成鳍部110的刻蚀工艺的影响，所述鳍部110的底部宽度大于所述鳍部110的顶部宽度。所述底部宽度和顶部宽度均指的是平行于半导体衬底100且垂直于鳍部110延伸方向上的尺寸。
所述半导体衬底100上还具有隔离结构120，隔离结构120覆盖鳍部110的部分顶部表面和部分侧壁表面，隔离结构120的顶部表面低于鳍部110的顶部表面。
所述隔离结构120的材料包括氧化硅。
继续结合参考图1和图2，在所述半导体衬底100和鳍部110上形成伪栅极结构130；在所述半导体衬底100和鳍部110上形成层间介质层140，所述层间介质层140覆盖伪栅极结构130的侧壁且暴露出伪栅极结构130的顶部表面。
本实施例中，在形成层间介质层140之前，还在所述伪栅极结构130两侧的鳍部110中形成源漏掺杂区(未标示)。后续形成栅极结构后，源漏掺杂区位于栅极结构两侧的鳍部110中。
所述伪栅极结构130横跨所述鳍部110，覆盖鳍部110的部分顶部表面和部分侧壁表面。所述伪栅极结构130还位于隔离结构120上。
所述伪栅极结构130包括伪栅介质层131和位于伪栅介质层131上的伪栅电极层132。所述伪栅介质层131横跨所述鳍部110。所述伪栅介质层131位于隔离结构120部分表面、覆盖鳍部110的部分顶部表面和部分侧壁表面。
所述伪栅电极层132的材料为多晶硅。
若后续仅去除伪栅电极层132而形成开口，形成开口后，伪栅介质层131构成栅介质层。那么，所述伪栅介质层131的材料为高K(K大于3.9)介质材料。
若后续去除伪栅极结构130而形成开口，所述伪栅介质层131的材料为氧化硅。
本实施例中，以后续去除伪栅极结构130而形成开口为示例进行说明。
所述层间介质层140的材料为低K(K小于3.9)介质材料。
结合参考图3、图4和图5，图4为沿图3切割线M-M1的剖面图，图5为沿图3切割线M2-M3的剖面图，去除所述伪栅极结构130，在层间介质层140中形成开口150。
所述开口150暴露出鳍部110部分侧壁表面和部分顶部表面。
去除所述伪栅极结构130的工艺为干刻工艺、湿刻工艺或二者的结合。
接着，在所述开口150的侧壁和底部形成目标功函数层，所述目标功函数层包括仅覆盖第一侧壁区的第一目标区和仅覆盖第二侧壁区的第二目标区，第二目标区和位于鳍部110顶部表面上的目标功函数层中掺杂有改性离子，目标功函数层第一目标区具有第一有效功函数值，目标功函数层第二目标区、以及位于鳍部顶部表面上的目标功函数层具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。
结合参考图6和图7，图6为在图4基础上的示意图，图7为在图5基础上的示意图，在所述开口150的侧壁和底部形成初始功函数层161，初始功函数层161包括仅覆盖第一侧壁区的第一初始区Ⅰ和仅覆盖第二侧壁区的第二初始区Ⅱ，初始功函数层161具有第一有效功函数值。在平行于鳍部110侧壁且垂直于鳍部110延伸方向上，所述第一初始区Ⅰ的尺寸和所述第二初始区Ⅱ的尺寸之比为2:5～3:5。
本实施例中，在形成初始功函数层161之前，还在所述开口150的侧壁和底部形成栅介质层160；形成初始功函数层161后，所述初始功函数层161位于栅介质层160上。
所述栅介质层160的材料为高K(K大于3.9)介质材料，如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3、La2O3、HfSiO4。
所述栅介质层160还位于层间介质层140上。
形成所述栅介质层160的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。
所述初始功函数层161还位于层间介质层140上。
形成所述初始功函数层161的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。
当所述鳍式场效应晶体管的类型为P型时，所述初始功函数层161的材料为P型功函数材料，具体的，所述初始功函数层161的材料为TiN、TiC或MoN。
当所述鳍式场效应晶体管的类型为N型时，所述初始功函数层161的材料为N型功函数材料，具体的，所述初始功函数层161的材料为TiAl或TaAl。
在一个实施例中，初始功函数层161的厚度为5埃～40埃。
结合参考图8和图9，图8为在图6基础上的示意图，图9为在图7基础上的示意图，采用离子注入工艺在初始功函数层161第二初始区Ⅱ、以及位于鳍部110顶部表面上的初始功函数层161中注入改性离子，使初始功函数层161形成目标功函数层170，初始功函数层161第一初始区Ⅰ形成目标功函数层170第一目标区A，初始功函数层161第二初始区Ⅱ形成目标功函数层170的第二目标区B。
在平行于鳍部110侧壁且垂直于鳍部110延伸方向上，所述第一目标区A的尺寸和所述第二目标区B的尺寸之比为2:5～3:5。
所述目标功函数层170第一目标区A具有第一有效功函数值，目标功函数层170第二目标区B、以及位于鳍部110顶部表面上的目标功函数层170具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。
当初始功函数层161的材料为P型功函数材料时，进行离子注入工艺后，初始功函数层161第二初始区Ⅱ以及位于鳍部110顶部表面上的初始功函数层161由多晶结构转变为无定型结构，因此目标功函数层目标功函数层170第二目标区B以及位于鳍部110顶部表面上的目标功函数层170为无定型结构；或者：进行离子注入工艺后，目标功函数层170第二目标区B以及位于鳍部110顶部表面上的目标功函数层170的非晶化程度高于初始功函数层161的非晶化程度。从而使得目标功函数层170第二目标区B的费米能级相对于初始功函数层161的费米能级降低，进而使得目标功函数层170第二目标区B的功函数大于初始功函数层161的功函数，相应的，目标功函数层170第二目标区B的有效功函数值大于初始功函数层161的有效功函数值。
当初始功函数层161的材料为N型功函数材料时，进行离子注入工艺后，在初始功函数层161第二初始区Ⅱ以及位于鳍部110顶部表面上的初始功函数层161中引入受主能级，使目标功函数层170第二目标区B的费米能级相对于初始功函数层161的费米能级较低，进而使得目标功函数层170第二目标区B的功函数大于初始功函数层161的功函数。相应的，目标功函数层170第二目标区B的有效功函数值大于初始功函数层161的有效功函数值。
当所述鳍式场效应晶体管的类型为P型时，所述目标功函数层170第一目标区A的材料为TiN、TiC或MoN，所述目标功函数层170第二目标区B的材料分别对应为掺杂有改性离子的TiN、TiC或MoN。
当所述鳍式场效应晶体管的类型为N型时，所述目标功函数层170第一目标区A的材料为TiAl或TaAl，所述目标功函数层170第二目标区B的材料分别对应为掺杂有改性离子的TiAl或TaAl。
当所述初始功函数层161的材料为TiN、TiC或MoN时，所述改性离子为N离子、F离子、C离子或As离子。
当所述初始功函数层161的材料为TiAl或TaAl；所述改性离子为Al离子或Ga离子。
若所述离子注入工艺的注入能量过大，会穿过初始功函数层161第二初始区Ⅱ以及穿过鳍部110顶部表面初始功函数层161而将大部分改性离子注入到鳍部110中；若所述离子注入工艺的注入能量过小，不能有效的将改性离子注入到初始功函数层161第二初始区Ⅱ以及穿过鳍部110顶部表面初始功函数层161中。且不同的改性离子对应的原子质量不同。在相同的注入深度的情况下，原子质量较大的改性离子需要损耗的能量较大，故需要较大的注入能量。
若所述离子注入工艺的注入剂量过大，导致工艺浪费；若所述离子注入工艺的注入剂量过小，导致改性离子在目标功函数层170的第二目标区B和鳍部110顶部表面上的目标功函数层170中的浓度过低。
所述离子注入工艺具有注入方向，所述注入方向与半导体衬底100表面法线之间具有第一注入夹角，所述注入方向与鳍部110延伸方向之间具有第二注入夹角。在一定的注入深度的情况下，注入能量越大，需要的第二注入夹角越小。
所述第一注入夹角用于调节离子注入工艺将改性离子注入到第二初始区Ⅱ，而部分改性离子受到层间介质层140的阻挡，因此不会将改性离子注入到第一初始区Ⅰ。
在一个实施例中，所述离子注入工艺的参数包括：采用的离子为N离子，注入能量为2.5KeV～4.5KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
在另一个实施例中，所述离子注入工艺的参数包括：采用的离子为F离子，注入能量为3KeV～5KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
在又一个实施例中，所述离子注入工艺的参数包括：采用的离子为C离子，注入能量为2KeV～4KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
在又一个实施例中，所述离子注入工艺的参数包括：采用的离子为As离子，注入能量为8KeV～11KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
上述改性离子中，As离子相对于F离子对应的原子质量较大，F离子相对于N离子对应的原子质量较大，N离子相对于C离子对应的原子质量较大，因此，As离子的注入能量大于F离子的注入能量，F离子的注入能量大于N离子的注入能量，N离子的注入能量大于C离子的注入能量。
在一个实施例中，所述离子注入工艺的参数包括：采用的离子为Al离子，注入能量为6KeV～8KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
在另一个实施例中，所述离子注入工艺的参数包括：采用的离子为Ga离子，注入能量为7KeV～10KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
上述改性离子中，Ga离子相对于Al离子对应的原子质量较大，因此，Ga离子的注入能量大于Al离子的注入能量。
所述改性处理的方法还包括：进行所述离子注入工艺后，进行退火处理。
所述退火处理的作用为：使得所述改性离子的分布更为均匀。
在所述目标功函数层170和鳍部110之间形成有栅介质层160。
形成所述目标功函数层170后，在所述开口150中形成栅电极层(未图式)。
所述栅电极层的材料为金属，如铜或钨。
所述栅电极层还位于层间介质层140上。
形成所述栅电极层的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、亚大气压化学气相沉积工艺或低压化学气相沉积工艺。
本实施例中，还包括：平坦化所述栅电极层、目标功函数层170和栅介质层160直至暴露出层间介质层140的顶部表面。
本实施例中，第一有效功函数值小于第二有效功函数值。由于第一有效功函数值较小，因此增加了鳍部110中底部区域的开启电压。而较大的开启电压能够抑制关态漏电流，且鳍式场效应晶体管的关态漏电流主要集中在鳍部110中底部区域，因此使得鳍式场效应晶体管的关态漏电流减小。由于第二有效功函数值较大，因此减小了鳍部110中顶部区域的开启电压。而在驱动电压不变的情况下，较小的开启电压有利于提高驱动电流，且鳍式场效应晶体管的驱动电流主要集中在鳍部110中顶部区域，因此使得鳍式场效应晶体管的驱动电流增加。综上，提高了鳍式场效应晶体管的电学性能。
相应的，本实施例还提供一种采用上述方法形成的鳍式场效应晶体管，请继续结合参考图8和图9，半导体衬底100，所述半导体衬底100上具有鳍部110，所述鳍部110的侧壁包括第一侧壁区和位于第一侧壁区上的第二侧壁区；位于半导体衬底100和鳍部110上的层间介质层140，所述层间介质层140中具有暴露出鳍部110部分侧壁表面和部分顶部表面的开口150；位于所述开口150的侧壁和底部的目标功函数层170，所述目标功函数层170包括仅覆盖第一侧壁区的第一目标区A和仅覆盖第二侧壁区的第二目标区B，第二目标区B和位于鳍部110顶部表面上的目标功函数层170中掺杂有改性离子，目标功函数层170第一目标区A具有第一有效功函数值，目标功函数层170第二目标区B、以及位于鳍部110顶部表面上的目标功函数层170具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。
所述半导体衬底100的材料参照前述内容。所述鳍部110的材料为位置参照前述内容。所述层间介质层140的材料参照前述内容。
所述鳍部110的底部宽度大于所述鳍部110的顶部宽度。
在平行于鳍部110侧壁且垂直于鳍部110延伸方向上，所述第一目标区A的尺寸和所述第二目标区B的尺寸之比为2:5～3:5。
当所述鳍式场效应晶体管的类型为P型时，所述目标功函数层170第一目标区A的材料为TiN、TiC或MoN，所述目标功函数层170第二目标区B的材料分别对应为掺杂有改性离子的TiN、TiC或MoN。
当所述鳍式场效应晶体管的类型为N型时，所述目标功函数层170第一目标区A的材料为TiAl或TaAl，所述目标功函数层170第二目标区B的材料分别对应为掺杂有改性离子的TiAl或TaAl。
需要说明的是，本发明中，对于P型功函数层和N型功函数层采用以下方式定义：
P型功函数层用于调节P型晶体管的阈值电压；N型功函数层用于调节N型晶体管的阈值电压。
提供PMOS晶体管，所述PMOS晶体管包括：第一半导体衬底；第一栅介质层，位于第一半导体衬底上，所述第一栅介质层的材料为高K介质层；第一功能层，位于所述第一栅介质层上；第一栅电极，位于所述第一功能层上。
所述第一栅介质层和第一功能层之间具有第一待测试功函数层，且所述第一待测试功函数层位于第一栅介质层表面，所述第一待测试功函数层具有第一预设厚度。
测试PMOS晶体管的有效功函数值，当PMOS晶体管的有效功函数值位于第一范围内时，得出第一待测试功函数层为P型功函数层。
具体的，在一个方法中，所述第一预设厚度为5埃～60埃。所述第一范围为4.6eV～5.2eV。
提供NMOS晶体管，所述NMOS晶体管包括：第二半导体衬底；第二栅介质层，位于第二半导体衬底上，所述第二栅介质层的材料为高K介质层；第二功能层，位于所述第二栅介质层上；第二栅电极，位于所述第二功能层上。
所述第二栅介质层和第二功能层之间具有第二待测试功函数层，且所述第二待测试功函数层位于第二栅介质层表面，所述第二待测试功函数层具有第二预设厚度。
测试NMOS晶体管的有效功函数值，当NMOS晶体管的有效功函数值位于第二范围内时，得出第二待测试功函数层为N型功函数层。
具体的，在一个方法中，所述第二预设厚度为5埃～60埃。所述第二范围为4.0eV～4.5eV。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有鳍部和隔离结构，所述隔离结构覆盖所述鳍部的部分顶部表面和侧壁表面，所述鳍部的侧壁包括第一侧壁区和第二侧壁区，所述第一侧壁区位于所述隔离结构上，且所述第一侧壁区的顶部低于所述鳍部的顶部表面，所述第二侧壁区位于所述第一侧壁区上；
在所述半导体衬底和鳍部上形成层间介质层，所述层间介质层中具有暴露出鳍部部分侧壁表面和部分顶部表面的开口；
在所述开口的侧壁和底部形成目标功函数层，所述目标功函数层包括仅覆盖第一侧壁区的第一目标区和仅覆盖第二侧壁区的第二目标区，第二目标区和位于鳍部顶部表面上的目标功函数层中掺杂有改性离子，目标功函数层第一目标区具有第一有效功函数值，目标功函数层第二目标区、以及位于鳍部顶部表面上的目标功函数层具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍部的底部宽度大于所述鳍部的顶部宽度。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在平行于鳍部侧壁且垂直于鳍部延伸方向上，所述第一目标区的尺寸和所述第二目标区的尺寸之比为2:5～3:5。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当所述鳍式场效应晶体管的类型为P型时，所述目标功函数层第一目标区的材料为TiN、TiC或MoN，所述目标功函数层第二目标区的材料分别对应为掺杂有改性离子的TiN、TiC或MoN。
5.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当所述鳍式场效应晶体管的类型为N型时，所述目标功函数层第一目标区的材料为TiAl或TaAl，所述目标功函数层第二目标区的材料分别对应为掺杂有改性离子的TiAl或TaAl。
6.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述目标功函数层的方法包括：在所述开口的侧壁和底部形成初始功函数层，初始功函数层包括仅覆盖第一侧壁区的第一初始区和仅覆盖第二侧壁区的第二初始区，初始功函数层具有第一有效功函数值；采用离子注入工艺在初始功函数层第二初始区、以及位于鳍部顶部表面上的初始功函数层中注入改性离子，使初始功函数层形成目标功函数层，初始功函数层第一初始区形成目标功函数层第一目标区，初始功函数层第二初始区形成目标功函数层的第二目标区；所述离子注入工艺具有注入方向，所述注入方向与半导体衬底表面法线之间具有第一注入夹角，所述注入方向与鳍部延伸方向之间具有第二注入夹角。
7.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述初始功函数层的材料为TiN、TiC或MoN；所述改性离子为N离子、F离子、C离子或As离子。
8.根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为N离子，注入能量为2.5KeV～4.5KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
9.根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为F离子，注入能量为3KeV～5KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
10.根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为C离子，注入能量为2KeV～4KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
11.根据权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为As离子，注入能量为8KeV～11KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
12.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述初始功函数层的材料为TiAl或TaAl；所述改性离子为Al离子或Ga离子。
13.根据权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为Al离子，注入能量为6KeV～8KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
14.根据权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为Ga离子，注入能量为7KeV～10KeV，注入剂量为1E13atom/cm2～1E15atom/cm2，第一注入夹角为10度～40度，第二注入夹角为0度～15度。
15.一种鳍式场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底上具有鳍部和隔离结构，所述隔离结构覆盖所述鳍部的部分顶部表面和侧壁表面，所述鳍部的侧壁包括第一侧壁区和第二侧壁区，所述第一侧壁区位于所述隔离结构上，且所述第一侧壁区的顶部低于所述鳍部的顶部表面，所述第二侧壁区位于所述第一侧壁区上；
位于半导体衬底和鳍部上的层间介质层，所述层间介质层中具有暴露出鳍部部分侧壁表面和部分顶部表面的开口；
位于所述开口的侧壁和底部的目标功函数层，所述目标功函数层包括仅覆盖第一侧壁区的第一目标区和仅覆盖第二侧壁区的第二目标区，第二目标区和位于鳍部顶部表面上的目标功函数层中掺杂有改性离子，目标功函数层第一目标区具有第一有效功函数值，目标功函数层第二目标区、以及位于鳍部顶部表面上的目标功函数层具有第二有效功函数值，第一有效功函数值小于第二有效功函数值。
16.根据权利要求15所述的鳍式场效应晶体管，其特征在于，所述鳍部的底部宽度大于所述鳍部的顶部宽度。
17.根据权利要求15所述的鳍式场效应晶体管，其特征在于，在平行于鳍部侧壁且垂直于鳍部延伸方向上，所述第一目标区的尺寸和所述第二目标区的尺寸之比为2:5～3:5。
18.根据权利要求15所述的鳍式场效应晶体管，其特征在于，当所述鳍式场效应晶体管的类型为P型时，所述目标功函数层第一目标区的材料为TiN、TiC或MoN，所述目标功函数层第二目标区的材料分别对应为掺杂有改性离子的TiN、TiC或MoN。
19.根据权利要求15所述的鳍式场效应晶体管，其特征在于，当所述鳍式场效应晶体管的类型为N型时，所述目标功函数层第一目标区的材料为TiAl或TaAl，所述目标功函数层第二目标区的材料分别对应为掺杂有改性离子的TiAl或TaAl。
CN201710310992.1A 2017-05-05 2017-05-05 鳍式场效应晶体管及其形成方法 Active CN108807535B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710310992.1A CN108807535B (zh) 2017-05-05 2017-05-05 鳍式场效应晶体管及其形成方法
US15/971,144 US10453962B2 (en) 2017-05-05 2018-05-04 FinFET device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710310992.1A CN108807535B (zh) 2017-05-05 2017-05-05 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN108807535A CN108807535A (zh) 2018-11-13
CN108807535B true CN108807535B (zh) 2021-07-13

Family

ID=64014907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710310992.1A Active CN108807535B (zh) 2017-05-05 2017-05-05 鳍式场效应晶体管及其形成方法

Country Status (2)

Country Link
US (1) US10453962B2 (zh)
CN (1) CN108807535B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183431B2 (en) * 2019-09-05 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222693A (zh) * 2010-04-15 2011-10-19 中国科学院微电子研究所 一种FinFET器件及其制造方法
CN103050530A (zh) * 2011-10-13 2013-04-17 台湾积体电路制造股份有限公司 FinFET器件及其制造方法
US8692320B2 (en) * 2006-05-11 2014-04-08 Micron Technology, Inc. Recessed memory cell access devices and gate electrodes
CN106449404A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106486367A (zh) * 2015-08-26 2017-03-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106952874A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 多阈值电压鳍式晶体管的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847293B2 (en) * 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US20140103437A1 (en) * 2012-10-15 2014-04-17 Gold Standard Simulations Ltd. Random Doping Fluctuation Resistant FinFET
US9419078B2 (en) * 2014-10-22 2016-08-16 International Business Machines Corporation Floating body memory with asymmetric channel
US9418899B1 (en) * 2015-02-02 2016-08-16 Globalfoundries Inc. Method of multi-WF for multi-Vt and thin sidewall deposition by implantation for gate-last planar CMOS and FinFET technology
CN106531795B (zh) * 2015-09-14 2021-03-02 台湾积体电路制造股份有限公司 半导体装置与半导体装置的栅极堆叠的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692320B2 (en) * 2006-05-11 2014-04-08 Micron Technology, Inc. Recessed memory cell access devices and gate electrodes
CN102222693A (zh) * 2010-04-15 2011-10-19 中国科学院微电子研究所 一种FinFET器件及其制造方法
CN103050530A (zh) * 2011-10-13 2013-04-17 台湾积体电路制造股份有限公司 FinFET器件及其制造方法
CN106449404A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106486367A (zh) * 2015-08-26 2017-03-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106952874A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 多阈值电压鳍式晶体管的形成方法

Also Published As

Publication number Publication date
US10453962B2 (en) 2019-10-22
US20180323300A1 (en) 2018-11-08
CN108807535A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
KR101795875B1 (ko) 반도체 구조물 및 이의 제조 방법
US8329566B2 (en) Method of manufacturing a high-performance semiconductor device
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
US9142651B1 (en) Methods of forming a FinFET semiconductor device so as to reduce punch-through leakage currents and the resulting device
US8916928B2 (en) Threshold voltage adjustment in a fin transistor by corner implantation
CN103928327B (zh) 鳍式场效应晶体管及其形成方法
CN102034865A (zh) 半导体器件及其制造方法
CN107919324B (zh) 半导体器件的形成方法
US20180158943A1 (en) Field-effect transistor
US9263585B2 (en) Methods of forming enhanced mobility channel regions on 3D semiconductor devices, and devices comprising same
WO2013185397A1 (zh) 半导体结构及其制造方法
US8293610B2 (en) Semiconductor device comprising a metal gate stack of reduced height and method of forming the same
WO2014071754A1 (zh) 半导体结构及其制造方法
CN103943502B (zh) 鳍式场效应晶体管及其形成方法
US20110248358A1 (en) High-performance semiconductor device and method of manufacturing the same
CN106847755B (zh) 改善sram性能的方法
CN108807535B (zh) 鳍式场效应晶体管及其形成方法
CN110391285B (zh) 半导体结构及其形成方法
CN109216192B (zh) 半导体器件及其形成方法
CN109285778B (zh) 半导体器件及其形成方法
CN108281485B (zh) 半导体结构及其形成方法
CN106469652A (zh) 半导体器件及其形成方法
US11605726B2 (en) Semiconductor structure and method for forming the same
CN114649208A (zh) 半导体结构的形成方法
CN108022879B (zh) 多阈值电压晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant